JPH0982661A - Manufacture of semiconductor device and ion doping system - Google Patents

Manufacture of semiconductor device and ion doping system

Info

Publication number
JPH0982661A
JPH0982661A JP7264998A JP26499895A JPH0982661A JP H0982661 A JPH0982661 A JP H0982661A JP 7264998 A JP7264998 A JP 7264998A JP 26499895 A JP26499895 A JP 26499895A JP H0982661 A JPH0982661 A JP H0982661A
Authority
JP
Japan
Prior art keywords
thin film
electrode
cathode electrode
semiconductor thin
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7264998A
Other languages
Japanese (ja)
Inventor
Masumitsu Ino
益充 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7264998A priority Critical patent/JPH0982661A/en
Publication of JPH0982661A publication Critical patent/JPH0982661A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To inhibit a temperature rise of an insulating substrate, which is generated during an ion doping, to improve the characteristics of a semiconductor thin film. SOLUTION: In order to manufacture a semiconductor device, a film-forming process for forming a semiconductor thin film 6 on an insulating substrate 7 is first performed. Then, an implantation process for doping selectively impurities to the thin film 6 is performed. After this, a processing process for forming by lamination a thin film transistor using the thin film 6 as its element region is performed. The implantation process is performed using an ion-doping system, a chamber 1 provided with cathode and anode electrodes 2 and 3 opposing to each other is first prepared and the substrate 7 is placed on the electrode 2. Then, gas containing impurities is introduced in the chamber 1 and high-frequency power is applied between the electrodes 2 and 3 to put the gas in the state of plasma 8. Impurity ions being contained in the plasma 8 are emitted to the film 6 by a self bias. At this time, the electrode 2 is cooled by a cooling mechanism 5 to inhibit a temperature rise of the substrate 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタ等
を集積形成した半導体装置の製造方法に関する。又、薄
膜トランジスタの素子領域となる半導体薄膜に不純物を
注入する為のイオンドーピング装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which thin film transistors and the like are integrated. Further, the present invention relates to an ion doping apparatus for implanting impurities into a semiconductor thin film which will be an element region of a thin film transistor.

【0002】[0002]

【従来の技術】透明絶縁基板上に薄膜トランジスタや画
素電極を集積形成した半導体装置はアクティブマトリク
ス型表示装置の駆動基板等に好適であり、近年盛んに開
発が進められている。薄膜トランジスタは非晶質シリコ
ンや多結晶シリコン等からなる半導体薄膜を素子領域と
しており、ゲート電極と整合したチャネル部の両側に不
純物を高濃度で注入しソース領域及びドレイン領域を設
ける。ところで、シリコンウェハを基板に用いた一般的
なIC製造プロセスではイオンインプランテーション装
置を用いて不純物を半導体に選択的に注入している。こ
のイオンインプランテーション装置は不純物イオンを電
界加速しさらに質量分離を行なって目的種のみを注入す
るものであり、高精度である点に特徴がある。しかしな
がら、大面積の半導体装置に不純物を注入する場合には
スループットが悪く量産性が悪い。例えば、30cm以上
の大画面を有するアクティブマトリクス型の表示装置に
用いる駆動基板の製造には対応できない。そこで、イオ
ンインプランテーション装置に代えイオンドーピング装
置が用いられており、大面積の半導体薄膜に一括照射で
不純物を注入する。このイオンドーピング装置はチャン
バ内に平行平板型の電極を備えており、原料気体のプラ
ズマを生成し、含有されている不純物をイオン化して自
己バイアスにより多結晶シリコン等からなる半導体薄膜
に照射する。質量分離を行なわない為目的種以外のイオ
ンも照射されるが、大面積に渡ってイオンシャワーをか
ける事ができスループットに優れている。
2. Description of the Related Art A semiconductor device in which a thin film transistor and a pixel electrode are integrated and formed on a transparent insulating substrate is suitable for a drive substrate of an active matrix type display device and has been actively developed in recent years. The thin film transistor has a semiconductor thin film made of amorphous silicon, polycrystalline silicon or the like as an element region, and a source region and a drain region are provided by implanting impurities at a high concentration on both sides of a channel portion aligned with a gate electrode. By the way, in a general IC manufacturing process using a silicon wafer as a substrate, impurities are selectively implanted into a semiconductor by using an ion implantation apparatus. This ion implantation apparatus is one in which impurity ions are accelerated by an electric field, mass separation is performed, and only a target species is injected, and it is characterized by high accuracy. However, when impurities are implanted into a large-area semiconductor device, throughput is poor and mass productivity is poor. For example, it cannot be applied to manufacture of a drive substrate used for an active matrix type display device having a large screen of 30 cm or more. Therefore, an ion doping apparatus is used instead of the ion implantation apparatus, and impurities are implanted into a large-area semiconductor thin film by collective irradiation. This ion doping apparatus is provided with parallel plate type electrodes in a chamber, generates plasma of a source gas, ionizes contained impurities, and irradiates a semiconductor thin film made of polycrystalline silicon or the like by self bias. Since mass separation is not performed, ions other than the target species are also irradiated, but the ion shower can be applied over a large area, resulting in excellent throughput.

【0003】[0003]

【発明が解決しようとする課題】図6はイオンドーピン
グ装置を用いた不純物注入工程を模式的に表わしたもの
である。絶縁基板101の上には多結晶シリコン等から
なる半導体薄膜102が成膜されている。その上にはレ
ジスト103がパタニング形成されている。この絶縁基
板101をチャンバ内に投入し、プラズマ104に曝露
する事で不純物イオンを半導体薄膜102に注入する。
しかしながら、このイオンドーピング方法ではプラズマ
104の発生時に絶縁基板101自体がプラズマ本体に
曝露される為、大量の熱が発生する。この為レジスト1
03の表面に硬化層105が生じる。レジスト硬化が起
る為、後工程でレジスト103の剥離が困難になる。イ
オンドーピング装置ではP+,B+,As+等の不純物
を照射する。特に、ガラス等熱導伝性が比較的低い透明
絶縁基板に不純物照射を行なうと、その上部にパタニン
グされたレジストが存在する場合、放熱が十分でない為
基板温度が上昇しレジストの硬化をもたらす。この為、
後工程の剥離処理で完全にレジストを除去する事ができ
ないという課題がある。
FIG. 6 schematically shows an impurity implantation process using an ion doping apparatus. A semiconductor thin film 102 made of polycrystalline silicon or the like is formed on the insulating substrate 101. A resist 103 is patterned on it. This insulating substrate 101 is put into a chamber and exposed to plasma 104 to implant impurity ions into the semiconductor thin film 102.
However, in this ion doping method, since the insulating substrate 101 itself is exposed to the plasma body when the plasma 104 is generated, a large amount of heat is generated. Therefore, resist 1
A hardened layer 105 is formed on the surface of No. 03. Since resist hardening occurs, it becomes difficult to peel off the resist 103 in a later step. In the ion doping apparatus, impurities such as P +, B +, As + are irradiated. In particular, when a transparent insulating substrate having a relatively low thermal conductivity such as glass is irradiated with impurities, if a patterned resist is present on the transparent insulating substrate, the substrate temperature rises because of insufficient heat dissipation, causing hardening of the resist. Therefore,
There is a problem that the resist cannot be completely removed by the peeling process in the subsequent step.

【0004】図7を参照して他の解決課題を簡潔に説明
する。本図は絶縁基板101の表面に形成された半導体
薄膜102に不純物Pをイオンドーピングする例を表わ
している。一般に、電界加速して不純物を注入すると半
導体薄膜102は非晶質化する。しかしながら、従来の
方法ではイオンドーピング時の熱エネルギーにより非晶
質化過程が不完全なものとなり、シリコンの微結晶10
6が膜内部に発生する。この為、後工程における不純物
Pの活性化が十分に行なわれないという課題がある。不
純物イオンP+が半導体薄膜102に注入される時、運
動エネルギーが熱エネルギーに変換され、不純物領域の
完全な非晶質化が行なわれない。図示する様に、不純物
イオンの飛翔経路に沿ってある程度の微結晶106が残
存する。その後レーザアニールや熱アニール等で不純物
の活性化を行なう際、半導体薄膜102中の不純物移動
が微結晶106により妨害され、活性化率が低下する。
結局、半導体薄膜102の抵抗が十分に下げられなかっ
たり、抵抗値のバラツキが生じる。
Another problem to be solved will be briefly described with reference to FIG. This drawing shows an example in which the semiconductor thin film 102 formed on the surface of the insulating substrate 101 is ion-doped with the impurity P. In general, when an electric field is accelerated and impurities are injected, the semiconductor thin film 102 becomes amorphous. However, in the conventional method, the amorphization process becomes incomplete due to the thermal energy at the time of ion doping, and the silicon microcrystals 10
6 is generated inside the film. Therefore, there is a problem that the activation of the impurity P is not sufficiently performed in the subsequent process. When the impurity ions P + are implanted into the semiconductor thin film 102, kinetic energy is converted into thermal energy, and the impurity region is not completely amorphized. As shown in the figure, some microcrystals 106 remain along the flight path of the impurity ions. Thereafter, when the impurities are activated by laser annealing, thermal annealing, or the like, the movement of impurities in the semiconductor thin film 102 is obstructed by the microcrystals 106, and the activation rate decreases.
Eventually, the resistance of the semiconductor thin film 102 cannot be lowered sufficiently or the resistance value varies.

【0005】図8を参照してさらに別の解決課題を説明
する。前述した様に、イオンドーピングでは半導体薄膜
がプラズマに曝露される。この為プラズマダメージが生
じ薄膜トランジスタの特性が劣化する。特に界面準位の
増加による閾値電圧Vthのシフトが発生する。イオン
ドーピング装置はプラズマ中に絶縁基板を投入し、その
中で不純物を半導体薄膜に注入する。しかしながら、質
量分離を行なっておらず種々のイオン種が照射されると
共に、プラズマの発生領域を制御する事ができない。こ
の為、目的種となる不純物以外の荷電粒子や活性ラジカ
ルが照射され基板表面がプラズマダメージを受ける。最
終的に薄膜トランジスタのゲート絶縁膜中にダメージが
残留し、界面状態の悪いトランジスタができる。従っ
て、その特性が不安定になる。例えば、図8のグラフに
示す様に、薄膜トランジスタの閾値電圧Vthがデプレ
ッション側にシフトしてしまう。
Still another problem to be solved will be described with reference to FIG. As mentioned above, ion doping exposes a semiconductor thin film to a plasma. Therefore, plasma damage occurs and the characteristics of the thin film transistor deteriorate. In particular, the threshold voltage Vth shifts due to the increase of the interface state. The ion doping apparatus puts an insulating substrate in plasma and injects impurities into the semiconductor thin film therein. However, mass separation is not performed, and various ion species are irradiated, and the plasma generation region cannot be controlled. Therefore, the surface of the substrate is damaged by the irradiation of charged particles or active radicals other than the target species of impurities. Eventually, damage remains in the gate insulating film of the thin film transistor, and a transistor with a poor interface state is formed. Therefore, its characteristics become unstable. For example, as shown in the graph of FIG. 8, the threshold voltage Vth of the thin film transistor shifts to the depletion side.

【0006】[0006]

【課題を解決するための手段】上述した従来の技術の課
題を解決する為に以下の手段を講じた。即ち、本発明に
よれば半導体装置は以下の工程により製造される。基本
的には、絶縁基板上に半導体薄膜を形成する成膜工程
と、該半導体薄膜に不純物を選択的にドーピングする注
入工程と、該半導体薄膜を素子領域として薄膜トランジ
スタを集積形成する加工工程とを行なう。前記注入工程
は、互いに対向するカソード電極及びアノード電極を備
えたチャンバを用意し該カソード電極上に該絶縁基板を
載置する手順と、不純物を含む気体を該チャンバに導入
し該カソード電極及びアノード電極間に高周波電力を印
加して該気体をプラズマ化し不純物をイオン化して該半
導体薄膜に照射する手順を含む。この際、前記注入工程
は照射中該カソード電極を冷却して絶縁基板の温度上昇
を抑制する手順を含む事を特徴とする。
The following means have been taken in order to solve the above-mentioned problems of the prior art. That is, according to the present invention, the semiconductor device is manufactured by the following steps. Basically, a film forming step of forming a semiconductor thin film on an insulating substrate, an implanting step of selectively doping the semiconductor thin film with impurities, and a processing step of forming a thin film transistor by using the semiconductor thin film as an element region are integrated. To do. The injecting step includes a step of preparing a chamber having a cathode electrode and an anode electrode facing each other, placing the insulating substrate on the cathode electrode, and introducing a gas containing impurities into the chamber to introduce the cathode electrode and the anode. A step of applying high frequency power between the electrodes to plasmaize the gas to ionize the impurities and irradiate the semiconductor thin film is included. At this time, the injecting step includes a step of cooling the cathode electrode during irradiation to suppress a temperature rise of the insulating substrate.

【0007】又、本発明は上述した半導体装置製造方法
に好適なイオンドーピング装置を包含している。本イオ
ンドーピング装置は基本的な構成として、チャンバと、
一対のカソード電極及びアノード電極と、高周波電源
と、冷却機構とを備えている。前記チャンバは不純物を
含む気体をその内部に導入可能である。前記一対のカソ
ード電極及びアノード電極は互いに対向する平行平板か
らなり該チャンバ内に収納されていると共に該カソード
電極は予め半導体薄膜が形成された絶縁基板を載置可能
である。前記高周波電源は該カソード電極とアノード電
極の間に高周波電力を印加して該チャンバに導入された
気体をプラズマ化し不純物をイオン化して該半導体薄膜
にドーピングする。前記冷却機構は該カソード電極の内
部に組み込まれておりドーピング中カソード電極を冷却
して該絶縁基板の温度上昇を抑制する。好ましくは、前
記冷却機構は水又は液体窒素を冷媒に用いる。又好まし
くは、該カソード電極とアノード電極との間に介在する
追加電極を備えており、プラズマ中に含まれる不純物イ
オン以外の荷電粒子を少なくとも一部除去する。
The present invention also includes an ion doping apparatus suitable for the semiconductor device manufacturing method described above. This ion doping apparatus has a chamber, as a basic configuration,
A pair of cathode and anode electrodes, a high frequency power supply, and a cooling mechanism are provided. The chamber can introduce a gas containing impurities therein. The pair of cathode electrodes and anode electrodes are formed of parallel flat plates facing each other and are housed in the chamber, and the cathode electrodes can mount an insulating substrate on which a semiconductor thin film is previously formed. The high frequency power source applies high frequency power between the cathode electrode and the anode electrode to plasmaize the gas introduced into the chamber and ionize impurities to dope the semiconductor thin film. The cooling mechanism is incorporated inside the cathode electrode and cools the cathode electrode during doping to suppress the temperature rise of the insulating substrate. Preferably, the cooling mechanism uses water or liquid nitrogen as the refrigerant. Preferably, an additional electrode is provided between the cathode electrode and the anode electrode to remove at least part of charged particles other than impurity ions contained in plasma.

【0008】本発明ではイオンドーピング中カソード電
極内に水又は液体窒素等の冷媒を循環させ、基板に発生
した熱をカソード電極から取り出す様にしている。この
冷却はイオンドーピング中持続的に行なわれる為絶縁基
板内の蓄熱を防ぐ事ができる。
In the present invention, a coolant such as water or liquid nitrogen is circulated in the cathode electrode during ion doping so that heat generated in the substrate is taken out from the cathode electrode. Since this cooling is continuously performed during the ion doping, heat storage in the insulating substrate can be prevented.

【0009】[0009]

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図1は本発明にかかるイ
オンドーピング装置の構造を示す模式的な断面図であ
る。本イオンドーピング装置はチャンバ1と、一対のカ
ソード電極2及びアノード電極3と、高周波電源4と、
冷却機構5とを備えている。チャンバ1は不純物を含む
気体(PH3 ,B2 6 等)をその内部に導入可能であ
る。一対のカソード電極2及びアノード電極3は互いに
対向する平行平板からなりチャンバ1内に収納されてい
る。カソード電極2は接地されている一方、アノード電
極3には高周波電源4の一端が接続されている。高周波
電源4の他端は接地されている。カソード電極2は予め
半導体薄膜6が形成された絶縁基板7を載置可能であ
る。高周波電源4はカソード電極2とアノード電極3の
間に高周波電力を印加してチャンバに導入された気体を
プラズマ8の状態にする。プラズマ8中に含まれた不純
物はイオン化され半導体薄膜6にドーピングされる。特
徴事項として、冷却機構5はカソード電極2の内部に組
み込まれておりドーピング中カソード電極2を冷却して
絶縁基板7の温度上昇を抑制する。冷却機構5はカソー
ド電極2に埋め込まれた冷却管からなり、水又は液体窒
素等からなる冷媒を循環させる事ができる。絶縁基板7
が搭載されているカソード電極2を水又は液体窒素で冷
却し、絶縁基板7に蓄積された熱を強制的に除去するも
のである。カソード電極2内に埋め込まれた冷却管に冷
媒を導入及び排出して、絶縁基板7からカソード電極2
に伝導した熱を吸収する。これにより、絶縁基板7の蓄
熱を抑制できる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic sectional view showing the structure of an ion doping apparatus according to the present invention. The ion doping apparatus includes a chamber 1, a pair of a cathode electrode 2 and an anode electrode 3, a high frequency power source 4,
The cooling mechanism 5 is provided. Chamber 1 can introduce the gas (PH 3, B 2 H 6 or the like) containing an impurity therein. The pair of cathode electrodes 2 and the anode electrodes 3 are parallel flat plates facing each other and are housed in the chamber 1. The cathode electrode 2 is grounded, while the anode electrode 3 is connected to one end of a high frequency power supply 4. The other end of the high frequency power source 4 is grounded. An insulating substrate 7 having a semiconductor thin film 6 formed thereon can be placed on the cathode electrode 2. The high frequency power supply 4 applies high frequency power between the cathode electrode 2 and the anode electrode 3 to turn the gas introduced into the chamber into a plasma 8. The impurities contained in the plasma 8 are ionized and the semiconductor thin film 6 is doped. As a characteristic feature, the cooling mechanism 5 is incorporated inside the cathode electrode 2, and cools the cathode electrode 2 during doping to suppress the temperature rise of the insulating substrate 7. The cooling mechanism 5 is composed of a cooling pipe embedded in the cathode electrode 2 and can circulate a coolant composed of water or liquid nitrogen. Insulating substrate 7
The cathode electrode 2 on which is mounted is cooled with water or liquid nitrogen to forcibly remove the heat accumulated in the insulating substrate 7. Refrigerant is introduced into and discharged from the cooling pipe embedded in the cathode electrode 2, so that the insulating substrate 7 causes the cathode electrode 2 to discharge.
Absorbs the heat conducted to. Thereby, heat storage of the insulating substrate 7 can be suppressed.

【0010】図2を参照して本発明にかかる半導体装置
製造方法を詳細に説明する。本半導体装置製造方法で
は、先ず成膜工程を行ない絶縁基板7上に多結晶シリコ
ン又は非晶質シリコンからなる半導体薄膜6を形成す
る。次に注入工程を行ないパタニングされたレジスト9
等を介して半導体薄膜6に不純物を選択的にドーピング
する。この後加工工程を行ない半導体薄膜6を素子領域
として薄膜トランジスタを集積形成する。本発明にかか
る半導体装置製造方法では、図1に示したイオンドーピ
ング装置を用いて注入工程を行なっている。先ず、互い
に対向するカソード電極及びアノード電極を備えたチャ
ンバを用意し、カソード電極2上に絶縁基板7を載置す
る。次に、不純物を含む気体をチャンバに導入しカソー
ド電極2及びアノード電極間に高周波電力を印加して該
気体をプラズマ化し不純物をイオン化して半導体薄膜6
に照射する。照射中カソード電極2を冷却して絶縁基板
7の温度上昇を抑制する。図示する様に、イオンドーピ
ング中プラズマ曝露によりレジスト9及び半導体薄膜6
等に生じた熱10はカソード電極2まで伝導した後冷媒
に吸収されて取り除かれる。この様にして絶縁基板7の
温度上昇を抑制し、イオンドーピング時における半導体
薄膜6の微結晶化を防いでいる。即ち、絶縁基板7を冷
却すると注入された不純物の運動エネルギーが熱エネル
ギーに転換されても容易にその飛翔経路に沿って半導体
薄膜6を結晶化する事はない。従って、不純物照射を受
けた半導体薄膜6の領域は略完全に一様な非晶質状態と
なる。後工程で熱アニールやレーザアニール等により不
純物の活性化を行なった時、半導体薄膜6中を不純物が
容易に移動できシリコンとの結合を促進する事が可能で
ある。又、レジスト9の温度上昇も防ぐ事ができる為、
硬化が起らず後工程で容易に剥離する事が可能である。
A semiconductor device manufacturing method according to the present invention will be described in detail with reference to FIG. In the present semiconductor device manufacturing method, first, a film forming step is performed to form the semiconductor thin film 6 made of polycrystalline silicon or amorphous silicon on the insulating substrate 7. Next, an implantation process is performed to perform patterned resist 9
Impurities are selectively doped into the semiconductor thin film 6 via the above. A post-processing step is then performed to form a thin film transistor by using the semiconductor thin film 6 as an element region. In the semiconductor device manufacturing method according to the present invention, the implantation step is performed using the ion doping apparatus shown in FIG. First, a chamber having a cathode electrode and an anode electrode facing each other is prepared, and the insulating substrate 7 is placed on the cathode electrode 2. Next, a gas containing impurities is introduced into the chamber, and high-frequency power is applied between the cathode electrode 2 and the anode electrode to plasmaize the gas and ionize the impurities to form the semiconductor thin film 6.
Irradiation. During irradiation, the cathode electrode 2 is cooled to suppress the temperature rise of the insulating substrate 7. As shown, the resist 9 and the semiconductor thin film 6 are exposed to plasma during ion doping.
The heat 10 generated in the above is conducted to the cathode electrode 2 and then absorbed by the refrigerant and removed. In this way, the temperature rise of the insulating substrate 7 is suppressed and the microcrystallization of the semiconductor thin film 6 at the time of ion doping is prevented. That is, when the insulating substrate 7 is cooled, even if the kinetic energy of the implanted impurities is converted into thermal energy, the semiconductor thin film 6 is not easily crystallized along the flight path thereof. Therefore, the region of the semiconductor thin film 6 that has received the impurity irradiation is in a substantially completely uniform amorphous state. When impurities are activated by thermal annealing, laser annealing, or the like in a later step, the impurities can easily move in the semiconductor thin film 6 and the bonding with silicon can be promoted. Also, since the temperature rise of the resist 9 can be prevented,
Curing does not occur and can be easily peeled off in a later process.

【0011】図3は、本発明にかかるイオンドーピング
装置の他の実施形態を示す模式的な斜視図である。基本
的な構成は図1に示したイオンドーピング装置と同様で
あり、対応する部分には対応する参照番号を付して理解
を容易にしている。異なる点は、冷却機構を内蔵したカ
ソード電極2と対向アノード電極3との間に追加のリン
グ電極11を介在させた事である。このリング電極11
はプラズマ8中に含まれる不純物イオン以外の荷電粒子
を少なくとも一部除去する事ができる。このリング電極
11は環状に形成された金属板からなり、バイアス電源
12を介してアノード電極3やカソード電極2とは異な
る電位をかけられる様にしておく。この電位を調整する
事でプラズマ8の発生領域を調整し、余分なダメージや
熱エネルギーが絶縁基板7に加わらない様にする。リン
グ電極11は例えば電子等の荷電粒子を捕捉もしくは除
去し、内部に閉じ込める事でプラズマ8の発生領域を調
整している。プラズマ8の発生領域を制御する事で、プ
ラズマ8中に含まれる不必要な活性ラジカル及び電子に
よるボンバードを抑制でき、絶縁基板7にダメージが加
わらない様にしている。
FIG. 3 is a schematic perspective view showing another embodiment of the ion doping apparatus according to the present invention. The basic structure is similar to that of the ion doping apparatus shown in FIG. 1, and corresponding parts are designated by corresponding reference numerals to facilitate understanding. The different point is that an additional ring electrode 11 is interposed between the cathode electrode 2 having a built-in cooling mechanism and the counter anode electrode 3. This ring electrode 11
Can remove at least part of the charged particles other than the impurity ions contained in the plasma 8. The ring electrode 11 is made of a metal plate formed in an annular shape, and is set so that a potential different from that of the anode electrode 3 and the cathode electrode 2 can be applied via the bias power source 12. By adjusting this potential, the generation region of the plasma 8 is adjusted so that extra damage and heat energy are not applied to the insulating substrate 7. The ring electrode 11 traps or removes charged particles such as electrons and confine it inside to adjust the generation region of the plasma 8. By controlling the generation region of the plasma 8, it is possible to suppress bombardment due to unnecessary active radicals and electrons contained in the plasma 8 and prevent the insulating substrate 7 from being damaged.

【0012】図4は、本発明に従って製造された半導体
装置の一例を示す模式的な部分断面図である。本半導体
装置は大型のアクティブマトリクス型表示装置の駆動基
板用に製造されたものである。図示する様に、ガラス等
からなる透明な絶縁基板51の上にMo/Ta等からな
るゲート電極52がパタニング形成されている。ゲート
電極52の表面はTaOx 等からなる陽極酸化膜53に
より被覆されている。ゲート電極52はゲート絶縁膜5
4により被覆されている。ゲート絶縁膜54は例えばP
−CVD法で成膜されたP−SiO2 /P−SiNの二
層構造となっている。ゲート絶縁膜54の上には多結晶
シリコン又は非晶質シリコンからなる半導体薄膜55が
形成されている。この半導体薄膜55はアイランド状に
パタニングされており、ボトムゲート型薄膜トランジス
タ56の素子領域となる。半導体薄膜55の上にはゲー
ト電極56に整合してP−SiO2 等からなるチャネル
ストッパ57がパタニング形成されている。チャネルス
トッパ57をマスクとして図1又は図3に示したイオン
ドーピング装置を用いて不純物を高濃度で半導体薄膜5
5中に注入し、ソース領域S及びドレイン領域Dを形成
する。かかる構成を有するボトムゲート型の薄膜トラン
ジスタ56はPSG等からなる第1層間絶縁膜58によ
り被覆されている。その上にはMo又はAlからなる配
線電極59がパタニング形成されており、第1層間絶縁
膜58に開口したコンタクトホールを介して薄膜トラン
ジスタ56のソース領域S及びドレイン領域Dに接続し
ている。配線電極59は同じくPSG等からなる第2層
間絶縁膜60により被覆されている。その上には、Ti
等からなる金属遮光膜61がパタニング形成されてい
る。この金属遮光膜61はSiO2 等からなる第3層間
絶縁膜62により被覆されている。その上にはITO等
からなる画素電極63がパタニング形成されている。画
素電極63は金属遮光膜61及び配線電極59を介して
薄膜トランジスタ56のドレイン領域Dに電気接続して
いる。
FIG. 4 is a schematic partial sectional view showing an example of a semiconductor device manufactured according to the present invention. This semiconductor device is manufactured for a drive substrate of a large-sized active matrix display device. As shown in the figure, a gate electrode 52 made of Mo / Ta or the like is patterned on a transparent insulating substrate 51 made of glass or the like. The surface of the gate electrode 52 is covered with an anodic oxide film 53 made of TaO x or the like. The gate electrode 52 is the gate insulating film 5
It is covered by 4. The gate insulating film 54 is, for example, P
Has become the formed P-SiO 2 / P-SiN having a two-layer structure in -CVD method. A semiconductor thin film 55 made of polycrystalline silicon or amorphous silicon is formed on the gate insulating film 54. This semiconductor thin film 55 is patterned in an island shape and becomes an element region of the bottom gate type thin film transistor 56. On the semiconductor thin film 55, a channel stopper 57 made of P-SiO 2 or the like is patterned and formed in alignment with the gate electrode 56. Using the ion stopper shown in FIG. 1 or FIG. 3 with the channel stopper 57 as a mask, the semiconductor thin film 5 with high concentration of impurities is formed.
Then, a source region S and a drain region D are formed. The bottom gate type thin film transistor 56 having such a configuration is covered with a first interlayer insulating film 58 made of PSG or the like. A wiring electrode 59 made of Mo or Al is pattern-formed thereon, and is connected to the source region S and the drain region D of the thin film transistor 56 through a contact hole opened in the first interlayer insulating film 58. The wiring electrode 59 is covered with a second interlayer insulating film 60 also made of PSG or the like. On top of that, Ti
A metal light-shielding film 61 made of, for example, is patterned. The metal light shielding film 61 is covered with a third interlayer insulating film 62 made of SiO 2 or the like. A pixel electrode 63 made of ITO or the like is patterned thereon. The pixel electrode 63 is electrically connected to the drain region D of the thin film transistor 56 via the metal light shielding film 61 and the wiring electrode 59.

【0013】図5は、本発明に従って製造された半導体
装置の他の例を示す模式的な部分断面図である。基本的
には、図4に示した半導体装置と同様な構造を有してお
り、対応する部分には対応する参照番号を付して理解を
容易にしている。異なる点は、第2層間絶縁膜60が省
かれており、金属遮光膜61と配線電極59が直接接触
している事である。ドレイン領域D側において、金属遮
光膜61は画素電極63と配線電極59との間に介在し
ており、両電極の電気的な接触を良好なものとするバリ
ア層としても機能する。
FIG. 5 is a schematic partial cross-sectional view showing another example of a semiconductor device manufactured according to the present invention. Basically, the semiconductor device has a structure similar to that of the semiconductor device shown in FIG. 4, and corresponding parts are designated by corresponding reference numerals to facilitate understanding. The difference is that the second interlayer insulating film 60 is omitted and the metal light shielding film 61 and the wiring electrode 59 are in direct contact with each other. On the drain region D side, the metal light-shielding film 61 is interposed between the pixel electrode 63 and the wiring electrode 59, and also functions as a barrier layer that makes good electrical contact between both electrodes.

【0014】[0014]

【発明の効果】以上説明した様に、本発明によれば、イ
オンドーピング装置を用いた不純物注入工程中、カソー
ド電極を強制的に冷却して絶縁基板の温度上昇を抑制し
ている。これにより、絶縁基板の表面にパタニングされ
たレジストの硬化がなくなり、後工程でレジストを容易
に除去する事が可能になる。又、絶縁基板を強制的に冷
却している為、半導体薄膜中において不純物イオンの打
ち込みによる微結晶の成長が起らなくなり、後工程で不
純物の活性化を図る際その効率が向上し、ひいては半導
体薄膜の不純物領域の抵抗が減少する。又、アノード電
極とカソード電極との間に追加電極を介在させてプラズ
マ領域を調整する事で、薄膜トランジスタに対するプラ
ズマダメージを除去する事ができ、安定したトランジス
タ特性が得られる。
As described above, according to the present invention, the temperature rise of the insulating substrate is suppressed by forcibly cooling the cathode electrode during the impurity implantation process using the ion doping apparatus. As a result, the resist patterned on the surface of the insulating substrate is not cured, and the resist can be easily removed in a later step. Moreover, since the insulating substrate is forcibly cooled, the growth of fine crystals due to the implantation of impurity ions in the semiconductor thin film does not occur, and the efficiency is improved when activating the impurities in the subsequent process, which in turn results in the semiconductor. The resistance of the impurity regions of the thin film is reduced. Also, by adjusting the plasma region by interposing an additional electrode between the anode electrode and the cathode electrode, plasma damage to the thin film transistor can be eliminated, and stable transistor characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかるイオンドーピング装置の構造を
示す模式的なブロック図である。
FIG. 1 is a schematic block diagram showing a structure of an ion doping apparatus according to the present invention.

【図2】本発明にかかる半導体装置製造方法を示す模式
図である。
FIG. 2 is a schematic view showing a semiconductor device manufacturing method according to the present invention.

【図3】本発明にかかるイオンドーピング装置の他の実
施形態を示す模式的な斜視図である。
FIG. 3 is a schematic perspective view showing another embodiment of the ion doping apparatus according to the present invention.

【図4】本発明に従って製造された半導体装置の一例を
示す模式的な部分断面図である。
FIG. 4 is a schematic partial cross-sectional view showing an example of a semiconductor device manufactured according to the present invention.

【図5】本発明に従って製造された半導体装置の他の例
を示す模式的な部分断面図である。
FIG. 5 is a schematic partial cross-sectional view showing another example of a semiconductor device manufactured according to the present invention.

【図6】従来の技術の問題点を示す模式図である。FIG. 6 is a schematic view showing a problem of the conventional technique.

【図7】同じく従来の技術の問題点を示す模式図であ
る。
FIG. 7 is a schematic diagram showing a problem of the conventional technique.

【図8】同じく従来の技術の問題点を示すグラフであ
る。
FIG. 8 is a graph showing a problem of the conventional technique.

【符号の説明】[Explanation of symbols]

1 チャンバ 2 カソード電極 3 アノード電極 4 高周波電源 5 冷却機構 6 半導体薄膜 7 絶縁基板 8 プラズマ 9 レジスト 10 熱 11 リング電極 12 バイアス電源 1 Chamber 2 Cathode Electrode 3 Anode Electrode 4 High Frequency Power Supply 5 Cooling Mechanism 6 Semiconductor Thin Film 7 Insulating Substrate 8 Plasma 9 Resist 10 Heat 11 Ring Electrode 12 Bias Power Supply

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 H01L 29/78 616L H05H 1/46 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 21/336 H01L 29/78 616L H05H 1/46

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に半導体薄膜を形成する成膜
工程と、該半導体薄膜に不純物を選択的にドーピングす
る注入工程と、該半導体薄膜を素子領域として薄膜トラ
ンジスタを集積形成する加工工程とを行なう半導体装置
の製造方法であって、 前記注入工程は、互いに対向するカソード電極及びアノ
ード電極を備えたチャンバを用意し、該カソード電極上
に該絶縁基板を載置する手順と、 不純物を含む気体を該チャンバに導入し該カソード電極
及びアノード電極間に高周波電力を印加して該気体をプ
ラズマ化し不純物をイオン化して該半導体薄膜に照射す
る手順と、 照射中該カソード電極を冷却して絶縁基板の温度上昇を
抑制する手順とを含む事を特徴とする半導体装置の製造
方法。
1. A film forming step of forming a semiconductor thin film on an insulating substrate, an implanting step of selectively doping the semiconductor thin film with impurities, and a processing step of integrally forming a thin film transistor using the semiconductor thin film as an element region. A method of manufacturing a semiconductor device, comprising: a step of preparing a chamber having a cathode electrode and an anode electrode facing each other, placing the insulating substrate on the cathode electrode, and a gas containing impurities. Is introduced into the chamber, high-frequency power is applied between the cathode electrode and the anode electrode to plasmaize the gas, ionize impurities to irradiate the semiconductor thin film, and the cathode electrode is cooled during irradiation to insulate the substrate. A method of manufacturing a semiconductor device, comprising:
【請求項2】 チャンバと、一対のカソード電極及びア
ノード電極と、高周波電源と、冷却機構とを備えたイオ
ンドーピング装置であって、 前記チャンバは不純物を含む気体をその内部に導入可能
であり、 前記一対のカソード電極及びアノード電極は互いに対向
する平行平板からなり該チャンバ内に収納されていると
共に該カソード電極は予め半導体薄膜が形成された絶縁
基板を載置可能であり、 前記高周波電源は該カソード電極とアノード電極の間に
高周波電力を印加して該チャンバに導入された気体をプ
ラズマ化し不純物をイオン化して該半導体薄膜にドーピ
ングし、 前記冷却機構は該カソード電極の内部に組み込まれてお
りドーピング中カソード電極を冷却して該絶縁基板の温
度上昇を抑制する事を特徴とするイオンドーピング装
置。
2. An ion doping apparatus comprising a chamber, a pair of a cathode electrode and an anode electrode, a high frequency power source, and a cooling mechanism, wherein the chamber can introduce a gas containing impurities therein. The pair of cathode electrodes and anode electrodes are formed of parallel flat plates facing each other and are housed in the chamber, and the cathode electrodes can mount an insulating substrate on which a semiconductor thin film is formed in advance. High frequency power is applied between the cathode electrode and the anode electrode to plasmaize the gas introduced into the chamber to ionize impurities to dope the semiconductor thin film, and the cooling mechanism is incorporated inside the cathode electrode. An ion doping apparatus characterized in that a cathode electrode is cooled during doping to suppress a temperature rise of the insulating substrate.
【請求項3】 前記冷却機構は水又は液体窒素を冷媒に
用いる事を特徴とする請求項2記載のイオンドーピング
装置。
3. The ion doping apparatus according to claim 2, wherein the cooling mechanism uses water or liquid nitrogen as a refrigerant.
【請求項4】 該カソード電極とアノード電極との間に
介在する追加電極を備えておりプラズマ中に含まれる不
純物イオン以外の荷電粒子を少なくとも一部除去する事
を特徴とする請求項2記載のイオンドーピング装置。
4. An additional electrode interposed between the cathode electrode and the anode electrode to remove at least a part of charged particles other than impurity ions contained in plasma. Ion doping equipment.
JP7264998A 1995-09-19 1995-09-19 Manufacture of semiconductor device and ion doping system Pending JPH0982661A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7264998A JPH0982661A (en) 1995-09-19 1995-09-19 Manufacture of semiconductor device and ion doping system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7264998A JPH0982661A (en) 1995-09-19 1995-09-19 Manufacture of semiconductor device and ion doping system

Publications (1)

Publication Number Publication Date
JPH0982661A true JPH0982661A (en) 1997-03-28

Family

ID=17411155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7264998A Pending JPH0982661A (en) 1995-09-19 1995-09-19 Manufacture of semiconductor device and ion doping system

Country Status (1)

Country Link
JP (1) JPH0982661A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586402B1 (en) * 2005-04-15 2006-06-08 (주) 브이에스아이 Facility and method for plasma ion implantation
KR100805731B1 (en) * 2006-08-30 2008-02-21 주식회사 포스코 Apparatus for surface modification by plasma ion implantation and the method thereof
US8143134B2 (en) 2008-10-03 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586402B1 (en) * 2005-04-15 2006-06-08 (주) 브이에스아이 Facility and method for plasma ion implantation
KR100805731B1 (en) * 2006-08-30 2008-02-21 주식회사 포스코 Apparatus for surface modification by plasma ion implantation and the method thereof
US8143134B2 (en) 2008-10-03 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8658508B2 (en) 2008-10-03 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Similar Documents

Publication Publication Date Title
US5580792A (en) Method of removing a catalyst substance from the channel region of a TFT after crystallization
US7534705B2 (en) Method of manufacturing a semiconductor device
US20050003594A1 (en) Laser doping processing method and method for manufacturing semiconductor device
JPH0823105A (en) Manufacture of semiconductor chip for display
JP3514912B2 (en) Method for manufacturing thin film transistor
JPH09205208A (en) Manufacture of semiconductor device
US6858512B2 (en) Semiconductor device and method of producing the same
JP3409576B2 (en) Method for manufacturing semiconductor device
US6140164A (en) Method of manufacturing a semiconductor device
KR100267590B1 (en) Process of fabricating semiconductor device having non-single crystal thin film transistor free from residual hydrogen left therein during hydrogen treatment stage
JPH0982661A (en) Manufacture of semiconductor device and ion doping system
JP3338182B2 (en) Method for manufacturing semiconductor device
JPH0936376A (en) Manufacture of thin-film semiconductor device
JP2010098321A (en) Semiconductor device
JP4987198B2 (en) Method for manufacturing polycrystalline silicon thin film transistor
JP3338434B2 (en) Method for manufacturing thin film transistor
JP3347340B2 (en) Method for manufacturing thin film transistor
JP3084159B2 (en) Method for manufacturing thin film transistor
JP4001649B2 (en) Method for manufacturing semiconductor device
JPS6232653A (en) Manufacture of thin film transistor
JP3140304B2 (en) Semiconductor device and manufacturing method thereof
JPH10189499A (en) Manufacture of semiconductor device
JPH06188264A (en) Manufacture of thin film transistor
JPH08293467A (en) Manufacture of semiconductor
JP3370029B2 (en) Method for manufacturing semiconductor device