JPH0981250A - Power supply device for testing integrated circuit - Google Patents
Power supply device for testing integrated circuitInfo
- Publication number
- JPH0981250A JPH0981250A JP7235815A JP23581595A JPH0981250A JP H0981250 A JPH0981250 A JP H0981250A JP 7235815 A JP7235815 A JP 7235815A JP 23581595 A JP23581595 A JP 23581595A JP H0981250 A JPH0981250 A JP H0981250A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply device
- voltage
- integrated circuit
- control transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テストバーンイン
装置に搭載され、試験対象たる多数の集積回路に電源電
圧を供給する電源装置に係り、特に電源電圧を高速に変
化させて行うバンプテストを実施する際の電源として好
適な集積回路試験用電源装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device mounted on a test burn-in device and supplying a power supply voltage to a large number of integrated circuits to be tested, and particularly to a bump test performed by changing the power supply voltage at high speed. The present invention relates to a power supply device for testing an integrated circuit, which is suitable as a power supply when performing
【０００２】[0002]
【従来の技術】試作した集積回路の信頼性評価を行う手
段あるいは量産された集積回路のうち初期不良となり得
るものを出荷前に除去する手段として、テストバーンイ
ン装置により集積回路に熱的ストレス、電気的ストレス
を加えて試験が実施される。2. Description of the Related Art A test burn-in device is used to measure thermal stress and electrical stress on an integrated circuit as means for evaluating the reliability of a prototyped integrated circuit or for removing mass-produced integrated circuits that may cause initial failures before shipment. The test is conducted under physical stress.
【０００３】この種の試験は、比較的長時間を要するた
め、テストバーンイン装置に対して一度に多数の集積回
路を収容して行われる。このため、テストバーンイン装
置は、多数の集積回路に電源電圧を供給する能力が要求
され、大きな出力電流の得られるスイッチング方式の電
源装置が使用されることが多い。Since this type of test requires a relatively long time, a large number of integrated circuits are accommodated in the test burn-in system at one time. Therefore, the test burn-in device is required to have the ability to supply a power supply voltage to a large number of integrated circuits, and a switching type power supply device that can obtain a large output current is often used.
【０００４】このスイッチング方式の電源装置は、低損
失、すなわち、高効率で大電力を供給することができる
が、スイッチングされた出力電圧を平均化するために、
大きな時定数を持つ平滑回路を出力側に設ける必要があ
る。この平滑回路を設けたスイッチング方式の電源装置
の構成例を図３に示す。This switching type power supply device can supply a large amount of power with low loss, that is, with high efficiency, but in order to average the switched output voltage,
It is necessary to provide a smoothing circuit with a large time constant on the output side. FIG. 3 shows a configuration example of a switching type power supply device provided with this smoothing circuit.
【０００５】図３において、２１は制御用トランジスタ
である。２２は制御回路２１を介して出力される電圧を
平滑する平滑回路であり、図示した例のものはコイル２
２ａとコンデンサ２２ｂによって構成されている。２４
は誤差検出回路であり、平滑回路２２の出力電圧と基準
電圧発生回路２５から出力される基準電圧を比較し、両
者の差に応じた誤差信号を出力する。２３は制御回路で
あり、誤差検出回路２４から得られる誤差信号が０とな
るように、制御トランジスタ２１のスイッチング制御を
行う。１６はこの電源装置の負荷である。In FIG. 3, reference numeral 21 is a control transistor. Reference numeral 22 is a smoothing circuit for smoothing the voltage output via the control circuit 21, and the one shown in the figure is a coil 2
2a and a capacitor 22b. 24
Is an error detection circuit, which compares the output voltage of the smoothing circuit 22 with the reference voltage output from the reference voltage generation circuit 25 and outputs an error signal according to the difference between the two. A control circuit 23 controls the switching of the control transistor 21 so that the error signal obtained from the error detection circuit 24 becomes zero. Reference numeral 16 is a load of this power supply device.
【０００６】この電源装置は、平滑回路２２を設けたこ
とにより安定した電源電圧を負荷に供給することができ
るため、集積回路に対して一定の電源電圧を与えて試験
を行う場合には適している。しかしながら、集積回路に
ストレスを加えて行う試験の中には、例えばメモリ集積
回路を対象としたバンプテスト等のように集積回路の電
源電圧を高速に変化させる試験があり、上記電源装置は
出力電圧を高速に変化させることができないため、この
種の試験に対応することができないという問題があっ
た。以下、詳述する。Since this power supply device can supply a stable power supply voltage to the load by providing the smoothing circuit 22, it is suitable for performing a test by applying a constant power supply voltage to the integrated circuit. There is. However, among the tests performed by applying stress to the integrated circuit, there are tests for rapidly changing the power supply voltage of the integrated circuit, such as a bump test for a memory integrated circuit. Since it cannot be changed at high speed, there is a problem that it is not possible to deal with this kind of test. The details will be described below.
【０００７】まず、図３に示す構成において、負荷１６
に与える電圧を変化させるためには、基準電圧発生回路
２５の出力電圧を変化させる必要がある。ここで、基準
電圧発生回路２５の出力電圧を降下する方向に変えた場
合、誤差検出回路２４は、負荷２６にかかる電圧が高い
ことを検出し、制御回路２３を通じ、制御トランジスタ
２１のオフする時間を長くすることによって負荷にかか
る電圧を下げる方向に制御する。この時、平滑回路２２
を構成するコンデンサ２２ｂには元の電圧値まで電荷が
充電されており、負荷にかかる電圧が目的の電圧となる
ためには、電荷の放電が行わなければならない。しか
し、制御トランジスタ２１側には、コンデンサ２２ｂの
電荷を放電する経路がないので、この放電は負荷２６を
通じて行わなければならない。従って、負荷２６が軽い
場合には放電、すなわち、目的の電圧まで下降するのに
時間がかかってしまう。First, in the configuration shown in FIG.
In order to change the voltage applied to, it is necessary to change the output voltage of the reference voltage generation circuit 25. Here, when the output voltage of the reference voltage generation circuit 25 is changed to a decreasing direction, the error detection circuit 24 detects that the voltage applied to the load 26 is high, and the control circuit 23 turns off the control transistor 21. The voltage applied to the load is controlled to be decreased by increasing the voltage. At this time, the smoothing circuit 22
The electric charge is charged up to the original voltage value in the capacitor 22b constituting the above, and the electric charge must be discharged in order for the voltage applied to the load to become the target voltage. However, since there is no path on the control transistor 21 side for discharging the electric charge of the capacitor 22b, this discharge must be performed through the load 26. Therefore, when the load 26 is light, it takes time to discharge, that is, to drop to the target voltage.
【０００８】このように平滑回路付きのスイッチング方
式の電源装置は、出力電圧の目標値を変化させても、平
滑回路の応答が遅れるため、出力電圧を高速に変化させ
ることができない。このため、上記バンプテスト等のよ
うに集積回路の電源電圧を高速に変化させて行う試験に
対応することができないのである。As described above, in the switching type power supply device with the smoothing circuit, even if the target value of the output voltage is changed, the response of the smoothing circuit is delayed, so that the output voltage cannot be changed at high speed. For this reason, it is not possible to support a test performed by changing the power supply voltage of the integrated circuit at high speed, such as the bump test.
【０００９】この対策として、リニア方式の電源装置の
使用が考えられる。このリニア方式の電源装置は、出力
電圧の制御を、スイッチング方式のように離散的に行う
のではなく連続的に行うものである。As a countermeasure against this, use of a linear type power supply device can be considered. This linear type power supply device does not control the output voltage discretely as in the switching system, but continuously.
【００１０】図３にリニア方式の電源装置の構成例を示
す。図４において、３１は負荷３６に出力電圧を供給す
る制御用トランジスタである。３３は誤差増幅器であ
り、電源装置の出力電圧と基準電圧発生回路３５から出
力される電圧を比較し、その誤差がゼロとなるように制
御トランジスタ３１に流すベース電流を制御する。３２
は過渡応答制御用出力コンデンサであり、負荷３６が急
激に変動した時に出力電圧が変動しないように挿入され
たものである。FIG. 3 shows a configuration example of a linear type power supply device. In FIG. 4, reference numeral 31 is a control transistor for supplying an output voltage to the load 36. An error amplifier 33 compares the output voltage of the power supply device with the voltage output from the reference voltage generation circuit 35, and controls the base current flowing through the control transistor 31 so that the error becomes zero. 32
Is an output capacitor for transient response control, and is inserted so that the output voltage does not change when the load 36 changes abruptly.
【００１１】このリニア方式の電源装置は、誤差増幅器
３３の帯域幅を広くすることにより、電圧を上昇させる
場合の応答を高速に行わせることが可能である。しか
し、電圧を降下させ、かつ、負荷３６が軽い場合には、
やはり、過渡応答抑制用出力コンデンサ３２に充電され
た電荷が、負荷３６で放電されなければならないため、
スイッチング方式の電源装置と同様な問題が起こってし
まうのである。This linear type power supply device can increase the bandwidth of the error amplifier 33, thereby making it possible to perform a high-speed response when the voltage is increased. However, when the voltage is dropped and the load 36 is light,
After all, since the electric charge charged in the transient response suppressing output capacitor 32 must be discharged by the load 36,
Problems similar to those of the switching type power supply device occur.
【００１２】また、図４に示すリニア方式の電源装置
は、入力と出力の電圧差と、出力される電流の積で決ま
る電力損失が、すべて制御トランジスタ３１で消費され
るため、放熱器の大型化、効率の低下は避けられない。In the linear type power supply device shown in FIG. 4, the power loss determined by the product of the voltage difference between the input and output and the output current is entirely consumed by the control transistor 31, so that the size of the radiator is large. Inevitability and inefficiency.
【００１３】[0013]
【発明が解決しようとする課題】以上のように、高速応
答が可能で、かつ高効率な特性を有し、大量のメモリ集
積回路のバンプテストが同時に可能な集積回路試験用電
源装置の実現は、従来の技術では困難であった。As described above, it is possible to realize an integrated circuit test power supply device capable of high-speed response and highly efficient characteristics and capable of simultaneously performing a bump test of a large amount of memory integrated circuits. , It was difficult with the conventional technology.
【００１４】この発明は、このような事情に鑑みてなさ
れたものであり、大電流出力、高速応答が可能で、しか
も比較的高効率な集積回路試験用電源装置を提供するこ
とを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a power supply device for an integrated circuit test, which is capable of a large current output, a high speed response, and a relatively high efficiency. .
【００１５】[0015]
【課題を解決するための手段】高速応答が可能で、かつ
効率の良い電源装置を実現する手段を以下に示す。ま
ず、高速応答が可能な電源装置については、リニア方式
により実現する手段が考えられる。しかし、リニア方式
では、図４を用いて説明した如く、出力電圧を下降させ
る場合に、過渡応答制御用出力コンデンサの電荷を急速
に放電させなければならない。これを可能とするには、
図４に示す誤差増幅器の出力を用いて、コンデンサ３２
に充電された電荷を目的の電圧になる迄放電するように
すれば良い。具体的には、ＰＮＰトランジスタによるコ
ンプリメンタリ構成を用いるとか、ＦＥＴを用いて放電
回路を構成する等の方法が考えられる。[Means for Solving the Problems] Means for realizing an efficient power supply device capable of high-speed response will be described below. First, as for a power supply device capable of high-speed response, a means for realizing it by a linear system can be considered. However, in the linear system, as described with reference to FIG. 4, when the output voltage is decreased, the electric charge of the transient response control output capacitor must be rapidly discharged. To make this possible,
Using the output of the error amplifier shown in FIG.
It suffices to discharge the electric charge charged to the battery until the target voltage is reached. Specifically, a method of using a complementary configuration using PNP transistors or a method of configuring a discharge circuit using FETs can be considered.
【００１６】以上のような方法により高速応答は可能と
なるが、リニア方式の電源装置を大電流出力が要求され
るテストバーンイン装置に適用した場合、大規模な放熱
機構が必要となり、非現実的なものとなる。そこで、次
にリニア方式とスイッチング方式を組み合わせた構成に
よって効率の向上を図り、放熱機構が現実的規模となる
集積回路試験用電源装置を実現することとした。Although a high speed response is possible by the above method, when a linear type power supply device is applied to a test burn-in device which requires a large current output, a large-scale heat dissipation mechanism is required, which is unrealistic. It will be Then, it was decided to realize the integrated circuit test power supply device in which the heat dissipation mechanism has a practical scale by improving the efficiency by a configuration combining the linear system and the switching system.
【００１７】本発明に係る集積回路試験用電源装置は、
このような検討の結果得られたものであり、スイッチン
グ電源と、前記スイッチング電源の出力電圧を負荷に供
給する制御トランジスタと、設定された基準電圧を出力
する基準電圧発生回路と、前記制御トランジスタの出力
電圧と前記基準電圧の差に応じた誤差信号を前記制御ト
ランジスタに供給することにより、誤差信号が０となる
ように前記制御トランジスタに対する通電量を制御する
誤差増幅器と、前記制御トランジスタの出力電圧が印加
される過渡応答抑制用出力コンデンサと、前記制御トラ
ンジスタの出力電圧が前記基準電圧よりも高くなったと
きに前記過渡応答抑制用出力コンデンサを放電させる放
電回路とを具備することを特徴としている。The integrated circuit test power supply device according to the present invention comprises:
It is obtained as a result of such an examination, a switching power supply, a control transistor for supplying an output voltage of the switching power supply to a load, a reference voltage generation circuit for outputting a set reference voltage, and a control transistor of the control transistor. An error amplifier that controls the amount of electricity to the control transistor so that the error signal becomes 0 by supplying an error signal according to the difference between the output voltage and the reference voltage to the control transistor, and the output voltage of the control transistor. And a discharge circuit for discharging the transient response suppressing output capacitor when the output voltage of the control transistor becomes higher than the reference voltage. .
【００１８】[0018]
【発明の実施の形態】図１はこの発明の実施形態である
電源装置構成を示すものである。この電源装置は、スイ
ッチング電源装置１０と、制御トランジスタ１１、過渡
応答抑制用出力コンデンサ１２、誤差増幅器１３および
基準電圧発生回路１５からなるリニア方式の電源装置
と、放電回路１４とにより構成されている。放電回路１
４は、誤差増幅器１３から得られる誤差信号に基づき、
制御トランジスタ１１の出力電圧が基準電圧発生回路１
５が出力する基準電圧よりも高くなったときに過渡応答
抑制用出力コンデンサ１２に溜まった電荷を放電させ
る。スイッチング電源装置１０としては、例えば図３に
示した構成のものを使用する。また、リニア方式の電源
装置の各部の機能も既に図４を参照して説明したものと
同様である。ただし、本実施形態においては、スイッチ
ング方式電源装置１０およびリニア方式電源装置内の基
準電圧発生回路１５は、出力電圧の設定を任意に変化さ
せ得る構成のものを使用する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the configuration of a power supply device according to an embodiment of the present invention. This power supply device includes a switching power supply device 10, a linear-type power supply device including a control transistor 11, a transient response suppressing output capacitor 12, an error amplifier 13, and a reference voltage generating circuit 15, and a discharging circuit 14. . Discharge circuit 1
4 is based on the error signal obtained from the error amplifier 13,
The output voltage of the control transistor 11 is the reference voltage generation circuit 1
The electric charge accumulated in the transient response suppressing output capacitor 12 is discharged when the voltage becomes higher than the reference voltage output from the output terminal 5. As the switching power supply device 10, for example, one having the configuration shown in FIG. 3 is used. Also, the functions of the respective parts of the linear type power supply device are the same as those already described with reference to FIG. However, in the present embodiment, the switching type power supply device 10 and the reference voltage generating circuit 15 in the linear type power supply device have a configuration in which the setting of the output voltage can be arbitrarily changed.
【００１９】スイッチング方式電源装置１０および基準
電圧発生回路１５の出力電圧の設定は、電圧設定値（Ｖ
1）と電圧設定値（Ｖ2）を適当に与えることにより行
う。電圧設定値（Ｖ1）は、制御トランジスタ１１の最
低動作電圧に対し、高速で可変して発生させたい電圧の
うち一番高い電圧値を加えた値とする。次に負荷１６に
供給する出力電圧を高速に変化させる場合は、電圧設定
値（Ｖ2）のみを変化させる。電圧設定値（Ｖ2）を変え
た場合、応答速度は、リニア電源装置（１１〜１３、１
５）と、放電回路１４によって支配されるので、高速応
答が可能である。特に負荷１６に供給する出力電圧を下
げる方向に変化させる場合には、過渡応答抑制用出力コ
ンデンサ１２の電荷を放電回路１４を介して放電させる
ことにより速やかに出力電圧を低下させることができ、
上記従来技術における問題は全く生じない。The output voltage of the switching type power supply unit 10 and the reference voltage generating circuit 15 is set by the voltage setting value (V
1 ) and the voltage setting value (V 2 ) are given appropriately. The voltage setting value (V 1 ) is a value obtained by adding the highest voltage value of the voltages that are desired to be generated in a variable manner at high speed to the lowest operating voltage of the control transistor 11. Next, when changing the output voltage supplied to the load 16 at high speed, only the voltage setting value (V 2 ) is changed. When the voltage setting value (V 2 ) is changed, the response speed is
5) and is controlled by the discharge circuit 14, a high speed response is possible. In particular, when the output voltage supplied to the load 16 is changed in a decreasing direction, the output voltage can be promptly reduced by discharging the electric charge of the transient response suppressing output capacitor 12 through the discharge circuit 14.
The above-mentioned problems in the prior art do not occur at all.
【００２０】通常、バンプテストで用いられる電圧値
は、ある範囲内に限られるので、高速応答をさせる範囲
は、それ程広くは必要としない。以上に述べたように設
定電圧（Ｖ2）によって、この範囲をカバーさせれば、
出力電圧を高速に応答させ得る上に、制御トランジスタ
１１で消費される電力を最小とすることができる。可変
する電圧値が別の範囲にあるテストを実行する場合に
は、電圧設定（Ｖ1）を先程と同様に行い、設定電圧
（Ｖ2）によって同じく出力電圧を高速に可変する。電
圧値（Ｖ1）の変更に際しては、出力電圧の応答速度
が、スイッチング電源装置１０により支配されるので、
応答速度は遅くなる。しかし、これは、最初に電圧設定
（Ｖ1）を変更する時のみであり、通常問題とはならな
い。以上の動作時における出力電圧の変化の様子を図２
に示す。Normally, the voltage value used in the bump test is limited to a certain range, so that the range for high-speed response is not so wide. If this range is covered by the set voltage (V 2 ) as described above,
The output voltage can be made to respond at high speed, and the power consumed by the control transistor 11 can be minimized. When performing a test in which the variable voltage value is in another range, the voltage setting (V 1 ) is set in the same manner as above, and the output voltage is also changed at high speed by the set voltage (V 2 ). When changing the voltage value (V 1 ), the response speed of the output voltage is controlled by the switching power supply device 10.
The response speed becomes slow. However, this is only the first time the voltage setting (V 1 ) is changed and is usually not a problem. Fig. 2 shows how the output voltage changes during the above operation.
Shown in
【００２１】[0021]
【発明の効果】この発明によれば、高速応答が可能で、
比較的効率が良く、大電流出力が可能な電源装置が実現
できることとなり、大量のメモリ集積回路を同時に試験
しなければならないテストバーンイン装置において、バ
ンプテストと呼ばれる電源電圧を高速に可変する必要の
ある試験が実施可能となる。これによって、従来メモリ
テスタでしか行えなかったバンプテストがテストバーン
イン装置に移行できることになり、集積回路の生産性向
上の効果が期待できる。According to the present invention, high-speed response is possible,
It is possible to realize a power supply device that is relatively efficient and capable of outputting a large current. In a test burn-in device in which a large number of memory integrated circuits must be tested simultaneously, it is necessary to change the power supply voltage called a bump test at high speed. The test can be carried out. As a result, the bump test, which was conventionally performed only by the memory tester, can be transferred to the test burn-in device, and the effect of improving the productivity of the integrated circuit can be expected.
【図１】この発明の一実施形態である集積回路試験用電
源装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an integrated circuit test power supply device according to an embodiment of the present invention.
【図２】同実施形態の動作を示す図である。FIG. 2 is a diagram showing an operation of the same embodiment.
【図３】平滑回路を備えたスイッチング方式の電源装置
の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a switching type power supply device including a smoothing circuit.
【図４】リニア方式の電源装置の構成を示すブロック図
である。FIG. 4 is a block diagram showing a configuration of a linear type power supply device.
１０ スイッチング電源装置 １１ 制御トランジスタ １２ 過渡応答抑制用出力コンデンサ １３ 誤差増幅器 １４ 放電回路 １５ 基準電圧発生回路 10 Switching Power Supply Device 11 Control Transistor 12 Transient Response Suppression Output Capacitor 13 Error Amplifier 14 Discharge Circuit 15 Reference Voltage Generation Circuit
Claims (1)
トランジスタと、 設定された基準電圧を出力する基準電圧発生回路と、 前記制御トランジスタの出力電圧と前記基準電圧の差に
応じた誤差信号を前記制御トランジスタに供給すること
により、誤差信号が０となるように前記制御トランジス
タに対する通電量を制御する誤差増幅器と、 前記制御トランジスタの出力電圧が印加される過渡応答
抑制用出力コンデンサと、 前記制御トランジスタの出力電圧が前記基準電圧よりも
高くなったときに前記過渡応答抑制用出力コンデンサを
放電させる放電回路とを具備することを特徴とする集積
回路試験用電源装置。1. A switching power supply, a control transistor that supplies an output voltage of the switching power supply to a load, a reference voltage generation circuit that outputs a set reference voltage, and a difference between the output voltage of the control transistor and the reference voltage. An error amplifier that controls the amount of current to the control transistor so that the error signal becomes 0 by supplying an error signal corresponding to the error signal to the control transistor, and for transient response suppression to which the output voltage of the control transistor is applied. An integrated circuit test power supply device comprising: an output capacitor; and a discharge circuit that discharges the transient response suppressing output capacitor when the output voltage of the control transistor becomes higher than the reference voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235815A JPH0981250A (en) | 1995-09-13 | 1995-09-13 | Power supply device for testing integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235815A JPH0981250A (en) | 1995-09-13 | 1995-09-13 | Power supply device for testing integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0981250A true JPH0981250A (en) | 1997-03-28 |
Family
ID=16991675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7235815A Pending JPH0981250A (en) | 1995-09-13 | 1995-09-13 | Power supply device for testing integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0981250A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008003727A (en) * | 2006-06-20 | 2008-01-10 | Fujitsu Ltd | Regulator circuit |
| JP2009097920A (en) * | 2007-10-15 | 2009-05-07 | Nippon Eng Kk | Tester device |
| JP2013105304A (en) * | 2011-11-14 | 2013-05-30 | Ricoh Co Ltd | Regulator circuit and power-supply unit |
-
1995
- 1995-09-13 JP JP7235815A patent/JPH0981250A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008003727A (en) * | 2006-06-20 | 2008-01-10 | Fujitsu Ltd | Regulator circuit |
| US8456235B2 (en) | 2006-06-20 | 2013-06-04 | Fujitsu Semiconductor Limited | Regulator circuit |
| JP2009097920A (en) * | 2007-10-15 | 2009-05-07 | Nippon Eng Kk | Tester device |
| JP2013105304A (en) * | 2011-11-14 | 2013-05-30 | Ricoh Co Ltd | Regulator circuit and power-supply unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040004876A1 (en) | Circuit and method for selecting reference voltages in semiconductor memory device | |
| JPH08304515A (en) | Semiconductor memory device capable of dc voltage test underpackaged state | |
| US6404219B1 (en) | Burn-in test method for a semiconductor chip and burn-in test apparatus therefor | |
| KR100414739B1 (en) | Internal voltage generator of semiconductor memory device | |
| JPH0981250A (en) | Power supply device for testing integrated circuit | |
| US7248102B2 (en) | Internal reference voltage generation for integrated circuit testing | |
| US7990172B2 (en) | Method and apparatus for testing electronic device | |
| JPH10124159A (en) | Voltage impressing circuit | |
| JP2007163301A (en) | Burn-in test signal generation circuit and burn-in test method | |
| KR100618882B1 (en) | Semiconductor test circuit | |
| JP2000322899A (en) | Semiconductor device, its test apparatus and its test method | |
| CN100517709C (en) | Integrated circuit with test circuit | |
| KR19980075712A (en) | Reference voltage generation circuit of semiconductor memory device | |
| JP2000346914A (en) | Semiconductor device with internal power circuit | |
| JP2000171493A (en) | Method and instrument for measuring current | |
| JP3092362B2 (en) | Automatic test equipment for integrated circuits | |
| CN113496759A (en) | Memory operation condition checking method | |
| JP5793903B2 (en) | Electronic equipment | |
| JPH10334698A (en) | Semiconductor storage device, test apparatus, and test method | |
| US6614252B2 (en) | Semiconductor test apparatus with reduced power consumption and heat generation | |
| JP2822972B2 (en) | Testing equipment for semiconductor devices | |
| JP2978845B2 (en) | Electromigration evaluation circuit | |
| JP2023168161A (en) | Power source and test board | |
| KR20230108814A (en) | Semiconductor test apparatus including device power supply | |
| JP2003035750A (en) | Semiconductor integrated circuit testing apparatus, testing board, and semiconductor integrated circuit testing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030624 |