JPH098085A - 基板の歩留まり予測演算方法 - Google Patents
基板の歩留まり予測演算方法Info
- Publication number
- JPH098085A JPH098085A JP17301795A JP17301795A JPH098085A JP H098085 A JPH098085 A JP H098085A JP 17301795 A JP17301795 A JP 17301795A JP 17301795 A JP17301795 A JP 17301795A JP H098085 A JPH098085 A JP H098085A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- substrate
- patterns
- size
- yield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 配線パターンを設ける基板の量産前において
歩留まりを高精度に予測する。 【構成】 基板上の配線パターンの不良の原因となる欠
陥のサイズに対する離散的な欠陥確率分布Ｄｊを一般関
数で近似して単位面積当たりの欠陥分布関数ｆ（ｘ）を
求める第１の演算手段１１と、欠陥のサイズに対する不
良期待値Ｑ（ｘ）を算出する第２の演算手段１２とから
得られる欠陥分布関数ｆ（ｘ）及び不良期待値Ｑ（ｘ）
とに基づいて面積に応じた不良パターンの数の不良期待
値Ｔを算出する第３の演算手段１３を備え、全体の不良
期待値Ｔから平均欠陥確率を算出し、この平均欠陥確率
及び配線パターンの総数Ｈに基づいて基板の歩留まり率
Ｙを計算する第４の演算手段１４を備えることにより、
歩留まりを高精度に予測する。
歩留まりを高精度に予測する。 【構成】 基板上の配線パターンの不良の原因となる欠
陥のサイズに対する離散的な欠陥確率分布Ｄｊを一般関
数で近似して単位面積当たりの欠陥分布関数ｆ（ｘ）を
求める第１の演算手段１１と、欠陥のサイズに対する不
良期待値Ｑ（ｘ）を算出する第２の演算手段１２とから
得られる欠陥分布関数ｆ（ｘ）及び不良期待値Ｑ（ｘ）
とに基づいて面積に応じた不良パターンの数の不良期待
値Ｔを算出する第３の演算手段１３を備え、全体の不良
期待値Ｔから平均欠陥確率を算出し、この平均欠陥確率
及び配線パターンの総数Ｈに基づいて基板の歩留まり率
Ｙを計算する第４の演算手段１４を備えることにより、
歩留まりを高精度に予測する。
Description
【０００１】
【産業上の利用分野】この発明は、基板の歩留まり予測
演算方法に関する。
演算方法に関する。
【０００２】
【従来の技術】液晶パネルに使用する基板上に設けられ
た薄膜トランジスタ（以下、ＴＦＴという）のドレイン
ライン又はゲートラインやＬＳＩ等の基板においては、
傷やプロセス中のパーティクル等の欠陥によってパター
ンの断線すなわちオープン不良やパターン同士のショー
ト不良が発生する場合がある。特に、基板の密度が高い
場合には不良の発生率も高くなる。このような基板に１
個所でも不良が発生した場合には、その基板は不良品と
なる。したがって、量産後に検査を行なって不良の発生
率を把握し、量産ロットごとの不良発生率により統計的
手法で歩留まりを予測していた。
た薄膜トランジスタ（以下、ＴＦＴという）のドレイン
ライン又はゲートラインやＬＳＩ等の基板においては、
傷やプロセス中のパーティクル等の欠陥によってパター
ンの断線すなわちオープン不良やパターン同士のショー
ト不良が発生する場合がある。特に、基板の密度が高い
場合には不良の発生率も高くなる。このような基板に１
個所でも不良が発生した場合には、その基板は不良品と
なる。したがって、量産後に検査を行なって不良の発生
率を把握し、量産ロットごとの不良発生率により統計的
手法で歩留まりを予測していた。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の歩留まりの予測では、基板の設計段階時において、歩
留まりを予測することができなかった。このため、量産
後において必要とする良品の数が得られなかったり、設
計変更を余儀なくされることがあり、したがって生産計
画に支障をきたすとともに、製品のコストアップや開発
費用の増大を招くという問題があった。この発明は、パ
ターンを形成する基板の量産前における歩留まりを高精
度に予測することができる基板の歩留まり予測演算方法
を提供することを目的とする。
の歩留まりの予測では、基板の設計段階時において、歩
留まりを予測することができなかった。このため、量産
後において必要とする良品の数が得られなかったり、設
計変更を余儀なくされることがあり、したがって生産計
画に支障をきたすとともに、製品のコストアップや開発
費用の増大を招くという問題があった。この発明は、パ
ターンを形成する基板の量産前における歩留まりを高精
度に予測することができる基板の歩留まり予測演算方法
を提供することを目的とする。
【０００４】
【課題を解決するための手段】請求項１に記載の発明
は、所定の基板上に所定形状に配列された複数のパター
ンの不良に起因する欠陥の所定方向のサイズの離散的な
確率分布を一般関数で近似し、欠陥の所定方向のサイズ
の単位面積当たりの欠陥分布関数を算出する第１の演算
工程と、発生が予想される欠陥により１つもしくは連続
した複数が不良になる得るパターンの数の、発生が予想
される欠陥の所定方向のサイズに応じた不良期待値を算
出する第２の演算工程と、欠陥分布関数と不良期待値と
に基づいて任意の数のパターンを不良にし得る全てのサ
イズの発生が予想される欠陥が基板上の任意の位置にあ
る場合のこの基板の面積に応じた不良パターンの数の不
良期待値を算出する第３の演算工程と、基板の面積に応
じた不良パターンの数の不良期待値及び基板上に形成す
るパターンの数に基づいて基板の歩留まり予測値を算出
する第４の演算工程とを備えることを特徴とする。請求
項２に記載の発明は、請求項１における一般関数が両対
数の一次関数であることを特徴とする。請求項３に記載
の発明は、請求項１又は２におけるパターンは電圧信号
が印加される一定間隔のピッチの配線パターンであり、
欠陥は、この配線パターンにパターニングするフォトリ
ソグラフィー工程時に配線パターン形成箇所上に存在す
るパーティクルであることを特徴とする。
は、所定の基板上に所定形状に配列された複数のパター
ンの不良に起因する欠陥の所定方向のサイズの離散的な
確率分布を一般関数で近似し、欠陥の所定方向のサイズ
の単位面積当たりの欠陥分布関数を算出する第１の演算
工程と、発生が予想される欠陥により１つもしくは連続
した複数が不良になる得るパターンの数の、発生が予想
される欠陥の所定方向のサイズに応じた不良期待値を算
出する第２の演算工程と、欠陥分布関数と不良期待値と
に基づいて任意の数のパターンを不良にし得る全てのサ
イズの発生が予想される欠陥が基板上の任意の位置にあ
る場合のこの基板の面積に応じた不良パターンの数の不
良期待値を算出する第３の演算工程と、基板の面積に応
じた不良パターンの数の不良期待値及び基板上に形成す
るパターンの数に基づいて基板の歩留まり予測値を算出
する第４の演算工程とを備えることを特徴とする。請求
項２に記載の発明は、請求項１における一般関数が両対
数の一次関数であることを特徴とする。請求項３に記載
の発明は、請求項１又は２におけるパターンは電圧信号
が印加される一定間隔のピッチの配線パターンであり、
欠陥は、この配線パターンにパターニングするフォトリ
ソグラフィー工程時に配線パターン形成箇所上に存在す
るパーティクルであることを特徴とする。
【０００５】
【作用】この発明によれば、パターンの単位面積当たり
の離散的な欠陥確率分布を一般関数の欠陥分布関数に近
似し、所定の数のパターンが連続して不良の原因となる
欠陥を仮定して欠陥の所定方向のサイズに対する不良期
待値を算出し、欠陥分布関数と不良期待値とに基づいて
基板の面積に応じた不良パターンの数の不良期待値を算
出し、この基板の面積に応じた不良パターンの数の不良
期待値に基づいて歩留まりを計算する。したがって、パ
ターンを形成する基板の量産前において歩留まりを高精
度に予測することができる。このため、生産計画に支障
をきたすことがなく、製品のコストアップや開発費用の
増大を回避することができる。またこの場合、近似する
一般関数を両対数の一次関数とすることにより、基板の
不良期待値の算出が容易になる。
の離散的な欠陥確率分布を一般関数の欠陥分布関数に近
似し、所定の数のパターンが連続して不良の原因となる
欠陥を仮定して欠陥の所定方向のサイズに対する不良期
待値を算出し、欠陥分布関数と不良期待値とに基づいて
基板の面積に応じた不良パターンの数の不良期待値を算
出し、この基板の面積に応じた不良パターンの数の不良
期待値に基づいて歩留まりを計算する。したがって、パ
ターンを形成する基板の量産前において歩留まりを高精
度に予測することができる。このため、生産計画に支障
をきたすことがなく、製品のコストアップや開発費用の
増大を回避することができる。またこの場合、近似する
一般関数を両対数の一次関数とすることにより、基板の
不良期待値の算出が容易になる。
【０００６】
【実施例】以下、図１〜図７を参照してこの発明の一実
施例を説明する。図１は、液晶パネルに使用するＴＦＴ
に接続された配線パターンが形成される基板の配線パタ
ーン形成工程での歩留まりを予測する計算装置の概略ブ
ロック図である。演算部１は歩留まりを予測するために
後述する種々の演算を行なうものであり、ＣＰＵ等で構
成されている。ＲＯＭ２、ＲＡＭ３、操作部４、表示部
５及び入力インタフェース（Ｉ／Ｆ）６はそれぞれバス
を介して演算部１に接続されて演算部１によって制御さ
れるとともに、以下の機能を有するものである。ＲＯＭ
２は演算部１の動作手順であるプログラム等を格納し、
ＲＡＭ３は演算部１が演算するためのデータ及び演算結
果のデータを格納する。操作部４は歩留まりを予測する
ために必要な条件を入力する。表示部５は算出した歩留
まりの予測結果やこの装置の動作状態及びユーザに対す
るメッセージを表示する。入力インタフェース６は他の
装置又は外部記憶装置（図示せず）から取り込まれるデ
ータを演算部１が入力可能な状態に整える。
施例を説明する。図１は、液晶パネルに使用するＴＦＴ
に接続された配線パターンが形成される基板の配線パタ
ーン形成工程での歩留まりを予測する計算装置の概略ブ
ロック図である。演算部１は歩留まりを予測するために
後述する種々の演算を行なうものであり、ＣＰＵ等で構
成されている。ＲＯＭ２、ＲＡＭ３、操作部４、表示部
５及び入力インタフェース（Ｉ／Ｆ）６はそれぞれバス
を介して演算部１に接続されて演算部１によって制御さ
れるとともに、以下の機能を有するものである。ＲＯＭ
２は演算部１の動作手順であるプログラム等を格納し、
ＲＡＭ３は演算部１が演算するためのデータ及び演算結
果のデータを格納する。操作部４は歩留まりを予測する
ために必要な条件を入力する。表示部５は算出した歩留
まりの予測結果やこの装置の動作状態及びユーザに対す
るメッセージを表示する。入力インタフェース６は他の
装置又は外部記憶装置（図示せず）から取り込まれるデ
ータを演算部１が入力可能な状態に整える。
【０００７】次に、基板の歩留まり予測の方法につい
て、演算部１の動作を基に説明する。装置が起動される
と、演算部１はＲＯＭ２からプログラムを読み込んで、
歩留まり予測に必要な条件、データ等の入力を待つとと
もに、表示部５に操作を促すためのメッセージを表示さ
せる。ユーザがこのメッセージに応じて歩留まり予測の
対象となる基板についてのパラメータのデータＤｉを入
力すると、演算部１はこのデータＤｉをＲＡＭ３に格納
するとともに、他の装置又は外部記憶装置からのＴＦＴ
に関するデータＤｊを取り込んでＲＡＭ３に格納する。
次に、演算部１は歩留まり予測演算を実行するのである
が、演算は大きく分けて４つの処理ルーチンで構成され
る。各処理ルーチンは、図２に示すように、第１〜第４
の演算手段１１〜１４によって行なわれる。なお、この
第１〜第４の演算手段１１〜１４はプログラムのソフト
ウェアモジュールで構成されている。
て、演算部１の動作を基に説明する。装置が起動される
と、演算部１はＲＯＭ２からプログラムを読み込んで、
歩留まり予測に必要な条件、データ等の入力を待つとと
もに、表示部５に操作を促すためのメッセージを表示さ
せる。ユーザがこのメッセージに応じて歩留まり予測の
対象となる基板についてのパラメータのデータＤｉを入
力すると、演算部１はこのデータＤｉをＲＡＭ３に格納
するとともに、他の装置又は外部記憶装置からのＴＦＴ
に関するデータＤｊを取り込んでＲＡＭ３に格納する。
次に、演算部１は歩留まり予測演算を実行するのである
が、演算は大きく分けて４つの処理ルーチンで構成され
る。各処理ルーチンは、図２に示すように、第１〜第４
の演算手段１１〜１４によって行なわれる。なお、この
第１〜第４の演算手段１１〜１４はプログラムのソフト
ウェアモジュールで構成されている。
【０００８】第１の演算手段１１においては、取り込ん
だデータＤｊを解析する。データＤｊは測定結果又はシ
ュミレーション結果に基づくデータであり、いくつかの
配線パターンモデルに応じた所定の基板の単位面積（例
えば、１ｃｍ2）当たりの欠陥のサイズに対する欠陥分
布を示すデータである。この欠陥分布は、図３に実線で
示すように、離散的な欠陥のサイズｘ１、ｘ２、…ｘｉ
…に対する欠陥密度ｄの離散的な欠陥分布である。第１
の演算手段１１はこの離散的な欠陥分布を一般関数で近
似して、単位面積当たりの欠陥分布関数とする。この場
合、図３に破線で示すような双曲関数ｆ（ｘ）に近似
し、次の数式（１）で表される。この数式から明らかな
ように、欠陥分布関数は両対数の一次関数に近似され
る。
だデータＤｊを解析する。データＤｊは測定結果又はシ
ュミレーション結果に基づくデータであり、いくつかの
配線パターンモデルに応じた所定の基板の単位面積（例
えば、１ｃｍ2）当たりの欠陥のサイズに対する欠陥分
布を示すデータである。この欠陥分布は、図３に実線で
示すように、離散的な欠陥のサイズｘ１、ｘ２、…ｘｉ
…に対する欠陥密度ｄの離散的な欠陥分布である。第１
の演算手段１１はこの離散的な欠陥分布を一般関数で近
似して、単位面積当たりの欠陥分布関数とする。この場
合、図３に破線で示すような双曲関数ｆ（ｘ）に近似
し、次の数式（１）で表される。この数式から明らかな
ように、欠陥分布関数は両対数の一次関数に近似され
る。
【数１】
【０００９】第２の演算手段１２においては、操作部４
から入力された基板についてのパラメータのデータＤｉ
より、ある所定数のパターンが不良になる確率を算出す
る。配線パターン不良には、フォトレジスト工程中のパ
ーティクルや傷等の欠陥によるオープン（断線）不良及
びショート不良がある。不良の原因となる欠陥は多様な
形状を有するが、ここではすべての欠陥の形状を円形と
定義する。以下、欠陥によって不良が発生する場合の欠
陥確率の算出方法について説明する。
から入力された基板についてのパラメータのデータＤｉ
より、ある所定数のパターンが不良になる確率を算出す
る。配線パターン不良には、フォトレジスト工程中のパ
ーティクルや傷等の欠陥によるオープン（断線）不良及
びショート不良がある。不良の原因となる欠陥は多様な
形状を有するが、ここではすべての欠陥の形状を円形と
定義する。以下、欠陥によって不良が発生する場合の欠
陥確率の算出方法について説明する。
【００１０】図４は液晶パネルに用いるＴＦＴの配線パ
ターンを想定した基板２０である。この基板２０は、複
数の帯状の配線パターン２１及びスペース２２で構成さ
れ、配線パターン２１の幅はＬ、スペース幅はＳ、面積
はＡ及び配線パターン２１の総数はＨとなっており、こ
れらはデータＤｉを構成している。この場合、各配線パ
ターン２１の番号はｋ−２、ｋ−１、ｋ、ｋ＋１、…ｋ
＋ｎ＋２となっている。次に、この基板２０の配線パタ
ーン２１にオープン不良が発生した場合を仮定する。配
線パターン２１のうちｋ＋１〜ｋ＋ｎのｎ本が連続して
オープン不良を発生させ得る欠陥のサイズは、図４
（Ａ）に示すように、｛（ｎ−１）（Ｌ＋Ｓ）＋Ｌ｝の
サイズの欠陥２３以上のサイズをもつ欠陥であり、欠陥
２３よりわずかでもサイズが小さい場合には、オープン
不良になる配線パターン２１の本数はｎ−１以下にな
る。一方、｛（ｎ＋１）（Ｌ＋Ｓ）＋Ｌ｝のサイズの欠
陥２４以上のサイズの欠陥は、オープン不良になる配線
パターン２１の本数はｎ＋１以上になる。したがって、
ｎ本の配線パターン２１を連続してオープン不良にし得
る任意の欠陥のサイズをｘとすると、その範囲は次の数
式（２）で表される。 （ｎ−１）（Ｌ＋Ｓ）＋Ｌ≦ｘ＜（ｎ＋１）（Ｌ＋Ｓ）＋Ｌ…（２） この任意の欠陥はその中心位置によりｎ−１〜ｎ本の配
線パターン２１をオープン不良にする場合と、ｎ〜ｎ＋
１本の配線パターン２１をオープン不良にする場合の２
通りに分けられる。それぞれの場合でｎ本の配線パター
ン２１を連続して不良にする欠陥確率が異なる。
ターンを想定した基板２０である。この基板２０は、複
数の帯状の配線パターン２１及びスペース２２で構成さ
れ、配線パターン２１の幅はＬ、スペース幅はＳ、面積
はＡ及び配線パターン２１の総数はＨとなっており、こ
れらはデータＤｉを構成している。この場合、各配線パ
ターン２１の番号はｋ−２、ｋ−１、ｋ、ｋ＋１、…ｋ
＋ｎ＋２となっている。次に、この基板２０の配線パタ
ーン２１にオープン不良が発生した場合を仮定する。配
線パターン２１のうちｋ＋１〜ｋ＋ｎのｎ本が連続して
オープン不良を発生させ得る欠陥のサイズは、図４
（Ａ）に示すように、｛（ｎ−１）（Ｌ＋Ｓ）＋Ｌ｝の
サイズの欠陥２３以上のサイズをもつ欠陥であり、欠陥
２３よりわずかでもサイズが小さい場合には、オープン
不良になる配線パターン２１の本数はｎ−１以下にな
る。一方、｛（ｎ＋１）（Ｌ＋Ｓ）＋Ｌ｝のサイズの欠
陥２４以上のサイズの欠陥は、オープン不良になる配線
パターン２１の本数はｎ＋１以上になる。したがって、
ｎ本の配線パターン２１を連続してオープン不良にし得
る任意の欠陥のサイズをｘとすると、その範囲は次の数
式（２）で表される。 （ｎ−１）（Ｌ＋Ｓ）＋Ｌ≦ｘ＜（ｎ＋１）（Ｌ＋Ｓ）＋Ｌ…（２） この任意の欠陥はその中心位置によりｎ−１〜ｎ本の配
線パターン２１をオープン不良にする場合と、ｎ〜ｎ＋
１本の配線パターン２１をオープン不良にする場合の２
通りに分けられる。それぞれの場合でｎ本の配線パター
ン２１を連続して不良にする欠陥確率が異なる。
【００１１】所定のｎ−１〜ｎ本の配線パターン２１を
オープン不良にする任意の欠陥のサイズｘ1 は、図４
（Ｂ）に示すように、欠陥２３のサイズ｛（ｎ−１）
（Ｌ＋Ｓ）＋Ｌ｝以上で、欠陥２５のサイズ｛ｎ（Ｌ＋
Ｓ）＋Ｌ｝未満の範囲となる。したがって、サイズｘ1
は次式（３）で表される。 （ｎ−１）（Ｌ＋Ｓ）＋Ｌ≦ｘ1 ＜ｎ（Ｌ＋Ｓ）＋Ｌ……（３） また、サイズｘ1 が上記数式の範囲にある任意の欠陥の
中心の取り得る幅は次式（４）で表され、ｘ1 が次第に
大きくなると欠陥の中心の取り得る幅も大きくなる。 ｘ1 −｛（ｎ−１）（Ｌ＋Ｓ）＋Ｌ｝……（４） ｘ1 が最大値である｛ｎ（Ｌ＋Ｓ）＋Ｌ｝になった場
合、すなわち欠陥２５の場合には、欠陥の中心の取り得
る最大幅すなわち欠陥の中心が存在し得る範囲はＬ＋Ｓ
となる。
オープン不良にする任意の欠陥のサイズｘ1 は、図４
（Ｂ）に示すように、欠陥２３のサイズ｛（ｎ−１）
（Ｌ＋Ｓ）＋Ｌ｝以上で、欠陥２５のサイズ｛ｎ（Ｌ＋
Ｓ）＋Ｌ｝未満の範囲となる。したがって、サイズｘ1
は次式（３）で表される。 （ｎ−１）（Ｌ＋Ｓ）＋Ｌ≦ｘ1 ＜ｎ（Ｌ＋Ｓ）＋Ｌ……（３） また、サイズｘ1 が上記数式の範囲にある任意の欠陥の
中心の取り得る幅は次式（４）で表され、ｘ1 が次第に
大きくなると欠陥の中心の取り得る幅も大きくなる。 ｘ1 −｛（ｎ−１）（Ｌ＋Ｓ）＋Ｌ｝……（４） ｘ1 が最大値である｛ｎ（Ｌ＋Ｓ）＋Ｌ｝になった場
合、すなわち欠陥２５の場合には、欠陥の中心の取り得
る最大幅すなわち欠陥の中心が存在し得る範囲はＬ＋Ｓ
となる。
【００１２】次に、所定のｎ〜ｎ＋１本の配線パターン
２１をオープン不良にする任意の欠陥のサイズｘ2 は、
図４（Ｃ）に示すように、欠陥２５のサイズ｛ｎ（Ｌ＋
Ｓ）＋Ｌ｝以上で、欠陥２４のサイズ｛（ｎ＋１）（Ｌ
＋Ｓ）＋Ｌ｝未満の範囲となる。したがって、サイズｘ
2 は次式（５）で表される。 ｎ（Ｌ＋Ｓ）＋Ｌ≦ｘ2 ＜（ｎ＋１）（Ｌ＋Ｓ）＋Ｌ……（５） また、サイズｘ2 が上記数式の範囲にある任意の欠陥の
中心の取り得る幅は次式（６）で表され、ｘ2 が次第に
大きくなると欠陥の中心の取り得る幅は小さくなる。 ｛（ｎ＋１）（Ｌ＋Ｓ）＋Ｌ｝−ｘ2 ……（６） したがって、欠陥の中心が存在し得る範囲はｘ2 が最小
値である｛ｎ（Ｌ＋Ｓ）＋Ｌ｝の場合、すなわち欠陥２
５の場合であり、その値はｎ−１〜ｎ本の配線パターン
２１をオープン不良にする場合と同様、Ｌ＋Ｓとなる。
２１をオープン不良にする任意の欠陥のサイズｘ2 は、
図４（Ｃ）に示すように、欠陥２５のサイズ｛ｎ（Ｌ＋
Ｓ）＋Ｌ｝以上で、欠陥２４のサイズ｛（ｎ＋１）（Ｌ
＋Ｓ）＋Ｌ｝未満の範囲となる。したがって、サイズｘ
2 は次式（５）で表される。 ｎ（Ｌ＋Ｓ）＋Ｌ≦ｘ2 ＜（ｎ＋１）（Ｌ＋Ｓ）＋Ｌ……（５） また、サイズｘ2 が上記数式の範囲にある任意の欠陥の
中心の取り得る幅は次式（６）で表され、ｘ2 が次第に
大きくなると欠陥の中心の取り得る幅は小さくなる。 ｛（ｎ＋１）（Ｌ＋Ｓ）＋Ｌ｝−ｘ2 ……（６） したがって、欠陥の中心が存在し得る範囲はｘ2 が最小
値である｛ｎ（Ｌ＋Ｓ）＋Ｌ｝の場合、すなわち欠陥２
５の場合であり、その値はｎ−１〜ｎ本の配線パターン
２１をオープン不良にする場合と同様、Ｌ＋Ｓとなる。
【００１３】しかるに、ｎ本の配線パターン２１を連続
して不良にする欠陥確率の欠陥のサイズに応じた相対的
割合は、欠陥の中心の取り得る幅を欠陥の中心が存在し
得る範囲幅で割算した値である。したがって、ｎ−１〜
ｎ本の配線パターン２１をオープン不良にするサイズｘ
1 の欠陥が存在した場合に、ｎ本の配線パターン２１を
連続して不良にする欠陥確率の相対的割合ｐ1aは次の数
式（７）で表される。
して不良にする欠陥確率の欠陥のサイズに応じた相対的
割合は、欠陥の中心の取り得る幅を欠陥の中心が存在し
得る範囲幅で割算した値である。したがって、ｎ−１〜
ｎ本の配線パターン２１をオープン不良にするサイズｘ
1 の欠陥が存在した場合に、ｎ本の配線パターン２１を
連続して不良にする欠陥確率の相対的割合ｐ1aは次の数
式（７）で表される。
【数２】 また、ｎ〜ｎ＋１本の配線パターン２１をオープン不良
にするサイズｘ2 の欠陥が存在した場合に、ｎ本の配線
パターン２１を連続して不良にする欠陥確率の相対的割
合ｐ1bは次の数式（８）で表される。
にするサイズｘ2 の欠陥が存在した場合に、ｎ本の配線
パターン２１を連続して不良にする欠陥確率の相対的割
合ｐ1bは次の数式（８）で表される。
【数３】 したがって、サイズｘの欠陥が存在した場合に、ｎ本の
配線パターン２１に連続してオープン不良が発生する欠
陥確率の相対的割合ｐ1 は、図５に示すように、欠陥確
率の相対的割合ｐ1a及び欠陥確率の相対的割合ｐ1bで表
すことができる。
配線パターン２１に連続してオープン不良が発生する欠
陥確率の相対的割合ｐ1 は、図５に示すように、欠陥確
率の相対的割合ｐ1a及び欠陥確率の相対的割合ｐ1bで表
すことができる。
【００１４】ところで、ｎ本の配線パターン２１に連続
してオープン不良が発生した場合に、その不良の原因と
なる欠陥のサイズがｘである欠陥確率ｐ2 は、確率であ
るため全体が１である必要がある。ところが、図５に示
す欠陥確率の相対的割合ｐ1の三角形の面積はＬ＋Ｓと
なるので、欠陥確率ｐ2 は、図６に示すように、欠陥確
率の相対的割合ｐ1 をＬ＋Ｓで割る必要がある。したが
って、欠陥確率ｐ2 はサイズｘが、ｘ1 すなわち（ｎ−
１）（Ｌ＋Ｓ）＋Ｌ≦ｘ＜ｎ（Ｌ＋Ｓ）＋Ｌの範囲にあ
る場合には、次の数式（９）で表される。
してオープン不良が発生した場合に、その不良の原因と
なる欠陥のサイズがｘである欠陥確率ｐ2 は、確率であ
るため全体が１である必要がある。ところが、図５に示
す欠陥確率の相対的割合ｐ1の三角形の面積はＬ＋Ｓと
なるので、欠陥確率ｐ2 は、図６に示すように、欠陥確
率の相対的割合ｐ1 をＬ＋Ｓで割る必要がある。したが
って、欠陥確率ｐ2 はサイズｘが、ｘ1 すなわち（ｎ−
１）（Ｌ＋Ｓ）＋Ｌ≦ｘ＜ｎ（Ｌ＋Ｓ）＋Ｌの範囲にあ
る場合には、次の数式（９）で表される。
【数４】 また、サイズｘが、ｘ2 すなわちｎ（Ｌ＋Ｓ）＋Ｌ≦ｘ
＜（ｎ＋１）（Ｌ＋Ｓ）＋Ｌの範囲にある場合には、次
の数式（１０）で表される。
＜（ｎ＋１）（Ｌ＋Ｓ）＋Ｌの範囲にある場合には、次
の数式（１０）で表される。
【数５】
【００１５】次に、第２の演算手段１２において、欠陥
サイズごとの不良期待値Ｑを算出する場合について説明
する。図６より、｛ｎ（Ｌ＋Ｓ）＋Ｌ｝のサイズの欠陥
が存在した場合、ｎ本の配線パターン２１を連続してオ
ープン不良にする欠陥確率は１である。すなわち、｛ｎ
（Ｌ＋Ｓ）＋Ｌ｝のサイズの１個の欠陥により、（ｎ×
１）本の配線パターン２１がオープン不良となる。欠陥
サイズごとの不良期待値Ｑは欠陥確率の相対的割合ｐ1
×ｎとなり、図７に示すように、ｎ＝１、２、３、…と
したときＱ１、Ｑ２、Ｑ３、…で表され、最小繰り返し
単位を（Ｌ＋Ｓ）とする基板２０の欠陥サイズｘに対す
る不良期待値Ｑ（ｘ）は次の一次関数の数式(１１)で表
される。 Ｑ（ｘ）＝（ｘ−Ｌ）／（Ｌ＋Ｓ）…（１１）
サイズごとの不良期待値Ｑを算出する場合について説明
する。図６より、｛ｎ（Ｌ＋Ｓ）＋Ｌ｝のサイズの欠陥
が存在した場合、ｎ本の配線パターン２１を連続してオ
ープン不良にする欠陥確率は１である。すなわち、｛ｎ
（Ｌ＋Ｓ）＋Ｌ｝のサイズの１個の欠陥により、（ｎ×
１）本の配線パターン２１がオープン不良となる。欠陥
サイズごとの不良期待値Ｑは欠陥確率の相対的割合ｐ1
×ｎとなり、図７に示すように、ｎ＝１、２、３、…と
したときＱ１、Ｑ２、Ｑ３、…で表され、最小繰り返し
単位を（Ｌ＋Ｓ）とする基板２０の欠陥サイズｘに対す
る不良期待値Ｑ（ｘ）は次の一次関数の数式(１１)で表
される。 Ｑ（ｘ）＝（ｘ−Ｌ）／（Ｌ＋Ｓ）…（１１）
【００１６】次に、第３の演算手段１３において、基板
２０の全体の不良期待値Ｔを算出する場合について説明
する。全体の不良期待値Ｔは、任意の本数の配線パター
ン２１を不良にし得るすべてのサイズの欠陥が基板２０
の任意の位置にある場合の不良期待値である。したがっ
て、第１の演算手段１１で算出した単位面積当たりの欠
陥分布関数ｆ（ｘ）、第２の演算手段１２で算出した欠
陥サイズｘに対する不良期待値Ｑ（ｘ）、及び生産予定
の配線パターンの面積Ａにより算出される。すなわち、
全体の不良期待値Ｔは次の数式（１２）で表される。
２０の全体の不良期待値Ｔを算出する場合について説明
する。全体の不良期待値Ｔは、任意の本数の配線パター
ン２１を不良にし得るすべてのサイズの欠陥が基板２０
の任意の位置にある場合の不良期待値である。したがっ
て、第１の演算手段１１で算出した単位面積当たりの欠
陥分布関数ｆ（ｘ）、第２の演算手段１２で算出した欠
陥サイズｘに対する不良期待値Ｑ（ｘ）、及び生産予定
の配線パターンの面積Ａにより算出される。すなわち、
全体の不良期待値Ｔは次の数式（１２）で表される。
【数６】 次に、第４の演算手段１４において、基板２０の歩留ま
り率Ｙを算出する場合について説明する。基板２０の生
産予定の配線パターン２１の総数をＨとすると、全体の
平均欠陥確率はＴ／Ｈとなるので、２項分布により歩留
まり率Ｙは次の数式（１３）で表される。
り率Ｙを算出する場合について説明する。基板２０の生
産予定の配線パターン２１の総数をＨとすると、全体の
平均欠陥確率はＴ／Ｈとなるので、２項分布により歩留
まり率Ｙは次の数式（１３）で表される。
【数７】
【００１７】なお、ｎ本の配線パターン２１に連続して
ショート不良が発生する場合の演算方法は、オープン不
良の場合と同じ演算方法であるので、説明は省略する
が、ショート不良の場合はショートするスペース２２の
本数を基準に演算を行なう。したがって、算出した結果
である数式はオープン不良とは若干異なり、数式
（７）、（８）、（９）、（１０）、（１１）、（１
２）は、それぞれ次の数式（１４）、（１５）、（１
６）、（１７）、（１８）、（１９）で表される。
ショート不良が発生する場合の演算方法は、オープン不
良の場合と同じ演算方法であるので、説明は省略する
が、ショート不良の場合はショートするスペース２２の
本数を基準に演算を行なう。したがって、算出した結果
である数式はオープン不良とは若干異なり、数式
（７）、（８）、（９）、（１０）、（１１）、（１
２）は、それぞれ次の数式（１４）、（１５）、（１
６）、（１７）、（１８）、（１９）で表される。
【数８】
【数９】
【数１０】
【数１１】 （ｘ−Ｓ）／（Ｌ＋Ｓ）…（１８）
【数１２】
【００１８】このように上記実施例においては、配線欠
陥の所定方向のサイズの離散的な確率分布を一般関数の
欠陥分布関数ｆ（ｘ）に近似し、所定の本数の配線パタ
ーンが１つもしくは連続した複数が不良の原因となる欠
陥を仮定して欠陥の所定方向のサイズに対する不良期待
値Ｑ（ｘ）を算出し、欠陥分布関数ｆ（ｘ）と不良期待
値Ｑ（ｘ）とに基づいて生産する基板の面積に応じた不
良パターンの数の不良期待値Ｔを算出し、この不良期待
値Ｔ及び生産する基板上に設けられる配線の数に基づい
て歩留まりを計算する。したがって、基板の量産前にお
いて歩留まりを高精度に予測することができる。このた
め、生産計画に支障をきたすことがなく、製品のコスト
アップや開発費用の増大を回避することができる。また
この場合、近似する一般関数ｆ（ｘ）を両対数の一次関
数とすることにより、基板の面積に応じた不良パターン
の数の不良期待値の算出が容易になる。
陥の所定方向のサイズの離散的な確率分布を一般関数の
欠陥分布関数ｆ（ｘ）に近似し、所定の本数の配線パタ
ーンが１つもしくは連続した複数が不良の原因となる欠
陥を仮定して欠陥の所定方向のサイズに対する不良期待
値Ｑ（ｘ）を算出し、欠陥分布関数ｆ（ｘ）と不良期待
値Ｑ（ｘ）とに基づいて生産する基板の面積に応じた不
良パターンの数の不良期待値Ｔを算出し、この不良期待
値Ｔ及び生産する基板上に設けられる配線の数に基づい
て歩留まりを計算する。したがって、基板の量産前にお
いて歩留まりを高精度に予測することができる。このた
め、生産計画に支障をきたすことがなく、製品のコスト
アップや開発費用の増大を回避することができる。また
この場合、近似する一般関数ｆ（ｘ）を両対数の一次関
数とすることにより、基板の面積に応じた不良パターン
の数の不良期待値の算出が容易になる。
【００１９】なお、上記実施例では、歩留まり予測の基
板についてのパラメータのデータＤｉの入力に応じてＴ
ＦＴに関するデータＤｊを取り込むようにしたが、ＩＣ
カードにＴＦＴに関するデータＤｊをあらかじめ格納し
た構成にしてもよい。この場合には、汎用の電子手帳に
このＩＣカードを装着することにより、基板の歩留まり
予測の計算をすることのできるハンディタイプの装置が
可能となる。
板についてのパラメータのデータＤｉの入力に応じてＴ
ＦＴに関するデータＤｊを取り込むようにしたが、ＩＣ
カードにＴＦＴに関するデータＤｊをあらかじめ格納し
た構成にしてもよい。この場合には、汎用の電子手帳に
このＩＣカードを装着することにより、基板の歩留まり
予測の計算をすることのできるハンディタイプの装置が
可能となる。
【００２０】また、上記実施例では、第１〜第４の演算
手段１１〜１４をソフトウェアモジュールで構成した
が、各演算手段にそれぞれＣＰＵを用いてハードウェア
構成にしてもよい。この場合には、より高速な演算が可
能となる。
手段１１〜１４をソフトウェアモジュールで構成した
が、各演算手段にそれぞれＣＰＵを用いてハードウェア
構成にしてもよい。この場合には、より高速な演算が可
能となる。
【００２１】さらに、上記実施例では、液晶パネルに使
用するＴＦＴの配線パターンを備えた基板の歩留まりを
予測する装置について説明したが、ＴＦＴにおいてドレ
イン及びソース間におけるショートによる欠陥の歩留ま
りを予測することもできる。また、液晶パネルに使用す
るＴＦＴだけでなく、一般のＬＳＩや高密度のプリント
基板等の歩留まりを予測する場合にもこの発明を適用す
ることができる。例えば、テストパターンとして異種金
属間のショート不良を想定したものにすることにより、
半導体の同層内における異種金属間のショート不良によ
る歩留まりを予測することに応用できる。
用するＴＦＴの配線パターンを備えた基板の歩留まりを
予測する装置について説明したが、ＴＦＴにおいてドレ
イン及びソース間におけるショートによる欠陥の歩留ま
りを予測することもできる。また、液晶パネルに使用す
るＴＦＴだけでなく、一般のＬＳＩや高密度のプリント
基板等の歩留まりを予測する場合にもこの発明を適用す
ることができる。例えば、テストパターンとして異種金
属間のショート不良を想定したものにすることにより、
半導体の同層内における異種金属間のショート不良によ
る歩留まりを予測することに応用できる。
【００２２】さらには、配線パターンを備えた基板に限
らず、カラー液晶パネルに使用されるカラーフィルタの
歩留まりを予測する場合にも適用できる。
らず、カラー液晶パネルに使用されるカラーフィルタの
歩留まりを予測する場合にも適用できる。
【００２３】
【発明の効果】上記実施例から明らかなように、この発
明によれば、欠陥の所定方向の単位面積当たりの離散的
な欠陥確率分布を一般関数の欠陥分布関数に近似し、発
生が予想される欠陥により１つもしくは連続した複数が
不良になり得るパターンの数の、発生が予想される欠陥
の所定方向のサイズに応じた不良期待値を算出し、欠陥
分布関数と不良期待値とに基づいて生産する基板の面積
に応じた不良パターンの数の不良期待値を算出し、この
不良パターンの数の不良期待値及び生産する基板上に形
成されるパターンの数に基づいて歩留まりを計算する。
したがって、基板の量産前において歩留まりを高精度に
予測することができる。このため、生産計画に支障をき
たすことがなく、製品のコストアップや開発費用の増大
を回避することができる。またこの場合、近似する一般
関数を両対数の一次関数とすることにより、基板の面積
に応じた不良パターンの数の不良期待値の算出が容易に
なる。
明によれば、欠陥の所定方向の単位面積当たりの離散的
な欠陥確率分布を一般関数の欠陥分布関数に近似し、発
生が予想される欠陥により１つもしくは連続した複数が
不良になり得るパターンの数の、発生が予想される欠陥
の所定方向のサイズに応じた不良期待値を算出し、欠陥
分布関数と不良期待値とに基づいて生産する基板の面積
に応じた不良パターンの数の不良期待値を算出し、この
不良パターンの数の不良期待値及び生産する基板上に形
成されるパターンの数に基づいて歩留まりを計算する。
したがって、基板の量産前において歩留まりを高精度に
予測することができる。このため、生産計画に支障をき
たすことがなく、製品のコストアップや開発費用の増大
を回避することができる。またこの場合、近似する一般
関数を両対数の一次関数とすることにより、基板の面積
に応じた不良パターンの数の不良期待値の算出が容易に
なる。
【図１】この発明の基板の歩留まり予測演算方法を実現
する装置の実施例のブロック図。
する装置の実施例のブロック図。
【図２】図１における演算部の機能を示す図。
【図３】配線パターンモデルにおける欠陥分布のデータ
を示す図。
を示す図。
【図４】この実施例に用いる基板の配線パターンを示す
図。
図。
【図５】欠陥が存在した場合の不良が発生する欠陥確率
を示す図。
を示す図。
【図６】不良が発生した場合にある欠陥が原因である欠
陥確率を示す図。
陥確率を示す図。
【図７】欠陥サイズに対する不良期待値を示す図。
１１ 第１の演算手段 １２ 第２の演算手段 １３ 第３の演算手段 １４ 第４の演算手段
Claims (3)
- 【請求項１】 所定の基板上に所定形状に配列された複
数のパターンの不良に起因する欠陥の所定方向のサイズ
の離散的な確率分布を一般関数で近似し、前記欠陥の所
定方向のサイズの単位面積当たりの欠陥分布関数を算出
する第１の演算工程と、 発生が予想される欠陥により１つもしくは連続した複数
が不良になる得るパターンの数の、前記発生が予想され
る欠陥の所定方向のサイズに応じた不良期待値を算出す
る第２の演算工程と、 前記欠陥分布関数と前記不良期待値とに基づいて任意の
数のパターンを不良にし得る全てのサイズの前記発生が
予想される欠陥が基板上の任意の位置にある場合のこの
基板の面積に応じた不良パターンの数の不良期待値を算
出する第３の演算工程と、 前記基板の面積に応じた不良パターンの数の不良期待値
及び前記基板上に形成するパターンの数に基づいて前記
基板の歩留まり予測値を算出する第４の演算工程とを備
えることを特徴とする基板の歩留まり予測演算方法。 - 【請求項２】 前記一般関数は、両対数の一次関数であ
ることを特徴とする請求項１に記載の基板の歩留まり予
測演算方法。 - 【請求項３】 前記パターンは電圧信号が印加される一
定間隔のピッチの配線パターンであり、前記欠陥は、こ
の配線パターンにパターニングするフォトリソグラフィ
ー工程時に配線パターン形成箇所上に存在するパーティ
クルであることを特徴とする請求項１又は２に記載の基
板の歩留まり予測演算方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17301795A JPH098085A (ja) | 1995-06-16 | 1995-06-16 | 基板の歩留まり予測演算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17301795A JPH098085A (ja) | 1995-06-16 | 1995-06-16 | 基板の歩留まり予測演算方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098085A true JPH098085A (ja) | 1997-01-10 |
Family
ID=15952666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17301795A Pending JPH098085A (ja) | 1995-06-16 | 1995-06-16 | 基板の歩留まり予測演算方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098085A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000065638A1 (fr) * | 1999-04-27 | 2000-11-02 | Hitachi, Ltd. | Procede pour prevoir le rendement d'un corps a semiconducteur, et appareil prevu a cet effet |
| JP2007201497A (ja) * | 1999-11-18 | 2007-08-09 | Pdf Solutions Inc | 製品歩留まり予測用のシステムおよび方法 |
| JP2007524859A (ja) * | 2003-01-31 | 2007-08-30 | イールドブースト テック インコーポレイテッド | 液晶ディスプレイ製造プロセスにおいて製品歩留まりを監視し、予測し、最適化するシステム及びその方法 |
-
1995
- 1995-06-16 JP JP17301795A patent/JPH098085A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000065638A1 (fr) * | 1999-04-27 | 2000-11-02 | Hitachi, Ltd. | Procede pour prevoir le rendement d'un corps a semiconducteur, et appareil prevu a cet effet |
| JP2007201497A (ja) * | 1999-11-18 | 2007-08-09 | Pdf Solutions Inc | 製品歩留まり予測用のシステムおよび方法 |
| JP2007524859A (ja) * | 2003-01-31 | 2007-08-30 | イールドブースト テック インコーポレイテッド | 液晶ディスプレイ製造プロセスにおいて製品歩留まりを監視し、予測し、最適化するシステム及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7962864B2 (en) | Stage yield prediction | |
| CN101910962B (zh) | 瓶颈装置提取方法以及瓶颈装置提取辅助装置 | |
| US7310595B2 (en) | Numerically modeling inductive circuit elements | |
| US20110224963A1 (en) | Fast Photolithography Process Simulation to Predict Remaining Resist Thickness | |
| CN112347719A (zh) | 一种设计图处理方法、装置、计算机设备及存储介质 | |
| JPH098085A (ja) | 基板の歩留まり予測演算方法 | |
| KR20230087605A (ko) | Ntd 광식각 공정에 의한 풀칩 패스트 시뮬레이션 방법, ntd 포토레지스트 모델, opc 모델 및 전자 장치 | |
| US6567955B1 (en) | Method and system for approximating distributed constant line | |
| US20040078310A1 (en) | System and method for determining a return-on-investment in a semiconductor or data storage fabrication facility | |
| JP3181018B2 (ja) | 気象予測装置 | |
| CN1773515A (zh) | 考虑电压降的平面布局规划方法 | |
| JPH11176899A (ja) | 欠陥警告方法及び欠陥警告システム | |
| JP2000311187A (ja) | パターンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記録した記録媒体 | |
| JP2002163323A (ja) | パタ−ンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記憶した媒体 | |
| CN118013902B (zh) | 芯片单元性能随工艺角分布预测方法、系统、终端及介质 | |
| JP3034907B2 (ja) | 自動フロアプラン装置及び方法 | |
| WO2024176884A1 (ja) | コンピュータプログラム、情報処理方法及び情報処理装置 | |
| Bonk et al. | Manufacturing yield | |
| WO2024203739A1 (ja) | コンピュータプログラム、情報処理方法及び情報処理装置 | |
| US20230267344A1 (en) | Method and system for deploying inference model | |
| JP2008020642A (ja) | データ処理時間の予測方法及び処理時間予測装置 | |
| US20060117292A1 (en) | Automatic recognition of geometric points in a target IC design for OPC mask quality calculation | |
| JPH0520333A (ja) | 設備能力算出システムおよびその設備能力算出方法 | |
| JPH098089A (ja) | 配線パターンの検査方法 | |
| JP5459647B2 (ja) | パターンシミュレーション方法、その装置、および、そのプログラム |