JPH0980120A - 集積回路 - Google Patents

集積回路

Info

Publication number
JPH0980120A
JPH0980120A JP7237290A JP23729095A JPH0980120A JP H0980120 A JPH0980120 A JP H0980120A JP 7237290 A JP7237290 A JP 7237290A JP 23729095 A JP23729095 A JP 23729095A JP H0980120 A JPH0980120 A JP H0980120A
Authority
JP
Japan
Prior art keywords
integrated circuit
diode
circuit
failure diagnosis
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7237290A
Other languages
English (en)
Inventor
Masao Yokoyama
正穂 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP7237290A priority Critical patent/JPH0980120A/ja
Publication of JPH0980120A publication Critical patent/JPH0980120A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】プリント基板上のどの集積回路が故障している
か、また集積回路のどの部分が故障しているかを容易に
発見できる故障診断機能付きの集積回路を提供する。 【解決手段】外部端子と、回路内部において、その一端
が外部端子と接続され、最大定格でショート状態となる
ダイオードと、外部端子であってダイオードの他端と接
続された故障診断用外部端子とが設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板に搭
載された複数の集積回路のうち、いずれの集積回路が故
障しているか、また、集積回路のどの端子に対応する内
部回路が故障しているかを容易に診断できる故障診断機
能付きの集積回路に関する。
【0002】
【従来の技術】従来、プリント基板に搭載された集積回
路の故障を診断するに際しては、個々の集積回路の端子
の出力波形を設計資料と対比して、どの集積回路が故障
しているか、また、集積回路のどの端子(回路)が故障
しているかを探していた。
【0003】
【発明が解決しようとする課題】上述の方法では、プリ
ント基板上に搭載された集積回路の故障箇所を探すため
には、かなりの専門知識と熟練を必要とする。そのため
集積回路の故障解析に長時間かかるという問題がある。
本発明は、プリント基板上のどの集積回路が故障してい
るか、また集積回路のどの部分が故障しているかを容易
に発見できる故障診断機能付きの集積回路を提供するこ
とを目的とする。
【0004】
【課題を解決するための手段】上記目的を達成するため
に本発明は、外部端子と、回路内部において、その一端
が前記外部端子と接続され、最大定格でショート状態と
なるダイオードと、外部端子であって前記ダイオードの
他端と接続された故障診断用外部端子とが設けられてな
ることを特徴とするものである。
【0005】また、集積回路の最大定格でショート状態
となるダイオードが前記集積回路の複数の外部端子にそ
れぞれ逆方向に接続され、前記複数のダイオードの他端
が共通に接続された故障診断用外部端子が設けられ、前
記外部端子と前記ダイオードの一端との間に対応した内
部回路が接続されてなることを特徴とするものである。
【0006】また、前記故障診断用外部端子と前記ダイ
オードの他端との間に順方向に発光部を有するダイオー
ドが接続され、前記発光部が外部に設けられてなること
を特徴とするものである。また、前記故障診断用外部端
子には前記集積回路の複数の外部端子のうち最低の電圧
又は該最低の電圧より低い電圧が印加されてなることを
特徴とするものである。
【0007】
【実施例】図1は本発明の第1の実施例の故障診断機能
付き集積回路の構造を示す図で、(a)は内部上面図、
(b)はA−A断面図である。以下、図を用いて説明す
る。1は集積回路等のチップ2が搭載されたセラミック
等の基板で、基板1とチップ2の間はワイヤ3によりチ
ップ2の各パッド21a〜21k、23と基板1の周囲
の設けられた各パッド11a〜11k、13が対応して
ボンディングされている。2は集積回路部(図示せず)
及び故障診断回路部4(図2に詳細に記述)が設けられ
たチップで、故障診断回路部4は集積回路部と同時に形
成される。集積回路は基板1にリード端子(外部端子)
12a〜12k、14が嵌合された後、樹脂7等でモー
ルドされて完成する。
【0008】図2は本発明の第1の実施例の故障診断機
能付き集積回路の故障診断回路部を説明するための図
で、(a)はチップ上の故障診断回路部の回路構成図、
(b)は基板上の故障診断回路部の回路構成図である。
以下、図を用いて説明する。4はチップ2上に通常の集
積回路部と同時に形成された故障診断回路部で、診断用
ダイオード41a〜41kの一端が集積回路部(図2
(a)の矢印51a〜51kに接続されている)の各パ
ッド21a〜21kに逆方向に接続され、また、診断用
ダイオード41a〜41kの他端は共通に故障診断用パ
ッド23に接続されている。尚、故障診断用のパッド2
3はチップ2の集積回路部の各パッド21a〜21kの
いずれのパッドよりも低電位(例えばアース電位)にな
るように、即ち、診断用ダイオード41a〜41kは逆
方向に電圧が印加されている。従って、診断用ダイオー
ド41a〜41kには集積回路部から電流が流れ込まな
いので、診断用ダイオード41a〜41kを集積回路部
の各パッド21a〜21kに接続しても集積回路部の動
作特性には何ら影響を及ぼさない。また、診断用ダイオ
ード41a〜41kは集積回路部の最大定格で破壊する
ような特性が持たされている。即ち、集積回路部の一部
の回路(51a〜51kのいずれか)が破壊されると、
同時にその回路に対応する診断用(ダイオード41a〜
41kのいずれか)も破壊される。この診断用ダイオー
ド41a〜41kで構成される故障診断回路部4は集積
回路部の形成と同時に同一チップ2上に形成されるの
で、集積回路に故障診断回路部4を設けてもコストアッ
プはほとんど生じない。
【0009】次に、本発明の故障診断回路部4の動作に
ついて説明する。集積回路部に過電流または静電気が懸
かり集積回路部が破壊すると、その集積回路部(例え
ば、51aとして説明する)のリード端子12a(チッ
プ2上ではパッド21aに相当する)に対応する診断用
ダイオード41aも集積回路部51aと同時に破壊され
る。診断用ダイオード41aが破壊されると導通(ショ
ート)状態になり、図2(b)のごとく今まで逆方向に
接続され、集積回路部からの電流を遮断していたダイオ
ード41aは点線のような導通線41aaで置き換えら
れる。
【0010】従って、プリント基板に実装されている集
積回路の故障診断用のリード端子14と集積回路部の各
リード端子12a〜12k間をテスタ等で導通検査する
ことにより、短絡しているリード端子(この場合は12
a)に対応するIC(内部)回路(51a)が不良にな
っていることが確認できる。以上のように本実施例で
は、集積回路部が静電気または過電流による破壊が起こ
ると同時に、診断用ダイオードも破壊するので、集積回
路部の各リード端子と故障診断用のリード端子の間の絶
縁状態を調べるだけで、集積回路自体の故障を検出でき
るだけでなく集積回路のどの部分(内部回路)が故障し
ているかの判断が容易にできる。
【0011】図3は本発明の第2の実施例の故障検知機
能付き集積回路の構造を示す図で、(a)は外観側面図
で(b)は基板上の故障検知回路部の回路構成図であ
る。以下、図を用いて説明する。基板1、チップ2、ワ
イヤ3及び故障診断回路部4は第1の実施例と名称、機
能及び作用が同じであるため同一番号を付し説明は省略
する。6は基板1上にチップ2とともに搭載された発光
ダイオード(LED)で、発光ダイオード6は故障診断
用の基板1上のパッド13とリード端子14の間に順方
向(電流がパッド13からリード端子14の方向に流れ
るように)に接続されている。集積回路は基板1にリー
ド端子12a〜12k、14が嵌合された後、発光ダイ
オード6の先端部が集積回路の上面から出るように樹脂
等でモールドされて完成する。尚、発光ダイオード6は
チップ2上に集積回路部、故障診断回路部4と同時に形
成してもよい。この場合は、発光ダイオード6は故障診
断用パッド23と共通に接続された診断用ダイオード4
1a〜41kの共通接続点の間に設けられる。また、樹
脂モールドを行う時には、発光ダイオード6に対応する
部分の樹脂を透明なものにする必要がある。
【0012】次に、本発明の故障検知機能付き集積回路
の動作について説明する。集積回路部に過電流または静
電気が懸かり集積回路部が破壊すると、その集積回路部
(例えば、51aとして説明する)のリード端子12a
(チップ2上ではパッド21aに相当する)に対応する
診断用ダイオード41aも集積回路部51aと同時に破
壊される。診断用ダイオード41aが破壊されると導通
状態になり、図3(b)のごとく今まで逆方向に接続さ
れ、集積回路部からの電流を遮断していたダイオード4
1aは点線のような導通線41aaで置き換えられる。
【0013】故障検知機能付き集積回路の発光ダイオー
ド6のリード端子14はアースに接続されており、集積
回路部のいずれのリード端子12a〜12kよりも低電
位に設定されている。即ち、発光ダイオード6は順方向
に接続されているので、故障診断回路部4の診断用ダイ
オード41aが破壊されて導通状態になると、発光ダイ
オード6に電流が流れ点灯する。従って、プリント基板
に実装された複数の集積回路のうち発光ダイオード6が
点灯している集積回路が不良であることが一目で判る。
【0014】尚、発光ダイオード6の点灯した不良の集
積回路部のいずれのリード端子に相当する回路が不良に
なっているかを確認するには、第1の実施例の時と同様
にリード端子14と集積回路部の各リード端子12a〜
12k間をテスタで導通検査する必要がある。以上のよ
うに本実施例では、集積回路部が静電気または過電流に
よる破壊が起こると同時に、診断用ダイオードも破壊し
て、発光ダイオードが点灯するので、どの集積回路が不
良になっているかが容易に判断できる。
【0015】
【発明の効果】以上説明したように、本発明では集積回
路中に故障診断回路部を設けることにより、どの集積回
路が不良か、また、集積回路のどのリード端子に対応す
る回路が不良になったかが判り、プリント基板の不良解
析、集積回路の不良解析の工数が大幅に低減できる。ま
た、不良解析のために熟練した技術者を要しないという
利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例の故障診断機能付き集積
回路の構造を示す図で、(a)は内部上面図、(b)は
A−A断面図である。
【図2】本発明の第1の実施例の故障診断機能付き集積
回路の故障診断回路部を説明するための図で、(a)は
チップ上の故障診断回路部の回路構成図、(b)は基板
上の故障診断回路部の回路構成図である。
【図3】本発明の第2の実施例の故障検知機能付き集積
回路の構造を示す図で、(a)は外観側面図で(b)は
基板上の故障検知回路部の回路構成図である。
【符号の説明】
1・・・基板 12a〜12k、14・
・・リード端子 2・・・チップ 21a〜21k、23・
・・パッド 3・・・ワイヤ 41a〜41k・
・・診断用ダイオード 4・・・故障診断回路部 51a〜51k・
・・集積回路部 6・・・発光ダイオード 7・
・・樹脂
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 外部端子と、回路内部において、その一
    端が前記外部端子と接続され、最大定格でショート状態
    となるダイオードと、外部端子であって前記ダイオード
    の他端と接続された故障診断用外部端子とが設けられて
    なることを特徴とする集積回路。
  2. 【請求項2】 集積回路の最大定格でショート状態とな
    るダイオードが前記集積回路の複数の外部端子にそれぞ
    れ逆方向に接続され、前記複数のダイオードの他端が共
    通に接続された故障診断用外部端子が設けられ、前記外
    部端子と前記ダイオードの一端との間に対応した内部回
    路が接続されてなることを特徴とする請求項1記載の集
    積回路。
  3. 【請求項3】 前記故障診断用外部端子と前記ダイオー
    ドの他端との間に順方向に発光部を有するダイオードが
    接続され、前記発光部が外部に設けられてなることを特
    徴とする請求項1又は請求項2記載の集積回路。
  4. 【請求項4】 前記故障診断用外部端子には前記集積回
    路の複数の外部端子のうち最低の電圧又は該最低の電圧
    より低い電圧が印加されてなることを特徴とする請求項
    1又は請求項2又は請求項3記載の集積回路。
JP7237290A 1995-09-14 1995-09-14 集積回路 Withdrawn JPH0980120A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7237290A JPH0980120A (ja) 1995-09-14 1995-09-14 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7237290A JPH0980120A (ja) 1995-09-14 1995-09-14 集積回路

Publications (1)

Publication Number Publication Date
JPH0980120A true JPH0980120A (ja) 1997-03-28

Family

ID=17013189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7237290A Withdrawn JPH0980120A (ja) 1995-09-14 1995-09-14 集積回路

Country Status (1)

Country Link
JP (1) JPH0980120A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3940401A1 (fr) * 2020-07-15 2022-01-19 STMicroelectronics (ALPS) SAS Circuit intégré et procédé de diagnostic d'un tel circuit intégré

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3940401A1 (fr) * 2020-07-15 2022-01-19 STMicroelectronics (ALPS) SAS Circuit intégré et procédé de diagnostic d'un tel circuit intégré
FR3112653A1 (fr) * 2020-07-15 2022-01-21 STMicroelectronics (Alps) SAS Circuit intégré et procédé de diagnostic d’un tel circuit intégré
US11624779B2 (en) 2020-07-15 2023-04-11 STMicroelectronics (Alps) SAS Integrated circuit and method for diagnosing an integrated circuit
US11953546B2 (en) 2020-07-15 2024-04-09 STMicroelectronics (Alps) SAS Integrated circuit and method for diagnosing an integrated circuit

Similar Documents

Publication Publication Date Title
EP0892274B1 (en) A system and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
US5696404A (en) Semiconductor wafers with device protection means and with interconnect lines on scribing lines
US5909034A (en) Electronic device for testing bonding wire integrity
US6717430B2 (en) Integrated circuit testing with a visual indicator
US20110140730A1 (en) Detection circuitry for detecting bonding conditions on bond pads
US5565767A (en) Base substrate of multichip module and method for inspecting the same
JP3624717B2 (ja) マルチチップモジュール及びその試験方法
JPH0980120A (ja) 集積回路
JP3237584B2 (ja) Fpga/pldの信号まわり込みチェック回路
US5101154A (en) Open bond detector for an integrated circuit
US20120025863A1 (en) Solder joint inspection
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP3979619B2 (ja) 半導体装置の内部配線断線検出方法
JP4114294B2 (ja) 半導体装置およびその検査方法
TWI830323B (zh) 半導體裝置及半導體裝置的測試方法
JPH07225258A (ja) 半導体装置
US6674153B2 (en) Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device
JPH05302951A (ja) Icモジュール
JP2967774B2 (ja) 半導体装置の不良解析方法および不良解析装置
US7339199B2 (en) Semiconductor package including light emitter and IC
JPH0517667Y2 (ja)
US6246073B1 (en) Semiconductor device and method for producing the same
KR100234025B1 (ko) 적층형 모듈 테스트 장치
JPS6339101B2 (ja)
JPH06350092A (ja) Mosパワーデバイス用高信頼性集積回路構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203