JPH0973100A - Production of liquid crystal display device - Google Patents

Production of liquid crystal display device

Info

Publication number
JPH0973100A
JPH0973100A JP25203595A JP25203595A JPH0973100A JP H0973100 A JPH0973100 A JP H0973100A JP 25203595 A JP25203595 A JP 25203595A JP 25203595 A JP25203595 A JP 25203595A JP H0973100 A JPH0973100 A JP H0973100A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25203595A
Other languages
Japanese (ja)
Inventor
Toru Nakazawa
亨 中澤
Yasuhiro Sekine
康弘 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP25203595A priority Critical patent/JPH0973100A/en
Publication of JPH0973100A publication Critical patent/JPH0973100A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the production stages of a liquid crystal display device. SOLUTION: Contact holes 122a on drain electrodes 11, contact holes 122b on common electrodes 112 and contact holes 122c on conductive light shielding films 114 are simultaneously formed and thereafter, a conductive film is deposited and patterned to simultaneously form the connecting wirings 116b of the common electrodes 112 and the conductive light shielding film 114 and pixel electrodes 116 in the case of producing an active matrix substrate 101 in a process for producing the liquid crystal display device constituted by holding liquid crystals 117 between the active matrix substrate 101 having thin-film transistors and a counter substrate 120. As a result, the electrical connection of two sets of the active matrix substrates 101 is made executable by the same stage, by which the cost is reduced, a defect rate is lowered, the yield is improved and the device is stabilized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜スイッチング
素子を有するアクティブマトリクス基板を用いた液晶表
示装置の製造方法に関し、特にこのアクティブマトリク
ス基板の製造技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device using an active matrix substrate having a thin film switching element, and more particularly to a manufacturing technique of this active matrix substrate.

【0002】[0002]

【従来の技術】近年、液晶を用いた表示装置について
は、より高精細な表示画像が求められてきている。なか
でも画像の駆動に薄膜スイッチング素子を用いる所謂ア
クティブマトリクス型の表示パネルは、他の方式の液晶
表示パネルに比べて多画素化、高諧調化が比較的容易に
図れるため、急速に技術開発が進められつつある。
2. Description of the Related Art In recent years, for a display device using a liquid crystal, a higher definition display image has been demanded. Among them, the so-called active matrix type display panel that uses a thin film switching element for driving an image has a large number of pixels and high gradation relatively easily compared with other types of liquid crystal display panels, and thus technological development is rapidly progressing. It is being advanced.

【0003】アクティブマトリクス型の表示パネルに用
いられる薄膜スイッチング素子については、一般的に5
インチ以上の大型パネルには主にアモルファスシリコン
(a−Si)、それ以下の小型パネルには主にポリシリ
コン(p−Si)を用いた薄膜トランジスタ(TFT)
が用いられている。p−SiTFTを用いた液晶表示パ
ネルの模式図を図3に示す。マトリクス状に配置された
p−SiTFTをスイッチング素子とするパネル表示回
路305には垂直シフトレジスタ303及び水平シフト
レジスタ304が接続され、ビデオ信号回路301より
送られるTV画像信号が垂直シフトレジスタ303及
び、水平シフトレジスタ304を介して表示回路305
中の画素に書き込まれる。302は2つのシフトレジス
タ303、304のタイミングをとるための同期回路で
ある。
[0005] In general, a thin film switching element used for an active matrix type display panel has a capacity of five.
Thin-film transistors (TFTs) using amorphous silicon (a-Si) for large panels larger than inches and mainly polysilicon (p-Si) for smaller panels smaller than inches
Is used. A schematic view of a liquid crystal display panel using p-SiTFT is shown in FIG. A vertical shift register 303 and a horizontal shift register 304 are connected to a panel display circuit 305 having p-Si TFTs arranged in a matrix as switching elements, and a TV image signal sent from the video signal circuit 301 is a vertical shift register 303 and a vertical shift register 303. Display circuit 305 via horizontal shift register 304
Written to the inside pixel. Reference numeral 302 is a synchronizing circuit for timing the two shift registers 303 and 304.

【0004】この液晶パネルの等価回路は図4に示す通
りである。複数の信号線401a〜401dと複数の走
査線402a〜402dの交点に対応して画素電極40
6が配され、該画素電極にはTFT403のドレインが
接続されている。TFT403のソースには信号線40
1a〜401dが接続され、ゲートには走査線402a
〜402dがそれぞれ接続されている。画素電極406
には信号線401a〜401dからのビデオ信号が書き
込まれる。TFT403のドレインは、書き込んだ電荷
を十分長い間保持するための保持容量404にも接続さ
れ、容量の電極のもう一端405は全画素、または1行
方向ずつの画素について共通の電位に接続される。
The equivalent circuit of this liquid crystal panel is as shown in FIG. The pixel electrode 40 is provided at the intersection of the plurality of signal lines 401a to 401d and the plurality of scanning lines 402a to 402d.
6 is arranged, and the drain of the TFT 403 is connected to the pixel electrode. The signal line 40 is connected to the source of the TFT 403.
1a to 401d are connected, and the scanning line 402a is connected to the gate.
-402d are respectively connected. Pixel electrode 406
A video signal from the signal lines 401a to 401d is written in. The drain of the TFT 403 is also connected to a storage capacitor 404 for holding the written charge for a sufficiently long time, and the other end 405 of the electrode of the capacitor is connected to a common potential for all pixels or pixels for each row. .

【0005】上記画素電極406及びTFT403廻り
の構造を、図5に示すパネル断面の模式図を用いて概説
する。
The structure around the pixel electrode 406 and the TFT 403 will be outlined with reference to the schematic diagram of the panel cross section shown in FIG.

【0006】図5において、101はシリコン基板、1
02は素子分離のための厚い酸化膜、103は窒化シリ
コン膜、104は絶縁膜である。105は電界を緩和す
るための低濃度ソース・ドレイン、106は高濃度ソー
ス・ドレイン、107は例えばシリコン酸化膜等で構成
されるゲート絶縁層、108は例えばn型にドープされ
た多結晶からなる2つの同電位のゲート電極であり、こ
の2つのゲート電極108はソース・ドレイン間に直列
に存在して、所謂「デュアルゲートTFT」123を構
成している。109は第0の層間絶縁層、110はソー
ス電極、111はドレイン電極であり、ソース電極11
0とドレイン電極111は夫々前記信号線401(不図
示)と前記画素電極406(図5中では符号116a)
に接続されている。112はソース電極110及びゲー
ト電極111と同一工程で形成される共通電極、113
は第1の層間絶縁層、114は導電性遮光膜、115は
第2の層間絶縁層、116aはITOやAl等の導電膜
からなる画素電極である。TFT部への光を遮断する導
電性遮光膜114と画素電極116aは、第2の層間絶
縁層115を挟んで前記保持容量404を構成してお
り、導電性遮光膜114は共通電極112に接続されて
いる。以上によって、アクティブマトリクス基板が構成
されている。
In FIG. 5, 101 is a silicon substrate, 1
Reference numeral 02 is a thick oxide film for element isolation, 103 is a silicon nitride film, and 104 is an insulating film. Reference numeral 105 is a low concentration source / drain for relaxing an electric field, 106 is a high concentration source / drain, 107 is a gate insulating layer made of, for example, a silicon oxide film, and 108 is made of, for example, n-type doped polycrystal. The two gate electrodes 108 have the same potential, and the two gate electrodes 108 are present in series between the source and the drain to form a so-called “dual gate TFT” 123. Reference numeral 109 is a 0th interlayer insulating layer, 110 is a source electrode, 111 is a drain electrode, and the source electrode 11
0 and the drain electrode 111 are the signal line 401 (not shown) and the pixel electrode 406 (reference numeral 116a in FIG. 5), respectively.
It is connected to the. 112 is a common electrode formed in the same process as the source electrode 110 and the gate electrode 111, 113
Is a first interlayer insulating layer, 114 is a conductive light-shielding film, 115 is a second interlayer insulating layer, and 116a is a pixel electrode made of a conductive film such as ITO or Al. The conductive light-shielding film 114 for blocking light to the TFT portion and the pixel electrode 116a constitute the storage capacitor 404 with the second interlayer insulating layer 115 interposed therebetween, and the conductive light-shielding film 114 is connected to the common electrode 112. Has been done. The active matrix substrate is configured as described above.

【0007】120は上記構成のアクティブマトリクス
基板に対向して配置された対向基板である。本例のよう
にフルカラーの表示パネルの場合には、対向基板120
上には、染料又は顔料を用いたカラーフィルター119
が配置され、画素間及び周辺の駆動回路上にはCr等の
ブラックマトリクス121が形成されている。また、対
向基板120上には、画素電極116aに対向する位置
に、全部の画素に共通な或は多数の画素に共通な透明対
向電極118が形成されている。
Reference numeral 120 denotes a counter substrate which is arranged so as to face the active matrix substrate having the above structure. In the case of a full-color display panel like this example, the counter substrate 120
Above is a color filter 119 using a dye or pigment.
, And a black matrix 121 of Cr or the like is formed between the pixels and on the peripheral drive circuit. In addition, a transparent counter electrode 118 common to all pixels or common to many pixels is formed on the counter substrate 120 at a position facing the pixel electrode 116a.

【0008】そして、前記アクティブマトリクス基板と
対向基板120の間には、液晶物質117が封入されて
いる。
A liquid crystal material 117 is sealed between the active matrix substrate and the counter substrate 120.

【0009】図5に示されるように、従来は図4におけ
る保持容量404の電極の一端405部分の接続は、導
電性遮光膜114と共通電極112の間で直接行われて
いた。
As shown in FIG. 5, conventionally, the connection of one end 405 of the electrode of the storage capacitor 404 in FIG. 4 has been made directly between the conductive light shielding film 114 and the common electrode 112.

【0010】[0010]

【発明が解決しようとする課題】上述した従来法では、
導電性遮光膜114と共通電極112との接続を得るた
め、窒化シリコン等の第1の層間絶縁層113を形成し
た後、図5中の501部分のコンタクトホール形成のた
めのレジストパターニング及びエッチングを行った後、
導電性遮光膜114を堆積・パターニングし、次いで、
画素電極116aとゲート電極111との接続を得るた
め、酸化シリコン等の第2の層間絶縁層115を形成し
た後、図5中の122a部分のコンタクトホール形成の
ためのレジストパターニング及びエッチングを行った
後、画素電極116aを堆積・パターニングしている。
In the above-mentioned conventional method,
In order to obtain the connection between the conductive light-shielding film 114 and the common electrode 112, after forming a first interlayer insulating layer 113 such as silicon nitride, resist patterning and etching for forming a contact hole at a portion 501 in FIG. 5 are performed. After going
A conductive light-shielding film 114 is deposited and patterned, and then
In order to obtain the connection between the pixel electrode 116a and the gate electrode 111, after forming the second interlayer insulating layer 115 such as silicon oxide, resist patterning and etching for forming a contact hole at a portion 122a in FIG. 5 were performed. After that, the pixel electrode 116a is deposited and patterned.

【0011】上記のように、従来はアクティブマトリク
ス基板における2組の電気的接続を得るために、2度の
レジストパターニング及びエッチングを行っていたた
め、工程数の増加から必然的に信頼性及び歩留が低下
し、製造コストが高くなるという問題があった。
As described above, conventionally, resist patterning and etching are performed twice in order to obtain two sets of electrical connections in the active matrix substrate, so that reliability and yield are inevitably increased due to an increase in the number of steps. However, there is a problem that the manufacturing cost is increased.

【0012】本発明は、上記従来技術の問題点に鑑み、
液晶表示装置に用いるアクティブマトリクス基板の製造
工程の削減によるコストダウン及び信頼性及び歩留の向
上を図ることを目的とするものである。
The present invention has been made in view of the above-mentioned problems of the prior art,
It is an object of the present invention to reduce cost and improve reliability and yield by reducing the manufacturing process of an active matrix substrate used for a liquid crystal display device.

【0013】[0013]

【課題を解決するための手段】上記目的を達成すべく成
された本発明の構成は以下の通りである。
The constitution of the present invention made to achieve the above object is as follows.

【0014】即ち、本発明は、信号線と走査線の交点に
対応する薄膜トランジスタを有するアクティブマトリク
ス基板と、該アクティブマトリクス基板に対向する対向
基板との間に、液晶を挟持してなる液晶表示装置の製造
方法において、前記アクティブマトリクス基板の製造工
程が、(1)前記薄膜トランジスタの主電極及び共通電
極が形成された基板面上に、第1の絶縁層を形成する工
程と、(2)第1の導電性膜を堆積し、所望の形状にパ
ターニングする工程と、(3)第2の絶縁層を形成する
工程と、(4)前記主電極上へのコンタクトホールと、
前記共通電極上へのコンタクトホールと、前記第1の導
電性膜上へのコンタクトホールとを同時に形成する工程
と、(5)第2の導電性膜を堆積し、所望の形状にパタ
ーニングして、前記共通電極と前記第1の導電性膜を電
気的に接続すると共に、前記主電極と電気的接続する画
素電極を形成する工程と、を有することを特徴とする液
晶表示装置の製造方法に関する。
That is, according to the present invention, a liquid crystal display device in which a liquid crystal is sandwiched between an active matrix substrate having a thin film transistor corresponding to an intersection of a signal line and a scanning line, and a counter substrate facing the active matrix substrate. In the manufacturing method of (1), the step of manufacturing the active matrix substrate includes the steps of (1) forming a first insulating layer on the substrate surface on which the main electrode and the common electrode of the thin film transistor are formed; Depositing a conductive film and patterning it into a desired shape; (3) forming a second insulating layer; (4) a contact hole on the main electrode;
A step of simultaneously forming a contact hole on the common electrode and a contact hole on the first conductive film; and (5) depositing a second conductive film and patterning it into a desired shape. And a step of electrically connecting the common electrode and the first conductive film and forming a pixel electrode electrically connected to the main electrode. .

【0015】本発明によれば、アクティブマトリクス基
板における2組の電気的接続、即ち導電性遮光膜となる
第1の導電性膜と共通電極、及び、薄膜トランジスタの
主電極(ドレイン電極)と画素電極との電気的接続を、
一度のレジストパターニング及びエッチングで行うこと
が可能である。
According to the present invention, two sets of electrical connections in the active matrix substrate, that is, the first conductive film serving as a conductive light-shielding film and the common electrode, and the main electrode (drain electrode) of the thin film transistor and the pixel electrode are provided. Electrical connection with
It is possible to perform the resist patterning and etching once.

【0016】[0016]

【発明の実施の形態】本発明において、第1の導電性膜
は、前述の導電性遮光膜114に相当するものである。
この第1の導電性膜は積層構造を有することが好まし
く、これにより前述の共通電極112と接続するための
配線との接続部分をオーミック接続とすることができ
る。
BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, the first conductive film corresponds to the above-mentioned conductive light-shielding film 114.
It is preferable that the first conductive film has a laminated structure, and thus the connection portion with the wiring for connecting with the common electrode 112 can be ohmic-connected.

【0017】また、上記積層構造を有する第1の導電性
膜の上層膜を、コンタクトホールを形成する際のエッチ
ングストッパー層として機能させることが好ましく、こ
れによって作製される半導体装置の安定性を高めること
ができる。
Further, it is preferable that the upper layer film of the first conductive film having the above-mentioned laminated structure functions as an etching stopper layer at the time of forming a contact hole, and the stability of a semiconductor device manufactured by this is improved. be able to.

【0018】また、上記エッチングストッパー層の主成
分として、アルミニウム又はチタン又はクロム及びその
合金を用いることにより、極めて高いエッチングストッ
プの効果が発揮される。
Further, by using aluminum, titanium, chromium or an alloy thereof as the main component of the etching stopper layer, an extremely high effect of etching stop is exhibited.

【0019】また、前記第2の導電性膜として、透明導
電性膜を用いることにより、透過型の液晶表示装置に適
用可能である。
By using a transparent conductive film as the second conductive film, it can be applied to a transmission type liquid crystal display device.

【0020】[0020]

【実施例】以下、本発明を実施例により詳細に説明す
る。
EXAMPLES The present invention will be described in detail below with reference to examples.

【0021】(実施例1)図1は、本実施例の液晶表示
装置のパネル部分の模式的断面図である。同図におい
て、図5の符号と同一符号で示したものは同等部材であ
る。
(Embodiment 1) FIG. 1 is a schematic sectional view of a panel portion of a liquid crystal display device of this embodiment. In the figure, the same reference numerals as those in FIG. 5 are equivalent members.

【0022】101はシリコン基板、102は素子分離
のための厚い酸化膜、103はシリコン基板101に対
して引っ張り応力を有する減圧CVD法で形成した窒化
シリコン膜であり、この膜を用いることでメンブレンの
皺や弛みを抑制することができる。
Reference numeral 101 is a silicon substrate, 102 is a thick oxide film for element isolation, 103 is a silicon nitride film formed by a low pressure CVD method having a tensile stress with respect to the silicon substrate 101. By using this film, a membrane is formed. Wrinkles and slack can be suppressed.

【0023】窒化シリコン膜103の膜厚dは、屈折率
をnとした場合、反射防止の条件式;nd=Nλ/2
(Nは自然数)により適正に選ばれる。波長λとして
は、例えば、人間の目の比視感度が最も高い550nm
程度を選ぶのが良い。上記反射防止条件式によれば、窒
化シリコン膜厚dは、例えば、2700Åや4200Å
となる。
When the refractive index is n, the film thickness d of the silicon nitride film 103 is a conditional expression for antireflection; nd = Nλ / 2
It is properly selected according to (N is a natural number). The wavelength λ is, for example, 550 nm, which has the highest relative luminous efficiency of the human eye.
It is good to choose the degree. According to the above antireflection conditional expression, the silicon nitride film thickness d is, for example, 2700Å or 4200Å
Becomes

【0024】窒化シリコン膜103上に、ポリシリコン
のエッチングストッパー層となる絶縁膜104を堆積さ
せた。絶縁膜104は、例えば、TEOS−CVD法に
よるNSG,BPSGや、窒化シリコン膜表面に熱酸化
により形成した熱酸化膜である。
An insulating film 104 serving as an etching stopper layer of polysilicon was deposited on the silicon nitride film 103. The insulating film 104 is, for example, NSG or BPSG formed by the TEOS-CVD method, or a thermal oxide film formed on the surface of the silicon nitride film by thermal oxidation.

【0025】その上に、高濃度ソース・ドレイン10
6、電界を緩和するための低濃度ソース・ドレイン10
5、シリコン酸化膜からなるゲート絶縁膜107、n型
にドープされた多結晶シリコンからなる2つのゲート電
極等で構成されるデュアルゲートTFTを作製した。
In addition, a high concentration source / drain 10
6. Low-concentration source / drain 10 for relaxing the electric field
5. A dual gate TFT composed of a gate insulating film 107 made of a silicon oxide film, two gate electrodes made of n-type doped polycrystalline silicon, etc. was manufactured.

【0026】第0の層間絶縁層109は、TEOS−C
VD法によるBPSG,NSG,PSGや、その積層膜
で構成した。
The 0th interlayer insulating layer 109 is TEOS-C.
It is composed of BPSG, NSG, PSG by the VD method or a laminated film thereof.

【0027】ソース電極110、ゲート電極111、共
通電極112及びマトリクス配線(不図示)は、夫々ア
ルミニウム膜(110a,111a,112a)及びチ
タン膜(110b,111b,112b)で構成される
積層膜であり、画素電極116aとのオーミック接続を
容易にしている。
The source electrode 110, the gate electrode 111, the common electrode 112 and the matrix wiring (not shown) are laminated films composed of aluminum films (110a, 111a, 112a) and titanium films (110b, 111b, 112b), respectively. This facilitates ohmic connection with the pixel electrode 116a.

【0028】第1の層間絶縁層113は、CVD法によ
り形成した酸化シリコンや、BPSG,NSG,PSG
等で構成した。
The first interlayer insulating layer 113 is made of silicon oxide formed by the CVD method, BPSG, NSG, PSG.
Etc.

【0029】TFT部への光を遮断する導電性遮光膜1
14は、例えば、TiN,Ti等であり、画素電極11
6aと共に第2の層間絶縁層115を挟んで保持容量を
形成している。
Conductive light-shielding film 1 for blocking light to the TFT section
Reference numeral 14 is, for example, TiN, Ti, etc., and
A storage capacitor is formed by sandwiching the second interlayer insulating layer 115 together with 6a.

【0030】第2の層間絶縁層115は、TFT部への
水素供給源となっており、例えば、プラズマCVD法に
より形成した窒化シリコン膜で構成されている。
The second interlayer insulating layer 115 serves as a hydrogen supply source to the TFT portion and is composed of, for example, a silicon nitride film formed by a plasma CVD method.

【0031】前述したように、容量電極の一端となって
いる導電性遮光膜114は共通電極112に接続され、
画素電極116aはドレイン電極111に接続される
が、本発明の最大の特徴はこの電気的接続を行う工程に
あり、以下、本実施例における方法を説明する。
As described above, the conductive light-shielding film 114, which is one end of the capacitance electrode, is connected to the common electrode 112,
The pixel electrode 116a is connected to the drain electrode 111, and the most important feature of the present invention is the step of making this electrical connection. The method in this embodiment will be described below.

【0032】先ず、ドレイン電極111上へのコンタク
トホール122aと、共通電極112上へのコンタクト
ホール122bと、導電性遮光膜114上へのコンタク
トホール122cをエッチングにより同時に形成する。
First, a contact hole 122a on the drain electrode 111, a contact hole 122b on the common electrode 112, and a contact hole 122c on the conductive light shielding film 114 are simultaneously formed by etching.

【0033】コンタクトホール122cは、導電性遮光
膜114上で止める必要があるため、第2の層間絶縁層
115と導電性遮光膜114との選択比が高いエッチン
グ条件を選択する必要がある。例えば、エッチング方法
としてCF4 とCHF3 をエッチングガスに用いた反応
性イオンエッチングを用いる場合には、ガス組成比CF
4 :CHF3 =1:4等の堆積系ガスの多い条件とすれ
ばよい。
Since the contact hole 122c needs to be stopped on the conductive light-shielding film 114, it is necessary to select an etching condition having a high selection ratio between the second interlayer insulating layer 115 and the conductive light-shielding film 114. For example, when reactive ion etching using CF 4 and CHF 3 as etching gas is used as the etching method, the gas composition ratio CF
The conditions may be such as 4 : CHF 3 = 1: 4 with a large amount of deposition gas.

【0034】次に、画素電極116a及び、導電性遮光
膜114と共通電極112との接続配線116bとなる
導電性膜を堆積させる。この導電性膜は、例えば、スパ
ッタ法により形成したITOにより構成されている。こ
の導電性膜をパターニングして、画素電極116a及び
接続配線116bを形成した。ここで、導電性遮光膜1
14と接続配線116bはオーミック接続とすることが
できた。尚、導電性遮光膜116bは、全画素又は1行
方向毎の画素について、同じ共通電極112に接続され
て同じ電位に設定される。
Next, a conductive film to be the pixel electrode 116a and a connection wiring 116b for connecting the conductive light-shielding film 114 and the common electrode 112 is deposited. This conductive film is made of, for example, ITO formed by a sputtering method. This conductive film was patterned to form pixel electrodes 116a and connection wirings 116b. Here, the conductive light-shielding film 1
14 and the connection wiring 116b could be ohmic-connected. The conductive light-shielding film 116b is connected to the same common electrode 112 and set to the same potential for all pixels or pixels in each row direction.

【0035】以上のようにして作製したアクティブマト
リクス基板を液晶表示装置として実装するために、対向
基板120をこれに平行に対向配置する。本実施例では
フルカラーの表示パネルを構成するため、対向基板12
0上に、染料又は顔料を用いたカラーフィルター119
を配置し、画素間及び周辺の駆動回路上にCr等のブラ
ックマトリクス121を形成した。また、対向基板12
0上に、画素電極116aに対向する位置に、全部の画
素に共通な或は多数の画素に共通な透明対向電極118
を形成した。
In order to mount the active matrix substrate manufactured as described above as a liquid crystal display device, the counter substrate 120 is arranged in parallel and opposed thereto. In this embodiment, since a full-color display panel is constructed, the counter substrate 12
0, color filter 119 using dye or pigment
And a black matrix 121 of Cr or the like was formed on the drive circuit between the pixels and on the periphery. In addition, the counter substrate 12
0, a transparent counter electrode 118 common to all pixels or common to many pixels at a position facing the pixel electrode 116a.
Was formed.

【0036】そして、前記アクティブマトリクス基板と
対向基板120の間に、液晶物質117を封入して、液
晶パネルを構成した。
Then, a liquid crystal material 117 is enclosed between the active matrix substrate and the counter substrate 120 to form a liquid crystal panel.

【0037】本実施例では、アクティブマトリクス基板
における2組の電気的接続、即ち導電性遮光膜114と
共通電極112、及び、TFTのドレイン電極111と
画素電極116aとの電気的接続を同一工程で行ってい
るため、工程数が削減され、コストダウンが図られると
共に、欠陥率が低下し歩留の向上並びに液晶表示装置の
安定化が成された。
In this embodiment, two sets of electrical connections on the active matrix substrate, that is, the conductive light-shielding film 114 and the common electrode 112, and the drain electrode 111 of the TFT and the pixel electrode 116a are electrically connected in the same step. As a result, the number of steps is reduced, the cost is reduced, the defect rate is reduced, the yield is improved, and the liquid crystal display device is stabilized.

【0038】(実施例2)実施例1で述べたような手法
により、コンタクトホール122a,b,cを同時に形
成する際、導電性遮光膜114と第2の層間絶縁層11
5のエッチングの選択比をさらに大きくすることによ
り、本発明による半導体装置の安定化をさらに高めるこ
とができる。本実施例はこれを実現したものであって、
図2の液晶表示装置のパネル部分の模式的断面図を用い
て説明する。同図において、図5及び図1の符号と同一
符号で示したものは同等部材である。
(Embodiment 2) When the contact holes 122a, 122b, 122c are simultaneously formed by the method described in Embodiment 1, the conductive light-shielding film 114 and the second interlayer insulating layer 11 are formed.
By further increasing the etching selection ratio of 5, the stability of the semiconductor device according to the present invention can be further improved. This embodiment realizes this,
This will be described with reference to the schematic cross-sectional view of the panel portion of the liquid crystal display device of FIG. In the figure, the same reference numerals as those in FIGS. 5 and 1 denote the same members.

【0039】図2において、TFT部及び対向基板及び
液晶部等は、実施例1に係る図1と同様の構成となって
いる。但し、導電性遮光膜114上に、例えば、CF4
及びCHF3 をエッチングガスに用いたドライエッチン
グにおいて、第2の層間絶縁層115と非常に高い選択
比を持つエッチングストッパー層201、例えば、アル
ミニウムやクロム、その合金等を堆積する。
In FIG. 2, the TFT section, the counter substrate, the liquid crystal section and the like have the same configuration as that of FIG. 1 according to the first embodiment. However, on the conductive light-shielding film 114, for example, CF 4
In dry etching using CHF 3 and CHF 3 as an etching gas, an etching stopper layer 201 having a very high selection ratio with respect to the second interlayer insulating layer 115, for example, aluminum, chromium, or an alloy thereof is deposited.

【0040】コンタクトホール122a,b,cを同時
にドライエッチングすると、122c部においてはエッ
チングストッパー層201上で高い選択比により、エッ
チングが止まる。このドライエッチングの後、リン酸等
のウエットエッチングにより、122c部のエッチング
ストッパー層201のみを除去し、導電性遮光膜114
を露出させる。その後、実施例1と同様に導電性膜を堆
積し、所望の形状にパターニングを行うことにより、画
素電極116aを形成すると共に、導電性遮光膜114
と共通電極112との接続配線116bを形成した。
When the contact holes 122a, 122b, 122c are simultaneously dry-etched, the etching is stopped at the 122c portion due to the high selection ratio on the etching stopper layer 201. After this dry etching, by wet etching with phosphoric acid or the like, only the etching stopper layer 201 in the 122c portion is removed, and the conductive light-shielding film 114 is removed.
To expose. Then, a conductive film is deposited in the same manner as in Example 1 and patterned into a desired shape to form the pixel electrode 116a and the conductive light-shielding film 114.
And the connection wiring 116b between the common electrode 112 and the common electrode 112 is formed.

【0041】本実施例の手法により、実施例1と同様
に、工程数削減によるコストダウンが図られると共に、
欠陥率が低下し歩留の向上並びに液晶表示装置の安定化
が成された。
According to the method of this embodiment, the cost can be reduced by reducing the number of steps as in the first embodiment, and
The defect rate was lowered, the yield was improved, and the liquid crystal display device was stabilized.

【0042】[0042]

【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス基板の製造工程における2組の電
気的接続、即ち導電性遮光膜となる第1の導電性膜と共
通電極、及び、薄膜トランジスタの主電極(ドレイン電
極)と画素電極との電気的接続の工程を、一度のレジス
トパターニング及びエッチングで行うことが可能であ
り、工程の削減によるコストダウンが図られると共に、
欠陥率が低下し歩留の向上並びに装置の安定化が成され
る。
As described above, according to the present invention,
Two sets of electrical connections in the manufacturing process of the active matrix substrate, that is, a first conductive film serving as a conductive light-shielding film and a common electrode, and a main electrode (drain electrode) of a thin film transistor and a pixel electrode are electrically connected. It is possible to perform the process with one-time resist patterning and etching, and the cost can be reduced by reducing the process,
The defect rate is reduced, the yield is improved, and the device is stabilized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1に係る液晶表示装置のパネル
の模式的部分断面図である。
FIG. 1 is a schematic partial cross-sectional view of a panel of a liquid crystal display device according to a first embodiment of the present invention.

【図2】本発明の実施例2に係る液晶表示装置のパネル
の模式的部分断面図である。
FIG. 2 is a schematic partial cross-sectional view of a panel of a liquid crystal display device according to a second embodiment of the present invention.

【図3】従来の液晶表示パネルの一例を示す模式図であ
る。
FIG. 3 is a schematic view showing an example of a conventional liquid crystal display panel.

【図4】図3の液晶表示パネルの等価回路の一例を示す
模式図である。
FIG. 4 is a schematic diagram showing an example of an equivalent circuit of the liquid crystal display panel of FIG.

【図5】従来の手法を用いて構成された液晶表示パネル
の模式的部分断面図である。
FIG. 5 is a schematic partial cross-sectional view of a liquid crystal display panel configured using a conventional method.

【符号の説明】[Explanation of symbols]

101 シリコン基板 102 酸化膜 103 窒化シリコン膜 104 絶縁膜 105 低濃度ソース・ドレイン 106 高濃度ソース・ドレイン 107 ゲート絶縁膜 108 ゲート電極 109 第0の層絶縁層 110 ソース電極 111 ドレイン電極 112 共通電極 113 第1の層間絶縁層 114 導電性遮光膜(第1の導電性膜) 115 第2の層間絶縁層 116a 画素電極(第2の導電性膜) 116b 接続配線(第2の導電性膜) 117 液晶物質 118 透明対向電極 119 カラーフィルター 120 対向基板 121 ブラックマトリクス 122a〜c コンタクトホール 123 TFT 201 エッチングストッパー層 301 ビデオ信号回路 302 同期回路 303 垂直シフトレジスタ 304 水平シフトレジスタ 305 パネル表示回路 401a〜d 信号線 402a〜d 走査線 403 TFT 404 保持容量 406 画素電極 501 コンタクトホール 101 Silicon Substrate 102 Oxide Film 103 Silicon Nitride Film 104 Insulating Film 105 Low Concentration Source / Drain 106 High Concentration Source / Drain 107 Gate Insulating Film 108 Gate Electrode 109 0th Layer Insulating Layer 110 Source Electrode 111 Drain Electrode 112 Common Electrode 113th First interlayer insulating layer 114 Conductive light-shielding film (first conductive film) 115 Second interlayer insulating layer 116a Pixel electrode (second conductive film) 116b Connection wiring (second conductive film) 117 Liquid crystal material 118 Transparent Counter Electrode 119 Color Filter 120 Counter Substrate 121 Black Matrix 122a-c Contact Hole 123 TFT 201 Etching Stopper Layer 301 Video Signal Circuit 302 Synchronous Circuit 303 Vertical Shift Register 304 Horizontal Shift Register 305 Panel Display Road 401a~d signal lines 402a~d scanning lines 403 TFT 404 storage capacitor 406 pixel electrode 501 contact hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 信号線と走査線の交点に対応する薄膜ト
ランジスタを有するアクティブマトリクス基板と、該ア
クティブマトリクス基板に対向する対向基板との間に、
液晶を挟持してなる液晶表示装置の製造方法において、 前記アクティブマトリクス基板の製造工程が、 (1)前記薄膜トランジスタの主電極及び共通電極が形
成された基板面上に、第1の絶縁層を形成する工程と、 (2)第1の導電性膜を堆積し、所望の形状にパターニ
ングする工程と、 (3)第2の絶縁層を形成する工程と、 (4)前記主電極上へのコンタクトホールと、前記共通
電極上へのコンタクトホールと、前記第1の導電性膜上
へのコンタクトホールとを同時に形成する工程と、 (5)第2の導電性膜を堆積し、所望の形状にパターニ
ングして、前記共通電極と前記第1の導電性膜を電気的
に接続すると共に、前記主電極と電気的接続する画素電
極を形成する工程と、 を有することを特徴とする液晶表示装置の製造方法。
1. An active matrix substrate having thin film transistors corresponding to intersections of signal lines and scanning lines, and a counter substrate facing the active matrix substrate,
In a method of manufacturing a liquid crystal display device in which liquid crystal is sandwiched, in the manufacturing process of the active matrix substrate, (1) a first insulating layer is formed on a substrate surface on which a main electrode and a common electrode of the thin film transistor are formed. And (2) depositing a first conductive film and patterning it into a desired shape, (3) forming a second insulating layer, and (4) contacting on the main electrode. Forming a hole, a contact hole on the common electrode, and a contact hole on the first conductive film at the same time, and (5) depositing a second conductive film into a desired shape. Patterning to electrically connect the common electrode and the first conductive film and to form a pixel electrode electrically connected to the main electrode. Production method.
【請求項2】 前記第1の導電性膜が、積層構造を有す
ることを特徴とする請求項1に記載の液晶表示装置の製
造方法。
2. The method of manufacturing a liquid crystal display device according to claim 1, wherein the first conductive film has a laminated structure.
【請求項3】 前記積層構造を有する第1の導電性膜の
上層膜を、コンタクトホールを形成する際のエッチング
ストッパー層として機能させることを特徴とする請求項
2に記載の液晶表示装置の製造方法。
3. The liquid crystal display device according to claim 2, wherein the upper layer film of the first conductive film having the laminated structure functions as an etching stopper layer when forming a contact hole. Method.
【請求項4】 前記エッチングストッパー層の主成分
が、アルミニウム又は、チタン又は、クロム及びその合
金であることを特徴とする請求項3に記載の液晶表示装
置の製造方法。
4. The method of manufacturing a liquid crystal display device according to claim 3, wherein the main component of the etching stopper layer is aluminum, titanium, chromium, or an alloy thereof.
【請求項5】 前記第2の導電性膜が、透明導電膜であ
ることを特徴とする請求項1に記載の液晶表示装置の製
造方法。
5. The method of manufacturing a liquid crystal display device according to claim 1, wherein the second conductive film is a transparent conductive film.
JP25203595A 1995-09-06 1995-09-06 Production of liquid crystal display device Withdrawn JPH0973100A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25203595A JPH0973100A (en) 1995-09-06 1995-09-06 Production of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25203595A JPH0973100A (en) 1995-09-06 1995-09-06 Production of liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0973100A true JPH0973100A (en) 1997-03-18

Family

ID=17231677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25203595A Withdrawn JPH0973100A (en) 1995-09-06 1995-09-06 Production of liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0973100A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414730B1 (en) 1998-10-26 2002-07-02 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing the same
CN103165626A (en) * 2011-12-12 2013-06-19 松下液晶显示器株式会社 Display panel and display device
CN105974705A (en) * 2016-07-25 2016-09-28 京东方科技集团股份有限公司 Array substrate, manufacturing method and repairing method for array substrate, display panel and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414730B1 (en) 1998-10-26 2002-07-02 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing the same
CN103165626A (en) * 2011-12-12 2013-06-19 松下液晶显示器株式会社 Display panel and display device
CN105974705A (en) * 2016-07-25 2016-09-28 京东方科技集团股份有限公司 Array substrate, manufacturing method and repairing method for array substrate, display panel and display device

Similar Documents

Publication Publication Date Title
US6569717B1 (en) Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device
US6703997B2 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
JP3684578B2 (en) Liquid crystal device and electronic device
TW496987B (en) Active matrix electro-optical device
KR100657387B1 (en) Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
JPH1031235A (en) Liquid crystal display device
JPH1010548A (en) Active matrix substrate and its production
JPH10213809A (en) Liquid crystal display device and its production
JPH09269509A (en) Liquid crystal display element and its production
JPH1054999A (en) Display device and its production
JP3744227B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2001188252A (en) Tft array substrate, its production method, and liquid crystal display device using same
JP2000267131A (en) Electro-optical device and manufacture thereof
JP2000275680A (en) Reflection type liquid crystal display device and display panel using the same
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
JP3251490B2 (en) Liquid crystal display
JPH07159772A (en) Liquid crystal display device
JP3690119B2 (en) Liquid crystal device and projection display device
JPH0540280A (en) Color liquid crystal display panel
JPH0973100A (en) Production of liquid crystal display device
JPH04280226A (en) Thin film transistor element array and driving method thereof
JP2639980B2 (en) Liquid crystal display
JP3227452B2 (en) Display device manufacturing method
JPH0980412A (en) Manufacture of liquid crystal display device
JP3767204B2 (en) Electro-optic device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203