JPH0969625A - Field-effect transistor - Google Patents
Field-effect transistorInfo
- Publication number
- JPH0969625A JPH0969625A JP22546795A JP22546795A JPH0969625A JP H0969625 A JPH0969625 A JP H0969625A JP 22546795 A JP22546795 A JP 22546795A JP 22546795 A JP22546795 A JP 22546795A JP H0969625 A JPH0969625 A JP H0969625A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- doped
- inp substrate
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、電界効果トラン
ジスタに係り、特に高周波、低雑音、高出力用として好
適な、半絶縁性InP基板上にバッファ層を介して形成
された電界効果トランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor, and more particularly to a field effect transistor formed on a semi-insulating InP substrate via a buffer layer, which is suitable for high frequency, low noise and high output.
【0002】[0002]
【従来の技術】高周波、低雑音、高出力用として好適な
電界効果トランジスタとして、半絶縁性InP基板上に
チャネル層を形成したものが知られている。その一例と
して高電子移動度トランジスタ(以下HEMTという)
があり、その断面構造を図6に示してあるので、先ずこ
のHEMTの製造工程を順を追って説明する。2. Description of the Related Art As a field effect transistor suitable for high frequency, low noise, and high output, one having a channel layer formed on a semi-insulating InP substrate is known. As an example, a high electron mobility transistor (hereinafter referred to as HEMT)
Since the cross-sectional structure is shown in FIG. 6, the manufacturing process of this HEMT will be first described step by step.
【0003】有機金属気相成長法(MOCVD法)によ
って、半絶縁性InP基板1上にノンドープまたはFe
ドープInPバッファ層2を300nm、次にノンドー
プInGaAsチャネル層3を20nm、その上にノン
ドープInAlAsスペーサ層4を3nm、更にn型I
nAlAs電子供給層5を20nm、そしてノンドープ
InAlAsショットキーコンタクト層6を20nm、
最後にn型InGaAsオーミックコンタクト層7を2
0nm順次成長させる。その後、n型InGaAsオー
ミックコンタクト層7の上にソース電極8とドレイン電
極9を蒸着によって形成した上で、n型InGaAsオ
ーミックコンタクト層7の一部をエッチングしてノンド
ープInAlAsショットキーコンタクト層6を露出さ
せ、この露出した部分にゲート電極10を形成する。On the semi-insulating InP substrate 1, non-doped or Fe is formed by a metal organic chemical vapor deposition method (MOCVD method).
The doped InP buffer layer 2 is 300 nm, the non-doped InGaAs channel layer 3 is 20 nm, the non-doped InAlAs spacer layer 4 is 3 nm thereon, and the n-type I
The nAlAs electron supply layer 5 is 20 nm, and the undoped InAlAs Schottky contact layer 6 is 20 nm,
Finally, the n-type InGaAs ohmic contact layer 7
Grow sequentially to 0 nm. Then, a source electrode 8 and a drain electrode 9 are formed on the n-type InGaAs ohmic contact layer 7 by vapor deposition, and then a part of the n-type InGaAs ohmic contact layer 7 is etched to expose the non-doped InAlAs Schottky contact layer 6. Then, the gate electrode 10 is formed on this exposed portion.
【0004】このようにして形成された従来のHEMT
ウェハでは、成長前の半絶縁性InP基板1の表面に付
着していたSi,C,Oなどの残留不純物が成長層と基
板の界面に混入してドナーになり、InP基板1とIn
Pバッファ層2との界面にキャリアが蓄積することがあ
った。この界面キャリア濃度が高いと、HEMTデバイ
ス動作時に、界面キャリアによりバッファ層中にリーク
電流が生じ、ピンチオフ特性や雑音特性などを著しく低
下させることになった。また、界面の残留不純物濃度
は、ウェハ内面およびウェハ間で大きくばらつくので、
HEMTデバイスのしきい値電圧のばらつきも大きくな
り、HEMTデバイスを集積化する際の妨げになってい
た。A conventional HEMT formed in this way
In the wafer, residual impurities such as Si, C, and O adhering to the surface of the semi-insulating InP substrate 1 before growth are mixed into the interface between the growth layer and the substrate and serve as donors.
Carriers were sometimes accumulated at the interface with the P buffer layer 2. When the interface carrier concentration is high, a leak current is generated in the buffer layer due to the interface carriers during operation of the HEMT device, and pinch-off characteristics, noise characteristics and the like are significantly deteriorated. In addition, since the residual impurity concentration at the interface greatly varies between the wafer inner surface and the wafer,
The variation in the threshold voltage of the HEMT device also becomes large, which is an obstacle to the integration of the HEMT device.
【0005】そのため界面キャリア濃度を下げることが
必要となるが、その対策としては2つの方法があり、そ
の1つは、HEMTを有機金属気相成長法によって成長
させる前に、半絶縁性InP基板1の表面のドナー不純
物濃度を低下させておく方法である。このための手段と
しては、半絶縁性InP基板1にウェット処理などを施
して、表面の不純物を除去したり、有機金属気相成長法
における反応管内に半絶縁性InP基板1を導入した後
で、PH3ガス雰囲気中で半絶縁性InP基板1を熱処
理することが考えられる。しかし、これらの手段によっ
ても十分な程度まで半絶縁性InP基板1の表面のドナ
ー不純物濃度を低下させることはできず、ウェット処理
や熱処理に時間を必要とし、また設備、薬品、PH3ガ
スなどのコストもかさむために、製品のコストアップに
つながる等の不都合があった。Therefore, it is necessary to lower the interfacial carrier concentration, and there are two methods as a countermeasure, one of which is a semi-insulating InP substrate before the HEMT is grown by the metal organic chemical vapor deposition method. In this method, the donor impurity concentration on the surface of No. 1 is lowered. As means for this, the semi-insulating InP substrate 1 is subjected to a wet treatment or the like to remove surface impurities, or after the semi-insulating InP substrate 1 is introduced into the reaction tube in the metal organic chemical vapor deposition method. It is possible to heat-treat the semi-insulating InP substrate 1 in a PH3 gas atmosphere. However, even by these means, the donor impurity concentration on the surface of the semi-insulating InP substrate 1 cannot be reduced to a sufficient extent, and it requires time for wet treatment and heat treatment, and equipment, chemicals, PH3 gas, etc. Since the cost is also increased, there are inconveniences such as an increase in product cost.
【0006】界面キャリア濃度を下げるためのもう1つ
の方法は、バッファ層2にFeをドーピングする方法で
ある。バッファ層2にFeをドーピングすると、Feア
クセプタが界面付近のキャリアを補償するために、界面
キャリア濃度を下げることができる。しかしながらこの
方法におていも、次のような問題があり十分な対策とは
言えなかった。すなわち、通常、有機金属気相成長法で
は、650℃程度で成長させるが、その場合InP中の
Feアクセプタ濃度は、1×1017cm-3程度で飽和す
る。しかし、Fe濃度が1×1017cm-3のとき、界面
のシートドナー濃度が1×1012cm-2以上だと、界面
にキャリアが残ってしまうため、確実に高抵抗なバッフ
ァ層を得ることは困難である。また、成長時にFeドー
ピングの原料を反応管に供給するために、チャネル層や
電子供給層内にも、反応管に残留していた微量のFeが
混入し、2次元電子ガスの濃度や電子移動度の低下を引
き起こす虞れがあった。Another method for reducing the interface carrier concentration is to dope the buffer layer 2 with Fe. When the buffer layer 2 is doped with Fe, the Fe acceptor compensates carriers near the interface, so that the interface carrier concentration can be lowered. However, even with this method, there were the following problems and it could not be said that it was a sufficient countermeasure. That is, normally, in the metalorganic vapor phase epitaxy, the growth is performed at about 650 ° C., but in that case, the Fe acceptor concentration in InP is saturated at about 1 × 10 17 cm −3 . However, when the Fe concentration is 1 × 10 17 cm −3 and the sheet donor concentration at the interface is 1 × 10 12 cm −2 or more, carriers remain at the interface, so that a buffer layer having a high resistance is surely obtained. Is difficult. Further, in order to supply the Fe doping raw material to the reaction tube during growth, a small amount of Fe remaining in the reaction tube is mixed into the channel layer and the electron supply layer, so that the concentration of the two-dimensional electron gas and the electron transfer. There is a possibility that it may cause a decrease in degree.
【0007】また、上述のように、図6の電界効果トラ
ンジスタの基板1とバッファ層2にはInPが用いられ
ているように、バッファ層2に基板1と同じ組成の半導
体を用いるのが普通である。これは、バッファ層に基板
の半導体とのΔEC が正である半導体を用いた方が、チ
ャネル層内部にキャリアを閉じ込める効果が大きいため
である。しかしながら、上述のような、バッファ層中に
リーク電流が流れてしまうという問題があった。Further, as described above, as the InP is used for the substrate 1 and the buffer layer 2 of the field effect transistor of FIG. 6, it is common to use a semiconductor having the same composition as the substrate 1 for the buffer layer 2. Is. This is because using a semiconductor having a positive ΔE C with the semiconductor of the substrate for the buffer layer has a greater effect of confining carriers inside the channel layer. However, there is a problem that a leak current flows in the buffer layer as described above.
【0008】[0008]
【発明が解決しようとする課題】上述のように、従来の
半絶縁性InP基板上に形成された電界効果トランジス
タでは、バッファ層とInP基板との界面に蓄積したキ
ャリアを原因としてバッファ層中にリーク電流が流れて
しまい、その結果ピンチオフ特性、雑音特性などのデバ
イス特性が低下し、しきい値電圧のばらつきが増大する
という問題があった。この発明は、このような問題を解
決するためになされたものである。As described above, in the conventional field effect transistor formed on the semi-insulating InP substrate, carriers accumulated in the interface between the buffer layer and the InP substrate cause the accumulation in the buffer layer. There is a problem in that a leak current flows, resulting in deterioration of device characteristics such as pinch-off characteristics and noise characteristics, and an increase in variations in threshold voltage. The present invention has been made to solve such a problem.
【0009】[0009]
【課題を解決するための手段】この発明は、半絶縁性I
nP基板上にバッファ層を介して形成された電界効果ト
ランジスタにおいて、前記半絶縁性InP基板中のFe
アクセプタ濃度が、前記半絶縁性InP基板中のSi,
S,Sn,Seからなる浅いレベルのドナー不純物の濃
度の和よりも、50倍以上高く形成されたものである。
なお、前記半絶縁性InP基板には、伝導帯からのエネ
ルギーが深いドナーレベルを形成する不純物がドーピン
グされていても良く、またその深いドナーレベルを形成
する不純物はTiまたはCrとすることもできる。The present invention is a semi-insulating material I
In a field effect transistor formed on a nP substrate via a buffer layer, Fe in the semi-insulating InP substrate is used.
If the acceptor concentration is Si in the semi-insulating InP substrate,
It is formed 50 times or more higher than the sum of the concentrations of the shallow-level donor impurities composed of S, Sn, and Se.
The semi-insulating InP substrate may be doped with an impurity that forms a donor level whose energy from the conduction band is deep, and the impurity that forms the deep donor level may be Ti or Cr. .
【0010】また、この発明は、半絶縁性InP基板上
にバッファ層を介して形成された電界効果トランジスタ
において、前記バッファ層は、Feがドーピングされた
Pを含む半導体層からなる第1のバッファ層と、Feが
ドーピングされたPを含まない半導体層からなる第2の
バッファ層と、この第2のバッファ層と前記第1のバッ
ファ層との間に設けられたFeがドーピングされていな
く、かつPを含まない半導体層(いわゆる真性半導体
層)とから形成されたものである。なお、この発明の電
界効果トランジスタにおいて、前記Feがドーピングさ
れてなく、かつPを含まない半導体層の厚さを3ないし
100nmとしても良い。Further, according to the present invention, in a field effect transistor formed on a semi-insulating InP substrate via a buffer layer, the buffer layer is a first buffer composed of a semiconductor layer containing P doped with Fe. A layer, a second buffer layer made of a Fe-doped P-free semiconductor layer, and Fe provided between the second buffer layer and the first buffer layer are not doped, And a semiconductor layer not containing P (so-called intrinsic semiconductor layer). In the field effect transistor of the present invention, the thickness of the semiconductor layer not doped with Fe and containing no P may be 3 to 100 nm.
【0011】さらにまた、この発明は、半絶縁性InP
基板上にバッファ層を介して形成された電界効果トラン
ジスタにおいて、前記半絶縁性InP基板中のFeアク
セプタ濃度が、前記半絶縁性InP基板中のSi,S,
Sn,Seからなる浅いレベルのドナー不純物の濃度の
和よりも、50倍以上高く形成されており、前記バッフ
ァ層は、FeがドーピングされたPを含む半導体層から
なる第1のバッファ層と、FeがドーピングされたPを
含まない半導体層からなる第2のバッファ層と、この第
2のバッファ層と前記第1のバッファ層との間に設けら
れたFeがドーピングされていなく、かつPを含まない
半導体層(いわゆる真性半導体層)とから形成されたも
のである。Furthermore, the present invention is a semi-insulating InP.
In a field effect transistor formed on a substrate via a buffer layer, the Fe acceptor concentration in the semi-insulating InP substrate is set to Si, S,
The buffer layer is formed 50 times or more higher than the sum of the concentrations of the shallow-level donor impurities made of Sn and Se, and the buffer layer is a first buffer layer made of a semiconductor layer containing P doped with Fe. A second buffer layer made of a Fe-doped semiconductor layer not containing P, and Fe provided between the second buffer layer and the first buffer layer is not doped and P It is formed of a semiconductor layer not containing it (a so-called intrinsic semiconductor layer).
【0012】[0012]
【発明の実施の形態】以下この発明に係る電界効果トラ
ンジスタの一実施の形態を、図1ないし図5を参照して
詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a field effect transistor according to the present invention will be described in detail below with reference to FIGS. 1 to 5.
【0013】図1は、この発明の着眼点を説明するため
に、InP基板中のFeアクセプタ濃度NA と浅いドナ
ー不純物濃度ND との比に対する、InP基板の抵抗率
とバッファ層のシート抵抗との関係を示した特性図であ
る。従来のInP基板中の浅いドナー不純物濃度N
D は、2×1015〜1×1016cm-3の範囲にあり、図
6に示した電界効果トランジスタの半絶縁性InP基板
1の浅いドナー不純物濃度ND は5×1015cm-3であ
った。そこで、図1では、ND =5×1015cm-3のと
きのFeアクセプタ濃度NA とドナー不純物濃度ND と
の比(NA /ND )を横軸にとっている。そして、図中
で破線はInP基板の抵抗率(Ωcm)を示し、実線は
バッファ層のシート抵抗(Ω/□)を示している。FIG. 1 illustrates the resistivity of the InP substrate and the sheet resistance of the buffer layer with respect to the ratio of the Fe acceptor concentration N A and the shallow donor impurity concentration N D in the InP substrate in order to explain the point of the present invention. It is a characteristic view showing the relationship with. Shallow donor impurity concentration N in conventional InP substrate
D is in the range of 2 × 10 15 to 1 × 10 16 cm −3 , and the shallow donor impurity concentration N D of the semi-insulating InP substrate 1 of the field effect transistor shown in FIG. 6 is 5 × 10 15 cm −3. Met. Therefore, in FIG. 1, the horizontal axis represents the ratio (N A / N D ) of the Fe acceptor concentration N A and the donor impurity concentration N D when N D = 5 × 10 15 cm −3 . In the figure, the broken line shows the resistivity (Ωcm) of the InP substrate, and the solid line shows the sheet resistance (Ω / □) of the buffer layer.
【0014】図1を参照すると、InP基板中のFeア
クセプタ濃度NA を高くしていくとNA がInP基板中
の浅いドナー不純物濃度ND と等しくなる(NA =
ND )付近で、InP基板の抵抗率は急激に高まり、F
eアクセプタ濃度NA がドナー不純物濃度ND の3倍
(NA =3ND )付近で最大となる。さらにFeアクセ
プタ濃度NA を高くすると抵抗率は減少し始めることが
わかる。このFeアクセプタ濃度NA がある程度以上に
なると抵抗率が減少するのは、基板中の正孔濃度が増加
するためである。このため従来は、InP基板にドーピ
ングするFeアクセプタ濃度NA は、ドナー不純物濃度
ND に比べて、通常2〜5倍、最大でも10倍までであ
り、具体的にはほとんどの場合、2×1016〜5×10
16cm-3のFeドーピングがなされていた。しかし、こ
の範囲のFeドーピング基板を用いたときには、界面に
ドナー不純物が蓄積している場合、バッファ層のシート
抵抗は105 Ω/□以下になり、高抵抗なバッファ層を
得ることはできなかった。Referring to FIG. 1, as the Fe acceptor concentration N A in the InP substrate is increased, N A becomes equal to the shallow donor impurity concentration N D in the InP substrate (N A =
In the vicinity of N D ), the resistivity of the InP substrate sharply increases, and F
The e-acceptor concentration N A reaches its maximum in the vicinity of three times the donor impurity concentration N D (N A = 3N D ). Further, it can be seen that the resistivity starts to decrease when the Fe acceptor concentration N A is increased. The resistivity decreases when the Fe acceptor concentration N A exceeds a certain level because the hole concentration in the substrate increases. Therefore, conventionally, the Fe acceptor concentration N A for doping the InP substrate is usually 2 to 5 times, and at most 10 times, the donor impurity concentration N D , and specifically, in most cases, 2 ×. 10 16 to 5 × 10
Fe doping of 16 cm −3 was performed. However, when a Fe-doped substrate in this range is used, if donor impurities are accumulated at the interface, the sheet resistance of the buffer layer becomes 10 5 Ω / □ or less, and a high-resistance buffer layer cannot be obtained. It was
【0015】これに対してこの発明では、InP基板中
のFeアクセプタ濃度NA を、InP基板中の浅いドナ
ー不純物濃度ND の50倍以上、すなわちFeアクセプ
タ濃度NA を1×1017cm-3以上にしたものである。
その結果、界面キャリアを補償する効果が高まり、バッ
ファ層のシート抵抗は107 Ω/□以上にもなって、高
抵抗なバッファ層を確実に形成することができるように
なった。On the other hand, in the present invention, the Fe acceptor concentration N A in the InP substrate is 50 times or more the shallow donor impurity concentration N D in the InP substrate, that is, the Fe acceptor concentration N A is 1 × 10 17 cm −. It is set to 3 or more.
As a result, the effect of compensating for the interfacial carriers is enhanced, and the sheet resistance of the buffer layer becomes 10 7 Ω / □ or more, so that the buffer layer having a high resistance can be reliably formed.
【0016】図2は、この発明の一実施の形態としての
HEMT(高電子移動度トランジスタ)の断面構造を示
したものである。FIG. 2 shows a cross-sectional structure of a HEMT (high electron mobility transistor) as an embodiment of the present invention.
【0017】このHEMTに用いたInP基板の製造方
法は次のとおりである。先ず、Fe,TiドープInP
単結晶インゴットを、Liquid Encapsul
ated Czochralski法(LEC法)によ
り成長した。その後、スライス、ラッピング、エッチン
グ工程を経て、半絶縁性Fe,TiドープInP基板1
1を完成させた。なお、この半絶縁性Fe,Tiドープ
InP基板11のFeアクセプタ濃度NA は5×1017
cm-3にした。The manufacturing method of the InP substrate used for this HEMT is as follows. First, Fe, Ti-doped InP
A single crystal ingot was added to Liquid Encapsul.
It was grown by the aged Czochralski method (LEC method). After that, through a slicing, lapping, and etching process, semi-insulating Fe, Ti-doped InP substrate 1
Completed 1. The Fe acceptor concentration N A of the semi-insulating Fe, Ti-doped InP substrate 11 is 5 × 10 17.
I made it cm -3 .
【0018】次に、半絶縁性Fe,TiドープInP基
板11上に、有機金属気相成長法(MOCVD法)によ
って、ノンドープInPバッファ層12を300nm、
次にノンドープInGaAsチャネル層3を20nm、
ノンドープInAlAsスペーサ層4を3nm、n型I
nAlAs電子供給層5を20nm、ノンドープInA
lAsショットキーコンタクト層6を20nm、n型I
nGaAsオーミックコンタクト層7を20nm順次成
長させた。その後、n型InGaAsオーミックコンタ
クト層7の上にソース電極8とドレイン電極9を蒸着に
よって形成した上で、n型InGaAsオーミックコン
タクト層7の一部をエッチングして、ノンドープInA
lAsショットキーコンタクト層6を露出させ、この露
出した部分にゲート電極10を形成した。Next, a non-doped InP buffer layer 12 of 300 nm is formed on the semi-insulating Fe, Ti-doped InP substrate 11 by metalorganic vapor phase epitaxy (MOCVD method).
Next, the non-doped InGaAs channel layer 3 is set to 20 nm,
Non-doped InAlAs spacer layer 4 with 3 nm, n-type I
20 nm nAlAs electron supply layer 5, undoped InA
lAs Schottky contact layer 6 20 nm, n-type I
The nGaAs ohmic contact layer 7 was sequentially grown to 20 nm. After that, a source electrode 8 and a drain electrode 9 are formed on the n-type InGaAs ohmic contact layer 7 by vapor deposition, and then a part of the n-type InGaAs ohmic contact layer 7 is etched to obtain non-doped InA.
The lAs Schottky contact layer 6 was exposed, and the gate electrode 10 was formed on the exposed portion.
【0019】上述のようにして造られたこの発明のHE
MTは、半絶縁性Fe,TiドープInP基板11中の
Feアクセプタ濃度NA が高いため、InP基板11と
InPバッファ層12との界面のリーク電流だけでな
く、InPバッファ層12自体のリーク電流も低下させ
ることができた。すなわち従来は、界面キャリアの蓄積
によって、基板界面で伝導帯が下がるため、ノンドープ
InPバッファ層12中の残留キヤリアによる電流リー
クも無視できない程度の大きさを持っていた。しかしこ
の発明では、有機金属気相成長法での成長時のInPバ
ッファ層12をノンドープにしても、基板界面で伝導帯
が大きく持ち上げられてInPバッファ層12中のキャ
リアが空乏化するために、InPバッファ層12中の電
流リークは生じない。この結果、有機金属気相成長法に
よる成長過程でのFeドーピングが全く必要なくなり、
ノンドープInGaAsチャネル層3から上の層へのF
eの混入を防ぐことができるようになる。また、Fe原
料を使用しなくても済むので、有機金属気相成長法によ
る成長にかかるコストを削減することができる。HE of this invention made as described above
Since MT has a high Fe acceptor concentration N A in the semi-insulating Fe and Ti-doped InP substrate 11, not only the leak current at the interface between the InP substrate 11 and the InP buffer layer 12 but also the leak current at the InP buffer layer 12 itself. Could also be lowered. That is, conventionally, since the conduction band is lowered at the interface of the substrate due to the accumulation of the interfacial carriers, the current leakage due to the residual carrier in the non-doped InP buffer layer 12 has a size that cannot be ignored. However, in the present invention, even if the InP buffer layer 12 is not doped during the growth by the metal organic chemical vapor deposition method, the conduction band is largely lifted at the substrate interface and the carriers in the InP buffer layer 12 are depleted. No current leakage occurs in the InP buffer layer 12. As a result, there is no need for Fe doping during the growth process by metalorganic vapor phase epitaxy,
F from the undoped InGaAs channel layer 3 to the upper layer
It becomes possible to prevent the mixture of e. Further, since it is not necessary to use the Fe raw material, it is possible to reduce the cost required for the growth by the metal organic chemical vapor deposition method.
【0020】またこの発明では、InP基板11中のF
eアクセプタ濃度NA を高めたため、通常であれば抵抗
率が低下することになるが、これを防止するためにこの
発明では、InP単結晶インゴットを製造する際に、F
eとともに例えば伝導帯からのエネルギーがおよそ0.
3eVの深いドナーレベルを形成する不純物をドーピン
グしている。このような不純物としては、TiやCrが
好適であり、例えばTiをFeの濃度の10〜100%
の範囲でドーピングすると、InP基板のフェルミレベ
ルEF は、EC =EF =0.62〜0.70eVの範
囲、すなわちバンドギャツプのほぼ中央に固定される。
その結果、Fe濃度を高くしても抵抗率が低下しないよ
うなInP基板11が得られる。Further, in the present invention, F in the InP substrate 11 is
Since the e acceptor concentration N A is increased, the resistivity is normally lowered, but in order to prevent this, in the present invention, when the InP single crystal ingot is manufactured, F
e, the energy from the conduction band is about 0.
It is doped with impurities forming a deep donor level of 3 eV. As such impurities, Ti and Cr are preferable, and for example, Ti is 10 to 100% of the Fe concentration.
The Fermi level E F of the InP substrate is fixed in the range of E C = E F = 0.62 to 0.70 eV, that is, approximately in the center of the band gap, when doped in the range.
As a result, it is possible to obtain the InP substrate 11 whose resistivity does not decrease even if the Fe concentration is increased.
【0021】このように、TiやCrなどの深いドナー
レベルを形成する不純物をドーピングすることによっ
て、フェルミレベルEF が固定されることになり、電界
効果トランジスタ動作時のしきい値電圧の面内均一性お
よび再現性を高めることができる。その結果、電界効果
トランジスタを集積化したときの歩留まりは大幅に向上
する。この効果は、nチャネルの電界効果トランジスタ
とpチャネルの電界効果トランジスタを同一基板上に形
成する際には、どちらのタイプの電界効果トランジスタ
に対して高抵抗なバッファ層が得られるので、特に有効
である。As described above, the Fermi level E F is fixed by doping the impurities that form a deep donor level such as Ti and Cr, and the in-plane threshold voltage during the operation of the field effect transistor is fixed. Uniformity and reproducibility can be enhanced. As a result, the yield when the field effect transistors are integrated is significantly improved. This effect is particularly effective when a n-channel field effect transistor and a p-channel field effect transistor are formed on the same substrate because a buffer layer having high resistance can be obtained for either type of field effect transistor. Is.
【0022】さて、この発明の効果を検証するために、
InP基板11中のFeアクセプタ濃度が、浅いレベル
のドナー不純物の濃度の和よりも50倍以上高く形成さ
れていて、TiをドーピングしていないHEMTと、T
iをドーピングしその濃度を1×1017cm-3にしたH
EMTとを製作し、従来のHEMTとについて、素子間
耐圧を測定して、高抵抗バッファ層が得られる歩留まり
を調べた。また、周波数12GHzにおける雑音特性の
平均値と、しきい値電圧のばらつきを測定した。なお試
料数はいずれも100個であり、その結果を表1に示
す。Now, in order to verify the effect of the present invention,
A FeMT acceptor concentration in the InP substrate 11 is 50 times or more higher than the sum of the concentrations of donor impurities at a shallow level, and a HEMT not doped with Ti and T
H doped with i to a concentration of 1 × 10 17 cm −3
An EMT was manufactured, and the withstand voltage between elements was measured for the conventional HEMT to examine the yield at which a high resistance buffer layer was obtained. Further, the average value of the noise characteristics at a frequency of 12 GHz and the variation in the threshold voltage were measured. The number of samples was 100 in each case, and the results are shown in Table 1.
【0023】[0023]
【表1】 表1からわかるように、この発明のHEMTの特性は、
バッファ層高抵抗化、雑音特性およびしきい値電圧のば
らつきなどすべての点で、従来のHEMTより大幅に向
上した。Fe、Tiドープ基板とFeドープ基板との差
は、それほど大きくはないが、Fe、Tiドープ基板を
用いた方がやや優れていた。よって、半絶縁性InP基
板11としては、Fe、Tiドープのものと、Feドー
プのもののいずれを用いてもこの発明の効果が得られる
ことがわかる。[Table 1] As can be seen from Table 1, the characteristics of the HEMT of the present invention are
In all respects, such as high resistance of the buffer layer, noise characteristics, and variations in threshold voltage, the HEMT is significantly improved. Although the difference between the Fe- and Ti-doped substrate and the Fe-doped substrate is not so large, the Fe- and Ti-doped substrate was slightly superior. Therefore, it can be seen that the effect of the present invention can be obtained regardless of whether the semi-insulating InP substrate 11 is Fe, Ti-doped or Fe-doped.
【0024】次に、この発明の他の実施の形態として、
バッファ層を改良した電界効果トランジスタについて説
明する。Next, as another embodiment of the present invention,
A field effect transistor having an improved buffer layer will be described.
【0025】図3は、発明者らが当初製作したバッファ
層の構造を示したものである。すなわち、半絶縁性In
P基板1の上に、第1のバッファ層としてFeドープI
nP層21と第2のバッファ層としてFeドープInA
lAs層22を積層した。この構造の成長に関して発明
者は、FeドープInAlAs層22とFeドープIn
P層21とが隣接していると、InP層からFeドープ
InAlAs層中へのPの拡散が促進されることを見出
した。PがFeドープInAlAs層中に混入した場
合、PとFeは結合力が非常に強いため、PがFeに結
合するためと推測される。その結果、Feが不活性化さ
れ、FeドープInAlAs層の抵抗率が低下してしま
うものと考えられた。FIG. 3 shows the structure of the buffer layer initially manufactured by the inventors. That is, semi-insulating In
Fe-doped I as a first buffer layer on the P substrate 1
Fe-doped InA as the nP layer 21 and the second buffer layer
The 1As layer 22 was laminated. Regarding the growth of this structure, the inventor has found that the Fe-doped InAlAs layer 22 and the Fe-doped In
It was found that when the P layer 21 is adjacent to the P layer 21, diffusion of P from the InP layer into the Fe-doped InAlAs layer is promoted. When P is mixed in the Fe-doped InAlAs layer, the bonding force between P and Fe is very strong, and it is presumed that P is bonded to Fe. As a result, it was considered that Fe was inactivated and the resistivity of the Fe-doped InAlAs layer was lowered.
【0026】そこで、このような問題を除去するために
この発明では、第1のバッファ層であるFeドープIn
P層と、第2のバッファ層であるFeドープInAlA
s層との間に、FeがドーピングされておらずかつPを
含まない半導体挿入層を挿入することによって、第1の
バッファ層のPと第2のバッファ層のFeとの結合を阻
止するようにした。すなわち、この発明による電界効果
トランジスタのバッファ層の断面構造を図4に示してあ
り、半絶縁性InP基板1の上に、順次第1のバッファ
層であるFeドープInP層21、Feがドーピングさ
れておらずかつPを含まない半導体挿入層としてInA
lAs層23、第2のバッファ層であるFeドープIn
AlAs層22を積層してある。Therefore, in order to eliminate such a problem, in the present invention, Fe-doped In which is the first buffer layer is used.
P layer and Fe-doped InAlA which is the second buffer layer
By inserting a semiconductor insertion layer which is not doped with Fe and does not contain P between the s layer and the s layer, it is possible to prevent the coupling between P of the first buffer layer and Fe of the second buffer layer. I chose That is, the cross-sectional structure of the buffer layer of the field effect transistor according to the present invention is shown in FIG. 4, in which the semi-insulating InP substrate 1 is sequentially doped with the Fe-doped InP layer 21 and Fe as the first buffer layer. InA as a semiconductor insertion layer not containing P and not containing P
1As layer 23, Fe-doped In which is the second buffer layer
The AlAs layer 22 is laminated.
【0027】図5は、このようなバッファ層を有する電
界効果トランジスタの断面構造の一例を示したものであ
る。各層の結晶成長は有機金属気相成長法(MOCVD
法)を用い、成長温度650℃、成長圧力70torr
で、InP基板上に格子整合するように行った。原料と
してはトリメチルインジウム、トリメチルガリウム、ト
リメチルアルミニウム、アルシン、フォスフィンを用
い、Feドーパントとしてフェロセン、Siドーパント
としてジシランを用いた。FIG. 5 shows an example of a sectional structure of a field effect transistor having such a buffer layer. Crystal growth of each layer is performed by metalorganic vapor phase epitaxy (MOCVD).
Method), growth temperature 650 ° C., growth pressure 70 torr
At this point, the lattice matching was performed on the InP substrate. Trimethylindium, trimethylgallium, trimethylaluminum, arsine, and phosphine were used as the raw materials, ferrocene was used as the Fe dopant, and disilane was used as the Si dopant.
【0028】次にその製造工程を説明する。先ず、半絶
縁性InP基板1(Fe、TiドープInP基板11で
もよい)上に、第1のバッファ層21としてFeドープ
InP層を100nm、半導体挿入層23としてノンド
ープInAlAs層を40nm、第2のバッファ層22
としてFeドープInAlAs層を300nm成長す
る。半導体挿入層23としては、InAlAs層に限ら
ず、InGaAs、GaAsなどのPを含まない半導体
層を用いることができる。また、半導体挿入層23の厚
さは、InP層からのPの拡散を防ぐのに十分でかつバ
ックグラウンドキャリアによるリーク電流が流れないよ
うな範囲であることが望ましく、典型的には3〜100
nmが適当である。Next, the manufacturing process will be described. First, on the semi-insulating InP substrate 1 (which may be Fe or Ti-doped InP substrate 11), the Fe-doped InP layer is 100 nm as the first buffer layer 21, the non-doped InAlAs layer is 40 nm as the semiconductor insertion layer 23, and the second Buffer layer 22
A Fe-doped InAlAs layer is grown as 300 nm. The semiconductor insertion layer 23 is not limited to the InAlAs layer, and a semiconductor layer containing no P such as InGaAs and GaAs can be used. The thickness of the semiconductor insertion layer 23 is preferably in a range that is sufficient to prevent diffusion of P from the InP layer and does not allow leakage current due to background carriers to flow, and is typically 3 to 100.
nm is appropriate.
【0029】次に、ノンドープInGaAsチャネル層
3を20nm、ノンドープInAlAsスペーサ層4を
3nm、ドナー濃度3×1018cm-3のn型InAlA
s電子供給層5を20nm、ノンドープInAlAsシ
ョットキーコンタクト層6を20nm順次成長する。次
に、オーミックコンタクト層となるドナー濃度5×10
18cm-3のn型InGaAs層を20nm成長させた
後、ゲート電極を形成する部分をエッチング除去してn
型InGaAsオーミックコンタクト層7を形成する。
次に、ショットキーコンタクト層6上にゲート電極10
をAuGe合金により蒸着形成し、オーミックコンタク
ト層7上にソース電極8およびドレイン電極9をPtに
より蒸着形成する。Next, the non-doped InGaAs channel layer 3 is 20 nm, the non-doped InAlAs spacer layer 4 is 3 nm, and the donor concentration is 3 × 10 18 cm -3.
The s electron supply layer 5 and the non-doped InAlAs Schottky contact layer 6 are sequentially grown to 20 nm and 20 nm, respectively. Next, a donor concentration of 5 × 10 5 which becomes an ohmic contact layer
After growing an 18 cm −3 n-type InGaAs layer to a thickness of 20 nm, a portion for forming a gate electrode is removed by etching.
A type InGaAs ohmic contact layer 7 is formed.
Next, the gate electrode 10 is formed on the Schottky contact layer 6.
Is vapor-deposited from AuGe alloy, and the source electrode 8 and the drain electrode 9 are vapor-deposited from Pt on the ohmic contact layer 7.
【0030】このような工程を経て製作された電界効果
トランジスタの特性を調べたところ、バッファ層のシー
ト抵抗は1×106 Ω/□以上あった。同じ条件で成長
した図3に示した構造のバッファ層のシート抵抗は1×
103 Ω/□程度であり、Feがドーピングされておら
ずかつPを含まない半導体挿入層23を、第1のバッフ
ァ層21と第2のバッファ層22の間に設けたことによ
って、バッファ層が格段に高抵抗化していることが判明
した。これは、前述のとおり、Feがドーピングされて
おらずかつPを含まない半導体挿入層(ノンドープIn
AlAs層)によって、第1のバッファ層であるFeド
ープInP層から第2のバッファ層であるFeドープI
nAlAs層へのPの拡散が抑制された結果、Feドー
プInAlAs層中のFeの不活性化が抑制されたため
であると推測される。When the characteristics of the field effect transistor manufactured through these steps were examined, the sheet resistance of the buffer layer was 1 × 10 6 Ω / □ or more. The sheet resistance of the buffer layer of the structure shown in FIG. 3 grown under the same conditions is 1 ×
The semiconductor insertion layer 23, which is about 10 3 Ω / □ and is not doped with Fe and does not contain P, is provided between the first buffer layer 21 and the second buffer layer 22. Was found to have significantly increased resistance. This is because, as described above, this is a semiconductor insertion layer that is not doped with Fe and does not contain P (non-doped In
AlAs layer), the Fe-doped InP layer as the first buffer layer to the Fe-doped I layer as the second buffer layer.
It is presumed that this is because as a result of suppressing the diffusion of P into the nAlAs layer, the passivation of Fe in the Fe-doped InAlAs layer was suppressed.
【0031】[0031]
【発明の効果】以上詳述したように、この発明によれ
ば、InP基板中のFeアクセプタ濃度NA を高めたこ
とにより、基板界面のキャリアが補償されてバッファ層
が高抵抗化される。また、バッファ層を2層にしてその
間に半導体挿入層を設けたことにより、キャリアの閉じ
込め効果が高かまり、バッファ層が高抵抗化される。こ
のため、バッファ層中のリーク電流を確実に抑制するこ
とができ、高抵抗バッファ層の得られる歩留まり、雑音
特性、しきい値電圧のばらつき等において、従来よりも
優れた特性を奏する電界効果トランジスタを提供するこ
とができる。As described in detail above, according to the present invention, by increasing the Fe acceptor concentration N A in the InP substrate, carriers at the substrate interface are compensated and the resistance of the buffer layer is increased. In addition, since the buffer layer has two layers and the semiconductor insertion layer is provided between the two layers, the effect of confining carriers is enhanced, and the resistance of the buffer layer is increased. For this reason, the leak current in the buffer layer can be surely suppressed, and the field-effect transistor exhibiting superior characteristics to the conventional one in terms of yield, noise characteristics, variation in threshold voltage, etc. of the high resistance buffer layer. Can be provided.
【図1】InP基板中のFeアクセプタ濃度NA と浅い
ドナー不純物濃度ND との比(ただしND =5×1015
cm-3)に対する、InP基板の抵抗率とバッファ層の
シート抵抗との関係を示した特性図である。FIG. 1 shows the ratio of Fe acceptor concentration N A to shallow donor impurity concentration N D in an InP substrate (where N D = 5 × 10 15).
FIG. 3 is a characteristic diagram showing the relationship between the resistivity of the InP substrate and the sheet resistance of the buffer layer with respect to cm −3 ).
【図2】この発明の一実施の形態としての高電子移動度
トランジスタ(HEMT)の構造を示した断面図であ
る。FIG. 2 is a cross-sectional view showing the structure of a high electron mobility transistor (HEMT) as an embodiment of the present invention.
【図3】当初製作したバッファ層の構造を示した断面図
である。FIG. 3 is a cross-sectional view showing the structure of an initially manufactured buffer layer.
【図4】この発明によるバッファ層の構造を示した断面
図である。FIG. 4 is a sectional view showing a structure of a buffer layer according to the present invention.
【図5】この発明による電界効果トランジスタの他の実
施の形態の構造を示した断面図である。FIG. 5 is a sectional view showing a structure of another embodiment of the field effect transistor according to the present invention.
【図6】従来のHEMTの構造を示した断面図である。FIG. 6 is a cross-sectional view showing a structure of a conventional HEMT.
1 FeドープInP基板 2 ノンドープ(またはFeドープ)InPバッファ層 3 ノンドープInGaAsチャネル層 4 ノンドープInAlAsスペーサ層 5 n型InAlAs電子供給層 6 ノンドープInAlAsショットキーコンタクト層 7 n型InGaAsオーミックコンタクト層 8 ソース電極 9 ドレイン電極 10 ゲート電極 11 Fe、Tiドープ(またはFeドープ)InP基
板 12 ノンドープInPバッファ層 21 第1のバッファ層(FeドープInP層) 22 第2のバッファ層(FeドープInAlAs層) 23 半導体挿入層(InAlAs層)1 Fe-doped InP substrate 2 Non-doped (or Fe-doped) InP buffer layer 3 Non-doped InGaAs channel layer 4 Non-doped InAlAs spacer layer 5 n-type InAlAs electron supply layer 6 Non-doped InAlAs Schottky contact layer 7 n-type InGaAs ohmic contact layer 8 Source electrode 9 Drain electrode 10 Gate electrode 11 Fe, Ti-doped (or Fe-doped) InP substrate 12 Non-doped InP buffer layer 21 First buffer layer (Fe-doped InP layer) 22 Second buffer layer (Fe-doped InAlAs layer) 23 Semiconductor insertion layer (InAlAs layer)
Claims (3)
して形成された電界効果トランジスタにおいて、前記半
絶縁性InP基板中のFeアクセプタ濃度が、前記半絶
縁性InP基板中のSi,S,Sn,Seからなる浅い
レベルのドナー不純物の濃度の和よりも、50倍以上高
いことを特徴とする電界効果トランジスタ。1. A field effect transistor formed on a semi-insulating InP substrate via a buffer layer, wherein the Fe acceptor concentration in the semi-insulating InP substrate is Si, S, A field effect transistor characterized by being 50 times or more higher than the sum of the concentrations of shallow-level donor impurities composed of Sn and Se.
して形成された電界効果トランジスタにおいて、前記バ
ッファ層は、FeがドーピングされたPを含む半導体層
からなる第1のバッファ層と、Feがドーピングされた
Pを含まない半導体層からなる第2のバッファ層と、こ
の第2のバッファ層と前記第1のバッファ層との間に設
けられたFeがドーピングされていなく、かつPを含ま
ない半導体層とから形成されていることを特徴とする電
界効果トランジスタ。2. A field effect transistor formed on a semi-insulating InP substrate via a buffer layer, wherein the buffer layer comprises a first buffer layer made of a semiconductor layer containing P doped with Fe, and Fe. A second buffer layer made of a semiconductor layer containing no doped P, and Fe provided between the second buffer layer and the first buffer layer not doped and containing P A field-effect transistor, characterized in that it is formed from a semiconductor layer that does not exist.
して形成された電界効果トランジスタにおいて、前記半
絶縁性InP基板中のFeアクセプタ濃度が、前記半絶
縁性InP基板中のSi,S,Sn,Seからなる浅い
レベルのドナー不純物の濃度の和よりも、50倍以上高
く形成されており、前記バッファ層は、Feがドーピン
グされたPを含む半導体層からなる第1のバッファ層
と、FeがドーピングされたPを含まない半導体層から
なる第2のバッファ層と、この第2のバッファ層と前記
第1のバッファ層との間に設けられたFeがドーピング
されていなく、かつPを含まない半導体層とから形成さ
れていることを特徴とする電界効果トランジスタ。3. A field effect transistor formed on a semi-insulating InP substrate via a buffer layer, wherein the Fe acceptor concentration in the semi-insulating InP substrate is Si, S, The buffer layer is formed 50 times or more higher than the sum of the concentrations of the shallow-level donor impurities made of Sn and Se, and the buffer layer is a first buffer layer made of a semiconductor layer containing P doped with Fe. A second buffer layer made of a Fe-doped semiconductor layer not containing P, and Fe provided between the second buffer layer and the first buffer layer is not doped and P A field effect transistor, which is formed of a semiconductor layer which does not include.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22546795A JPH0969625A (en) | 1995-09-01 | 1995-09-01 | Field-effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22546795A JPH0969625A (en) | 1995-09-01 | 1995-09-01 | Field-effect transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0969625A true JPH0969625A (en) | 1997-03-11 |
Family
ID=16829784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22546795A Pending JPH0969625A (en) | 1995-09-01 | 1995-09-01 | Field-effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0969625A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171549A (en) * | 2010-02-19 | 2011-09-01 | Nippon Telegr & Teleph Corp <Ntt> | Method of forming semiconductor thin film |
-
1995
- 1995-09-01 JP JP22546795A patent/JPH0969625A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171549A (en) * | 2010-02-19 | 2011-09-01 | Nippon Telegr & Teleph Corp <Ntt> | Method of forming semiconductor thin film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0447327B1 (en) | Heterostructure semiconductor device | |
US5599389A (en) | Compound semiconductor and method of manufacturing the same | |
US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
US5952672A (en) | Semiconductor device and method for fabricating the same | |
JPH10125901A (en) | Field-effect transistor and manufacture thereof | |
US6025613A (en) | Semiconductor device capable of reducing leak current and having excellent pinch-off characteristic and method of manufacturing the same | |
JPH05175150A (en) | Compound semiconductor and its manufacture | |
US6429103B1 (en) | MOCVD-grown emode HIGFET buffer | |
JPH0969625A (en) | Field-effect transistor | |
JP3438116B2 (en) | Compound semiconductor device and method of manufacturing the same | |
US6036769A (en) | Preparation of semiconductor substrates | |
JP2650411B2 (en) | Field effect transistor | |
JP4770130B2 (en) | Epitaxial wafer for field effect transistor and epitaxial wafer for high electron mobility transistor | |
JP2000022135A (en) | Field effect transistor | |
JPH0786572A (en) | Field effect transistor | |
JP2980630B2 (en) | Compound semiconductor device | |
JP5483558B2 (en) | Method for forming semiconductor thin film | |
JP3948172B2 (en) | Method for producing compound semiconductor epitaxial wafer | |
JP3246067B2 (en) | Field effect transistor wafer and transistor | |
JP2910909B2 (en) | Field effect transistor | |
JP2002025921A (en) | Compound semiconductor crystal and method for growing the same | |
JPH11274473A (en) | Manufacture of field effect transistor | |
JP2001102305A (en) | Manufacturing method of compound semiconductor eiptiaxial wafer | |
JP2004103707A (en) | Iii-v compound semiconductor element |