JP2001102305A - Manufacturing method of compound semiconductor eiptiaxial wafer - Google Patents

Manufacturing method of compound semiconductor eiptiaxial wafer

Info

Publication number
JP2001102305A
JP2001102305A JP27368299A JP27368299A JP2001102305A JP 2001102305 A JP2001102305 A JP 2001102305A JP 27368299 A JP27368299 A JP 27368299A JP 27368299 A JP27368299 A JP 27368299A JP 2001102305 A JP2001102305 A JP 2001102305A
Authority
JP
Japan
Prior art keywords
compound
layer
substrate
compound semiconductor
organic group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27368299A
Other languages
Japanese (ja)
Inventor
Junichi Igarashi
淳一 五十嵐
Takeshi Meguro
健 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP27368299A priority Critical patent/JP2001102305A/en
Publication of JP2001102305A publication Critical patent/JP2001102305A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To surely remove Si impurity from a boundary face between the substrate of a compound semiconductor epitaxial wafer and an optiaxial layer, and to reduce leakage currents generated on the boundary face. SOLUTION: An organic V group compound is introduced immediately before an epitaxial layer 2 is grown on a semiconductor insulating GaAs substrate 1, so that Si impurity can be removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は化合物半導体エピタ
キシャルウェハおよびその製造方法、特に、半絶縁性G
aAs基板上にIII 族とV族の化合物のエピタキシャル
層が形成された化合物半導体エピタキシャルウェハの製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor epitaxial wafer and a method of manufacturing the same, and more particularly, to a semi-insulating G wafer.
The present invention relates to a method for manufacturing a compound semiconductor epitaxial wafer in which an epitaxial layer of a group III and group V compound is formed on an aAs substrate.

【0002】[0002]

【従来の技術】例えば、高電子移動度型トランジスタ
(HEMT)は、半絶縁性のGaAs基板上に成長させ
たエピタキシャル層によって形成することができる。
2. Description of the Related Art For example, a high electron mobility type transistor (HEMT) can be formed by an epitaxial layer grown on a semi-insulating GaAs substrate.

【0003】このエピタキシャル層はIII 族とV族の化
合物であって、反応室内にて半絶縁性のGaAs基板を
加熱しながら、気相エピタキシャル成長法により形成さ
れる。
This epitaxial layer is a compound of a group III and a group V and is formed by vapor phase epitaxial growth while heating a semi-insulating GaAs substrate in a reaction chamber.

【0004】HEMT用のエピタキシャルウェハは、半
絶縁性のGaAs基板上に、次の各層(1)〜(4)を
順次エピタキシャル成長させることにより形成される
(図1参照)。
An epitaxial wafer for HEMT is formed by sequentially epitaxially growing the following layers (1) to (4) on a semi-insulating GaAs substrate (see FIG. 1).

【0005】(1)バッファ層として、高抵抗のアンド
ープGaAs、またはアンドープGaAsとアンドープ
AlGaAsからなる多層構造のエピタキシャル層を
0.1〜1μm。
(1) As a buffer layer, an epitaxial layer having a multilayer structure of undoped GaAs with high resistance or undoped GaAs and undoped AlGaAs of 0.1 to 1 μm.

【0006】(2)スペーサ層として、アンドープのA
lGaAsを2〜3nm。
(2) As the spacer layer, undoped A
lGaAs is 2-3 nm.

【0007】(3)電子供給層として、n型のAlGa
Asを10〜50nm。
(3) As an electron supply layer, n-type AlGa
As is 10 to 50 nm.

【0008】(4)オーミックコンタクト層として、n
−型のGaAsを50〜200nm。
(4) As the ohmic contact layer, n
-Type GaAs 50-200 nm.

【0009】基板上に最初に成長形成されるバッファ層
は、高純度で高抵抗の層を形成するが、このバッファ層
の存在により、電子供給層の2次元電子ガスは基板から
の悪影響を受けず、また、スペーサ層の数nmオーダの厚
み制御により、その2次元電子ガスにおいて高移動度が
得られるようになっている。
The buffer layer first grown and formed on the substrate forms a high-purity, high-resistance layer. Due to the presence of the buffer layer, the two-dimensional electron gas in the electron supply layer is adversely affected by the substrate. In addition, by controlling the thickness of the spacer layer on the order of several nm, high mobility can be obtained in the two-dimensional electron gas.

【0010】[0010]

【発明が解決しようとする課題】上述した化合物半導体
エピタキシャルウェハでは、半絶縁性GaAs基板と、
この基板上に成長形成されるエピタキシャル層とくにバ
ッファ層との界面に、低抵抗の導電層が介在してしまう
という問題があった。
In the compound semiconductor epitaxial wafer described above, a semi-insulating GaAs substrate and
There is a problem that a low-resistance conductive layer is interposed at the interface between the epitaxial layer grown on the substrate and the buffer layer in particular.

【0011】低抵抗層が形成される原因は、半絶縁性G
aAs基板の表面に元々付着しているSi(シリコン)
不純物が、エピタキシャル結晶成長中に結晶内に取り込
まれて、n型キャリアになってしまうことによる。この
n型キャリアとして振る舞うSi不純物が存在すると、
基板とバッファ層の界面での抵抗が下がって、そのバッ
ファ層にてリーク電流を誘発し、これにより、例えばH
EMTやFETの特性が劣化してしまうという問題が生
じる。
The reason that the low resistance layer is formed is that the semi-insulating G
Si (silicon) originally attached to the surface of the aAs substrate
This is because impurities are taken into the crystal during epitaxial crystal growth and become n-type carriers. If there is Si impurity acting as this n-type carrier,
The resistance at the interface between the substrate and the buffer layer drops, causing a leakage current in that buffer layer, thereby causing, for example, H
There is a problem that the characteristics of the EMT and the FET are deteriorated.

【0012】そこで、従来においては、半絶縁性GaA
s基板表面のSi不純物を除去するために、基板上にエ
ピタキシャル層を成長させるに先立って、その基板表面
に硫酸系エッチングによる洗浄処理を施すことが行われ
ていた。
Therefore, conventionally, semi-insulating GaAs is used.
Prior to growing an epitaxial layer on a substrate, a cleaning treatment by sulfuric acid etching has been performed on the substrate surface in order to remove Si impurities on the surface of the s substrate.

【0013】しかし、硫酸系エッチングによる洗浄処理
だけでは上記Si不純物を除去しきれず、上述した問題
の解決には不十分であった。
However, the above-mentioned Si impurities cannot be completely removed only by cleaning treatment by sulfuric acid etching, and it is insufficient to solve the above-mentioned problem.

【0014】本発明が解決しようとする課題は、エピタ
キシャル層におけるリーク電流を確実に低減させて、例
えばHEMTのような高電子移動度型トランジスタの性
能を向上させることができる化合物半導体エピタキシャ
ルウェハの製造方法を提供することにある。
The problem to be solved by the present invention is to manufacture a compound semiconductor epitaxial wafer capable of reliably reducing the leakage current in the epitaxial layer and improving the performance of a high electron mobility type transistor such as a HEMT. It is to provide a method.

【0015】[0015]

【課題を解決するための手段】第1の手段は、半絶縁性
GaAs基板を反応室内で加熱させ、その基板上にIII
族とV族の化合物を気相エピタキシャル成長法により成
長させる際、目的とするエピタキシャル層の成長を行う
直前に、有機V族化合物を反応室内に導入することを特
徴とする化合物半導体エピタキシャルウェハの製造方法
である。
The first means is to heat a semi-insulating GaAs substrate in a reaction chamber and to place a III-GaAs substrate on the substrate.
A method for producing a compound semiconductor epitaxial wafer, comprising introducing an organic group V compound into a reaction chamber immediately before growing a target epitaxial layer when a compound of group V and group V is grown by vapor phase epitaxial growth. It is.

【0016】上記手段によれば、上記基板と上記エピタ
キシャル層の界面におけるSi不純物濃度を大幅に低下
させることができる。これにより、基板とエピタキシャ
ル層の界面が高純度で高抵抗に形成された化合物半導体
エピタキシャルウェハを得ることができる。このように
して製造されたエピタキシャルウェハでは、エピタキシ
ャル層におけるリーク電流が確実に低減されるため、例
えばHEMTのような高電子移動度型トランジスタの性
能を向上させることができる。
According to the above means, the Si impurity concentration at the interface between the substrate and the epitaxial layer can be greatly reduced. This makes it possible to obtain a compound semiconductor epitaxial wafer in which the interface between the substrate and the epitaxial layer is formed with high purity and high resistance. In the epitaxial wafer manufactured as described above, since the leakage current in the epitaxial layer is reliably reduced, the performance of a high electron mobility type transistor such as, for example, HEMT can be improved.

【0017】第2の手段は、上記第1の手段において、
反応室内への有機V族化合物の導入は、アルシン(As
3 )を反応室内に流入させずに行うことを特徴とする
化合物半導体エピタキシャルウェハの製造方法である。
[0017] The second means is the first means,
The introduction of the organic group V compound into the reaction chamber is performed by arsine (As
A method for producing a compound semiconductor epitaxial wafer, wherein H 3 ) is performed without flowing into the reaction chamber.

【0018】上記手段によれば、有機V族化合物の導入
によるSi不純物除去を阻害させずに行わせることがで
きる。これにより、上記基板と上記エピタキシャル層の
界面におけるSi不純物濃度を確実に低下させることが
できる。
According to the above-mentioned means, the removal can be performed without inhibiting the removal of the Si impurities by the introduction of the organic group V compound. Thereby, the Si impurity concentration at the interface between the substrate and the epitaxial layer can be reliably reduced.

【0019】第3の手段は、上記第1または第2の手段
において、有機V族化合物を反応室内に導入する際の基
板表面温度が350〜900℃であることを特徴とする
化合物半導体エピタキシャルウェハの製造方法である。
A third means is the compound semiconductor epitaxial wafer according to the first or second means, wherein the substrate surface temperature is 350 to 900 ° C. when the organic group V compound is introduced into the reaction chamber. It is a manufacturing method of.

【0020】上記手段によれば、基板表面からのSi不
純物の除去を好適な温度条件下で効果的に行わせること
ができる。これにより、上記基板と上記エピタキシャル
層の界面におけるSi不純物濃度を確実に低下させるこ
とができる。
According to the above means, it is possible to effectively remove Si impurities from the substrate surface under a suitable temperature condition. Thereby, the Si impurity concentration at the interface between the substrate and the epitaxial layer can be reliably reduced.

【0021】第4の手段は、上記第1から第3のいずれ
かの手段において、有機V族化合物がトリメチルアミン
(TMAs)であることを特徴とする化合物半導体エピ
タキシャルウェハの製造方法である。
A fourth means is a method for manufacturing a compound semiconductor epitaxial wafer according to any one of the first to third means, wherein the organic group V compound is trimethylamine (TMAs).

【0022】上記手段によれば、上記基板と上記エピタ
キシャル層の界面におけるSi不純物濃度を大幅に低下
させることができる。これにより、基板とエピタキシャ
ル層の界面が高純度で高抵抗に形成された化合物半導体
エピタキシャルウェハを得ることができる。
According to the above means, the Si impurity concentration at the interface between the substrate and the epitaxial layer can be greatly reduced. This makes it possible to obtain a compound semiconductor epitaxial wafer in which the interface between the substrate and the epitaxial layer is formed with high purity and high resistance.

【0023】第5の手段は、上記第1から第3のいずれ
かの手段において、有機V族化合物がターシャリブチル
アルシン(TBAs)であることを特徴とする化合物半
導体エピタキシャルウェハの製造方法である。
A fifth means is the method for producing a compound semiconductor epitaxial wafer according to any one of the first to third means, wherein the organic group V compound is tertiary butyl arsine (TBAs). .

【0024】上記手段によれば、上記第5の手段と同
様、上記基板と上記エピタキシャル層の界面におけるS
i不純物濃度を大幅に低下させることができる。これに
より、基板とエピタキシャル層の界面が高純度で高抵抗
に形成された化合物半導体エピタキシャルウェハを得る
ことができる。
According to the above-mentioned means, similarly to the above-mentioned fifth means, S at the interface between the above-mentioned substrate and the above-mentioned epitaxial layer is obtained.
The i impurity concentration can be significantly reduced. This makes it possible to obtain a compound semiconductor epitaxial wafer in which the interface between the substrate and the epitaxial layer is formed with high purity and high resistance.

【0025】第6の手段は、上記第1から第3のいずれ
かの手段において、有機V族化合物がトリスジメチルア
ミノアルシン(TDAAs)であることを特徴とする化
合物半導体エピタキシャルウェハの製造方法である。
A sixth means is the method for manufacturing a compound semiconductor epitaxial wafer according to any one of the first to third means, wherein the organic group V compound is trisdimethylaminoarsine (TDAAs). .

【0026】上記手段によれば、上記第4または第5の
手段と同様、上記基板と上記エピタキシャル層の界面に
おけるSi不純物濃度を大幅に低下させることができ
る。これにより、基板とエピタキシャル層の界面が高純
度で高抵抗に形成された化合物半導体エピタキシャルウ
ェハを得ることができる。
According to the above means, similarly to the fourth or fifth means, the Si impurity concentration at the interface between the substrate and the epitaxial layer can be significantly reduced. This makes it possible to obtain a compound semiconductor epitaxial wafer in which the interface between the substrate and the epitaxial layer is formed with high purity and high resistance.

【0027】[0027]

【発明の実施の形態】以下、本発明の好適な実施形態を
図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0028】なお、各図間において、同一符号は同一あ
るいは相当部分を示すものとする。
It should be noted that the same reference numerals indicate the same or corresponding parts between the drawings.

【0029】図1は、本発明の技術が適用された化合物
半導体エピタキシャルウェハの断面構造を模式的に示
す。
FIG. 1 schematically shows a cross-sectional structure of a compound semiconductor epitaxial wafer to which the technique of the present invention is applied.

【0030】同図に示す化合物半導体エピタキシャルウ
ェハは、半絶縁性GaAs基板1上にエピタキシャル層
2を成長形成させたものである。
The compound semiconductor epitaxial wafer shown in FIG. 1 is obtained by growing an epitaxial layer 2 on a semi-insulating GaAs substrate 1.

【0031】エピタキシャル層2はIII 族とV族の化合
物であって、バッファ層21、スペーサ層22、電子供
給層23、オーミックコンタクト層24が順次形成され
ている。
The epitaxial layer 2 is a compound of group III and group V, and has a buffer layer 21, a spacer layer 22, an electron supply layer 23, and an ohmic contact layer 24 sequentially formed.

【0032】バッファ層21は、高抵抗のアンドープG
aAs、またはアンドープGaAsとアンドープAlG
aAsからなる多層構造のエピタキシャル層を0.1〜
1μm厚で形成したものである。
The buffer layer 21 is made of a high-resistance undoped G
aAs or undoped GaAs and undoped AlG
a-As epitaxial layer having a multilayer structure of 0.1 to
It was formed with a thickness of 1 μm.

【0033】スペーサ層22は、アンドープのAlGa
Asを2〜3nm厚で形成したものである。
The spacer layer 22 is made of undoped AlGa
As is formed with a thickness of 2 to 3 nm.

【0034】電子供給層23は、n型のAlGaAsを
10〜50nm厚で形成したものである。
The electron supply layer 23 is formed of n-type AlGaAs with a thickness of 10 to 50 nm.

【0035】オーミックコンタクト層24は、n型のG
aAsを50〜200nm厚で形成したものである。
The ohmic contact layer 24 is made of n-type G
aAs is formed in a thickness of 50 to 200 nm.

【0036】上記エピタキシャル層2内の各層21〜2
4はそれぞれ、反応室内にて半絶縁性のGaAs基板1
を加熱しながら、気相エピタキシャル成長法により形成
される。
Each layer 21 to 2 in the epitaxial layer 2
4 is a semi-insulating GaAs substrate 1 in the reaction chamber.
Is formed by a vapor phase epitaxial growth method while heating.

【0037】ここで、上記半絶縁性GaAs基板1と上
記エピタキシャル層2の界面11は、エピタキシャル層
2(バッファ層21)の成長直前に行われた反応室内へ
の有機V族化合物の導入によって、Si不純物が除去さ
れている。この有機V族化合物によるSi不純物の除去
方法は、本発明者によって知得されたものであって、こ
の方法によれば、硫酸系エッチングによる洗浄処理では
除去しきれなかった基板表面のSi不純物もほぼ完全に
除去できることが確認された。
Here, the interface 11 between the semi-insulating GaAs substrate 1 and the epitaxial layer 2 is formed by introducing an organic group V compound into the reaction chamber immediately before the growth of the epitaxial layer 2 (buffer layer 21). Si impurities have been removed. The method of removing Si impurities by the organic group V compound is known by the present inventors. According to this method, Si impurities on the substrate surface that cannot be completely removed by the cleaning treatment using sulfuric acid-based etching are also removed. It was confirmed that it could be almost completely removed.

【0038】したがって、上述した化合物半導体エピタ
キシャルウェハは、基板1とバッファ層21の界面11
が高純度で高抵抗に保たれ、これにより、そのバッファ
層21でのリーク電流が低減されて、例えばHEMTや
FETの特性を向上させることができる。
Therefore, the above-described compound semiconductor epitaxial wafer is provided at the interface 11 between the substrate 1 and the buffer layer 21.
Is maintained at high purity and high resistance, whereby the leakage current in the buffer layer 21 is reduced, and the characteristics of, for example, HEMTs and FETs can be improved.

【0039】次に、上述した化合物半導体エピタキシャ
ルウェハの製造方法について述べる。
Next, a method for manufacturing the above-described compound semiconductor epitaxial wafer will be described.

【0040】まず、硫酸系エッチングによって予備洗浄
処理された半絶縁性GaAs基板1を反応室内で加熱し
た状態で、有機V族化合物を反応室内に導入する。
First, an organic group V compound is introduced into the reaction chamber while the semi-insulating GaAs substrate 1 pre-cleaned by sulfuric acid etching is heated in the reaction chamber.

【0041】このとき、上記有機V族化合物の導入は、
アルシン(AsH3 )を反応室内に流入させずに行う。
AsH3 は、エピタキシャル成長のために応室内に流入
させる物質(無機V族化合物)であるが、上記有機V族
化合物を導入させるときは、有機V族化合物によるSi
不純物除去が阻害されないようにするために、その有機
V族化合物と同時には反応室内に流入させないことが望
ましい。
At this time, the introduction of the organic group V compound is as follows.
The reaction is performed without flowing arsine (AsH 3 ) into the reaction chamber.
AsH 3 is a substance (inorganic group V compound) that flows into the reaction chamber for epitaxial growth, but when the above organic group V compound is introduced, SiH formed by the organic group V compound is used.
In order to prevent the removal of impurities from being hindered, it is desirable that the organic V-group compound is not simultaneously introduced into the reaction chamber.

【0042】上記有機V族化合物を反応室内に導入する
際の基板1の表面温度は、350〜900℃に設定す
る。この温度350〜900℃が、Si不純物の除去に
最も有効であることが本発明者によって確認された。
The surface temperature of the substrate 1 when introducing the organic group V compound into the reaction chamber is set at 350 to 900 ° C. The present inventors have confirmed that this temperature of 350 to 900 ° C. is most effective for removing Si impurities.

【0043】上記有機V族化合物としては、トリメチル
アミン(TMAs)、ターシャリブチルアルシン(TB
As)、またはトリスジメチルアミノアルシン(TDA
As)のいずれかを使用する。これらはそれぞれ、Si
不純物の除去に有効であることが本発明者によって確認
されているが、上記以外の有機V族化合物の使用を妨げ
るものではない。
Examples of the organic group V compound include trimethylamine (TMAs) and tertiary butylarsine (TB
As) or trisdimethylaminoarsine (TDA
As) is used. These are each Si
The inventor has confirmed that it is effective in removing impurities, but does not prevent the use of organic Group V compounds other than those described above.

【0044】上記有機V族化合物の導入によるSi不純
物の除去処理を行ったならば、その後ただちに、目的と
するエピタキシャル層2の成長を行う。すなわち、反応
室内で加熱してある基板1上にIII 族とV族の化合物を
気相エピタキシャル成長法により成長させる。
After the removal of the Si impurity by the introduction of the organic group V compound, the target epitaxial layer 2 is immediately grown. That is, Group III and Group V compounds are grown on the substrate 1 heated in the reaction chamber by vapor phase epitaxial growth.

【0045】このエピタキシャル成長によって、バッフ
ァ層21、スペーサ層22、電子供給層23、オーミッ
クコンタクト層24を順次形成することにより、図1に
示したような断面構造を有するHEMT用の化合物半導
体エピタキシャルウェハを形成することができる。
By forming the buffer layer 21, the spacer layer 22, the electron supply layer 23, and the ohmic contact layer 24 in this order by this epitaxial growth, a compound semiconductor epitaxial wafer for HEMT having a sectional structure as shown in FIG. Can be formed.

【0046】[0046]

【実施例】以下、本発明の実施例を説明する。Embodiments of the present invention will be described below.

【0047】図2は、本発明による化合物半導体エピタ
キシャルウェハを評価するために形成されたウェハの断
面構造を示す。
FIG. 2 shows a sectional structure of a wafer formed for evaluating a compound semiconductor epitaxial wafer according to the present invention.

【0048】このウェハは、2°OFF(100)面の
半絶縁性GaAs基板1上に、エピタキシャル層2とし
て、高抵抗バッファ層21と能動層231をそれぞれ気
相エピタキシャル成長法により順次形成したものであ
る。高抵抗バッファ層21はアンドープGaAsを50
0nm厚で形成し、能動層231はn型GaAsを100
nm厚で形成したものである。この2つの層21,231
からなるエピタキシャル層2は簡便なFET構造となす
ことができる。
This wafer is obtained by sequentially forming a high-resistance buffer layer 21 and an active layer 231 as an epitaxial layer 2 on a 2 ° OFF (100) plane semi-insulating GaAs substrate 1 by vapor phase epitaxial growth. is there. The high resistance buffer layer 21 is made of 50% undoped GaAs.
The active layer 231 is made of n-type GaAs of 100 nm thick.
It was formed with a thickness of nm. These two layers 21, 231
Can have a simple FET structure.

【0049】上記エピタキシャルウェハの形成に際し、
上記エピタキシャル層2の成長を行わせる直前に、有機
V族化合物の導入を行った。このときの有機V族化合物
の流量は毎分100cc、時間は1分間とした。
In forming the above epitaxial wafer,
Immediately before the epitaxial layer 2 was grown, an organic group V compound was introduced. At this time, the flow rate of the organic group V compound was 100 cc / min, and the time was 1 minute.

【0050】上述のようにして有機V族化合物の導入を
行ったエピタキシャルウェハを、その有機化合物の原料
種類(TMAs,TBAs,TDAAs)ごとに作成し
た。また、比較のために、有機V族化合物の導入を行わ
ずにエピタキシャル層2を成長させたウェハも同一基板
および同一成長条件にて作成した。
The epitaxial wafer into which the organic group V compound was introduced as described above was prepared for each type of the organic compound material (TMAs, TBAs, TDAAs). For comparison, a wafer on which the epitaxial layer 2 was grown without introducing an organic group V compound was also prepared under the same substrate and the same growth conditions.

【0051】以下、各ウェハの特性および品質の測定結
果を示す。
Hereinafter, measurement results of the characteristics and quality of each wafer will be described.

【0052】表1は、上記ウェハのエピタキシャル層2
に形成されるFET構造のピンチオフ電圧を示す。ピン
チオフ電圧は、バッファ層21の高純度、急峻性を表す
指標となる。表1からあきらかなように、有機V族化合
物を導入した方が、バッファ層の急峻性にすぐれ、良好
なデバイス特性が得られていることが分かる。
Table 1 shows the epitaxial layer 2 of the wafer.
3 shows a pinch-off voltage of the FET structure formed in FIG. The pinch-off voltage is an index indicating high purity and steepness of the buffer layer 21. As is clear from Table 1, it is clear that the introduction of the organic group V compound is superior in the steepness of the buffer layer, and that good device characteristics are obtained.

【0053】[0053]

【表1】 [Table 1]

【0054】さらに、上記FET構造をなすエピタキシ
ャル層2と基板1間の界面11を、2次元イオン質量分
析し、残留元素の同定を行った。その結果を表2に示
す。この表2からあきらかなように、GaAs基板1と
エピタキシャル層2の界面11におけるSi濃度を比較
すると、有機V族化合物を導入したものはSi濃度が明
らかに減少しており、高品質のバッファ層21が形成さ
れていることが分かる。
Further, the interface 11 between the epitaxial layer 2 having the FET structure and the substrate 1 was subjected to two-dimensional ion mass spectrometry to identify residual elements. Table 2 shows the results. As apparent from Table 2, when the Si concentration at the interface 11 between the GaAs substrate 1 and the epitaxial layer 2 is compared, the Si concentration in the case where the organic group V compound is introduced is clearly reduced, and the high-quality buffer layer is obtained. It can be seen that 21 is formed.

【0055】[0055]

【表2】 [Table 2]

【0056】上述の結果からも、本発明による化合物半
導体エピタキシャルウェハでは、基板とバッファ層の界
面におけるSi不純物濃度が大幅に低減され、これによ
り、エピタキシャル層におけるリーク電流が確実に低減
されて、エピタキシャル層にて形成されるトランジスタ
の性能を向上させることが確認された。
As can be seen from the above results, in the compound semiconductor epitaxial wafer according to the present invention, the Si impurity concentration at the interface between the substrate and the buffer layer is significantly reduced, whereby the leakage current in the epitaxial layer is reliably reduced, and It was confirmed that the performance of the transistor formed of the layer was improved.

【0057】[0057]

【発明の効果】本発明によれば、半絶縁性GaAs基板
上にIII 族とV族の化合物のエピタキシャル層が形成さ
れた化合物半導体エピタキシャルウェハにおいて、上記
基板と上記エピタキシャル層の界面におけるSi不純物
が、そのエピタキシャル層の成長直前に行われた有機V
族化合物の導入によって確実に除去されていることによ
り、エピタキシャル層におけるリーク電流を確実に低減
させて、例えばHEMTのような高電子移動度型トラン
ジスタの性能を向上させることができる、という効果が
得られる。
According to the present invention, in a compound semiconductor epitaxial wafer having a semi-insulating GaAs substrate on which an epitaxial layer of a group III and group V compound is formed, Si impurities at the interface between the substrate and the epitaxial layer are reduced. , Organic V performed immediately before the growth of the epitaxial layer
By being surely removed by the introduction of the group III compound, the effect that the leak current in the epitaxial layer can be surely reduced and the performance of a high electron mobility type transistor such as HEMT can be improved can be obtained. Can be

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の技術が適用されたHEMT用の化合物
半導体エピタキシャルウェハの断面構造を示す図であ
る。
FIG. 1 is a diagram showing a cross-sectional structure of a compound semiconductor epitaxial wafer for HEMT to which the technique of the present invention is applied.

【図2】本発明の技術が適用された簡便FET用の化合
物半導体エピタキシャルウェハの断面構造を示す図であ
る。
FIG. 2 is a view showing a sectional structure of a compound semiconductor epitaxial wafer for a simple FET to which the technique of the present invention is applied.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板 2 エピタキシャル層 11 基板とエピタキシャル層の界面 21 バッファ層 22 スペーサ層 23 電子供給層 24 オーミックコンタクト層 231 能動層 Reference Signs List 1 semi-insulating GaAs substrate 2 epitaxial layer 11 interface between substrate and epitaxial layer 21 buffer layer 22 spacer layer 23 electron supply layer 24 ohmic contact layer 231 active layer

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】半絶縁性GaAs基板を反応室内で加熱さ
せ、その基板上にIII 族とV族の化合物を気相エピタキ
シャル成長法により成長させる際、目的とするエピタキ
シャル層の成長を行う直前に、有機V族化合物を反応室
内に導入することを特徴とする化合物半導体エピタキシ
ャルウェハの製造方法。
When a semi-insulating GaAs substrate is heated in a reaction chamber and a group III and group V compound is grown on the substrate by a vapor phase epitaxial growth method, immediately before a target epitaxial layer is grown, A method for producing a compound semiconductor epitaxial wafer, comprising introducing an organic group V compound into a reaction chamber.
【請求項2】反応室内への有機V族化合物の導入は、ア
ルシン(AsH3 )を反応室内に流入させずに行うこと
を特徴とする請求項1に記載の化合物半導体エピタキシ
ャルウェハの製造方法。
2. The method according to claim 1, wherein the introduction of the organic group V compound into the reaction chamber is performed without flowing arsine (AsH 3 ) into the reaction chamber.
【請求項3】有機V族化合物を反応室内に導入する際の
基板表面温度が350〜900℃であることを特徴とす
る請求項1または2に記載の化合物半導体エピタキシャ
ルウェハの製造方法。
3. The method for producing a compound semiconductor epitaxial wafer according to claim 1, wherein the substrate surface temperature when introducing the organic group V compound into the reaction chamber is 350 to 900 ° C.
【請求項4】有機V族化合物がトリメチルアミン(TM
As)であることを特徴とする請求項1から3のいずれ
かに記載の化合物半導体エピタキシャルウェハの製造方
法。
4. The method according to claim 1, wherein the organic group V compound is trimethylamine (TM).
4. The method for producing a compound semiconductor epitaxial wafer according to claim 1, wherein the method is As).
【請求項5】有機V族化合物がターシャリブチルアルシ
ン(TBAs)であることを特徴とする請求項1から3
のいずれかに記載の化合物半導体エピタキシャルウェハ
の製造方法。
5. The organic group V compound is tertiary butyl arsine (TBAs).
The method for producing a compound semiconductor epitaxial wafer according to any one of the above.
【請求項6】有機V族化合物がトリスジメチルアミノア
ルシン(TDAAs)であることを特徴とする請求項1
から3のいずれかに記載の化合物半導体エピタキシャル
ウェハの製造方法。
6. The method according to claim 1, wherein the organic group V compound is trisdimethylaminoarsine (TDAAs).
4. The method for producing a compound semiconductor epitaxial wafer according to any one of items 1 to 3.
JP27368299A 1999-09-28 1999-09-28 Manufacturing method of compound semiconductor eiptiaxial wafer Pending JP2001102305A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27368299A JP2001102305A (en) 1999-09-28 1999-09-28 Manufacturing method of compound semiconductor eiptiaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27368299A JP2001102305A (en) 1999-09-28 1999-09-28 Manufacturing method of compound semiconductor eiptiaxial wafer

Publications (1)

Publication Number Publication Date
JP2001102305A true JP2001102305A (en) 2001-04-13

Family

ID=17531090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27368299A Pending JP2001102305A (en) 1999-09-28 1999-09-28 Manufacturing method of compound semiconductor eiptiaxial wafer

Country Status (1)

Country Link
JP (1) JP2001102305A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060554A (en) * 2006-07-28 2008-03-13 Iqe Rf Llc Method for manufacturing epitaxial wafers for integrated devices on common compound semiconductor iii-v wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060554A (en) * 2006-07-28 2008-03-13 Iqe Rf Llc Method for manufacturing epitaxial wafers for integrated devices on common compound semiconductor iii-v wafer

Similar Documents

Publication Publication Date Title
US8450782B2 (en) Field effect transistor, method of manufacturing field effect transistor, and method of forming groove
US7700423B2 (en) Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
US20060226413A1 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
WO2019194042A1 (en) Method for manufacturing transistor
JP6519920B2 (en) Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device
KR101038836B1 (en) MANUFACTURING METHOD for NITRIDE BASED HETERO-JUNCTION FEILD EFFECT TRANSISTOR
JP2005268507A (en) Field effect transistor and its manufacturing method
JPH10189944A (en) High electron-mobility transistor
JP2001102305A (en) Manufacturing method of compound semiconductor eiptiaxial wafer
TW202206656A (en) Nitride semiconductor wafer and method for producing nitride semiconductor wafer
JPH0770695B2 (en) Method for manufacturing silicon carbide semiconductor device
JPH11233440A (en) Semiconductor device
JPH08335695A (en) Compound semiconductor device and manufacture thereof
JP2017168671A (en) Semiconductor device and manufacturing method of semiconductor device
JP3948172B2 (en) Method for producing compound semiconductor epitaxial wafer
JPH022285B2 (en)
JP5483558B2 (en) Method for forming semiconductor thin film
JP3771679B2 (en) Method for vapor deposition of compound semiconductor film
JP2023124126A (en) Method for manufacturing semiconductor element
CN114141622A (en) Preparation method of GAAFET gallium nitride field effect transistor
JPH09213635A (en) Formation of heteroepitaxial semiconductor substrate, compound semiconductor device having the substrate and its manufacture
JPS62115831A (en) Manufacture of semiconductor device
JP3077876B2 (en) Surface treatment method for III-V compound semiconductor
JP2004193407A (en) Method for cleaning compound semiconductor wafer
JP4725443B2 (en) Bipolar transistor manufacturing method