JPH096623A - Overlay control method for program - Google Patents

Overlay control method for program

Info

Publication number
JPH096623A
JPH096623A JP15315295A JP15315295A JPH096623A JP H096623 A JPH096623 A JP H096623A JP 15315295 A JP15315295 A JP 15315295A JP 15315295 A JP15315295 A JP 15315295A JP H096623 A JPH096623 A JP H096623A
Authority
JP
Japan
Prior art keywords
program
overlay
storage area
main
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15315295A
Other languages
Japanese (ja)
Inventor
Takayoshi Hanaoka
隆能 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Mobile Communications Ltd
Original Assignee
NEC Mobile Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Mobile Communications Ltd filed Critical NEC Mobile Communications Ltd
Priority to JP15315295A priority Critical patent/JPH096623A/en
Publication of JPH096623A publication Critical patent/JPH096623A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PURPOSE: To efficiently use the memory capacity by eliminating the deviation or the variance of the timing in the case of program overlay processing. CONSTITUTION: The whole of a program is divided into a main program 21 for execution timing management and execution control, a subroutine program 22 required all the time, and plural overlay programs 41 and 42 for large clusters of processings whose execution timings don't overlap, and programs 21 and 22 are stored in a resident area 2 of a main storage RAM 1, and programs 41 and 42 are stored in a peripheral storage RAM 4, and the main program selectively copies one of overlay programs 41 and 42 to an overlay area 3 of the main storage RAM 1 in accordance with a preliminarily determined timing and executes it.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプログラムのオーバーレ
イ制御方法に関し、特にプログラム制御システムの主記
憶領域に格納して実行する全体のプログラムの一部を複
数のオーバーレイプログラムに分割し周辺記憶領域に記
憶しておき、必要に応じて前記複数のオーバーレイプロ
グラムのいずれかを選択的に前記主記憶領域に格納する
オーバーレイ制御方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program overlay control method, and more particularly, it divides a part of an entire program stored in a main memory area of a program control system and executed into a plurality of overlay programs and stores them in a peripheral memory area. Furthermore, the present invention relates to an overlay control method for selectively storing any of the plurality of overlay programs in the main storage area as needed.

【0002】[0002]

【従来の技術】従来、この種の限られた主記憶のメモリ
容量で大規模プログラムを実行するためのプログラムの
オーバーレイ制御方法は、例えば特開昭62−2160
57号公報に示されるように、プログラムを単に機能ご
とにオーバーレイプログラムとして複数のモジュールに
分割し周辺(外部)記憶領域に記憶しておき、プログラ
ムの実行途中で実行要求されたオーバーレイプログラム
を主記憶領域にロードするが、このときそのオーバーレ
イプログラムに関し、周辺記憶領域からコピーするか、
すでに主記憶領域にロードされていて再ロードは不要
か、あるいは主記憶領域にロード可能な容量があるかど
うか等の複雑な確認を行っている。
2. Description of the Related Art Conventionally, a program overlay control method for executing a large-scale program with this kind of limited main memory capacity is disclosed in, for example, Japanese Patent Laid-Open No. 62-2160.
As disclosed in Japanese Patent Laid-Open No. 57-57, the program is simply divided into a plurality of modules for each function as an overlay program and stored in a peripheral (external) storage area, and the overlay program requested to be executed during the execution of the program is stored in the main storage. Area, but at this time, regarding the overlay program, copy from the peripheral storage area, or
A complicated check is performed to see if it has already been loaded into the main memory area and reloading is unnecessary, or if there is a loadable capacity in the main memory area.

【0003】[0003]

【発明が解決しようとする課題】この従来のプログラム
のオーバーレイ制御方法では、処理する機能数だけオー
バーレイプログラムを主記憶領域にロードするか、その
オーバーレイプログラムが主記憶領域上にすでにロード
されているか、あるいはロード可能かどうか等の確認を
しているため、プログラムを繰返して実行する場合、そ
の時々によりオーバーレイプログラムの主記憶領域への
書込み時間が変化し、全体の処理時間や各処理の実行タ
イミングに違いが生じるという問題がある。
In this conventional program overlay control method, whether the overlay program is loaded into the main memory area by the number of functions to be processed, or whether the overlay program is already loaded into the main memory area, Or, since it is confirmed whether it can be loaded, etc., when repeatedly executing the program, the writing time to the main memory area of the overlay program changes depending on the time, and the overall processing time and execution timing of each processing There is the problem of making a difference.

【0004】[0004]

【課題を解決するための手段】本発明は、プログラム制
御システムの主記憶領域に格納して実行する全体のプロ
グラムの一部を複数のオーバーレイプログラムに分割し
周辺記憶領域に記憶しておき、必要に応じて前記複数の
オーバーレイプログラムのいずれかを選択的に前記主記
憶領域に格納するプログラムのオーバーレイ制御方法に
おいて、前記主記憶領域を記憶内容の入替えを行わない
常駐領域と入替えを行うオーバーレイ領域とに分割し、
前記全体のプログラムの有する複数の要素処理の組合わ
せから成る処理機能を時系列的に分類して、前記要素処
理が可及的に大きくまとまりかつ実行タイミングが互い
に重複しない複数のオーバーレイ対象処理と、各処理の
実行タイミング管理及び実行制御とその他の前記複数の
オーバーレイ対象処理以外の処理とを行うメイン処理と
に分割し、前記複数のオーバーレイ対象処理から共通な
要素処理群を常時必要なサブルーチン処理として分離
し、前記プログラムを前記メイン処理,前記サブルーチ
ン処理,及び前記複数のオーバーレイ対象処理にそれぞ
れ対応させてメインプログラム,サブルーチンプログラ
ム,及び複数のオーバーレイプログラムに分割し、前記
メインプログラム及び前記サブルーチンプログラムを前
記主記憶領域の前記常駐領域に格納し、前記複数のオー
バーレイプログラムを前記周辺記憶領域に格納してお
き、前記メインプログラムによる実行タイミングの判定
結果に基づいて前記周辺記憶領域内の前記複数のオーバ
ーレイプログラムのうち対応するオーバーレイプログラ
ムを選択し前記主記憶領域の前記オーバーレイ領域に複
写格納する工程を有する。
According to the present invention, a part of the entire program stored and executed in a main storage area of a program control system is divided into a plurality of overlay programs and stored in a peripheral storage area. In the overlay control method of the program for selectively storing any of the plurality of overlay programs in the main storage area according to, a main memory area is a resident area that is not replaced and an overlay area that is replaced. Split into
A plurality of overlay target processes in which the processing functions each including a combination of a plurality of element processes of the entire program are classified in a time series, and the element processes are grouped as much as possible and execution timings do not overlap with each other, It is divided into a main process for performing execution timing management and execution control of each process and other processes other than the plurality of overlay target processes, and a common element process group from the plurality of overlay target processes is always required as a subroutine process. Separately, the program is divided into a main program, a subroutine program, and a plurality of overlay programs corresponding to the main process, the subroutine process, and the plurality of overlay target processes, respectively, and the main program and the subroutine program are Main storage area A corresponding overlay among the plurality of overlay programs stored in the peripheral storage area based on a result of execution timing determination by the main program stored in a storage area and the plurality of overlay programs stored in the peripheral storage area. There is a step of selecting a program and copying and storing the program in the overlay area of the main storage area.

【0005】また上記工程において、前記周辺記憶領域
に格納すべき前記各オーバーレイプログラムの必要な記
憶領域容量を算出し互いに比較し、前記記憶領域容量が
均等でなければその差分にほぼ相当するプログラムの一
部を前記各オーバーレイプログラム側から前記メインプ
ログラム側に移動し前記主記憶領域に格納しておき、前
記記憶領域容量がほぼ均等化された残りの各プログラム
を前記各オーバーレイプログラムとして前記周辺記憶領
域に格納しておく工程を含むことができる。
In the above step, the required storage area capacities of the overlay programs to be stored in the peripheral storage area are calculated and compared with each other. If the storage area capacities are not equal, the program corresponding to the difference is calculated. A part is moved from each overlay program side to the main program side and stored in the main storage area, and the remaining programs whose storage area capacities are substantially equalized are used as the overlay programs in the peripheral storage area. Can be included in the storage.

【0006】[0006]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例に係わるプログラム制御シ
ステムのハードウェア構成図、図2は本発明の一実施例
に係わるプログラムの全体的処理のタイミング図であ
る。
The present invention will be described below with reference to the drawings. FIG. 1 is a hardware configuration diagram of a program control system according to one embodiment of the present invention, and FIG. 2 is a timing chart of the overall processing of a program according to one embodiment of the present invention.

【0007】図2において本実施例のプログラムの処理
は、全体の制御を行うメイン処理Aと、データの外部か
らの受信を行う受信処理Bと、データの外部への送信を
行う送信処理Cと、受信処理B及び送信処理Cにおいて
常時必要とされるサブルーチン処理Dと、一定周期で行
われるタイミング計時用の割込みの回数をカウントしタ
イミングを管理する割込処理Eとで構成され、一定周期
Tで連続的に繰返して実行される。割込みは、例えば、
周期Tを11等分した各タイミングt1,t2,…,t
11ごとに行われており、受信処理B及び送信処理Cは
それぞれ毎繰返しにおいてタイミングt2及びタイミン
グt7で実行開始され、他方の処理が開始される以前に
実行終了する。このように互いに実行タイミングが重複
しない処理(受信処理B及び送信処理C)がプログラム
のオーバーレイの対象となる。
In FIG. 2, the processing of the program of this embodiment includes a main processing A for controlling the whole, a reception processing B for receiving data from the outside, and a transmission processing C for transmitting the data to the outside. , A reception process B and a transmission process C, which are always required in a subroutine process D, and an interrupt process E, which counts the number of timing timing interrupts and manages the timing, which is performed in a constant cycle. It is executed continuously and repeatedly. The interrupt is, for example,
Each timing t1, t2, ..., T obtained by dividing the cycle T into 11 equal parts
The reception process B and the transmission process C are started every 11 times, and the execution is started at timing t2 and timing t7 in each repetition, and the execution is ended before the other process is started. In this way, the processes (reception process B and transmission process C) whose execution timings do not overlap with each other are the targets of the program overlay.

【0008】図1において本実施例のプログラム制御シ
ステムは、各種プログラムを記憶し保持する読出し専用
メモリ(ROM)6と、ROM6内の立上げプログラム
により立上り全体の制御を行うプロセッサ(CPU)5
と、CPU5により実行されるプログラムを記憶する主
記憶部である書換え可能なメモリ主記憶(RAM)1
と、主記憶RAM1に格納しきれない各種プログラムを
ほぼ同一サイズのモジュールとして記憶しておき主記憶
RAM1へコピー転送するとともに各種データを記憶す
るための書換え可能なメモリ(周辺記憶RAM)4とを
備えている。周辺記憶RAM4には、受信処理Bを行う
オーバーレイプログラム41と、送信処理Cを行うオー
バーレイプログラム42とを格納してある。主記憶RA
M1は記憶内容の入替えを行わない常駐領域2と記憶内
容の入替えを行うオーバーレイ領域3とに分けられ、常
駐領域2にはメイン処理Aを行うメインプログラム21
と、サブルーチン処理Dを行うサブルーチンプログラム
22と、割込処理Eを行う割込処理プログラム23とを
格納してあり、オーバーレイ領域3には周辺記憶RAM
4からのオーバーレイプログラム41,42のいずれか
を上書きして格納する。これにより、オーバーレイ領域
3のメモリサイズは全オーバーレイプログラム41,4
2のうち最大のモジュールサイズ分だけあればよく、主
記憶RAM1のメモリサイズをプログラム全体のサイズ
より小さくすることができる。なお、主記憶RAM1及
び周辺記憶RAM4内の各プログラムは電源断時の記憶
保護のためあらかじめROM6に記憶されており、CP
U5の立上げ時にROM6からコピーされ、CPU5は
主記憶RAM1内のプログラムにより動作する。
In FIG. 1, the program control system according to the present embodiment has a read-only memory (ROM) 6 for storing and holding various programs, and a processor (CPU) 5 for controlling the entire rising by a startup program in the ROM 6.
And a rewritable memory main memory (RAM) 1 which is a main storage unit for storing a program executed by the CPU 5.
And a rewritable memory (peripheral storage RAM) 4 for storing various programs that cannot be stored in the main memory RAM1 as modules of substantially the same size and transferring them to the main memory RAM1 and storing various data. I have it. The peripheral storage RAM 4 stores an overlay program 41 that performs a reception process B and an overlay program 42 that performs a transmission process C. Main memory RA
M1 is divided into a resident area 2 in which the stored contents are not replaced and an overlay area 3 in which the stored contents are replaced, and the resident area 2 includes a main program 21 for performing the main process A.
, A subroutine program 22 for performing the subroutine processing D, and an interrupt processing program 23 for performing the interrupt processing E are stored. In the overlay area 3, a peripheral storage RAM is stored.
One of the overlay programs 41 and 42 from 4 is overwritten and stored. As a result, the memory size of the overlay area 3 is set to the entire overlay programs 41, 4
Of the two, only the maximum module size is required, and the memory size of the main memory RAM1 can be made smaller than the size of the entire program. Each program in the main memory RAM 1 and the peripheral memory RAM 4 is stored in the ROM 6 in advance for memory protection when the power is cut off.
It is copied from the ROM 6 when the U 5 is started up, and the CPU 5 is operated by the program in the main memory RAM 1.

【0009】次に動作を説明する。まず、割込処理を除
いて実行すべき全体のプログラムの有する複数の要素処
理の組合わせから成る処理機能を時系列的に分類して各
処理の実行タイミング管理及び実行制御などのメイン処
理Aと、実行タイミングが互いに重複しないオーバーレ
イ対象処理である受信処理B及び送信処理Cと、受信処
理B及び送信処理Cに共通に用いられるなど常時必要と
されるサブルーチン処理Dとに分け、これら各処理A〜
Dに対応して全体のプログラムをメインプログラム21
と、オーバーレイプログラム41及びオーバーレイプロ
グラム42と、サブルーチンプログラム22とに分割す
る。このとき、オーバーレイ対象の受信処理B及び送信
処理C各々の最大処理時間(tbm,tcm)を求め、
実行開始タイミング(t2,t7)の差より受信処理B
の実行終了時点から送信処理Cの実行開始時点までの処
理間時間tbrを求める。この処理間時間tbr以内で
送信処理Cの実行プログラムのすべてを周辺記憶RAM
4からオーバーレイ領域3へコピーできるか判定し、コ
ピー可能だけのプログラム部分を周辺記憶RAM4に格
納するオーバーレイプログラム42とし、残りのプログ
ラム部分をメインプログラム21側へ移す。同様に、送
信処理Cの実行終了時点から次の回の受信処理Bの実行
開始時点までの処理間時間tcrを求める。この処理間
時間tcr以内で受信処理Bの実行プログラムのすべて
を周辺記憶RAM4からオーバーレイ領域3へコピーで
きるか判定し、コピー可能なだけのプログラム部分を周
辺記憶RAM4に格納するオーバーレイプログラム41
とし、残りのプログラム部分をメインプログラム21側
へ移す。さらに、これらのオーバーレイプログラム4
1,42のオーバーレイ領域3への格納時に必要なメモ
リサイズを比較し、ほぼ均等になるように、多い側のオ
ーバーレイプログラムの一部をメインプログラム21側
へ移す。このようにプログラム(処理機能)の分割形態
を調整した後、メインプログラム21及びサブルーチン
プログラム22をROM6に書込み、ほぼ同一サイズに
モジュール化されたすべてのオーバーレイプログラム4
1,42を周辺記憶RAM4に書込む。また、CPU5
によるタイミング計時用の割込み発生をカウントし他の
処理にタイミングを通知するための割込処理Eを行う割
込処理プログラム23もROM6に書込む。
Next, the operation will be described. First, a processing function consisting of a combination of a plurality of element processes included in the entire program to be executed excluding an interrupt process is chronologically classified and a main process A such as execution timing management and execution control of each process is performed. , A reception process B and a transmission process C, which are overlay target processes whose execution timings do not overlap with each other, and a subroutine process D, which is always required such as commonly used for the reception process B and the transmission process C, and these respective processes A ~
Main program 21 for the entire program corresponding to D
, The overlay program 41 and the overlay program 42, and the subroutine program 22. At this time, the maximum processing time (tbm, tcm) of each of the reception processing B and the transmission processing C to be overlaid is calculated,
Reception processing B is performed based on the difference between the execution start timings (t2, t7).
The inter-process time tbr from the end point of execution of the process to the start point of execution of the transmission process C is calculated. All of the execution programs of the transmission process C are stored in the peripheral storage RAM within this inter-process time tbr.
4 to the overlay area 3, it is determined whether the copyable program portion is the overlay program 42 stored in the peripheral storage RAM 4, and the remaining program portion is moved to the main program 21 side. Similarly, the inter-process time tcr from the end of execution of the transmission process C to the start of execution of the next reception process B is calculated. Within this inter-process time tcr, it is determined whether all the execution programs of the reception process B can be copied from the peripheral storage RAM 4 to the overlay area 3, and the overlay program 41 that stores only the copyable program portion in the peripheral storage RAM 4 is determined.
Then, the remaining program part is moved to the main program 21 side. In addition, these overlay programs 4
The memory sizes required for storing 1, 42 in the overlay area 3 are compared, and a part of the overlay program on the larger side is moved to the main program 21 side so as to be almost equal. After adjusting the division form of the program (processing function) in this way, the main program 21 and the subroutine program 22 are written in the ROM 6, and all the overlay programs 4 modularized to have substantially the same size.
1, 42 are written in the peripheral storage RAM 4. Also, CPU5
Also, the interrupt processing program 23 that performs the interrupt processing E for counting the occurrence of an interrupt for timing timing due to and notifying other processing of the timing is also written in the ROM 6.

【0010】CPU5を立上げたとき、ROM6からメ
インプログラム21,サブルーチンプログラム22,及
び割込処理プログラム23を主記憶RAM1の常駐領域
2にコピーし、すべてのオーバーレイプログラムを周辺
記憶RAM4にコピーするとともに最初に実行すべきオ
ーバーレイプログラム41を主記憶RAM1のオーバー
レイ領域3へコピーした後、メインプログラム21を起
動する。それと同時にCPU5は実行中のプログラムに
対するタイミング計時用の割込みを一定周期で発生し、
割込処理プログラム23が実行中のプログラムに割込ん
でこの割込み回数をカウントしカウント値に対応するタ
イミングt1〜t11を計時する。このタイミングは、
CPU5独自のものでTの時間さえ合えばいいといった
ものでは、割込みごとにCPU5内部のカウント値をイ
ンクリメントし、t1〜t11のカンウントを行う。ま
た、タイミングをハードが管理するものでは時間Tをあ
る値で表示するエリアをもうける。割込処理プログラム
23中でCPU5はその値をリードし、その値をもとに
してt1〜t11の値を求める。
When the CPU 5 is started up, the main program 21, the subroutine program 22, and the interrupt processing program 23 are copied from the ROM 6 to the resident area 2 of the main memory RAM 1, and all the overlay programs are copied to the peripheral memory RAM 4. After copying the overlay program 41 to be executed first to the overlay area 3 of the main memory RAM 1, the main program 21 is activated. At the same time, the CPU 5 generates a timing timing interrupt for the program being executed at regular intervals,
The interrupt processing program 23 interrupts the program being executed, counts the number of interrupts, and measures timings t1 to t11 corresponding to the count value. This timing
In the case where the CPU 5 is unique and only needs to match the time T, the count value in the CPU 5 is incremented for each interrupt, and counting from t1 to t11 is performed. In the case of hardware managing the timing, an area for displaying the time T as a certain value is provided. In the interrupt processing program 23, the CPU 5 reads the value and obtains the values t1 to t11 based on the value.

【0011】メインプログラム21では、割込処理プロ
グラム23で作成されたタイミングのカウント値を参照
・チェックしながら、実行タイミング処理を判定し対応
するプログラムをコール(Call)しながら実行させ
ていく。コールすべきプログラムがオーバーレイプログ
ラム41,42の場合、周辺記憶RAM4からオーバー
レイ領域3へのコピー(以下、オーバーレイ処理と称
す)にかかる時間分だけその実行開始時点よりも前のタ
イミングでオーバーレイ処理を開始させ、オーバーレイ
終了後にコールする。(なお、立上げ後の1回目の最初
のオーバーレイプログラム41はすでにオーバーレイ処
理されているのでこの開始直前のオーバーレイ処理は行
わなくてもよい。)このようにして、受信処理Bに対応
するオーバーレイプログラム41と送信処理Cに対応す
るオーバーレイプログラム42とを同一のオーバーレイ
領域3にオーバーレイ処理させながらサブルーチンプロ
グラム22とともに順次実行させる。これにより主記憶
RAM1にあらかじめ入りきらなかったプログラムも実
行することができる。
In the main program 21, while referring to and checking the count value of the timing created by the interrupt processing program 23, the execution timing processing is judged and the corresponding program is called and executed. When the programs to be called are the overlay programs 41 and 42, the overlay processing is started at a timing before the execution start time by the time required for copying from the peripheral storage RAM 4 to the overlay area 3 (hereinafter referred to as overlay processing). And call after overlay is complete. (Note that the first overlay program 41 after the start-up has already undergone the overlay processing, so it is not necessary to perform the overlay processing immediately before this start.) Thus, the overlay program corresponding to the reception processing B is performed. 41 and the overlay program 42 corresponding to the transmission processing C are sequentially executed together with the subroutine program 22 while performing overlay processing on the same overlay area 3. As a result, it is possible to execute a program that cannot be stored in the main storage RAM 1 in advance.

【0012】割込処理プログラム23はタイミングのカ
ウント値をカウントアップするとき所定の値(t11相
当)を越えると初期値に戻す。メインプログラム21は
タイミングのカウント値が初期値になると上述した処理
を繰返す。
The interrupt processing program 23 resets the timing count value to the initial value if it exceeds a predetermined value (equivalent to t11). The main program 21 repeats the above-described processing when the timing count value reaches the initial value.

【0013】[0013]

【発明の効果】以上説明したように本発明によれば、プ
ログラム制御システム内部の主記憶領域に格納して実行
すべき全体のプログラムを、実行タイミング管理及び実
行制御を行うメインプログラムと、常時必要とされるサ
ブルーチンプログラムと、実行タイミングが互いに重複
しない大きなまとまりの処理を行う複数のオーバーレイ
プログラムとに分割し、メインプログラム及びサブルー
チンプログラムを主記憶領域に格納し、周辺記憶領域に
格納された複数のオーバーレイプログラムのなかからメ
インプログラムの実行タイミングの判定結果に基づいて
対応するオーバーレイプログラムを選択し主記憶領域の
オーバーレイ領域に複写格納するので、すなわち、ある
決められた処理タイミングで内部のプログラム領域でオ
ーバーレイ制御を行うので次のような効果がある。 (1)タイミングごとの処理で分けられたオーバーレイ
プログラムを複写格納する処理(オーバーレイ処理)は
メインプログラムで定められた処理タイミングで行われ
るため、オーバーレイ処理を行ったことによるタイムン
グのズレ等がなくなり、全体のプログラム繰返して実行
する場合でも、タイミングがばらつかない。 (2)オーバーレイプログラムを、タイミングごとにで
きるだけ大きく分けるためにオーバーレイ処理の回数を
少なくすることができる。 (3)どのオーバーレイプログラム中でも常に必要とさ
れるサブルーチンはオーバーレイプログラムから取出し
サブルーチンプログラムとしてまとめオーバーレイ領域
とは別の領域に格納しているので、各オーバーレイプロ
グラムのメモリサイズ(容量)を小さくすることがで
き、ほぼ均等化することができる。また、オーバーレイ
プログラムの一部をメインプログラム側に移すことによ
りさらに均等化を進めることができる。そのためオーバ
ーレイプログラムによって必要な格納領域の容量の差を
小さくでき、内容的には大きなものであるが容量的には
できるだけ小さくでき、容量の差による無験な領域を無
くし、できるだけ多くのプログラムを内部の主記憶領域
にセットすることができる。
As described above, according to the present invention, the entire program to be stored and executed in the main memory area inside the program control system is always required, together with the main program for execution timing management and execution control. Is divided into a plurality of overlay programs that perform a large group of processing whose execution timings do not overlap with each other, and the main program and the subroutine program are stored in the main storage area, and the plurality of overlay programs stored in the peripheral storage area are stored. The corresponding overlay program is selected from the overlay programs based on the judgment result of the execution timing of the main program and is copied and stored in the overlay area of the main storage area, that is, the overlay is performed in the internal program area at a certain processing timing. Control There are the following effects in Uno. (1) Since the process of copying and storing the overlay program divided by the process for each timing (overlay process) is performed at the process timing defined by the main program, there is no time lag due to the overlay process. Even if the entire program is repeatedly executed, the timing does not vary. (2) The number of overlay processes can be reduced in order to divide the overlay program into as large a range as possible for each timing. (3) Subroutines that are always required in any overlay program are taken out from the overlay program and are stored as a subroutine program in a different area from the overlay area. Therefore, the memory size (capacity) of each overlay program can be reduced. Yes, it can be almost equalized. Further, the equalization can be further promoted by moving a part of the overlay program to the main program side. Therefore, the overlay program can reduce the difference in the required storage area capacity, and although it is large in content, it can be made as small as possible in terms of capacity, eliminating unnecessary areas due to the difference in capacity, and as many programs as possible can be stored internally. Can be set in the main storage area of.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係わるプログラム制御シス
テムのハードウェア構成図である。
FIG. 1 is a hardware configuration diagram of a program control system according to an embodiment of the present invention.

【図2】本発明の一実施例に係わるプログラムの全体的
処理のタイミング図である。
FIG. 2 is a timing chart of overall processing of a program according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 主記憶RAM 2 常駐領域 3 オーバーレイ領域 4 周辺記憶RAM 5 CPU 21 メインプログラム 22 サブルーチンプログラム 23 割込処理プログラム 41,42 オーバーレイプログラム 1 Main memory RAM 2 Resident area 3 Overlay area 4 Peripheral memory RAM 5 CPU 21 Main program 22 Subroutine program 23 Interrupt processing program 41, 42 Overlay program

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 プログラム制御システムの主記憶領域に
格納して実行する全体のプログラムの一部を複数のオー
バーレイプログラムに分割し周辺記憶領域に記憶してお
き、必要に応じて前記複数のオーバーレイプログラムの
いずれかを選択的に前記主記憶領域に格納するプログラ
ムのオーバーレイ制御方法において、 前記主記憶領域を記憶内容の入替えを行わない常駐領域
と入替えを行うオーバーレイ領域とに分割し、 前記全体のプログラムの有する複数の要素処理の組合わ
せから成る処理機能を時系列的に分類して、前記要素処
理が可及的に大きくまとまりかつ実行タイミングが互い
に重複しない複数のオーバーレイ対象処理と、各処理の
実行タイミング管理及び実行制御とその他の前記複数の
オーバーレイ対象処理以外の処理とを行うメイン処理と
に分割し、 前記複数のオーバーレイ対象処理から共通な要素処理群
を常時必要なサブルーチン処理として分離し、 前記プログラムを前記メイン処理,前記サブルーチン処
理,及び前記複数のオーバーレイ対象処理にそれぞれ対
応させてメインプログラム,サブルーチンプログラム,
及び複数のオーバーレイプログラムに分割し、 前記メインプログラム及び前記サブルーチンプログラム
を前記主記憶領域の前記常駐領域に格納し、前記複数の
オーバーレイプログラムを前記周辺記憶領域に格納して
おき、 前記メインプログラムによる実行タイミングの判定結果
に基づいて前記周辺記憶領域内の前記複数のオーバーレ
イプログラムのうち対応するオーバーレイプログラムを
選択し前記主記憶領域の前記オーバーレイ領域に複写格
納することを特徴とするプログラムのオーバーレイ制御
方法。
1. A part of the entire program stored and executed in a main storage area of a program control system is divided into a plurality of overlay programs and stored in a peripheral storage area, and the plurality of overlay programs are stored as necessary. In the overlay control method of a program for selectively storing any of the above in the main storage area, the main storage area is divided into a resident area in which the storage content is not replaced and an overlay area in which the storage content is replaced, and the entire program Processing functions consisting of a combination of a plurality of element processings that are included in time series are classified, and a plurality of overlay target processings in which the element processings are grouped as large as possible and execution timings do not overlap with each other, and execution of each processing It performs timing management and execution control, and other processes other than the above-mentioned multiple overlay target processes. And a common element process group is separated from the plurality of overlay target processes as a subroutine process that is always required, and the program corresponds to the main process, the subroutine process, and the plurality of overlay target processes, respectively. Main program, subroutine program,
And divided into a plurality of overlay programs, the main program and the subroutine program are stored in the resident area of the main storage area, the plurality of overlay programs are stored in the peripheral storage area, and executed by the main program. An overlay control method for a program, comprising selecting a corresponding overlay program from the plurality of overlay programs in the peripheral storage area based on a timing determination result and copying and storing the selected overlay program in the overlay area of the main storage area.
【請求項2】 前記周辺記憶領域に格納すべき前記各オ
ーバーレイプログラムの必要な記憶領域容量を算出し互
いに比較し、前記記憶領域容量が均等でなければその差
分にほぼ相当するプログラムの一部を前記各オーバーレ
イプログラム側から前記メインプログラム側に移動し前
記主記憶領域に格納しておき、前記記憶領域容量がほぼ
均等化された残りの各プログラムを前記各オーバーレイ
プログラムとして前記周辺記憶領域に格納しておくこと
を特徴とする請求項1記載のプログラムのオーバーレイ
制御方法。
2. A required storage area capacity of each overlay program to be stored in the peripheral storage area is calculated and compared with each other. If the storage area capacities are not equal, a part of the program corresponding to the difference is calculated. The program is moved from each overlay program side to the main program side and stored in the main storage area, and the remaining respective programs whose storage area capacities are substantially equalized are stored as the overlay programs in the peripheral storage area. 2. The program overlay control method according to claim 1, further comprising:
JP15315295A 1995-06-20 1995-06-20 Overlay control method for program Pending JPH096623A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15315295A JPH096623A (en) 1995-06-20 1995-06-20 Overlay control method for program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15315295A JPH096623A (en) 1995-06-20 1995-06-20 Overlay control method for program

Publications (1)

Publication Number Publication Date
JPH096623A true JPH096623A (en) 1997-01-10

Family

ID=15556166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15315295A Pending JPH096623A (en) 1995-06-20 1995-06-20 Overlay control method for program

Country Status (1)

Country Link
JP (1) JPH096623A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031257A (en) * 2004-07-14 2006-02-02 Sony Corp Information processor, information processing method, and program
JP2011516970A (en) * 2008-03-31 2011-05-26 クゥアルコム・インコーポレイテッド Operating system fast execution command

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112423A (en) * 1987-10-27 1989-05-01 Fujitsu Ltd Overlaying control system
JPH01237725A (en) * 1988-03-18 1989-09-22 Hitachi Ltd Overlay system for operating system
JPH06216479A (en) * 1992-12-12 1994-08-05 Internatl Business Mach Corp <Ibm> Printed circuit board and its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112423A (en) * 1987-10-27 1989-05-01 Fujitsu Ltd Overlaying control system
JPH01237725A (en) * 1988-03-18 1989-09-22 Hitachi Ltd Overlay system for operating system
JPH06216479A (en) * 1992-12-12 1994-08-05 Internatl Business Mach Corp <Ibm> Printed circuit board and its manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031257A (en) * 2004-07-14 2006-02-02 Sony Corp Information processor, information processing method, and program
JP4548025B2 (en) * 2004-07-14 2010-09-22 ソニー株式会社 Information processing apparatus, information processing method, and program
JP2011516970A (en) * 2008-03-31 2011-05-26 クゥアルコム・インコーポレイテッド Operating system fast execution command

Similar Documents

Publication Publication Date Title
KR970016979A (en) Queuing system and method of tasks in a multiprocessing system
US20050028159A1 (en) Memory managing system and task controller in multitask system
US5809335A (en) Data transfer apparatus capable of handling DMA block transfer interruptions
JPH096623A (en) Overlay control method for program
JP2007047426A (en) Video display device and control circuit for display
EP3428799B1 (en) Data access device and access error notification method
CN110515674A (en) Using loading method with device
JP2988518B2 (en) Multiprocessor control method
US5287509A (en) Multitasking system for in-procedure loops
JPH06348500A (en) Job execution control system
JP4535663B2 (en) State machine control method and state machine
JP3575052B2 (en) Electronic equipment
JP3900097B2 (en) Multiprocessor system, computer performance adjustment program
JP2582294B2 (en) Module execution control method
JP2690486B2 (en) Program execution status monitoring method
JPS58142451A (en) Interruption control system
CN115550435A (en) Serial port and Ethernet drive flow control method, drive layer, serial port server and system
CN117032823A (en) Method and apparatus for managing applications in a computer system
CN115794693A (en) GPIO (general purpose input/output) interface control method and system, storage medium and equipment
JP2871998B2 (en) Program modification method
JPH01258138A (en) System for testing central processing unit
JPH05250169A (en) Program loading control system
JPH07295847A (en) Fault-resistance computer system
JPH0350662A (en) Processing control system for parallel computer
JPS63247824A (en) Expanding method for number of defining blocks of data entry screen

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971014