JPH0964661A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH0964661A
JPH0964661A JP7221313A JP22131395A JPH0964661A JP H0964661 A JPH0964661 A JP H0964661A JP 7221313 A JP7221313 A JP 7221313A JP 22131395 A JP22131395 A JP 22131395A JP H0964661 A JPH0964661 A JP H0964661A
Authority
JP
Japan
Prior art keywords
differential amplifier
transistor
pnp
power supply
npn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7221313A
Other languages
Japanese (ja)
Inventor
Hideaki Koyama
英明 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7221313A priority Critical patent/JPH0964661A/en
Publication of JPH0964661A publication Critical patent/JPH0964661A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an amplifier circuit capable of solving the defects of a conventional amplifier circuit by which a signal including GND potential can be inputted, but can not respond to inputs up to power supply voltage and an input enabled voltage range is narrowed in accordance with the reduction of power supply voltage and extending a signal input voltage range to its maximum. SOLUTION: A differential amplifier constituted of the Darling-ton connection of NPN transistors(TRs) 14 to 17, a differential amplifier consisting of the Darlington connection of PNP TRs 1 to 4 and a current mirror circuit constituted of PNP TRs 18 to 21 for changing the direction of an output current are combined. The combination forms an amplifier circuit capable of extending a signal input voltage range from GND potential up to the power supply voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は増幅回路に関し、特
に入力動作範囲を広げた増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit having a wide input operation range.

【0002】[0002]

【従来の技術】従来の増幅回路は、図5に示すようにG
ND電位を含む信号の入力を可能とするようにPNPト
ランジスタで構成したダーリントン接続した差動増幅器
を有している。(例えば、特開昭60−119109
号)。
2. Description of the Related Art A conventional amplifier circuit has a G circuit as shown in FIG.
It has a Darlington-connected differential amplifier composed of PNP transistors so as to enable the input of a signal including the ND potential. (For example, JP-A-60-119109
issue).

【0003】次に、この回路での入力電圧範囲について
説明する。
Next, the input voltage range of this circuit will be described.

【0004】図5のPNPトランジスタ1、2、3、4
でダーリントン接続の差動増幅器を構成している。
The PNP transistors 1, 2, 3, 4 of FIG.
It constitutes a Darlington connection differential amplifier.

【0005】入力電圧範囲の上限値VICM(+)は次の式で
決まる。
The upper limit value V ICM (+) of the input voltage range is determined by the following equation.

【0006】 VICM(+)=VCC−VI(11)−Vbe(4)−Vbe(3) 但し、VI(11) は電流源11の出力電圧で、通常は図6
で示すようにPNPトランジスタのカレントミラー回路
で構成されるのでPNPトランジスタ30のコレクタ、
エミッタ間電圧になる。
V ICM (+) = V CC −V I (11) −V be (4) −V be (3) where V I (11) is the output voltage of the current source 11, which is normally shown in FIG.
Since the current mirror circuit is composed of PNP transistors as shown in, the collector of PNP transistor 30
It becomes the voltage between the emitters.

【0007】Vbe(4) はPNPトランジスタ4のベー
ス、エミッタ間電圧、Vbe(3) はPNPトランジスタ3
のベース、エミッタ間電圧、Vccは電源端子25の電圧
である。
V be (4) is the voltage between the base and emitter of the PNP transistor 4, and V be (3) is the PNP transistor 3.
The voltage between the base and the emitter, V cc, is the voltage of the power supply terminal 25.

【0008】また、入力電圧範囲の下限値VICM(-)は次
の式で決まる。
The lower limit value V ICM (-) of the input voltage range is determined by the following equation.

【0009】VICM(-)=Vbe(9)+Vbe(8)−Vbe(7)
ce(3)−Vbe(3)−Vbe(4) 但し、Vbe(9)、Vbe(8)、Vbe(7)、Vbe(3)、Vbe(4)
はそれぞれNPNトランジスタ9、NPNトランジスタ
8、NPNトランジスタ7、NPNトランジスタ3、N
PNトランジスタ4のベース、エミッタ間電圧で、V
ce(3) はPNPトランジスタ3のコレクタ、エミッタ間
電圧である。
V ICM (-) = V be (9) + V be (8) -V be (7) +
V ce (3) −V be (3) −V be (4) However, V be (9) , V be (8) , V be (7) , V be (3) , V be (4)
Are NPN transistor 9, NPN transistor 8, NPN transistor 7, NPN transistor 3 and N, respectively.
The voltage between the base and emitter of the PN transistor 4 is V
ce (3) is the collector-emitter voltage of the PNP transistor 3.

【0010】例えばVCC=5v、Vbe=0.75v、V
ce=0.2vとすると VICM(+)=5v−0.2v−0.75v−0.75v=
3.3v VICM(-)=0.75v+0.75v−0.75v+0.
2v−0.75v−0.75v=−0.55v 入力電圧範囲を図で表すと図7のようになる。
For example, V CC = 5v, V be = 0.75v, V
When ce = 0.2v, VICM (+) = 5v−0.2v−0.75v−0.75v =
3.3v V ICM (−) = 0.75v + 0.75v−0.75v + 0.
2v−0.75v−0.75v = −0.55v The input voltage range is shown in FIG.

【0011】通常、集積回路では最低電位(ここではG
ND電位を指す)以下の電位は入力しないことになって
いるので、この従来例ではGND(=0v)〜VICM(+)
(=3.3v)までが入力電圧範囲になる。
Usually, in an integrated circuit, the lowest potential (here, G
The potential below ND potential) is not input, so in this conventional example, GND (= 0v) to V ICM (+)
The input voltage range is up to (= 3.3v).

【0012】[0012]

【発明が解決しようとする課題】この従来の増幅回路で
は、GND電位を含む信号の入力を可能とするが、以上
説明したようにVCC電位側の入力範囲がVCC−2Vbe
ceの電圧で制限されてしまい電源電圧VCCが低電圧化
になると、入力できる電圧範囲が狭くなってしまう問題
点があった。
[Problems that the Invention is to Solve In this conventional amplifier circuit is to allow input of a signal including a GND potential, above-described V CC potential side of the input range V CC -2 V BE as -
When the power supply voltage V CC is lowered by being restricted by the voltage of V ce , there is a problem that the input voltage range becomes narrow.

【0013】本発明の目的は、信号の入力電圧範囲を最
大限に広くする増幅回路を提供することである。
An object of the present invention is to provide an amplifier circuit that maximizes the input voltage range of a signal.

【0014】[0014]

【課題を解決するための手段】本発明の増幅回路は、接
地電位を含む信号の入力を可能とし定電流源を介して電
源端子に接続されているPNPトランジスタで構成した
ダーリントン接続の差動増幅器と、前記PNPトランジ
スタの差動増幅器に接続されNPNトランジスタで構成
したカレントミラー回路の能動負荷を有する増幅回路に
おいて、電源電位を含む信号の入力を可能とし定電流源
を介して接地端子に接続され、かつ前記PNPトランジ
スタの差動増幅器と並列に接続されているNPNトラン
ジスタで構成したダーリントン接続の差動増幅器と、前
記NPNトランジスタの差動増幅器の出力電流の流れる
方向を反転させ前記NPNトランジスタで構成した能動
負荷に接続されるPNPトランジスタで構成したカレン
トミラー回路を有することを特徴とする。
SUMMARY OF THE INVENTION An amplifier circuit of the present invention is a differential amplifier of Darlington connection composed of PNP transistors which are capable of inputting a signal including a ground potential and connected to a power supply terminal through a constant current source. And an amplifier circuit having an active load of a current mirror circuit composed of NPN transistors, which is connected to the differential amplifier of the PNP transistor, enables input of a signal including a power supply potential, and is connected to a ground terminal via a constant current source. And a Darlington connection differential amplifier composed of NPN transistors connected in parallel with the differential amplifier of the PNP transistor, and the NPN transistor by inverting the flowing direction of the output current of the differential amplifier of the NPN transistor. A current mirror circuit composed of PNP transistors connected to the active load And wherein the Rukoto.

【0015】また、前記PNPトランジスタで構成した
ダーリントン接続の差動増幅器は、前記差動増幅器の初
段トランジスタのエミッタに定電流源を介して電源端子
に接続されている差動増幅器を有し、前記NPNトラン
ジスタで構成したダーリントン接続の差動増幅器は、前
記差動増幅器の初段トランジスタのエミッタに定電流源
を介して接地端子に接続されている差動増幅器を有す
る。
Further, the Darlington connection differential amplifier composed of the PNP transistor has a differential amplifier connected to a power supply terminal via a constant current source at the emitter of the first-stage transistor of the differential amplifier. The Darlington connection differential amplifier composed of NPN transistors has a differential amplifier connected to the ground terminal through a constant current source at the emitter of the first-stage transistor of the differential amplifier.

【0016】さらに、本発明の増幅回路は、接地電位を
含む信号の入力を可能とし定電流源を介して電源端子に
接続されているPNPトランジスタで構成したダーリン
トン接続の差動増幅器と、前記PNPトランジスタの差
動増幅器に接続されNPNトランジスタで構成したカレ
ントミラー回路の能動負荷を有する増幅回路において、
電源電位を含む信号の入力を可能とし定電流源を介して
接地端子に接続され、かつ前記PNPトランジスタの差
動増幅器の電流方向を反転させ接続されているNPNト
ランジスタで構成したダーリントン接続の差動増幅器
と、前記NPNトランジスタで構成した能動負荷に接続
されるPNPトランジスタで構成したカレントミラー回
路を有することを特徴とする。
Further, the amplifier circuit of the present invention includes a Darlington connection differential amplifier composed of a PNP transistor which is capable of inputting a signal including a ground potential and is connected to a power supply terminal through a constant current source, and the PNP. In an amplifier circuit having an active load of a current mirror circuit composed of NPN transistors, which is connected to a differential amplifier of transistors,
Darlington connection differential composed of NPN transistors connected to a ground terminal via a constant current source and capable of inputting a signal including a power supply potential and connected by inverting the current direction of the differential amplifier of the PNP transistor It is characterized by having an amplifier and a current mirror circuit composed of a PNP transistor connected to an active load composed of the NPN transistor.

【0017】[0017]

【発明の実施の形態】本発明の増幅回路は、GND電位
を含む信号の入力を可能とするPNPトランジスタで構
成したダーリントン接続の差動増幅器とVCC電位を含む
信号の入力を可能とするNPNトランジスタで構成した
ダーリントン接続の差動増幅器とNPNトランジスタで
構成した共通の能動負荷となるカレントミラー回路と、
前記NPNトランジスタの差動増幅器の出力電流の流れ
る方向を反転させるPNPトランジスタで構成されたカ
レントミラー回路を有し、GND電位からVCC電位まで
の広い信号入力に対応させている。
BEST MODE FOR CARRYING OUT THE INVENTION The amplifier circuit of the present invention includes a Darlington-connected differential amplifier composed of PNP transistors capable of inputting a signal including a GND potential and an NPN capable of inputting a signal including a V CC potential. A Darlington connection differential amplifier composed of transistors and a current mirror circuit serving as a common active load composed of NPN transistors,
It has a current mirror circuit composed of PNP transistors for inverting the flowing direction of the output current of the differential amplifier of the NPN transistors, and is compatible with a wide signal input from the GND potential to the V CC potential.

【0018】[0018]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の第1の実施例の回路図である。
The present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【0019】PNPトランジスタ1、PNPトランジス
タ2、PNPトランジスタ3、PNPトランジスタ4で
ダーリントン接続の差動増幅器を構成し、NPNトラン
ジスタ14、NPNトランジスタ15、NPNトランジ
スタ16、NPNトランジスタ17でダーリントン接続
の差動増幅器を構成し、それぞれの増幅器の共通する能
動負荷としてNPNトランジスタ5と、NPNトランジ
スタ6でカレントミラー回路を構成している。前記NP
Nトランジスタで構成したダーリントン接続の差動増幅
器の負荷としてNPNトランジスタで構成した能動負荷
とするために前記NPNトランジスタの差動増幅器の出
力にPNPトランジスタ18、PNPトランジスタ19
およびPNPトランジスタ20、PNPトランジスタ2
1でカレントミラー回路を構成し、出力電流の向きを反
転させて前記NPNトランジスタで構成した能動負荷に
接続している。
The PNP transistor 1, the PNP transistor 2, the PNP transistor 3, and the PNP transistor 4 form a Darlington connection differential amplifier, and the NPN transistor 14, the NPN transistor 15, the NPN transistor 16, and the NPN transistor 17 form a Darlington connection differential amplifier. An amplifier is configured, and the NPN transistor 5 and the NPN transistor 6 constitute a current mirror circuit as an active load common to the amplifiers. The NP
The PNP transistor 18 and the PNP transistor 19 are provided to the output of the differential amplifier of the NPN transistor so that the load of the Darlington connection differential amplifier composed of the N transistor is an active load constituted by the NPN transistor.
And PNP transistor 20 and PNP transistor 2
1 constitutes a current mirror circuit, which reverses the direction of the output current and is connected to the active load constituted by the NPN transistor.

【0020】この時の入力電圧範囲は次のようになる。
上限値VICM(+)はNPNトランジスタで構成した差動増
幅回路で決まる。 VICM(+)=VCC−Vbe(20)−Vce(16)+be(16)+
be(17) 但し、Vbe(20)、Vbe(16)、Vbe(17)はそれぞれPNP
トランジスタ20、NPNトランジスタ16、NPNト
ランジスタ17のベース、エミッタ間電圧で、Vce(16)
はNPNトランジスタ16のコレクタ、エミッタ間電圧
である。
The input voltage range at this time is as follows.
The upper limit value V ICM (+) is determined by the differential amplifier circuit composed of NPN transistors. V ICM (+) = V CC −V be (20) −V ce (16) + V be (16) + V
be (17) However, V be (20) , V be (16) , and V be (17) are PNPs, respectively.
The voltage between the base and emitter of the transistor 20, NPN transistor 16 and NPN transistor 17 is V ce (16)
Is the collector-emitter voltage of the NPN transistor 16.

【0021】また、NPNトランジスタで構成した差動
増幅回路の下限値VICM(-)は VICM(-)=VGND+VI(27)+be(16)+Vbe(17) 但し、VGNDはGND電位、通常0v、VI(27)はNPN
トランジスタのコレクタ、エミッタ間電圧になる。
The lower limit value V ICM (-) of the differential amplifier circuit composed of NPN transistors is V ICM (-) = V GND + V I (27) + V be (16) + V be (17) GND is GND potential, normally 0v, V I (27) is NPN
It becomes the collector-emitter voltage of the transistor.

【0022】下限値VICM(-)はPNPトランジスタで構
成した差動増幅回路で決まる。
The lower limit value V ICM (-) is determined by a differential amplifier circuit composed of PNP transistors.

【0023】VICM(-)=GND+Vbe(9)+Vbe(8)−V
be(7)+Vce(3)−Vbe(3)−Vbe(4) 但し、Vbe(9)、Vbe(8)、Vbe(7)、Vbe(3)、Vbe(4)
はそれぞれNPNトランジスタ9、NPNトランジスタ
8、PNPトランジスタ7、PNPトランジスタ3、P
NPトランジスタ4のベース、エミッタ間電圧で、V
ce(3)はPNPトランジスタ3のコレクタ、エミッタ間
電圧である。また、PNPトランジスタで構成した差動
増幅回路の上限値VICM(+)は VICM(+)=VCC−VI(11)−Vbe(4)−Vbe(3) 但し、VI(11)は定電流源11の端子間電圧で集積回路
では普通PNPトランジスタのカレントミラー回路で定
電流源を構成するので、VI(11)はPNPトランジスタ
のコレクタ、エミッタ間電圧になる。Vbe(4)、Vbe(3)
はそれぞれPNPトランジスタ4、PNPトランジスタ
3のベース、エミッタ間電圧である。
V ICM (-) = GND + V be (9) + V be (8) -V
be (7) + V ce (3) −V be (3) −V be (4) However, V be (9) , V be (8) , V be (7) , V be (3) , V be ( Four)
Are NPN transistor 9, NPN transistor 8, PNP transistor 7, PNP transistor 3 and P respectively.
The voltage between the base and emitter of the NP transistor 4 is V
ce (3) is the collector-emitter voltage of the PNP transistor 3. Further, the upper limit value V ICM (+) of the differential amplifier circuit composed of PNP transistors is V ICM (+) = V CC −V I (11) −V be (4) −V be (3) where V I (11) is a voltage between the terminals of the constant current source 11, and in an integrated circuit, a current mirror circuit of a PNP transistor normally constitutes a constant current source, so V I (11) is a voltage between the collector and the emitter of the PNP transistor. V be (4) , V be (3)
Are voltages between the base and emitter of the PNP transistor 4 and the PNP transistor 3, respectively.

【0024】これらの関係を図に表すと図2のようにな
り、図2(a)はNPNトランジスタのダーリントン接
続の差動増幅器側の入力電圧範囲を示し、図2(b)は
PNPトランジスタのダーリントン接続の差動増幅器側
の入力電圧範囲を示しており、図2(c)は全体の入力
電圧範囲を示しており、明らかに入力電圧範囲は広がっ
ている。また、集積回路では最低電圧以下の電圧(この
場合GND電位以下の電圧)や最高電位以上の電圧(こ
の場合、VCC電位以上の電圧)を加えないのが普通であ
るので一般に本実施例の回路の入力電圧範囲としてGN
D電圧から電源電圧まで入力できる。
FIG. 2 is a diagram showing these relationships. FIG. 2 (a) shows the input voltage range on the differential amplifier side of the Darlington connection of the NPN transistor, and FIG. 2 (b) shows the PNP transistor. The input voltage range on the differential amplifier side of the Darlington connection is shown, and FIG. 2C shows the entire input voltage range, and the input voltage range is obviously widened. Further, in the integrated circuit, it is common to apply no voltage below the minimum voltage (in this case, voltage below the GND potential) or voltage above the maximum potential (in this case, voltage above the V CC potential). GN as the input voltage range of the circuit
You can input from the D voltage to the power supply voltage.

【0025】当然電源電圧が正、負両電源の場合は、最
低電位の負電圧から最高電位の正電圧まで入力できるこ
とは明かである。
Obviously, when the power supply voltage is both positive and negative, it is possible to input from the negative voltage of the lowest potential to the positive voltage of the highest potential.

【0026】また、図3は本発明の第2の実施例の回路
図である。本実施例では、NPNトランジスタ構成、P
NPトランジスタ構成それぞれのダーリントン差動増幅
回路の初段トランジスタに定電流源35、36、37、
38を設けている。この場合、差動増幅回路の相互コン
ダクタンスgm は第1の実施例に比べ大きくなる。入力
電圧範囲については第1の実施例と同様にGND電位か
らVCC電位まで入力することができる。
FIG. 3 is a circuit diagram of the second embodiment of the present invention. In this embodiment, an NPN transistor configuration, P
Constant current sources 35, 36, 37 are used as the first-stage transistors of the Darlington differential amplifier circuits of the NP transistor configurations.
38 are provided. In this case, the transconductance g m of the differential amplifier circuit is larger than that in the first embodiment. Regarding the input voltage range, it is possible to input from the GND potential to the V CC potential as in the first embodiment.

【0027】また、図4は本発明の第3の実施例の回路
図である。本実施例では、第1の実施例において、前記
NPNトランジスタの差動増幅器の負荷としてNPNト
ランジスタで構成した能動負荷とするために、前記NP
Nトランジスタの差動増幅器の出力にPNPトランジス
タ18と19およびPNPトランジスタ20と21でカ
レントミラー回路を構成し、出力電流の向きを反転させ
て前記NPNトランジスタの能動負荷に接続したが、出
力電流の向きをそのまま前記NPNトランジスタの能動
負荷に接続し、並列に接続されているNPNトランジス
タの差動増幅器とPNPトランジスタの差動増幅器の正
転入力端子と反転入力端子の接続を交差させて接続して
も同じ動作が得られる。
FIG. 4 is a circuit diagram of the third embodiment of the present invention. In the present embodiment, in the first embodiment, the load of the differential amplifier of the NPN transistor is an active load composed of NPN transistors.
A PNP transistors 18 and 19 and a PNP transistors 20 and 21 constitute a current mirror circuit at the output of the N-transistor differential amplifier, and the direction of the output current is inverted and connected to the active load of the NPN transistor. The direction is directly connected to the active load of the NPN transistor, and the connection between the non-inverting input terminal and the inverting input terminal of the differential amplifier of the NPN transistor and the differential amplifier of the PNP transistor connected in parallel is crossed and connected. Also gives the same behavior.

【0028】以上説明したように本発明は、GND電位
を含む信号の入力を可能とするPNPトランジスタで構
成したダーリントン接続の差動増幅器とVCC電位を含む
信号の入力を可能とするNPNトランジスタで構成した
ダーリントン接続の差動増幅器と前記NPNトランジス
タのダーリントン接続の差動増幅器の出力電流の向きを
反転させるためのPNPトランジスタで構成したカレン
トミラー回路で前記PNPトランジスタの差動増幅器の
出力とNPNトランジスタの増幅器の出力とを前記NP
Nトランジスタの能動負荷のところで合成しているので
入力電圧がGND電位付近の時は前記PNPトランジス
タの差動増幅器が動作し、VCC電位付近の時は前記NP
Nトランジスタの差動増幅器が動作する。
As described above, according to the present invention, a Darlington connection differential amplifier composed of a PNP transistor capable of inputting a signal including a GND potential and an NPN transistor capable of inputting a signal including a V CC potential are provided. The output of the differential amplifier of the PNP transistor and the NPN transistor are formed by a current mirror circuit composed of a PNP transistor for inverting the direction of the output current of the Darlington connection of the differential amplifier and the differential amplifier of the Darlington connection of the NPN transistor. The output of the amplifier of
Since they are synthesized at the active load of the N transistor, the differential amplifier of the PNP transistor operates when the input voltage is near the GND potential, and when the input voltage is near the V CC potential, the NP
The N-transistor differential amplifier operates.

【0029】[0029]

【発明の効果】本発明は、入力動作範囲がGND電位か
ら電源電位までの最大限広い入力電圧範囲で動作が可能
な増幅回路を提供し得ると言う効果を有する。
The present invention has the effect that it is possible to provide an amplifier circuit which can operate in the maximum input voltage range from the GND potential to the power supply potential.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の回路図FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本実施例の入力電圧範囲の説明図で、(a)は
NPNトランジスタのダーリントン接続の差動増幅器側
の入力電圧範囲を示し、(b)はPNPトランジスタの
ダーリントン接続の差動増幅器側の入力電圧範囲を示
し、(c)は全体の入力電圧範囲を示す。
FIG. 2 is an explanatory diagram of an input voltage range of the present embodiment, (a) shows an input voltage range of a Darlington connection differential amplifier of NPN transistors, and (b) shows a Darlington connection differential amplifier of PNP transistors. The input voltage range on the side is shown, and (c) shows the entire input voltage range.

【図3】本発明の第2の実施例の回路図FIG. 3 is a circuit diagram of a second embodiment of the present invention.

【図4】本発明の第3の実施例の回路図FIG. 4 is a circuit diagram of a third embodiment of the present invention.

【図5】従来例の回路図FIG. 5 is a circuit diagram of a conventional example.

【図6】従来例の回路図(定電流源をPNPトランジス
タのカレントミラー回路に置き換えた例)
FIG. 6 is a circuit diagram of a conventional example (an example in which a constant current source is replaced with a current mirror circuit of PNP transistors).

【図7】従来例の入力電圧範囲の説明図FIG. 7 is an explanatory diagram of an input voltage range of a conventional example.

【符号の説明】[Explanation of symbols]

1〜4 PNPトランジスタ 5〜9 NPNトランジスタ 10 位相補償用コンデンサ 11〜13 定電流源 14〜17 NPNトランジスタ 18〜21 PNPトランジスタ 22 反転入力端子 23 正転入力端子 24 出力端子 25 電源端子 26 GND端子 27 定電流源 28 NPNトランジスタ 29〜33 PNPトランジスタ 34〜38 定電流源 1-4 PNP transistor 5-9 NPN transistor 10 Phase compensation capacitor 11-13 Constant current source 14-17 NPN transistor 18-21 PNP transistor 22 Inversion input terminal 23 Forward rotation input terminal 24 Output terminal 25 Power supply terminal 26 GND terminal 27 Constant current source 28 NPN transistor 29 to 33 PNP transistor 34 to 38 Constant current source

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 接地電位を含む信号の入力を可能とし定
電流源を介して電源端子に接続されているPNPトラン
ジスタで構成したダーリントン接続の差動増幅器と、前
記PNPトランジスタの差動増幅器に接続されNPNト
ランジスタで構成したカレントミラー回路の能動負荷を
有する増幅回路において、 電源電位を含む信号の入力を可能とし定電流源を介して
接地端子に接続され、かつ前記PNPトランジスタの差
動増幅器と並列に接続されているNPNトランジスタで
構成したダーリントン接続の差動増幅器と、 前記NPNトランジスタの差動増幅器の出力電流の流れ
る方向を反転させ前記NPNトランジスタで構成した能
動負荷に接続されるPNPトランジスタで構成したカレ
ントミラー回路を有することを特徴とする増幅回路。
1. A Darlington connection differential amplifier composed of a PNP transistor which is capable of inputting a signal including a ground potential and is connected to a power supply terminal through a constant current source, and a differential amplifier of the PNP transistor. In an amplifier circuit having an active load of a current mirror circuit composed of an NPN transistor, it is possible to input a signal including a power supply potential, is connected to a ground terminal through a constant current source, and is in parallel with a differential amplifier of the PNP transistor. A Darlington connection differential amplifier composed of NPN transistors connected to each other, and a PNP transistor connected to an active load composed of the NPN transistors by inverting the flowing direction of the output current of the differential amplifier of the NPN transistors. An amplifier circuit having the current mirror circuit described above.
【請求項2】 前記PNPトランジスタで構成したダー
リントン接続の差動増幅器が、 前記差動増幅器の初段トランジスタのエミッタに定電流
源を介して電源端子に接続されている差動増幅器を有
し、 前記NPNトランジスタで構成したダーリントン接続の
差動増幅器が、 前記差動増幅器の初段トランジスタのエミッタに定電流
源を介して接地端子に接続されている差動増幅器を有す
る請求項1記載の増幅回路。
2. A Darlington-connected differential amplifier formed of the PNP transistor includes a differential amplifier connected to a power supply terminal via a constant current source at an emitter of a first stage transistor of the differential amplifier, 2. The amplifier circuit according to claim 1, wherein the Darlington connection differential amplifier composed of NPN transistors has a differential amplifier connected to the ground terminal via a constant current source at the emitter of the first stage transistor of the differential amplifier.
【請求項3】 接地電位を含む信号の入力を可能とし定
電流源を介して電源端子に接続されているPNPトラン
ジスタで構成したダーリントン接続の差動増幅器と、前
記PNPトランジスタの差動増幅器に接続されNPNト
ランジスタで構成したカレントミラー回路の能動負荷を
有する増幅回路において、 電源電位を含む信号の入力を可能とし定電流源を介して
接地端子に接続され、かつ前記PNPトランジスタの差
動増幅器の電流方向を反転させ接続されているNPNト
ランジスタで構成したダーリントン接続の差動増幅器
と、 前記NPNトランジスタで構成した能動負荷に接続され
るPNPトランジスタで構成したカレントミラー回路を
有することを特徴とする増幅回路。
3. A Darlington connection differential amplifier composed of PNP transistors, which is capable of inputting a signal including a ground potential and is connected to a power supply terminal via a constant current source, and a differential amplifier of the PNP transistors. In an amplifier circuit having an active load of a current mirror circuit composed of an NPN transistor, it is possible to input a signal including a power supply potential, is connected to a ground terminal through a constant current source, and is a current of a differential amplifier of the PNP transistor. An amplifier circuit having a Darlington connection differential amplifier composed of NPN transistors connected in a reversed direction and a current mirror circuit composed of a PNP transistor connected to an active load composed of the NPN transistor. .
【請求項4】 前記PNPトランジスタで構成したダー
リントン接続の差動増幅器が、 前記差動増幅器の初段トランジスタのエミッタに定電流
源を介して電源端子に接続されている差動増幅器を有
し、 前記NPNトランジスタで構成したダーリントン接続の
差動増幅器が、 前記差動増幅器の初段トランジスタのエミッタに定電流
源を介して接地端子に接続されている差動増幅器を有す
る請求項3記載の増幅回路。
4. A Darlington connection differential amplifier configured by the PNP transistor includes a differential amplifier connected to a power supply terminal via a constant current source at an emitter of a first-stage transistor of the differential amplifier, 4. The amplifier circuit according to claim 3, wherein the Darlington connection differential amplifier composed of NPN transistors has a differential amplifier connected to the ground terminal through a constant current source at the emitter of the first-stage transistor of the differential amplifier.
JP7221313A 1995-08-30 1995-08-30 Amplifier circuit Pending JPH0964661A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7221313A JPH0964661A (en) 1995-08-30 1995-08-30 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7221313A JPH0964661A (en) 1995-08-30 1995-08-30 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPH0964661A true JPH0964661A (en) 1997-03-07

Family

ID=16764849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7221313A Pending JPH0964661A (en) 1995-08-30 1995-08-30 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0964661A (en)

Similar Documents

Publication Publication Date Title
JP3088262B2 (en) Low distortion differential amplifier circuit
JPH08265060A (en) Voltage to current conversion circuit
JPH02892B2 (en)
JPH04227104A (en) Amplifier circuit
JPH0770935B2 (en) Differential current amplifier circuit
JPH11135725A (en) Semiconductor integrated circuit
JPH07114423A (en) Reference power supply circuit
JPH0964661A (en) Amplifier circuit
JP3153105B2 (en) Voltage-current conversion circuit
JPS6382006A (en) Amplifier circuit
JP3172310B2 (en) Buffer circuit
JP2797621B2 (en) Comparator circuit
JPH0498683A (en) Differential amplifier circuit
JP2809157B2 (en) Voltage-current conversion circuit
JPH0487407A (en) Buffer circuit
JPH0472410B2 (en)
JPH04314206A (en) Driving circuit
JPH01115205A (en) Maximum value output circuit
JPS63275217A (en) Hysteresis comparator
JPH05211416A (en) Output buffer circuit
JPS63294108A (en) Operational amplifier
JPH04208709A (en) Semiconductor device for voltage comparison
JPH0514075A (en) Differential amplifier circuit
JPS6354809A (en) Bias circuit
JPH0675017U (en) Reference power supply circuit