JPH0962528A - Self-recovering device - Google Patents

Self-recovering device

Info

Publication number
JPH0962528A
JPH0962528A JP7214977A JP21497795A JPH0962528A JP H0962528 A JPH0962528 A JP H0962528A JP 7214977 A JP7214977 A JP 7214977A JP 21497795 A JP21497795 A JP 21497795A JP H0962528 A JPH0962528 A JP H0962528A
Authority
JP
Japan
Prior art keywords
layout pattern
information
failure
functional
pattern definition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7214977A
Other languages
Japanese (ja)
Other versions
JP3294741B2 (en
Inventor
Kiyohiko Kuroda
清彦 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21497795A priority Critical patent/JP3294741B2/en
Publication of JPH0962528A publication Critical patent/JPH0962528A/en
Application granted granted Critical
Publication of JP3294741B2 publication Critical patent/JP3294741B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable self-recovery after forwarding functional equipment, namely, during service or during operating, to reduce the frequency of repair/exchange of functional equipment and to facilitate maintenance. SOLUTION: A functional circuit part 11 is defined by a program and functioned as a required circuit. A fault detection part 12 detects a fault and discriminates the fault area. An internal memory 14 stores plural pieces of layout pattern definition information for defining the functions for providing the function of the functional circuit part 11. Based on the discriminated result of the fault area from the fault detection part 12, a definition processing part 13 selects the layout pattern definition information not including the divided area, where the fault is generated, out of the layout pattern definition information stored in the internal memory 14 and defines the functional circuit part 11 again according to that layout pattern definition information.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば通信ネット
ワークシステムおよび情報処理システムのように高い信
頼性が要求されるシステムを構成する機能装置に関し、
ハードウェアの自己修復により高信頼性を得る自己修復
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a functional device constituting a system requiring high reliability such as a communication network system and an information processing system,
The present invention relates to a self-repair device that achieves high reliability by self-repairing hardware.

【0002】[0002]

【従来の技術】従来、例えば通信ネットワークシステム
および情報処理システムのように高い信頼性が要求され
るシステムを構成する各種の機能装置では、ハードウェ
ア自体の信頼性を確保するために、冗長構成を採用する
ことにより障害に対処するようにしていた。すなわち、
機能装置、例えば機能部品およびパッケージ装置を並列
的に複数系統設け、それらのうちの1系統を使用し、他
の系統を障害時のバックアップ用として用いるようにし
ておき、使用している系統に障害が生じたときには、バ
ックアップ系統に切換えて、バックアップ系統に機能を
代行させる。
2. Description of the Related Art Conventionally, in order to ensure the reliability of the hardware itself, various functional devices that make up a system that requires high reliability such as a communication network system and an information processing system have a redundant configuration. I was trying to deal with the obstacle by adopting it. That is,
Multiple functional systems, such as functional parts and package devices, are installed in parallel, one of them is used, and the other system is used as a backup in the event of a failure. When the occurrence occurs, the system is switched to the backup system and the backup system substitutes the function.

【0003】しかしながら、罹障した機能部品あるいは
パッケージ装置等は、本質的に自己回復することができ
ないので、バックアップ系統を使用しているときは、罹
障した系統はバックアップ系統として使用することがで
きない。そのため、もともとバックアップ系統を1系統
しか用意していない場合、障害発生時にはバックアップ
系統のない非冗長運転状態となる。また、バックアップ
系統が複数系統存在する場合にも、障害が生じる毎にバ
ックアップ系統が減少してしまう。このような状態を回
避するために、速やかな修理を必要としていた。
[0003] However, since the functional part or the package device which has been damaged cannot essentially self-recover, when the backup system is used, the damaged system cannot be used as the backup system. . Therefore, if only one backup system is originally prepared, a non-redundant operation state without a backup system will occur when a failure occurs. Further, even when there are a plurality of backup systems, the backup system will be reduced each time a failure occurs. Prompt repair was required to avoid such a situation.

【0004】従来、自己修復可能な回路装置の提案とし
ては、例えば特開平5−267607号公報に示された
「自己修復可能な論理LSI」が存在する。この公報に
示された技術は、本来、LSI(大規模集積回路)製造
時の歩留まりの向上を目的とするものであり、出荷前の
テストにおいて発見されたLSI内の組み合せ論理の障
害にのみ対応できる限定された機能である。すなわち、
論理回路ブロックにおける組み合わせ論理の障害が検出
されたときに、該当する論理をメモリに記憶させ、その
論理については、メモリの記憶内容に基づいて論理値を
出力するようにする。この公報に示された技術では、出
荷後、すなわちサービス中あるいは運用中の装置の機能
を自己修復させることはできない。
Conventionally, as a proposal of a self-repairable circuit device, there is, for example, "self-repairable logic LSI" disclosed in Japanese Patent Laid-Open No. 5-267607. The technology disclosed in this publication is originally intended to improve the yield at the time of manufacturing an LSI (large-scale integrated circuit), and only copes with the failure of the combinational logic in the LSI found in the test before shipment. It is a limited function that can be performed. That is,
When the failure of the combinational logic in the logic circuit block is detected, the corresponding logic is stored in the memory, and the logic value is output based on the stored content of the memory. With the technique disclosed in this publication, it is not possible to self-repair the function of the device after shipping, that is, in service or in operation.

【0005】[0005]

【発明が解決しようとする課題】上述したように、機能
装置、例えば機能部品およびパッケージ装置を並列的に
複数系統設け、それらのうちの1系統を使用し、他の系
統を障害時のバックアップ用として用いるようにして
も、罹障した機能部品あるいはパッケージ装置等は、本
質的に自己回復することができないので、一旦、罹障し
た系統は再度バックアップ系統として使用することがで
きない。そのため、障害が生じる毎にバックアップ系統
が減少してしまう。
As described above, a plurality of functional devices, for example, functional components and package devices, are provided in parallel, one of them is used, and the other is used for backup in the event of a failure. Even if it is used as, the affected functional component, the package device, or the like cannot essentially self-recover, so that the once affected system cannot be used as a backup system again. Therefore, the backup system is reduced each time a failure occurs.

【0006】また、例えば特開平5−267607号公
報に示されたように、論理回路ブロックにおける組み合
わせ論理の障害が検出されたときに、該当する論理をメ
モリに記憶させ、その論理については、メモリの記憶内
容に基づいて論理値を出力するようにする技術では、出
荷後、すなわちサービス中あるいは運用中の装置の機能
を自己修復させることはできない。
Further, as disclosed in, for example, Japanese Unexamined Patent Publication No. 5-267607, when a failure of a combinational logic in a logic circuit block is detected, the corresponding logic is stored in a memory, and the logic is stored in the memory. With the technique of outputting a logical value based on the stored contents of the above, it is not possible to self-repair the function of the device after shipment, that is, during service or operation.

【0007】本発明は、このような問題を解決するため
になされたもので、例えば機能部品およびパッケージ装
置等のような機能装置の出荷後、つまりサービス中また
は運用中における、自己修復を可能とし、機能装置の修
理・交換の頻度を低減し、保守を容易にし得る自己修復
装置を提供することを目的としている。
The present invention has been made to solve such a problem, and enables self-repair after shipment of functional devices such as functional parts and package devices, that is, during service or operation. It is an object of the present invention to provide a self-repair device that can reduce the frequency of repair / replacement of functional devices and facilitate maintenance.

【0008】[0008]

【課題を解決するための手段】本発明に係る第1の自己
修復装置は、実装後に機能をプログラムして定義するこ
とが可能な、機能構成要素の集合体を搭載してなる機能
装置と、前記機能装置における前記機能構成要素の物理
的なレイアウト領域を予め分割した複数の分割領域のう
ち、全ての分割領域数よりも所定数少ない数の分割領域
を使用して該機能装置の機能を実現し得る複数のレイア
ウトパターン定義情報を記憶するためのレイアウトパタ
ーン記憶手段と、前記機能装置における予め定義されて
いるレイアウトパターンを構成する前記分割領域中の障
害領域を前記分割領域を単位として検出するための障害
検出手段と、前記障害検出手段による障害領域の検出に
応答し、前記予め定義されているレイアウトパターン定
義に代えて、障害が検出された前記分割領域を回避し得
るレイアウトパターン定義情報を選択し、前記機能装置
の機能を再定義する修復処理手段とを具備することを特
徴としている〔請求項1〕。
A first self-repairing device according to the present invention comprises a functional device having a set of functional constituent elements, the function of which can be programmed and defined after mounting. Of the plurality of divided areas obtained by dividing the physical layout area of the functional component in the functional device in advance, the function of the functional device is realized by using a predetermined number of divided areas less than all the divided areas. Layout pattern storage means for storing a plurality of obtained layout pattern definition information, and for detecting an obstacle area in the divided area forming a predefined layout pattern in the functional device in units of the divided area In response to the detection of a failure area by the failure detection means and the failure detection means, instead of the predefined layout pattern definition, a failure is detected. Choose a layout pattern definition information may avoid the detected the divided regions, it is characterized by comprising a restoration processing means for redefining the function of the functional device [Claim 1].

【0009】前記レイアウトパターン記憶手段は、予め
定義されているレイアウトパターン定義以外の複数のレ
イアウトパターン定義情報を記憶するようにしてもよい
〔請求項2〕。
The layout pattern storage means may store a plurality of pieces of layout pattern definition information other than a predefined layout pattern definition [claim 2].

【0010】前記レイアウトパターン記憶手段は、予め
定義されているレイアウトパターン定義を含む複数のレ
イアウトパターン定義情報を記憶するようにしてもよい
〔請求項3〕。
The layout pattern storage means may store a plurality of layout pattern definition information including a predefined layout pattern definition [claim 3].

【0011】前記障害検出手段は、レイアウトパターン
定義情報に従った機能装置の機能の一部として定義され
る手段であってもよい〔請求項4〕。前記障害検出手段
は、レイアウトパターン定義情報、障害情報、および障
害領域の情報の対応関係を示す情報を含むテーブル情報
を格納する障害テーブル格納手段を有していてもよい
〔請求項5〕。
The fault detecting means may be means defined as a part of the function of the functional device according to the layout pattern definition information [claim 4]. The fault detection means may include a fault table storage means for storing table information including layout pattern definition information, fault information, and information indicating a correspondence relationship between fault area information (claim 5).

【0012】前記障害検出手段は、障害領域の検出のた
めのテストパターン情報を格納するテストパターン記憶
手段を含んでいてもよい〔請求項6〕。前記修復処理手
段は、障害が発生したレイアウトパターン定義を記憶し
て、該レイアウトパターン定義以外のレイアウトパター
ン定義情報から、再定義するレイアウトパターン定義情
報を選択するパターン選択手段を含んでいてもよい〔請
求項7〕。
The fault detecting means may include a test pattern storing means for storing test pattern information for detecting a fault area [claim 6]. The repair processing means may include pattern selection means for storing a layout pattern definition in which a failure has occurred and selecting layout pattern definition information to be redefined from layout pattern definition information other than the layout pattern definition. Claim 7].

【0013】前記レイアウトパターン記憶手段は、機能
装置の内部に設けられていてもよい〔請求項8〕。前記
レイアウトパターン記憶手段は、機能装置の外部に設け
られて複数のレイアウトパターン定義情報を格納するた
めの外部記憶装置と、前記機能装置と前記外部記憶装置
との間の情報の授受を行うインタフェース手段とを含ん
でいてもよい〔請求項9〕。
The layout pattern storage means may be provided inside the functional device [claim 8]. The layout pattern storage means is an external storage device provided outside the functional device for storing a plurality of layout pattern definition information, and an interface means for exchanging information between the functional device and the external storage device. May be included [Claim 9].

【0014】前記レイアウトパターン記憶手段は、機能
装置の外部に設けられて各々複数のレイアウトパターン
定義情報を格納するための複数の外部記憶装置と、前記
機能装置と前記複数の外部記憶装置の各々との間で各独
立に情報の授受を行う複数のインタフェース手段と、前
記複数のインタフェース手段のうちの1つを選択して対
応する前記外部記憶装置からレイアウトパターン定義情
報を取り出し、修復処理手段に供給するインタフェース
選択手段と、前記複数の外部記憶装置およびインタフェ
ース手段の障害を検出し、障害のないインタフェース手
段を選択すべく前記インタフェース選択手段を制御する
インタフェース障害検出手段とを含んでいてもよい〔請
求項10〕。
The layout pattern storage means is provided outside the functional device, and stores a plurality of external storage devices for respectively storing a plurality of layout pattern definition information, and each of the functional device and the plurality of external storage devices. A plurality of interface means for independently exchanging information between them, and one of the plurality of interface means is selected to extract the layout pattern definition information from the corresponding external storage device and supply it to the repair processing means. Interface selecting means for detecting the failure of the plurality of external storage devices and the interface means, and controlling the interface selecting means so as to select the interface means having no failure. Item 10].

【0015】本発明に係る第2の自己修復装置は、実装
後に機能をプログラムして定義することが可能な、機能
構成要素の集合体を搭載してなる機能装置、前記機能装
置における前記機能構成要素の物理的なレイアウト領域
を予め分割した複数の分割領域のうち、全ての分割領域
数よりも所定数少ない数の分割領域を使用して該機能装
置の機能を実現し得る複数のレイアウトパターン定義情
報を記憶するためのレイアウトパターン記憶手段、前記
機能装置における予め定義されているレイアウトパター
ンを構成する前記分割領域中の障害領域を前記分割領域
を単位として検出するための障害検出手段、および前記
障害検出手段による障害領域の検出に応答し、前記予め
定義されているレイアウトパターン定義に代えて、障害
が検出された前記分割領域を回避し得るレイアウトパタ
ーン定義情報を選択し、前記機能装置の機能を再定義す
る修復処理手段を有する複数の機能コンポーネントと、
前記複数の機能コンポーネントのいずれかが前記修復処
理手段によっても修復不能となったことを検出して、当
該機能コンポーネントの定義機能情報を他の前記機能コ
ンポーネントに複製して、前記修復不能となった機能コ
ンポーネントの機能を代行させるための定義複製手段と
を具備することを特徴としている〔請求項11〕。
A second self-repairing device according to the present invention is a functional device equipped with an assembly of functional components, the function of which can be programmed and defined after mounting, and the functional configuration of the functional device. A plurality of layout pattern definition information capable of realizing the function of the functional device by using a predetermined number of divided areas smaller than the total number of divided areas among a plurality of divided areas obtained by dividing the physical layout area of the element in advance. Pattern storage means for storing a failure pattern, a failure detection means for detecting a failure area in the divided area forming a predefined layout pattern in the functional device in units of the divided area, and the failure detection In response to the detection of a fault area by means, instead of the predefined layout pattern definition, the fault detected A plurality of functional components with a restoration processing means for selecting a layout pattern definition information can avoid the split region, to redefine the function of the functional device,
Detecting that any of the plurality of functional components cannot be repaired even by the repair processing unit, copying the definition function information of the functional component to the other functional component, and making the repair impossible. A definition duplicating means for substituting the function of the functional component is provided [claim 11].

【0016】さらに、複数の機能コンポーネントをそれ
ぞれ外部装置に接続するための接続手段と、定義複製手
段の定義複製に対応して、前記接続手段を制御し前記接
続手段による前記複数の機能コンポーネントの外部装置
との接続を切換える接続切換手段とを具備していてもよ
い〔請求項12〕。
Further, a connection means for connecting each of the plurality of functional components to an external device, and the connection means is controlled in response to the definition duplication of the definition duplication means, and the outside of the plurality of functional components by the connection means. A connection switching means for switching the connection with the device may be provided [claim 12].

【0017】本発明に係る自己修復装置は、実装後に機
能をプログラムして定義することが可能な、機能構成要
素の集合体を搭載して機能装置を構成し、該機能装置に
おける前記機能構成要素の物理的なレイアウト領域を予
め分割した複数の分割領域のうち、全ての分割領域数よ
りも所定数少ない数の分割領域を使用して該機能装置の
機能を実現し得る複数のレイアウトパターン定義情報を
記憶しておくとともに、予め定義されているレイアウト
パターンを構成する前記分割領域中の障害領域を前記分
割領域を単位として検出して、前記予め定義されている
レイアウトパターン定義情報に代えて、障害が検出され
た前記分割領域を回避し得るレイアウトパターン定義情
報を選択し、前記機能装置の機能を再定義することによ
り、前記機能装置の機能を自動的に修復する。したがっ
て、前記機能装置の出荷後、つまりサービス中または運
用中における、自己修復が可能となり、前記機能装置の
修理・交換の頻度を低減し、保守の容易化が実現され
る。
The self-repairing device according to the present invention is configured with a set of functional components, which can be programmed and defined after mounting, to form a functional device, and the functional component in the functional device. Of the plurality of divided areas obtained by dividing the physical layout area of the physical layout area in advance, a plurality of pieces of layout pattern definition information capable of realizing the function of the functional device are used by using a smaller number of divided areas than the total number of divided areas. In addition to storing the stored layout pattern, a failure area in the divided area forming a predefined layout pattern is detected in units of the divided area, and a failure is detected instead of the predefined layout pattern definition information. By selecting layout pattern definition information that can avoid the detected divided area and redefining the function of the functional device, the functional device Automatically repair the function. Therefore, after shipment of the functional device, that is, during service or operation, self-repair is possible, frequency of repair / replacement of the functional device is reduced, and maintenance is facilitated.

【0018】本発明の自己修復装置によれば、通信ネッ
トワークシステムおよび情報処理システム等のように無
中断連続運転が要求される装置またはシステムを構成す
る機能装置の総合的な信頼性を向上することができる。
According to the self-repairing device of the present invention, it is possible to improve the overall reliability of a device such as a communication network system and an information processing system that requires continuous operation without interruption or a functional device that constitutes the system. You can

【0019】すなわち、従来、この種のシステムにおい
ては、2重化等の多重化による冗長構成をとっており、
その場合、いずれかの部分が罹障した場合、MTTR
(meantime to repair:修復平均時間)を最少化するた
めに、速やかに該当部分の機能装置を交換または修理し
て、元通りの冗長構成に戻しておかないと、本来の信頼
性を維持することができなかった。それに対して、本発
明の自己修復装置を適用して、個々の機能装置自体に自
己修復機能を持たせ、機能装置により構成されるコンポ
ーネントまたは機能装置自体に冗長性を持たせることに
より、人手による保守・修復作業の頻度を顕著に低減す
ることが可能となる。したがって、人手による保守が容
易に行えない環境、例えば海底、地中または宇宙等に配
備される装置またはシステムに、本発明の自己修復装置
を適用すれば、それらのシステムの信頼性を高めること
ができる。
That is, conventionally, in this type of system, a redundant configuration is adopted by multiplexing such as duplication.
In that case, if any part is affected, MTTR
In order to minimize (mean time to repair), the functional device of the relevant part must be promptly replaced or repaired to restore the original redundant configuration to maintain the original reliability. I couldn't. On the other hand, by applying the self-repairing device of the present invention, each function device itself has a self-repairing function, and the component constituted by the function device or the function device itself has redundancy, so that it is manually operated. The frequency of maintenance and repair work can be significantly reduced. Therefore, if the self-repairing device of the present invention is applied to an apparatus or system that is deployed in an environment where manual maintenance cannot be easily performed, such as a seabed, underground or space, the reliability of those systems can be improved. it can.

【0020】[0020]

【発明の実施の形態】以下、本発明に係る自己修復装置
の実施の形態を図面を参照して説明する。 〔実施の形態1〕図1は本発明の第1の実施の形態によ
る自己修復装置を適用した機能装置の構成を示してい
る。図1には、本発明による自己修復装置を適用した機
能装置として集積回路装置を用いた場合を示している。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a self-repairing device according to the present invention will be described below with reference to the drawings. [First Embodiment] FIG. 1 shows the configuration of a functional device to which a self-repairing device according to a first embodiment of the present invention is applied. FIG. 1 shows a case where an integrated circuit device is used as a functional device to which the self-repairing device according to the present invention is applied.

【0021】図1の集積回路装置は、例えばFPGA
(フィールドプログラマブルゲートアレイ:field prog
arammable gate array)等と称されるプログラム可能な
集積回路装置であり、この種の集積回路装置は、回路基
板等へ実装した後にも機能をプログラムして定義するこ
とが可能である(以下、このような集積回路装置を、単
に「FPGA」と称する)。
The integrated circuit device of FIG. 1 is, for example, an FPGA.
(Field programmable gate array: field prog
This is a programmable integrated circuit device called an arammable gate array), and this type of integrated circuit device can be defined by programming its function even after it is mounted on a circuit board or the like (hereinafter, this Such an integrated circuit device is simply referred to as "FPGA").

【0022】図1のFPGA1は、機能回路部11、障
害検出部12、定義処理部13、および内部メモリ14
を具備している。機能回路部11は、プログラム定義さ
れて所要の回路として機能する部分であり、外部からの
入力に対して、プログラム定義に従った所定の処理を施
して、処理結果を外部へ出力する。障害検出部12は、
機能回路部11に障害が発生して、該機能回路部が正常
に動作しなくなったときに、それを検知するとともにF
PGA1中の障害個所を検出する。FPGA1は、予め
仮想的に複数の領域に分割されており、障害検出部12
は、前記分割による分割領域を単位として障害の検出を
行い、いずれの分割領域に障害が発生したかを判別す
る。
The FPGA 1 of FIG. 1 has a functional circuit section 11, a failure detection section 12, a definition processing section 13, and an internal memory 14.
Is provided. The functional circuit section 11 is a section that is defined by a program and functions as a required circuit. The functional circuit section 11 performs a predetermined process according to the program definition on an input from the outside, and outputs the processing result to the outside. The failure detection unit 12
When a failure occurs in the functional circuit section 11 and the functional circuit section does not operate normally, it is detected and F
Detect the faulty part in PGA1. The FPGA 1 is virtually divided into a plurality of areas in advance, and the failure detection unit 12
Detects a failure in units of the divided areas resulting from the division, and determines in which divided area the failure has occurred.

【0023】機能回路部11から得られる障害情報と、
障害が生じた分割領域との対応関係の情報は、予め障害
情報テーブルとして内部メモリ14に格納されている。
障害検出部12は、機能回路部11から障害情報を得る
と内部メモリ14中の前記障害情報テーブルを参照して
障害がおきた前記分割領域を判別する。障害検出部12
は、障害が発生したことを示す情報を、前記障害領域の
判別結果と共に、定義処理部13に供給する。
Fault information obtained from the functional circuit section 11,
Information on the correspondence with the faulty divided areas is stored in advance in the internal memory 14 as a fault information table.
When the fault detection unit 12 obtains the fault information from the functional circuit unit 11, the fault detection unit 12 refers to the fault information table in the internal memory 14 and determines the divided area in which the fault has occurred. Fault detection unit 12
Supplies the information indicating that a failure has occurred to the definition processing unit 13 together with the determination result of the failure area.

【0024】内部メモリ14には、前記障害情報テーブ
ルの他に、機能回路部11の機能を実現するための機能
を定義する前記分割領域を単位とした複数のレイアウト
パターン定義情報が格納されている。この場合、所要の
機能を達成するための定義プログラムであるレイアウト
パターン定義は、前記分割領域の総数から1以上の所定
数を減じた数の分割領域を用いて構成する。なお、現行
の各種集積回路のゲート使用率はおおむね50〜80%
程度であるため、1つの分割領域を20%程度前後、も
しくはそれ以下とすることにより、従来の単一レイアウ
ト構成と比較した場合のレイアウト効率の低下を抑止す
ることができる。
In addition to the fault information table, the internal memory 14 stores a plurality of layout pattern definition information in units of the divided areas which define the function for realizing the function of the functional circuit section 11. . In this case, the layout pattern definition, which is a definition program for achieving the required function, is configured by using the number of divided areas obtained by subtracting a predetermined number of 1 or more from the total number of divided areas. The current gate usage rate of various integrated circuits is approximately 50-80%.
Therefore, by setting one divided area to about 20% or less, it is possible to prevent the layout efficiency from being lowered when compared with the conventional single layout configuration.

【0025】すなわち、前記所要の機能を達成するため
のレイアウトパターン定義情報としては、それぞれ前記
使用しない分割領域が異なる複数のレイアウトパターン
定義情報を用意する。そして、これら複数のレイアウト
パターン定義のうち、最初の定義に使用されるレイアウ
トパターン定義以外に少なくとも1以上のレイアウトパ
ターン定義情報が、内部メモリ14に格納される。な
お、最初の定義に使用されるレイアウトパターン定義情
報は、必ずしも内部メモリ14に格納していなくともよ
い。
That is, as the layout pattern definition information for achieving the required function, a plurality of layout pattern definition information different in the unused divided areas are prepared. Then, among the plurality of layout pattern definitions, at least one layout pattern definition information other than the layout pattern definition used for the first definition is stored in the internal memory 14. The layout pattern definition information used for the first definition does not necessarily have to be stored in the internal memory 14.

【0026】定義処理部13は、障害検出部12から前
記障害領域の判別結果を受けると、その判別結果に基づ
き、内部メモリ14に格納されたレイアウトパターン定
義情報から、障害が発生した前記分割領域を含まないレ
イアウトパターン定義情報を選択し、そのレイアウトパ
ターン定義情報に従って機能回路部11を再定義する。
When the definition processing unit 13 receives the determination result of the failure area from the failure detection unit 12, based on the determination result, the layout pattern definition information stored in the internal memory 14 is used to determine the divided area in which the failure has occurred. The layout pattern definition information not including is selected, and the functional circuit unit 11 is redefined according to the layout pattern definition information.

【0027】このとき、定義処理部13が新たに定義す
るレイアウトパターン定義は、障害のないものでなけれ
ばならない。そこで、定義処理部13には、新たに選定
したレイアウトパターン定義情報に基づく機能回路部1
1が障害を生じないものでないことを確認する機能を持
たせることが望ましい。また、例えば、過去に定義さ
れ、既に障害が発生したことがあるレイアウトパターン
定義は再度選択しても障害が発生することが明白である
から、レイアウトパターン定義情報の選択を効率よく行
うためには、定義処理部13は、過去に使用したレイア
ウトパターン定義情報を除外して、新たなレイアウトパ
ターン定義情報を選択する必要がある。そこで、定義処
理部13は、レイアウトパターン定義情報の選択に際
し、レイアウトパターン定義情報の選択の履歴情報を、
例えば内部メモリ14に記憶させるようにしてもよい。
At this time, the layout pattern definition newly defined by the definition processing unit 13 must be free from obstacles. Therefore, the definition processing unit 13 includes the functional circuit unit 1 based on the newly selected layout pattern definition information.
It is desirable to have a function to confirm that 1 does not cause a failure. Further, for example, it is clear that a layout pattern definition that has been defined in the past and has already failed will cause a failure even if it is selected again. Therefore, in order to select layout pattern definition information efficiently, The definition processing unit 13 needs to exclude the layout pattern definition information used in the past and select new layout pattern definition information. Therefore, when selecting the layout pattern definition information, the definition processing unit 13 stores the history information of the selection of the layout pattern definition information,
For example, it may be stored in the internal memory 14.

【0028】この履歴情報の記憶とは、具体的には一旦
選択したレイアウトパターン定義情報を定義処理後内部
メモリから削除するなどしても実現することができる。
さらに、過去に障害が発生した分割領域を含むレイアウ
トパターンを用いるレイアウトパターン定義情報も、上
述と同様にして選択対象から除外するようにすれば、レ
イアウトパターン定義情報の選択を一層効率よく行うこ
とができる。
The storage of the history information can be realized by, for example, deleting the once selected layout pattern definition information from the internal memory after the definition process.
Furthermore, if the layout pattern definition information using the layout pattern including the divided area in which a failure has occurred in the past is excluded from the selection target in the same manner as described above, the selection of the layout pattern definition information can be performed more efficiently. it can.

【0029】なお、最初の定義に使用されるレイアウト
パターン定義情報は、再定義に使用することはないはず
であるから、内部メモリ14に格納するレイアウトパタ
ーン定義情報から予め除外しておくことが望ましい。
Since the layout pattern definition information used for the first definition should not be used for redefinition, it is desirable to exclude it from the layout pattern definition information stored in the internal memory 14 in advance. .

【0030】図1の構成では、機能回路部11および障
害検出部12が、被定義回路部15を構成し、レイアウ
トパターン定義情報によるプログラム定義で達成される
ものとする。この被定義回路部15は、FPGA1にお
けるプログラム定義可能な部分で構成される。なお、動
作上不都合が生じないようにしておけば、例えば定義処
理部13もレイアウトパターン定義情報のプログラム定
義により達成される被定義回路部に含めるようにしても
よい。
In the configuration of FIG. 1, it is assumed that the functional circuit section 11 and the failure detection section 12 constitute the defined circuit section 15 and are achieved by the program definition based on the layout pattern definition information. The defined circuit portion 15 is composed of a programmable portion of the FPGA 1. Note that the definition processing unit 13 may be included in the defined circuit unit achieved by the program definition of the layout pattern definition information, as long as no inconvenience occurs in operation.

【0031】FPGA1の内部メモリ14に格納される
レイアウトパターン定義情報の詳細を、図2を参照して
説明する。例えば、被定義回路部15をn個の分割領域
に分割して、(n−1)個の分割領域を用いて、レイア
ウトパターンを定義するものとする。この場合、n個の
レイアウトパターンが存在し得る。分割領域#1
(“#”は、「ナンバー」を意味するものとする)を使
用しないレイアウトパターンがレイアウトパターン定義
情報D#1で定義され、分割領域#2を使用しないレイア
ウトパターンがレイアウトパターン定義情報D#2で定義
され、順次同様にして、分割領域#nを使用しないレイ
アウトパターンがレイアウトパターン定義情報D#nで定
義されるものとすれば、内部メモリ14には、n個のレ
イアウトパターン定義情報D#1〜D#nが格納される。す
なわち、図2に示すように、内部メモリ14には、例え
ば、レイアウトパターン定義情報D#1として、分割領域
#1を使用しないレイアウトパターンP#1のレイアウ
トパターン定義情報が格納され、レイアウトパターン定
義情報D#nとして、分割領域#nを使用しないレイアウ
トパターンP#nのレイアウトパターン定義情報が格納
される。
Details of the layout pattern definition information stored in the internal memory 14 of the FPGA 1 will be described with reference to FIG. For example, it is assumed that the defined circuit section 15 is divided into n divided areas and (n-1) divided areas are used to define the layout pattern. In this case, there may be n layout patterns. Division area # 1
The layout pattern that does not use (“#” means “number”) is defined by the layout pattern definition information D # 1, and the layout pattern that does not use the divided area # 2 is the layout pattern definition information D # 2. If the layout pattern that does not use the divided area #n is defined by the layout pattern definition information D # n in the same manner as described above, the n pieces of layout pattern definition information D # are stored in the internal memory 14. 1 to D # n are stored. That is, as shown in FIG. 2, the layout pattern definition information of the layout pattern P # 1 that does not use the divided area # 1 is stored in the internal memory 14 as the layout pattern definition information D # 1. As the information D # n, layout pattern definition information of the layout pattern P # n that does not use the divided area #n is stored.

【0032】次に、FPGA1の内部メモリ14に格納
される障害情報テーブルの詳細を、図3を参照して説明
する。図3に示すように、障害情報テーブルは、レイア
ウトパターン定義情報D#1で定義された被定義回路部1
5の障害検出部12から出力される障害情報1〜障害情
報xに対して障害領域#i〜障害領域#qがそれぞれ対
応し、レイアウトパターン定義情報D#2で定義された被
定義回路部15の障害検出部12から出力される障害情
報1〜障害情報yに対して障害領域#j〜障害領域#r
がそれぞれ対応し、順次同様にして、レイアウトパター
ン定義情報D#nで定義された被定義回路部15の障害検
出部12から出力される障害情報1〜障害情報zに対し
障害領域#k〜障害領域#sがそれぞれ対応するという
対応関係を示している。すなわち、この障害情報テーブ
ルによれば、例えば、レイアウトパターン定義情報D#1
を用いている状態で、障害検出部12から、障害情報1
が得られたときは、分割領域#iが障害領域であり、障
害情報xが得られたときは、分割領域#qが障害領域で
あるということがわかる。
Next, details of the failure information table stored in the internal memory 14 of the FPGA 1 will be described with reference to FIG. As shown in FIG. 3, the failure information table includes the defined circuit section 1 defined by the layout pattern definition information D # 1.
5, the failure area #i to the failure area #q correspond to the failure information 1 to the failure information x output from the failure detection unit 12 and the defined circuit section 15 defined by the layout pattern definition information D # 2. Failure information # 1 to failure information #r for failure information 1 to failure information y output from the failure detection unit 12 of FIG.
In the same manner, sequentially in the same manner, for the fault information 1 to the fault information z output from the fault detection unit 12 of the defined circuit unit 15 defined by the layout pattern definition information D # n, the fault region #k to the fault It shows the correspondence relationship that the areas #s correspond to each other. That is, according to this failure information table, for example, layout pattern definition information D # 1
While using the fault information from the fault detection unit 12
It is understood that the divided area #i is the failure area when the above is obtained, and the divided area #q is the failure area when the failure information x is obtained.

【0033】また、障害検出部12において、障害の発
生した分割領域を特定するのに充分な分解能の障害情報
が得られらない場合、障害検出部12に、障害検出を高
分解能で行うための高分解能弁別機能、例えば自己テス
ト機能(「BIST:built-in self-test」などと称さ
れる)(以下、「BIST機能」と称する)、を障害検
出部12に内蔵させるようにしてもよい。例えば、BI
ST機能のための複数のテストパターンを障害検出部1
2に記憶させておき、障害検出部12は、一時的に機能
回路部11の定義パターンを異なる複数のテストパター
ンで定義してそれぞれの障害情報を得て、それらの組み
合わせに基づいて、障害領域を弁別することにより、高
分解能で障害領域を特定することができる。
Further, when the failure detection unit 12 cannot obtain failure information with sufficient resolution for specifying the divided area in which the failure has occurred, the failure detection unit 12 is required to perform failure detection with high resolution. A high-resolution discrimination function, for example, a self-test function (referred to as “BIST: built-in self-test”) (hereinafter referred to as “BIST function”) may be incorporated in the failure detection unit 12. . For example, BI
The failure detection unit 1 uses a plurality of test patterns for the ST function.
2, the failure detection unit 12 temporarily defines the definition pattern of the functional circuit unit 11 with a plurality of different test patterns to obtain failure information of each, and based on the combination thereof, the failure region By discriminating between the two, it is possible to specify the obstacle region with high resolution.

【0034】具体的には、図4に示すように、例えば機
能回路部11の障害を検出する場合、機能回路部11を
構成する全てのゲート等の構成要素からなる分割領域C
1〜C9を、テストパターンである第1のBISTパタ
ーンにより3つの系列C1−C2−C3、C4−C5−
C6およびC7−C8−C9に分割し接続して、各系列
毎に入力信号に対する出力信号の正常性を確認し、次に
前記第1のBISTパターンに対して独立した接続関係
からなるテストパターンである第2のBISTパターン
により3つの系列C1−C4−C7、C2−C5−C8
およびC3−C6−C9に分割接続して、各系列毎に入
力信号に対する出力信号の正常性を確認する。これら両
者の確認結果に基づいて、障害の発生した分割領域を特
定する。図4では、例えば、第1のBISTパターンで
C4−C5−C6系列に障害が検出され、第2のBIS
TパターンでC2−C5−C8系列に障害が検出された
とすると、両系列の交点である分割領域C5が障害領域
と特定される。
Specifically, as shown in FIG. 4, for example, in the case of detecting a failure in the functional circuit section 11, a divided area C composed of all the constituent elements such as the gates constituting the functional circuit section 11 is formed.
1 to C9 are divided into three series C1-C2-C3 and C4-C5- by the first BIST pattern which is a test pattern.
C6 and C7-C8-C9 are divided and connected, and the normality of the output signal with respect to the input signal is confirmed for each series, and then a test pattern having an independent connection relation to the first BIST pattern is used. Three sequences C1-C4-C7, C2-C5-C8 according to a certain second BIST pattern
And C3-C6-C9 are divided and connected, and the normality of the output signal with respect to the input signal is confirmed for each series. Based on the confirmation results of both of these, the divided area in which the failure has occurred is specified. In FIG. 4, for example, a failure is detected in the C4-C5-C6 sequence in the first BIST pattern and the second BIS pattern is detected.
If a failure is detected in the C2-C5-C8 series in the T pattern, the divided area C5 that is the intersection of both series is identified as the failure area.

【0035】図4で説明したBIST機能は、理解を容
易ならしめるために簡略化して示した例であり、多くの
場合は、図4よりもさらに複雑な手法が用いられる。以
上のようにして、障害検出部12により、機能回路部1
1または該機能回路部および障害検出部12を含む被定
義回路部15における障害の検出および障害領域の特定
が行われ、障害情報が定義処理部13に与えられる。定
義処理部13は、与えられた障害情報に応動して、該障
害情報で示される障害領域に応動して、内部メモリ14
のレイアウトパターン定義情報から障害領域に該当する
分割領域を使用しないレイアウトパターン定義情報の1
つを選択する。さらに、定義処理部13は、選択したレ
イアウトパターン定義情報に基づいて、機能回路部11
または該機能回路部および障害検出部12を含む被定義
回路部15を再定義する。
The BIST function described with reference to FIG. 4 is an example shown in a simplified manner for easy understanding, and in many cases, a more complicated method than that of FIG. 4 is used. As described above, the failure detection unit 12 causes the functional circuit unit 1 to
The fault is detected and the fault region is specified in 1 or the defined circuit unit 15 including the functional circuit unit and fault detection unit 12, and fault information is given to the definition processing unit 13. The definition processing unit 13 responds to the given fault information and responds to the fault area indicated by the fault information, and
1 of the layout pattern definition information that does not use the divided area corresponding to the failure area from the layout pattern definition information of
Choose one. Further, the definition processing unit 13 determines the functional circuit unit 11 based on the selected layout pattern definition information.
Alternatively, the defined circuit section 15 including the functional circuit section and the failure detection section 12 is redefined.

【0036】このようにして、図1に示すFPGA1
は、機能に障害が発生した場合にも、機能を自己修復し
て、従前と同様に機能し、障害による影響を受けずに所
要の機能を継続して達成することができる。もちろん、
自己修復には、若干の時間を要するが、その間について
は、機能回路部11の外部入出力を停止させるなどすれ
ばよい。
In this way, the FPGA 1 shown in FIG.
Even when a failure occurs in the function, the self-repairing function enables the same function as before, and the required function can be continuously achieved without being affected by the failure. of course,
Although some time is required for self-repair, during that period, external input / output of the functional circuit unit 11 may be stopped.

【0037】なお、所要の機能を達成するのに複数の分
割領域を使用しないレイアウトパターンを用いるように
してもよく、その場合、それに応じたレイアウトパター
ン定義情報および障害情報テーブルを用意する。
A layout pattern which does not use a plurality of divided areas may be used to achieve a desired function. In that case, layout pattern definition information and a failure information table corresponding to the layout pattern are prepared.

【0038】ところで、図1の構成におけるレイアウト
パターン定義情報および障害情報テーブルを格納するメ
モリの一部または全部をFPGAの外部に設ける構成と
することもできる。すなわち、本発明の第2の実施の形
態では、レイアウトパターン定義情報および障害情報テ
ーブルを格納するメモリをFPGAの外部に設けてい
る。
Incidentally, a part or all of the memory for storing the layout pattern definition information and the failure information table in the configuration of FIG. 1 may be provided outside the FPGA. That is, in the second embodiment of the present invention, the memory for storing the layout pattern definition information and the failure information table is provided outside the FPGA.

【0039】〔実施の形態2〕本発明の第2の実施の形
態による自己修復装置を適用した機能装置は、図5に示
すように、FPGA2および外部メモリ21を備えてい
る。FPGA2には、図1と同様の機能回路部11、障
害検出部12および定義処理部13を設け、且つ外部メ
モリ21はFPGA2の外部に設けられている。この場
合、FPGA2には、図1のような内部メモリ14を設
けておらず、外部メモリ21に、レイアウトパターン定
義情報および障害情報テーブルを格納する。
[Second Embodiment] A functional device to which a self-repairing device according to a second embodiment of the present invention is applied includes an FPGA 2 and an external memory 21, as shown in FIG. The FPGA 2 is provided with a functional circuit unit 11, a failure detection unit 12, and a definition processing unit 13 similar to those in FIG. 1, and the external memory 21 is provided outside the FPGA 2. In this case, the FPGA 2 is not provided with the internal memory 14 as shown in FIG. 1, but the layout pattern definition information and the failure information table are stored in the external memory 21.

【0040】図5の自己修復装置における各部の機能お
よび動作について、具体的に説明する。プログラム定義
されて所要の回路として機能する機能回路部11は、外
部からの入力に対して、プログラム定義に従った所定の
処理を施して、処理結果を外部へ出力する。障害検出部
12は、機能回路部11に障害が発生して、該機能回路
部が正常に動作しなくなったときに、それを検知すると
ともにFPGA2中の障害個所を検出する。障害検出部
12は、予め仮想的に複数の領域に分割されているFP
GA2の各分割領域を単位として障害の検出を行い、い
ずれの分割領域に障害が発生したかを判別する。
The function and operation of each part of the self-repairing device shown in FIG. 5 will be specifically described. The functional circuit unit 11 that is defined by a program and functions as a required circuit performs predetermined processing according to the program definition on an input from the outside and outputs the processing result to the outside. When a failure occurs in the functional circuit section 11 and the functional circuit section does not operate normally, the failure detection section 12 detects it and also detects a failure point in the FPGA 2. The failure detection unit 12 is an FP that is virtually divided into a plurality of areas in advance.
A failure is detected by using each divided area of GA2 as a unit, and which divided area has a failure is determined.

【0041】障害検出部12は、機能回路部11から障
害情報を得ると、外部メモリ21に予め格納された障害
情報と障害領域との対応関係を示す障害情報テーブルを
参照して、障害がおきた前記分割領域を判別して、障害
が発生したことを示す情報を、前記障害領域の判別結果
と共に、定義処理部13に供給する。
When the fault detection unit 12 obtains the fault information from the functional circuit unit 11, the fault detection unit 12 refers to the fault information table stored in advance in the external memory 21 and showing the correspondence between the fault information and the fault area, and the fault occurs. The divided areas are discriminated, and information indicating that a failure has occurred is supplied to the definition processing unit 13 together with the discrimination result of the failed area.

【0042】機能回路部11の所要の機能を実現するた
めのレイアウトパターン定義情報としては、それぞれ使
用しない分割領域が異なる複数のレイアウトパターン定
義情報を用意する。そして、これら複数のレイアウトパ
ターン定義のうち、最初の定義に使用されるレイアウト
パターン定義以外に少なくとも1以上のレイアウトパタ
ーン定義情報が、外部メモリ21に格納される。なお、
最初の定義に使用されるレイアウトパターン定義情報
は、必ずしも外部メモリ21に格納していなくともよ
い。
As the layout pattern definition information for realizing the required function of the functional circuit section 11, a plurality of layout pattern definition information in which unused divided areas are different are prepared. Then, among the plurality of layout pattern definitions, at least one layout pattern definition information other than the layout pattern definition used for the first definition is stored in the external memory 21. In addition,
The layout pattern definition information used for the first definition does not necessarily have to be stored in the external memory 21.

【0043】定義処理部13は、障害検出部12から前
記障害領域の判別結果を受けると、その判別結果に基づ
き、前記レイアウトパターン定義情報から障害が発生し
た前記分割領域を含まないレイアウトパターン定義情報
を選択し、そのレイアウトパターン定義情報に従って機
能回路部11を再定義する。
When the definition processing unit 13 receives the determination result of the failure area from the failure detection unit 12, the layout pattern definition information that does not include the divided area in which the failure has occurred is generated from the layout pattern definition information based on the determination result. Is selected, and the functional circuit section 11 is redefined according to the layout pattern definition information.

【0044】このとき、定義処理部13が新たに定義す
るレイアウトパターン定義は、障害のないものでなけれ
ばならないことは、図1の場合と同様である。そこで、
定義処理部13には、新たに選定したレイアウトパター
ン定義情報に基づく機能回路部11が障害を生じないも
のでないことを確認する機能を持たせることが望まし
い。また、レイアウトパターン定義情報の選択に際し、
レイアウトパターン定義情報の選択の履歴情報を、例え
ば外部メモリ21に記憶させておき、定義処理部13
は、過去に障害が発生した分割領域を含むレイアウトパ
ターンを用いるレイアウトパターン定義情報を除外して
新たなレイアウトパターン定義情報を選択するようにす
れば、レイアウトパターン定義情報の選択を一層効率よ
く行うことができる。
At this time, the layout pattern definition newly defined by the definition processing unit 13 must be free from troubles, as in the case of FIG. Therefore,
It is desirable that the definition processing unit 13 has a function of confirming that the functional circuit unit 11 based on the newly selected layout pattern definition information does not cause a failure. Also, when selecting layout pattern definition information,
The history information of the selection of the layout pattern definition information is stored in, for example, the external memory 21, and the definition processing unit 13
The selection of layout pattern definition information can be performed more efficiently by excluding layout pattern definition information that uses a layout pattern including a divided area in which a failure has occurred in the past and selecting new layout pattern definition information. You can

【0045】図5の場合も、図1の場合と同様、FPG
A2においてレイアウトパターン定義情報によるプログ
ラム定義で達成される被定義回路部により、機能回路部
11および障害検出部12、または機能回路部11、障
害検出部12および定義処理部13を構成する。
In the case of FIG. 5 as well, as in the case of FIG.
The defined circuit section achieved by the program definition based on the layout pattern definition information in A2 constitutes the functional circuit section 11 and the failure detection section 12, or the functional circuit section 11, the failure detection section 12 and the definition processing section 13.

【0046】〔実施の形態3〕本発明の第3の実施の形
態による自己修復装置を適用した機能装置は、図6に示
すように、FPGA3および外部メモリ25を備えてい
る。FPGA3には、図1とほぼ同様の定義処理部1
3、内部メモリ14および被定義回路部15に加えて選
択回路26およびチェック回路27を設けている。
[Third Embodiment] As shown in FIG. 6, a functional device to which a self-repairing device according to a third embodiment of the present invention is applied includes an FPGA 3 and an external memory 25. The FPGA 3 has a definition processing unit 1 similar to that shown in FIG.
3, a selection circuit 26 and a check circuit 27 are provided in addition to the internal memory 14 and the defined circuit section 15.

【0047】この場合、外部メモリ25は、例えば第1
および第2のメモリ部25Aおよび25Bを有し、全く
同一の2組のレイアウトパターン定義情報および障害情
報テーブルをそれぞれに格納する。これら第1および第
2のメモリ部25Aおよび25Bはそれぞれ独立の第1
および第2のインタフェースIF1およびIF2により
FPGA3内の選択回路26に結合されている。選択回
路26は、第1および第2のメモリ部25Aおよび25
Bのいずれか一方の内容を選択し、内部メモリ14にダ
ウンロードする。チェック回路27は、選択回路26の
選択された出力をチェックし、該出力に異常が検出され
ると選択回路26を切換える。
In this case, the external memory 25 is, for example, the first memory.
And the second memory units 25A and 25B, each of which stores two identical sets of layout pattern definition information and failure information table. These first and second memory units 25A and 25B are independent first
And the second interfaces IF1 and IF2 are coupled to the selection circuit 26 in the FPGA 3. The selection circuit 26 includes first and second memory units 25A and 25A.
One of the contents of B is selected and downloaded to the internal memory 14. The check circuit 27 checks the selected output of the selection circuit 26 and switches the selection circuit 26 when an abnormality is detected in the output.

【0048】すなわち、チェック回路26は、第1のメ
モリ部25A→第1のインタフェースIF1および第2
のメモリ部25B→第2のインタフェースIF2のうち
の一方、すなわち選択回路26で選択されている側に異
常がないか否かをチェックし、異常が検出された場合に
は選択回路26を制御して、他方の経路を選択して、該
当するメモリ部からレイアウトパターン定義情報および
障害情報テーブルを内部メモリ14にダウンロードす
る。
That is, the check circuit 26 includes the first memory unit 25A, the first interface IF1 and the second interface IF1.
Memory section 25B → one of the second interfaces IF2, that is, the side selected by the selection circuit 26 has no abnormality, and if an abnormality is detected, the selection circuit 26 is controlled. Then, the other path is selected and the layout pattern definition information and the failure information table are downloaded from the corresponding memory section to the internal memory 14.

【0049】この場合、内部メモリ14は、少なくとも
使用中のレイアウトパターン定義情報および障害情報テ
ーブルを格納しており、障害検出により、障害領域を判
別し、障害のないレイアウトパターン定義情報による再
定義を行う場合には、外部メモリ25から選択回路26
を介して、適切なレイアウトパターン定義情報を内部メ
モリ14にダウンロードして用いる。そのため、内部メ
モリ14の容量は、図1の場合に比して小容量でよい。
In this case, the internal memory 14 stores at least the layout pattern definition information in use and the failure information table, the failure area is discriminated by the failure detection, and the redefinition is performed by the layout pattern definition information having no failure. When performing, the selection circuit 26 is selected from the external memory 25.
Appropriate layout pattern definition information is downloaded to the internal memory 14 via the. Therefore, the capacity of the internal memory 14 may be smaller than that in the case of FIG.

【0050】図6の装置では、FPGA3の外部からダ
ウンロードするレイアウトパターン定義情報および障害
情報テーブルのデータの信頼性を高めるために、外部メ
モリ25のメモリ部およびその記憶内容を転送するため
のインタフェースを2重化している。
In the apparatus shown in FIG. 6, in order to improve the reliability of the layout pattern definition information and the failure information table data downloaded from the outside of the FPGA 3, an interface for transferring the memory section of the external memory 25 and its stored contents is provided. It is duplicated.

【0051】図6のように外部メモリ25のメモリ部お
よびその記憶内容を転送するためのインタフェースを2
重化する構成は、図5のように内部メモリを設けない構
成にも適用することができる。
As shown in FIG. 6, a memory unit of the external memory 25 and an interface for transferring the stored contents are provided.
The redundant configuration can be applied to a configuration in which an internal memory is not provided as shown in FIG.

【0052】〔実施の形態4〕本発明の第4の実施の形
態による自己修復装置を適用したシステムの構成を図7
に示す。
[Fourth Embodiment] FIG. 7 shows the configuration of a system to which a self-repairing device according to a fourth embodiment of the present invention is applied.
Shown in

【0053】図7に示すシステムは、複数のコンポーネ
ント、すなわち#1コンポーネント41〜#nコンポー
ネント4nを備えている。各コンポーネント41〜4n
は、それぞれ図1に示した定義処理部13、内部メモリ
14および被定義回路部15にほぼ相当するコンポーネ
ント内制御部51、レイアウト情報メモリ52および被
定義回路部53を有している。
The system shown in FIG. 7 includes a plurality of components, that is, # 1 component 41 to #n component 4n. Each component 41-4n
Has an in-component control section 51, a layout information memory 52 and a defined circuit section 53, which substantially correspond to the definition processing section 13, the internal memory 14 and the defined circuit section 15 shown in FIG. 1, respectively.

【0054】すなわち、被定義回路部15は、プログラ
ム定義されて所要の回路として機能し、外部からの入力
に対して、プログラム定義に従った所定の処理を施し
て、処理結果を外部へ出力するとともに、障害の発生お
よび障害領域を検出する。それぞれ使用しない領域が異
なる複数のレイアウトパターン定義情報が、レイアウト
情報メモリ52に格納される。もちろん、レイアウト情
報メモリ52に、障害領域を判別するための障害情報テ
ーブルおよび当該コンポーネントにおけるレイアウトパ
ターン定義選択の履歴情報をも格納しておいてもよい。
コンポーネント内制御部51は、被定義回路部53から
障害領域の情報を受けると、前記レイアウトパターン定
義情報から障害が発生した領域を含まないレイアウトパ
ターン定義情報を選択し、そのレイアウトパターン定義
情報に従って被定義回路部53を再定義するとともに、
当該コンポーネントにおける障害が修復不能である場合
には、後述のように他のコンポーネントにより機能を代
行させるための制御を行う。
That is, the defined circuit section 15 is defined as a program and functions as a required circuit, performs a predetermined process according to the program definition on an input from the outside, and outputs the processing result to the outside. At the same time, the occurrence of a failure and the failure area are detected. The layout information memory 52 stores a plurality of pieces of layout pattern definition information each having a different unused area. Of course, the layout information memory 52 may also store a failure information table for determining a failure area and history information of layout pattern definition selection in the component.
When the in-component control unit 51 receives the information about the failure area from the defined circuit section 53, it selects layout pattern definition information that does not include the failure area from the layout pattern definition information, and selects the layout pattern definition information according to the layout pattern definition information. While redefining the definition circuit section 53,
If the failure in the component is irreparable, control is performed to substitute the function by another component as described later.

【0055】コンポーネント41〜4nの各々におい
て、コンポーネント内制御部51およびレイアウト情報
メモリ52に結合されたコンポーネント内部のバスは、
専用インタフェースにて、他のコンポーネント41〜4
nに結合されており、コンポーネント内制御部51は、
システム内制御インタフェースによりシステム全体で結
合されている。
In each of the components 41 to 4n, the bus inside the component coupled to the in-component control unit 51 and the layout information memory 52 is
Dedicated interface for other components 41-4
n, and the in-component control unit 51 is
It is connected in the whole system by the control interface in the system.

【0056】図7のシステムでは、各コンポーネント4
1〜4n内部のレイアウト情報メモリ52を、専用イン
タフェースで相互に結合しており、コンポーネント41
〜4n相互間でそれぞれのレイアウト情報メモリ52を
参照可能としており、コンポーネント41〜4nは、実
際に当該システムにおいて必要としているコンポーネン
トの数よりも多く設けておく。すなわち、コンポーネン
ト41〜4nは、システムにおいて実際に使用している
使用中コンポーネントと、使用していないバックアップ
用の予備コンポーネントとで構成される。
In the system of FIG. 7, each component 4
The layout information memories 52 inside 1 to 4n are mutually connected by a dedicated interface, and the component 41
4n can refer to each layout information memory 52, and the components 41 to 4n are provided more than the number of components actually required in the system. That is, the components 41 to 4n are composed of the in-use component that is actually used in the system and the backup spare component that is not used.

【0057】このようなシステムにおいて、複数のコン
ポーネント41〜4nのうちのいずれかの使用中コンポ
ーネントが、図1において説明したのと同様のレイアウ
トパターンの再定義処理によっても回復できない場合、
コンポーネント41〜4nのうちの罹障した使用中コン
ポーネントの使用を中止し、該罹障コンポーネントのレ
イアウト情報メモリ52内のレイアウトパターン定義情
報を、他の1個の使用していない予備コンポーネントの
レイアウト情報メモリ52に前記専用インタフェースを
介してコピーし、そのレイアウトパターン定義情報によ
り、該予備コンポーネントを定義してシステムを回復す
る。この場合の、罹障コンポーネントの使用の中止、該
罹障コンポーネントのレイアウトパターン定義情報のコ
ピー、およびレイアウトパターン定義情報の定義等の処
理の制御は、システム内制御インタフェースを介してコ
ンポーネント41〜4nのコンポーネント内制御部51
が連携動作することにより行われる。
In such a system, if any of the in-use components of the plurality of components 41 to 4n cannot be recovered by the same layout pattern redefinition processing as described in FIG.
Of the components 41 to 4n, use of the distressed in-use component is stopped, and the layout pattern definition information in the layout information memory 52 of the distressed component is used as the layout information of the other unused spare component. The data is copied to the memory 52 through the dedicated interface, and the spare pattern is defined by the layout pattern definition information to restore the system. In this case, control of processing such as discontinuation of use of the affected component, copying of layout pattern definition information of the affected component, and definition of layout pattern definition information is performed by the components 41 to 4n via the in-system control interface. In-component control unit 51
Is performed in cooperation with.

【0058】〔実施の形態5〕本発明の第5の実施の形
態による自己修復装置を適用したシステムの構成を図8
に示す。
[Fifth Embodiment] FIG. 8 shows the configuration of a system to which a self-repairing device according to a fifth embodiment of the present invention is applied.
Shown in

【0059】図8に示すシステムは、図7のシステムと
同様に、複数のコンポーネント、すなわち#1コンポー
ネント41〜#nコンポーネント4nを備えている。各
コンポーネント41〜4nは、それぞれ図1に示した定
義処理部13、内部メモリ14および被定義回路部15
にほぼ相当するコンポーネント内制御部51、レイアウ
ト情報メモリ52および被定義回路部53を有してい
る。さらに、図8においては、#1コンポーネント41
〜#nコンポーネント4nのレイアウト情報メモリ52
の記憶内容は、コンポーネント外部のシステムメモリ6
0のそれぞれ対応する#1メモリ領域61〜#nメモリ
領域6nに格納する。
The system shown in FIG. 8 includes a plurality of components, that is, # 1 component 41 to #n component 4n, as in the system of FIG. Each of the components 41 to 4n includes a definition processing unit 13, an internal memory 14, and a defined circuit unit 15 shown in FIG.
The component control unit 51, the layout information memory 52, and the defined circuit unit 53, which substantially correspond to Further, in FIG. 8, the # 1 component 41
~ #N Layout information memory 52 of component 4n
Is stored in the system memory 6 outside the component.
0 is stored in the corresponding # 1 memory areas 61 to #n memory areas 6n.

【0060】すなわち、被定義回路部15は、プログラ
ム定義されて所要の回路として機能し、外部からの入力
に対して、プログラム定義に従った所定の処理を施し
て、処理結果を外部へ出力するとともに、障害の発生お
よび障害領域を検出する。それぞれ使用しない領域が異
なる複数のレイアウトパターン定義情報が、レイアウト
情報メモリ52に格納される。もちろん、レイアウト情
報メモリ52に、障害領域を判別するための障害情報テ
ーブルおよび当該コンポーネントにおけるレイアウトパ
ターン定義選択の履歴情報をも格納しておいてもよい。
コンポーネント内制御部51は、被定義回路部53から
障害領域の情報を受けると、前記レイアウトパターン定
義情報から障害が発生した領域を含まないレイアウトパ
ターン定義情報を選択し、そのレイアウトパターン定義
情報に従って被定義回路部53を再定義するとともに、
当該コンポーネントにおける障害が修復不能である場合
には、後述のように他のコンポーネントにより機能を代
行させるための制御を行う。
That is, the defined circuit section 15 is defined as a program and functions as a required circuit, performs predetermined processing according to the program definition on an input from the outside, and outputs the processing result to the outside. At the same time, the occurrence of a failure and the failure area are detected. The layout information memory 52 stores a plurality of pieces of layout pattern definition information each having a different unused area. Of course, the layout information memory 52 may also store a failure information table for determining a failure area and history information of layout pattern definition selection in the component.
When the in-component control unit 51 receives the information about the failure area from the defined circuit section 53, it selects layout pattern definition information that does not include the failure area from the layout pattern definition information, and selects the layout pattern definition information according to the layout pattern definition information. While redefining the definition circuit section 53,
If the failure in the component is irreparable, control is performed to substitute the function by another component as described later.

【0061】コンポーネント41〜4nの各々におい
て、コンポーネント内制御部51は、システム内制御イ
ンタフェースによりシステム全体で結合されている。ま
た、メモリ領域61〜6nを有するシステムメモリ60
は、前記システム内制御インタフェースにより、各コン
ポーネント41〜4nのコンポーネント内制御部51に
接続されている。図8のシステムでは、各コンポーネン
ト41〜4n内部のレイアウト情報メモリ52の格納内
容をシステムメモリ60の各メモリ領域61〜6nにバ
ックアップしており、全てのコンポーネント41〜4n
がそれぞれのレイアウト情報メモリ52の内容を参照可
能としておく。また、コンポーネント41〜4nは、実
際に当該システムにおいて必要としているコンポーネン
トの数よりも多く設けておく。すなわち、コンポーネン
ト41〜4nは、システムにおいて実際に使用している
使用中コンポーネントと、使用していないバックアップ
用の予備コンポーネントとで構成される。
In each of the components 41 to 4n, the in-component control section 51 is connected to the entire system by the in-system control interface. Further, the system memory 60 having the memory areas 61 to 6n
Is connected to the in-component control unit 51 of each of the components 41 to 4n by the in-system control interface. In the system of FIG. 8, the contents stored in the layout information memory 52 inside the components 41 to 4n are backed up in the memory areas 61 to 6n of the system memory 60, and all the components 41 to 4n are backed up.
Allows the contents of each layout information memory 52 to be referred to. Further, the components 41 to 4n are provided in a number larger than the number of components actually required in the system. That is, the components 41 to 4n are composed of the in-use component that is actually used in the system and the backup spare component that is not used.

【0062】このようなシステムにおいて、複数のコン
ポーネント41〜4nのうちのいずれかの使用中コンポ
ーネントが、図1において説明したのと同様のレイアウ
トパターンの再定義処理によっても回復できない場合、
コンポーネント41〜4nのうちの罹障した使用中コン
ポーネントの使用を中止し、該罹障コンポーネントのレ
イアウト情報メモリ52内のレイアウトパターン定義情
報を、システムメモリ60から他の1個の使用していな
い予備コンポーネントのレイアウト情報メモリ52にコ
ピーし、そのレイアウトパターン定義情報により、該予
備コンポーネントを定義してシステムを回復する。この
場合の、罹障コンポーネントの使用の中止、該罹障コン
ポーネントのレイアウトパターン定義情報のコピー、お
よびレイアウトパターン定義情報の定義等の処理は、コ
ンポーネント41〜4nのコンポーネント内制御部51
の連携によって行う。
In such a system, when one of the plurality of components 41 to 4n, which is in use, cannot be recovered by the same layout pattern redefinition processing as described with reference to FIG.
The discontinued in-use component of the components 41 to 4n is discontinued and the layout pattern definition information in the layout information memory 52 of the distressed component is stored in the system memory 60 as another unused spare. The component is copied to the layout information memory 52, and the spare component is defined by the layout pattern definition information to restore the system. In this case, the use of the affected component is stopped, the layout pattern definition information of the affected component is copied, and the layout pattern definition information is defined.
It will be done in cooperation with.

【0063】〔実施の形態6〕本発明の第6の実施の形
態による自己修復装置を適用したシステムの構成を図9
に示す。
[Sixth Embodiment] FIG. 9 shows the configuration of a system to which a self-repairing device according to a sixth embodiment of the present invention is applied.
Shown in

【0064】図9に示すシステムは、図7または図8の
システムと同様の複数のコンポーネント、すなわち#1
コンポーネント41〜#nコンポーネント4nに加え
て、システム制御部71および切替えスイッチ72を備
えている。各コンポーネント41〜4nは、図7または
図8と同様の手法によりレイアウト定義情報をコピーす
ることにより、ある使用中コンポーネントの障害時に他
の予備コンポーネントにより障害の発生した障害コンポ
ーネントの機能を代行させることができる。
The system shown in FIG. 9 has a plurality of components similar to the system of FIG. 7 or FIG.
In addition to the components 41 to #n component 4n, a system control unit 71 and a changeover switch 72 are provided. The components 41 to 4n copy the layout definition information by a method similar to that of FIG. 7 or FIG. 8 to substitute the function of a faulty component in which a fault occurs in another spare component when a fault occurs in a certain component in use. You can

【0065】システム制御部71は、前記コンポーネン
トの障害発生時にその障害コンポーネントにおけるレイ
アウト定義情報を、他の予備コンポーネントに転送さ
せ、該レイアウト定義情報を用いてその予備コンポーネ
ントを定義させるとともに、システム内インタフェース
を介してコンポーネントの切替えを指示するための切り
替え指示信号SXを出力する。
When a fault occurs in the component, the system control unit 71 transfers the layout definition information in the faulty component to another spare component, uses the layout definition information to define the spare component, and the interface in the system. A switching instruction signal SX for instructing switching of components is output via the.

【0066】切替えスイッチ72は、コンポーネント4
1〜4nのうちの少なくとも使用中のものを外部装置イ
ンタフェースを介して外部装置(図示していない)に結
合するとともに、システム内インタフェースを介して与
えられる切り替え指示信号SXに応動して、外部装置イ
ンタフェースの外部装置への結合路を、前記障害コンポ
ーネントから、対応するレイアウト定義情報で定義され
た予備コンポーネントへ切替える。
The changeover switch 72 is the component 4
At least one of 1 to 4n being used is coupled to an external device (not shown) via the external device interface, and in response to a switching instruction signal SX given via the in-system interface, the external device The connection path of the interface to the external device is switched from the faulty component to the spare component defined by the corresponding layout definition information.

【0067】具体的には、図9において、例えば、#k
コンポーネント4kに障害が発生したとすると、システ
ム制御部71は、#kコンポーネント4kのレイアウト
情報メモリ(52)に格納されているレイアウト定義情
報をコンポーネント4kのレイアウト情報メモリ(5
2)からまたはシステムメモリ(60)から、使用中で
ない予備コンポーネントである#nコンポーネント4n
に転送して、そのレイアウト定義情報によって#nコン
ポーネント4nを定義させる。さらにシステム制御部7
1は、切替えスイッチ72に切替え指示信号SXを供給
して該切替えスイッチ72を切替え、それまでコンポー
ネント4kから外部装置インタフェースを介して外部装
置に結合されていた結合路をコンポーネント4nから外
部装置インタフェースを介して外部装置に結合させる。
Specifically, in FIG. 9, for example, #k
When a failure occurs in the component 4k, the system control unit 71 uses the layout definition information stored in the layout information memory (52) of the #k component 4k as the layout information memory (5) of the component 4k.
2) or from system memory (60), a spare component #n component 4n not in use
And the #n component 4n is defined by the layout definition information. Further, the system control unit 7
The reference numeral 1 supplies the changeover instruction signal SX to the changeover switch 72 to change over the changeover switch 72, and the connection path which has been connected to the external device via the external device interface from the component 4k until the component 4n is connected to the external device interface. Through an external device.

【0068】このように、コンポーネント41〜4nの
障害時に、障害コンポーネントの定義内容を他のコンポ
ーネントにコピーしたときの装置の接続切替えを切替え
スイッチにより自動的に行うようにしているので、シス
テムの接続変更等の作業が不要となる。
In this way, when the components 41 to 4n have a failure, the connection switch of the device when the definition content of the failed component is copied to another component is automatically switched by the changeover switch. No need for work such as changes.

【0069】〔実施の形態7〕本発明の第7の実施の形
態による自己修復装置を適用したシステムの動作のフロ
ーチャートを図10に示す。
[Seventh Embodiment] FIG. 10 shows a flowchart of the operation of a system to which a self-repairing device according to a seventh embodiment of the present invention is applied.

【0070】図10に示すフローチャートは、図1と同
様のシステムにおいて、図4に関連して説明した高分解
能で障害領域を検出する自己テストのような高分解能で
障害領域を弁別する高分解能弁別機能を搭載した場合の
動作を説明している。この場合、障害領域数が所定数T
以下の場合には、障害検出部12の通常の障害検出動作
で障害領域を特定することができるものとし、障害領域
数が所定数Tを超える場合には高分解能弁別機能により
障害領域を特定することができるものとする。
The flowchart shown in FIG. 10 is a high-resolution discrimination for discriminating a fault region with a high resolution, such as a self-test for detecting a fault region with the high resolution described in connection with FIG. 4, in a system similar to FIG. The operation when the function is installed is explained. In this case, the number of failure areas is a predetermined number T
In the following cases, it is assumed that the failure area can be identified by the normal failure detection operation of the failure detection unit 12, and when the number of failure areas exceeds the predetermined number T, the failure area is specified by the high resolution discrimination function. Be able to.

【0071】すなわち、図10のルーチンは障害が検出
されると、その都度起動され、先ず障害検出部12の通
常の障害検出動作で、障害領域が検出される(ステップ
S11)。このとき、検出される障害領域数が所定数T
以下であるか否かが判定され(ステップS12)、障害
領域数がT個以下でなければ、障害領域を特定すること
ができないので、障害検出部12に予め内蔵した高分解
能弁別機能を動作させて障害領域を特定する(ステップ
S13)。ステップS12において、障害領域数がT個
以下である場合には、直ちに障害領域を特定することが
できる。
That is, the routine of FIG. 10 is started each time a fault is detected, and the fault region is detected by the normal fault detection operation of the fault detection unit 12 (step S11). At this time, the number of detected failure regions is a predetermined number T
It is determined whether or not it is below (step S12), and if the number of failure regions is not T or less, the failure region cannot be specified. Therefore, the high resolution discrimination function built in the failure detection unit 12 in advance is operated. The faulty area is specified (step S13). In step S12, when the number of failure areas is T or less, the failure area can be immediately specified.

【0072】障害領域が特定されると、内部メモリ14
に格納されたレイアウトパターン定義情報から適切なレ
イアウトパターン定義情報が選択される(ステップS1
4)。このとき、特定された障害領域の情報に基づき該
当する障害領域を使用しないレイアウトパターン定義情
報からレイアウトパターンの選択が行われる。このレイ
アウトパターン定義の選択を効率よく行うため、ステッ
プS14においては、一旦選択したレイアウトパターン
定義およびその選択の際に除外したレイアウトパターン
定義(すなわち障害領域を使用するレイアウトパターン
定義)を以後の選択対象から除外するための履歴情報を
障害検出部12または内部メモリ14に記憶させる。
When the failure area is specified, the internal memory 14
Appropriate layout pattern definition information is selected from the layout pattern definition information stored in (step S1).
4). At this time, the layout pattern is selected from the layout pattern definition information that does not use the corresponding failure area based on the information of the specified failure area. In order to efficiently select the layout pattern definition, in step S14, the layout pattern definition once selected and the layout pattern definition excluded at the time of selection (that is, the layout pattern definition that uses the obstacle area) are selected as the subsequent selection targets. The history information to be excluded from the error detection unit 12 or the internal memory 14 is stored.

【0073】ステップS14でレイアウトパターン定義
情報が選択されると、定義処理部13は、選択されたレ
イアウトパターン定義情報を用いてレイアウトパターン
定義の再定義を行う(ステップS15)。定義処理部1
3は、再定義を行うと、その再定義により形成される回
路が正常に動作するか否かを検定し(ステップS1
6)、正常であれば再定義処理を完了する。ステップS
16で再定義回路が正常でないと判定された場合、ステ
ップS14に戻り、他のレイアウトパターン定義からレ
イアウトパターン定義を再選択する。
When the layout pattern definition information is selected in step S14, the definition processing section 13 redefines the layout pattern definition using the selected layout pattern definition information (step S15). Definition processing unit 1
When the redefinition is carried out, 3 verifies whether the circuit formed by the redefinition operates normally (step S1).
6) If it is normal, the redefinition process is completed. Step S
When it is determined in 16 that the redefinition circuit is not normal, the process returns to step S14, and the layout pattern definition is reselected from other layout pattern definitions.

【0074】このような処理を行わせることによって、
障害発生に対して非常に効率よく自己修復することが可
能なシステムを構築することができる。 〔実施の形態8〕本発明の第8の実施の形態による自己
修復装置を適用したシステムの構成を図11に示す。
By performing such processing,
It is possible to build a system that can very efficiently self-repair against the occurrence of a failure. [Embodiment 8] FIG. 11 shows the configuration of a system to which a self-repairing device according to an eighth embodiment of the present invention is applied.

【0075】図11に示すシステムは、図9の構成とほ
ぼ同様に構成され、複数のコンポーネント、すなわち#
1コンポーネント41〜#nコンポーネント4n加え
て、システム制御部81、外部メモリ82、制御リンク
結合部83およびクロスコネクトスイッチ84を備えて
いる。
The system shown in FIG. 11 has substantially the same configuration as that of FIG. 9, and has a plurality of components, that is, #
In addition to 1 component 41 to #n component 4n, a system control unit 81, an external memory 82, a control link coupling unit 83, and a cross connect switch 84 are provided.

【0076】各コンポーネント41〜4nは、図8と同
様の手法によりレイアウト定義情報をコピーすることに
より、ある使用中コンポーネントの障害時に他の予備コ
ンポーネントにより障害の発生した障害コンポーネント
の機能を代行させることができる。
The components 41 to 4n copy the layout definition information in the same manner as in FIG. 8 to substitute the function of the faulty component in which the fault occurs by another spare component when a fault occurs in a certain component in use. You can

【0077】外部メモリ82は、図12に示すように、
各コンポーネント41〜4nのレイアウトパターン定義
情報のバックアップ情報を格納している。システム制御
部81および外部メモリ82は、制御リンク結合部83
に結合されており、該制御リンク結合部83には、コン
ポーネント41〜4nおよびクロスコネクトスイッチ8
4が結合されている。コンポーネント41〜4nは、ク
ロスコネクトスイッチ84を介して#1外部装置〜#m
外部装置に選択的に結合されている。
The external memory 82, as shown in FIG.
The backup information of the layout pattern definition information of each of the components 41 to 4n is stored. The system control unit 81 and the external memory 82 include a control link coupling unit 83.
Are connected to the control link coupling section 83, and the components 41 to 4n and the cross-connect switch 8 are connected to the control link coupling section 83.
4 are connected. The components 41 to 4n are connected to the # 1 external device to the #m via the cross-connect switch 84.
Selectively coupled to an external device.

【0078】制御リンク結合部83は、バスシステムあ
るいはLAN(ローカルエリアネットワーク)システム
のような結合システムであり、この場合、例えばシリア
ルなパケット情報のスイッチングにより、システム間の
データの転送を行うように構成されている。この制御リ
ンク結合部83としては、コンポーネント41〜4nの
一部のバス障害がシステム全体に波及してしまうような
形のマルチ接続構成を回避して構成する。
The control link coupling unit 83 is a coupling system such as a bus system or a LAN (local area network) system. In this case, for example, serial packet information switching is used to transfer data between the systems. It is configured. The control link coupling unit 83 is configured so as to avoid a multi-connection configuration in which a bus failure of a part of the components 41 to 4n spreads to the entire system.

【0079】#1外部装置〜#m外部装置とコンポーネ
ント41〜4nとは、クロスコネクトスイッチ84によ
り、対応関係を柔軟に設定して、結合可能とし、復旧不
可能なコンポーネント障害時に、外部メモリ82からレ
イアウトパターン定義情報をコピーすることにより該コ
ンポーネントの機能を他のコンポーネントにより代行さ
せてシステムを復旧させる。
The # 1 external device to #m external device and the components 41 to 4n can be flexibly set by the cross-connect switch 84 so that they can be connected to each other. By copying the layout pattern definition information from, the function of the component is substituted by another component to restore the system.

【0080】システム制御部81は、前記コンポーネン
トの障害発生時にその障害コンポーネントにおける障害
領域情報に基づいて、外部メモリ82に格納された角コ
ンポーネントのレイアウトパターン定義情報のバックア
ップ情報を参照し、該当する障害領域を用いなくとも障
害のない領域の組み合わせのみで定義可能な他のコンポ
ーネント用のレイアウトパターン定義が存在するときに
は、該バックアップ情報を用いて、コンポーネント相互
間のレイアウトパターン定義を交換し、システムを復旧
させるようにする。
When a fault occurs in the component, the system control unit 81 refers to the backup information of the layout pattern definition information of the corner component stored in the external memory 82 based on the fault area information in the fault component, and the fault If there is a layout pattern definition for another component that can be defined only by the combination of areas that do not have any failures without using an area, use the backup information to exchange the layout pattern definition between the components and restore the system. I will let you.

【0081】このようにすると、種々の障害に対して、
さらに柔軟に対処してシステムを復旧することが可能と
なる。 〔実施の形態9〕本発明の第9の実施の形態による自己
修復装置を適用したコンポーネントの構成を図13に示
す。
In this way, various obstacles are
It becomes possible to recover the system by handling it more flexibly. [Ninth Embodiment] FIG. 13 shows the configuration of a component to which a self-repairing device according to a ninth embodiment of the present invention is applied.

【0082】図13は、例えば図11に示すシステムに
おけるコンポーネント41〜4nの各々として使用し得
るコンポーネントの構成を示している。図13に示すコ
ンポーネント90は、3個のデバイス91、92および
93、コンポーネント制御回路94、プログラムメモリ
95、レイアウト情報メモリ96およびインタフェース
回路97を備えている。
FIG. 13 shows a configuration of components that can be used as each of the components 41 to 4n in the system shown in FIG. 11, for example. The component 90 shown in FIG. 13 includes three devices 91, 92 and 93, a component control circuit 94, a program memory 95, a layout information memory 96, and an interface circuit 97.

【0083】3個のデバイス91、92および93は、
それぞれ#1デバイス91、#2デバイス92および#
3デバイス93であり、例えばFPGAにより構成され
る。これら#1デバイス91〜#3デバイス93のBI
ST用パターン情報(一種のレイアウトパターン定義情
報である)およびレイアウトパターン定義情報は図14
に示すようなフォーマットでレイアウト情報メモリ96
に格納される。BIST用パターン情報は、#1デバイ
ス91〜#3デバイス93の各々について、例えば各々
第1のBIST情報BIST-1および第2のBIST情報BI
ST-2の2種類の情報からなる。レイアウト情報メモリ9
6において、レイアウトパターン定義情報は、#1デバ
イス91のレイアウトパターン定義情報D#1-1〜D#1-u、
#2デバイス92のレイアウトパターン定義情報D#2-1
〜D#1-v、および#3デバイス93のレイアウトパター
ン定義情報D#3-1〜D#3-wとして格納される。
The three devices 91, 92 and 93 are
# 1 device 91, # 2 device 92 and #
3 devices 93, which are configured by FPGA, for example. BI of these # 1 device 91 to # 3 device 93
The pattern information for ST (a kind of layout pattern definition information) and the layout pattern definition information are shown in FIG.
Layout information memory 96 in the format shown in
Stored in. The BIST pattern information is, for example, the first BIST information BIST-1 and the second BIST information BI for each of the # 1 device 91 to the # 3 device 93.
It consists of two types of information, ST-2. Layout information memory 9
6, the layout pattern definition information is the layout pattern definition information D # 1-1 to D # 1-u of the # 1 device 91,
# 2 Layout pattern definition information of device 92 D # 2-1
To D # 1-v and layout pattern definition information D # 3-1 to D # 3-w of the # 3 device 93 are stored.

【0084】#3デバイス93は、外部装置インタフェ
ースに結合されるため、複数種類の外部装置に対応する
ようにするため、外部装置毎に異なるレイアウトパター
ン定義情報をレイアウト情報メモリ96に格納してい
る。例えば、図14に示すように、外部装置Aに対応す
るレイアウトパターン定義情報D#3a-1〜D#3a-wと、外部
装置Bに対応するレイアウトパターン定義情報D#3b-1〜
D#3b-wとがレイアウト情報メモリ96に格納される。
Since the # 3 device 93 is coupled to the external device interface, different layout pattern definition information is stored in the layout information memory 96 for each external device in order to correspond to a plurality of types of external devices. . For example, as shown in FIG. 14, layout pattern definition information D # 3a-1 to D # 3a-w corresponding to the external device A and layout pattern definition information D # 3b-1 to D # 3b-1 to the external device B.
D # 3b-w is stored in the layout information memory 96.

【0085】コンポーネント制御回路94は、プログラ
ムメモリ95に格納されたプログラムを実行することに
より動作し、障害が発生すると、レイアウト情報メモリ
96に格納された情報を用いて、障害領域を弁別し、障
害の生じた各デバイス91〜93に、レイアウトパター
ン定義を再定義することによって、障害復旧を行う。
The component control circuit 94 operates by executing the program stored in the program memory 95. When a fault occurs, the component control circuit 94 uses the information stored in the layout information memory 96 to discriminate the fault region and to perform the fault. The failure recovery is performed by redefining the layout pattern definition for each of the devices 91 to 93 in which the error occurred.

【0086】インタフェース回路97は、コンポーネン
ト90を制御インタフェースに結合する。すなわち、コ
ンポーネント90は、インタフェース回路97および制
御インタフェースを介して、他のコンポーネントに結合
される。
Interface circuit 97 couples component 90 to the control interface. That is, the component 90 is coupled to other components via the interface circuit 97 and the control interface.

【0087】なお、罹障回復用のレイアウトパターン定
義のために、デバイスを複数分割するにあたり、分割数
を多くして細分化しすぎると、メモリに格納すべきレイ
アウトパターン定義情報の情報量が膨大となる割に、各
パターンの使用率が低下し、ほとんどのパターンが使用
されないことになるため、分割数nと同時障害数iとが
いずれも数個程度以内(但し、n>i)とすることによ
り、復旧を効率よく行わせ得るレイアウトパターン定義
を設定することができる。
If the device is divided into a plurality of parts for the purpose of defining the layout pattern for recovering from the illness and the number of divisions is too large, the amount of layout pattern definition information to be stored in the memory will be enormous. However, since the usage rate of each pattern decreases and most of the patterns are not used, the number of divisions n and the number of simultaneous failures i are both within several (however, n> i). With this, it is possible to set a layout pattern definition that enables efficient restoration.

【0088】なお、上述においては、主としてレイアウ
トパターン定義情報のダウンロード定義により種々の機
能を達成し得るFPGAを用いる構成について説明した
が、本発明による自己修復の考え方は、FPGAのよう
な電子回路装置に限らず、プログラム定義が可能でさえ
あれば、例えば複数のマイクロマシンにより構成される
システム、あるいはその他の機械的な構成要素の組み合
わせからなる装置およびシステムにも適用することがで
きる。
In the above description, the configuration using the FPGA capable of achieving various functions mainly by the download definition of the layout pattern definition information has been described, but the idea of self-repair according to the present invention is the electronic circuit device such as FPGA. However, the present invention is not limited to this, and can be applied to, for example, a system configured by a plurality of micromachines, or a device and a system including a combination of other mechanical components as long as a program can be defined.

【0089】[0089]

【発明の効果】以上説明したように、本発明によれば、
実装後に機能をプログラムして定義することが可能な、
機能構成要素の集合体を搭載して機能装置を構成し、該
機能装置における前記機能構成要素の物理的なレイアウ
ト領域を予め分割した複数の分割領域のうち、全ての分
割領域数よりも所定数少ない数の分割領域を使用して該
機能装置の機能を実現し得る複数のレイアウトパターン
定義情報を記憶しておくとともに、予め定義されている
レイアウトパターンを構成する前記分割領域中の障害領
域を前記分割領域を単位として検出して、前記予め定義
されているレイアウトパターン定義情報に代えて、障害
が検出された前記分割領域を回避し得るレイアウトパタ
ーン定義情報を選択し、前記機能装置の機能を再定義す
ることにより、前記機能装置の機能を自動的に修復する
ので、例えば機能部品およびパッケージ装置等のような
機能装置の出荷後、つまりサービス中または運用中にお
ける、自己修復を可能とし、機能装置の修理・交換の頻
度を低減し、保守を容易にし得る自己修復装置を提供す
ることができる。
As described above, according to the present invention,
Functions can be programmed and defined after implementation,
A functional device is configured by mounting a group of functional constituent elements, and a physical layout area of the functional constituent elements in the functional device is divided into a plurality of divided areas in advance, and the number of divided areas is less than a predetermined number. A plurality of layout pattern definition information capable of realizing the function of the functional device is stored by using a number of divided areas, and the failure area in the divided areas forming a predefined layout pattern is divided into the divided areas. The area pattern is detected as a unit, and instead of the layout pattern definition information defined in advance, layout pattern definition information that can avoid the divided area in which a failure is detected is selected, and the function of the functional device is redefined. By doing so, the function of the functional device is automatically restored. Therefore, after shipment of the functional device such as a functional component and a package device, That in or in operation in service, to allow the self-healing, and reduce the frequency of repair or replacement of the functional units, the maintenance it is possible to provide a self-healing system that can facilitate.

【0090】本発明を適用すれば、通信ネットワークシ
ステムおよび情報処理システム等のように無中断連続運
転が要求される装置またはシステムを構成する機能装置
の総合的な信頼性を向上することができる。
By applying the present invention, it is possible to improve the overall reliability of a device such as a communication network system and an information processing system that requires continuous uninterrupted operation or a functional device that constitutes the system.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係る自己修復装置
を適用した機能装置の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a functional device to which a self-repairing device according to a first embodiment of the present invention is applied.

【図2】図1の装置に係るレイアウトパターン情報を説
明するための模式図である。
FIG. 2 is a schematic diagram for explaining layout pattern information related to the apparatus of FIG.

【図3】図1の装置に係る障害情報テーブルの構成を模
式的に説明するための図である。
3 is a diagram for schematically explaining the configuration of a failure information table according to the device of FIG.

【図4】図1の装置に係る高分解能の障害弁別機能を説
明するための模式図である。
4 is a schematic diagram for explaining a high resolution fault discrimination function according to the apparatus of FIG. 1. FIG.

【図5】本発明の第2の実施の形態に係る自己修復装置
を適用した機能装置の構成を示すブロック図である。
FIG. 5 is a block diagram showing a configuration of a functional device to which a self-repairing device according to a second embodiment of the present invention is applied.

【図6】本発明の第3の実施の形態に係る自己修復装置
を適用した機能装置の構成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of a functional device to which a self-repairing device according to a third embodiment of the present invention is applied.

【図7】本発明の第4の実施の形態に係る自己修復装置
を適用したシステムの構成を示すブロック図である。
FIG. 7 is a block diagram showing a configuration of a system to which a self-repairing device according to a fourth embodiment of the present invention is applied.

【図8】本発明の第5の実施の形態に係る自己修復装置
を適用したシステムの構成を示すブロック図である。
FIG. 8 is a block diagram showing a configuration of a system to which a self-repairing device according to a fifth embodiment of the present invention is applied.

【図9】本発明の第6の実施の形態に係る自己修復装置
を適用したシステムの構成を示すブロック図である。
FIG. 9 is a block diagram showing a configuration of a system to which a self-repairing device according to a sixth embodiment of the present invention is applied.

【図10】本発明の第7の実施の形態に係る自己修復装
置を適用したシステムの動作を示すフローチャートであ
る。
FIG. 10 is a flowchart showing the operation of the system to which the self-repairing device according to the seventh embodiment of the present invention is applied.

【図11】本発明の第8の実施の形態に係る自己修復装
置を適用したシステムの構成を示すブロック図である。
FIG. 11 is a block diagram showing a configuration of a system to which a self-repairing device according to an eighth embodiment of the present invention is applied.

【図12】図11のシステムに係る外部メモリに格納さ
れるバックアップ情報の内容を説明するための模式図で
ある。
12 is a schematic diagram for explaining the content of backup information stored in an external memory according to the system of FIG.

【図13】本発明の第9の実施の形態に係る自己修復装
置を適用したコンポーネントの構成を示すブロック図で
ある。
FIG. 13 is a block diagram showing a configuration of a component to which a self-repairing device according to a ninth embodiment of the present invention is applied.

【図14】図11のシステムに係るレイアウト情報メモ
リに格納される情報の内容を説明するための模式図であ
る。
14 is a schematic diagram for explaining the content of information stored in the layout information memory according to the system of FIG.

【符号の説明】[Explanation of symbols]

1,2,3…FPGA(機能装置) 11…機能回路部 12…障害検出部 13…定義処理部 14…内部メモリ 15,53…被定義回路部 21,25,82…外部メモリ 25A,25B…メモリ部 26…選択回路 27…チェック回路 41〜4n,90…コンポーネント 51…コンポーネント内制御部 52…レイアウト情報メモリ 60…システムメモリ 61〜6n…メモリ領域 71,81…システム制御部 72…切替えスイッチ 83…制御リンク結合部 84…クロスコネクトスイッチ 91〜93…デバイス 94…コンポーネント制御回路 95…プログラムメモリ 96…レイアウト情報メモリ 97…インタフェース回路 1, 2, 3 ... FPGA (functional device) 11 ... Functional circuit unit 12 ... Fault detection unit 13 ... Definition processing unit 14 ... Internal memory 15, 53 ... Defined circuit unit 21, 25, 82 ... External memory 25A, 25B ... Memory unit 26 ... Selection circuit 27 ... Check circuit 41-4n, 90 ... Component 51 ... In-component control unit 52 ... Layout information memory 60 ... System memory 61-6n ... Memory area 71, 81 ... System control unit 72 ... Changeover switch 83 Control link coupling unit 84 Cross connect switches 91 to 93 Device 94 Component control circuit 95 Program memory 96 Layout information memory 97 Interface circuit

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 実装後に機能をプログラムして定義する
ことが可能な、機能構成要素の集合体を搭載してなる機
能装置と、 前記機能装置における前記機能構成要素の物理的なレイ
アウト領域を予め分割した複数の分割領域のうち、全て
の分割領域数よりも所定数少ない数の分割領域を使用し
て該機能装置の機能を実現し得る複数のレイアウトパタ
ーン定義情報を記憶するためのレイアウトパターン記憶
手段と、 前記機能装置における予め定義されているレイアウトパ
ターンを構成する前記分割領域中の障害領域を前記分割
領域を単位として検出するための障害検出手段と、 前記障害検出手段による障害領域の検出に応答し、前記
予め定義されているレイアウトパターン定義に代えて、
障害が検出された前記分割領域を回避し得るレイアウト
パターン定義情報を選択し、前記機能装置の機能を再定
義する修復処理手段とを具備することを特徴とする自己
修復装置。
1. A functional device having an aggregate of functional components, which can be programmed and defined after implementation, and a physical layout area of the functional components in the functional device. A layout pattern storage unit for storing a plurality of layout pattern definition information capable of realizing the function of the functional device by using a predetermined number of divided areas smaller than the total number of divided areas among the divided areas. And a failure detection unit for detecting a failure area in the divided area forming a predefined layout pattern in the functional device in units of the divided area, and a response to detection of the failure area by the failure detection unit However, instead of the previously defined layout pattern definition,
A self-healing device comprising: a repair processing unit that selects layout pattern definition information that can avoid the divided area in which a failure is detected, and redefines the function of the functional device.
【請求項2】 レイアウトパターン記憶手段は、予め定
義されているレイアウトパターン定義以外の複数のレイ
アウトパターン定義情報を記憶することを特徴とする請
求項1に記載の自己修復装置。
2. The self-healing device according to claim 1, wherein the layout pattern storage means stores a plurality of pieces of layout pattern definition information other than the predefined layout pattern definition.
【請求項3】 レイアウトパターン記憶手段は、予め定
義されているレイアウトパターン定義を含む複数のレイ
アウトパターン定義情報を記憶することを特徴とする請
求項1に記載の自己修復装置。
3. The self-healing device according to claim 1, wherein the layout pattern storage means stores a plurality of pieces of layout pattern definition information including a predefined layout pattern definition.
【請求項4】 障害検出手段は、レイアウトパターン定
義情報に従った機能装置の機能の一部として定義される
手段であることを特徴とする請求項1〜3のいずれか1
項に記載の自己修復装置。
4. The fault detection means is a means defined as a part of the function of the functional device according to the layout pattern definition information.
The self-repairing device according to paragraph.
【請求項5】 障害検出手段は、レイアウトパターン定
義情報、障害情報、および障害領域の情報の対応関係を
示す情報を含むテーブル情報を格納する障害テーブル格
納手段を有することを特徴とする請求項1〜4のいずれ
か1項に記載の自己修復装置。
5. The fault detection means has a fault table storage means for storing table information including layout pattern definition information, fault information, and information indicating a correspondence relationship between fault area information. 5. The self-repairing device according to any one of 4 to 4.
【請求項6】 障害検出手段は、障害領域の検出のため
のテストパターン情報を格納するテストパターン記憶手
段を含むことを特徴とする請求項1〜5のいずれか1項
に記載の自己修復装置。
6. The self-repairing device according to claim 1, wherein the failure detection means includes test pattern storage means for storing test pattern information for detecting a failure area. .
【請求項7】 修復処理手段は、障害が発生したレイア
ウトパターン定義を記憶して、該レイアウトパターン定
義以外のレイアウトパターン定義情報から、再定義する
レイアウトパターン定義情報を選択するパターン選択手
段を含むことを特徴とする請求項1〜6のいずれか1項
に記載の自己修復装置。
7. The repair processing means includes pattern selection means for storing a layout pattern definition in which a failure has occurred and selecting layout pattern definition information to be redefined from layout pattern definition information other than the layout pattern definition. The self-repairing device according to any one of claims 1 to 6, characterized in that:
【請求項8】 レイアウトパターン記憶手段は、機能装
置の内部に設けられることを特徴とする請求項1に記載
の自己修復装置。
8. The self-healing device according to claim 1, wherein the layout pattern storage means is provided inside the functional device.
【請求項9】 レイアウトパターン記憶手段は、機能装
置の外部に設けられて複数のレイアウトパターン定義情
報を格納するための外部記憶装置と、前記機能装置と前
記外部記憶装置との間の情報の授受を行うインタフェー
ス手段とを含むことを特徴とする請求項1〜3のいずれ
か1項に記載の自己修復装置。
9. The layout pattern storage means is provided outside the functional device to store a plurality of layout pattern definition information, and exchanges information between the functional device and the external storage device. The self-repairing device according to any one of claims 1 to 3, further comprising an interface unit for performing the following.
【請求項10】 レイアウトパターン記憶手段は、機能
装置の外部に設けられて各々複数のレイアウトパターン
定義情報を格納するための複数の外部記憶装置と、前記
機能装置と前記複数の外部記憶装置の各々との間で各独
立に情報の授受を行う複数のインタフェース手段と、前
記複数のインタフェース手段のうちの1つを選択して対
応する前記外部記憶装置からレイアウトパターン定義情
報を取り出し、修復処理手段に供給するインタフェース
選択手段と、前記複数の外部記憶装置およびインタフェ
ース手段の障害を検出し、障害のないインタフェース手
段を選択すべく前記インタフェース選択手段を制御する
インタフェース障害検出手段とを含むことを特徴とする
請求項1〜3のいずれか1項に記載の自己修復装置。
10. The layout pattern storage means is provided outside the functional device to store a plurality of layout pattern definition information, and each of the functional device and the plurality of external storage devices. A plurality of interface means for independently exchanging information with each other, and one of the plurality of interface means is selected to extract layout pattern definition information from the corresponding external storage device, and the layout processing definition information is transferred to the repair processing means. The present invention is characterized by including interface selection means to be supplied and interface failure detection means for detecting a failure in the plurality of external storage devices and interface means and controlling the interface selection means to select an interface means having no failure. The self-repairing device according to claim 1.
【請求項11】 実装後に機能をプログラムして定義す
ることが可能な、機能構成要素の集合体を搭載してなる
機能装置、前記機能装置における前記機能構成要素の物
理的なレイアウト領域を予め分割した複数の分割領域の
うち、全ての分割領域数よりも所定数少ない数の分割領
域を使用して該機能装置の機能を実現し得る複数のレイ
アウトパターン定義情報を記憶するためのレイアウトパ
ターン記憶手段、前記機能装置における予め定義されて
いるレイアウトパターンを構成する前記分割領域中の障
害領域を前記分割領域を単位として検出するための障害
検出手段、および前記障害検出手段による障害領域の検
出に応答し、前記予め定義されているレイアウトパター
ン定義に代えて、障害が検出された前記分割領域を回避
し得るレイアウトパターン定義情報を選択し、前記機能
装置の機能を再定義する修復処理手段を有する複数の機
能コンポーネントと、 前記複数の機能コンポーネントのいずれかが前記修復処
理手段によっても修復不能となったことを検出して、当
該機能コンポーネントの定義機能情報を他の前記機能コ
ンポーネントに複製して、前記修復不能となった機能コ
ンポーネントの機能を代行させるための定義複製手段と
を具備することを特徴とする自己修復装置。
11. A functional device having a set of functional components, which can be programmed and defined after implementation, and a physical layout area of the functional components in the functional device is divided in advance. A layout pattern storage unit for storing a plurality of layout pattern definition information capable of realizing the function of the functional device by using a predetermined number of divided areas smaller than the total number of divided areas among the plurality of divided areas; Responsive to detection of a failure area by the failure detection means, and failure detection means for detecting a failure area in the divided area that constitutes a predefined layout pattern in the functional device in units of the divided area, Instead of the previously defined layout pattern definition, a layout pattern that can avoid the divided area in which a failure is detected. A plurality of functional components having repair processing means for selecting turn definition information and redefining the function of the functional device; and detecting that any of the plurality of functional components cannot be repaired by the repair processing means. And self-healing, which comprises: definition copying means for copying the defined function information of the functional component to the other functional component to substitute the function of the functional component that cannot be repaired. apparatus.
【請求項12】 複数の機能コンポーネントをそれぞれ
外部装置に接続するための接続手段と、 定義複製手段の定義複製に対応して、前記接続手段を制
御し前記接続手段による前記複数の機能コンポーネント
の外部装置との接続を切換える接続切換手段とをさらに
具備することを特徴とする請求項11に記載の自己修復
装置。
12. A connection means for connecting each of a plurality of functional components to an external device, and the connection means is controlled in response to the definition duplication of the definition duplication means, and the outside of the plurality of functional components by the connection means. The self-repairing device according to claim 11, further comprising connection switching means for switching connection with the device.
JP21497795A 1995-08-23 1995-08-23 Self-healing device Expired - Fee Related JP3294741B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21497795A JP3294741B2 (en) 1995-08-23 1995-08-23 Self-healing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21497795A JP3294741B2 (en) 1995-08-23 1995-08-23 Self-healing device

Publications (2)

Publication Number Publication Date
JPH0962528A true JPH0962528A (en) 1997-03-07
JP3294741B2 JP3294741B2 (en) 2002-06-24

Family

ID=16664685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21497795A Expired - Fee Related JP3294741B2 (en) 1995-08-23 1995-08-23 Self-healing device

Country Status (1)

Country Link
JP (1) JP3294741B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6854055B1 (en) 1999-10-18 2005-02-08 Endress + Hauser Flowtec Ag Method and system for switching active configuration memory during on-line operation of programmable field mounted device
JP2005243937A (en) * 2004-02-26 2005-09-08 Fujitsu Ltd Designing method of integrated circuit device, data processor implementing its method and program
JP2006279322A (en) * 2005-03-28 2006-10-12 Toyota Motor Corp Control device
US7434086B2 (en) 2004-08-16 2008-10-07 Fujitsu Limited Functional device, function maintaining method and function maintaining program
JP2008251821A (en) * 2007-03-30 2008-10-16 Kddi Corp Restoration device of logic programmable device
JP2009508243A (en) * 2005-09-13 2009-02-26 エム2000 エスエー. Reconfigurable circuit with reconfigurable spare cluster
WO2009069174A1 (en) * 2007-11-27 2009-06-04 Fujitsu Limited Embedded device and control method
JP2013062649A (en) * 2011-09-13 2013-04-04 Nec Engineering Ltd Logic circuit having reconfigurable integrated circuit unit, and method of correcting error in logic circuit
JP2013187699A (en) * 2012-03-07 2013-09-19 Fujitsu Telecom Networks Ltd Fpga configuration processing control circuit
JP5500282B1 (en) * 2013-02-28 2014-05-21 日本電気株式会社 Fault repair device, fault repair method, and fault repair program
WO2014147780A1 (en) * 2013-03-21 2014-09-25 富士通株式会社 Logic processing device and processing method thereof
US11314606B2 (en) 2017-01-10 2022-04-26 Mitsubishi Electric Corporation Substitution device, information processing system, and substitution method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008015704A (en) * 2006-07-04 2008-01-24 Fujitsu Ltd Multiprocessor system

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6854055B1 (en) 1999-10-18 2005-02-08 Endress + Hauser Flowtec Ag Method and system for switching active configuration memory during on-line operation of programmable field mounted device
US7299348B2 (en) 1999-10-18 2007-11-20 Endress + Hauser Flowtec Ag Programmable field mounted device
JP2005243937A (en) * 2004-02-26 2005-09-08 Fujitsu Ltd Designing method of integrated circuit device, data processor implementing its method and program
US7434086B2 (en) 2004-08-16 2008-10-07 Fujitsu Limited Functional device, function maintaining method and function maintaining program
JP2006279322A (en) * 2005-03-28 2006-10-12 Toyota Motor Corp Control device
JP2009508243A (en) * 2005-09-13 2009-02-26 エム2000 エスエー. Reconfigurable circuit with reconfigurable spare cluster
JP2008251821A (en) * 2007-03-30 2008-10-16 Kddi Corp Restoration device of logic programmable device
WO2009069174A1 (en) * 2007-11-27 2009-06-04 Fujitsu Limited Embedded device and control method
JP2013062649A (en) * 2011-09-13 2013-04-04 Nec Engineering Ltd Logic circuit having reconfigurable integrated circuit unit, and method of correcting error in logic circuit
JP2013187699A (en) * 2012-03-07 2013-09-19 Fujitsu Telecom Networks Ltd Fpga configuration processing control circuit
JP5500282B1 (en) * 2013-02-28 2014-05-21 日本電気株式会社 Fault repair device, fault repair method, and fault repair program
US9405612B2 (en) 2013-02-28 2016-08-02 Nec Corporation Fault repair apparatus, fault repair method and storage medium storing fault repair program
WO2014147780A1 (en) * 2013-03-21 2014-09-25 富士通株式会社 Logic processing device and processing method thereof
JPWO2014147780A1 (en) * 2013-03-21 2017-02-16 富士通株式会社 Logic processing apparatus and control method thereof
US11314606B2 (en) 2017-01-10 2022-04-26 Mitsubishi Electric Corporation Substitution device, information processing system, and substitution method

Also Published As

Publication number Publication date
JP3294741B2 (en) 2002-06-24

Similar Documents

Publication Publication Date Title
JP3294741B2 (en) Self-healing device
JP4456552B2 (en) LOGIC INTEGRATED CIRCUIT HAVING DYNAMIC SUBSTITUTION FUNCTION, INFORMATION PROCESSING DEVICE USING SAME, AND DYNAMIC SUBSTITUTION METHOD FOR LOGIC INTEGRATED CIRCUIT
JP2009140353A (en) Reconfigurable integrated circuit and self-repair system using the same
CN100520724C (en) Failure switch recovery realization network system and method
JPH11203157A (en) Redundancy device
JPH0778039A (en) Clock selection control system
JP2728066B2 (en) Unit switching device
JP2000285030A (en) Information processor
JPS6027041B2 (en) How to switch lower control devices in Hiaraki control system
KR101137771B1 (en) Self-repairable digital circuit system and digital circuit self-repairing method inspired from endocrine cellular communication
JP3165320B2 (en) Self-healing circuit
JP4911959B2 (en) Distributed monitoring and control system
JP2634962B2 (en) Logic circuit backup method
JP2560875B2 (en) Information processing system failure notification method
JPS5917467B2 (en) Control computer backup method
GB2244628A (en) Node apparatus in a local area network
JPS6217258B2 (en)
JP3884152B2 (en) Relay device
JPH08203293A (en) Memory device
JP2636610B2 (en) Backup method
US8954795B2 (en) System and method for responding to failure of a hardware locus at a communication installation
JPH06282510A (en) Constitution control system of computer system having communication controller of redundant constitution
JPH11134211A (en) Duplex computer system and its operation method
JP2000035889A (en) Radio base station device
JPH0553938A (en) System for switching duplex central processing units

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080405

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees