JPH0962012A - Resist pattern formation - Google Patents

Resist pattern formation

Info

Publication number
JPH0962012A
JPH0962012A JP7214848A JP21484895A JPH0962012A JP H0962012 A JPH0962012 A JP H0962012A JP 7214848 A JP7214848 A JP 7214848A JP 21484895 A JP21484895 A JP 21484895A JP H0962012 A JPH0962012 A JP H0962012A
Authority
JP
Japan
Prior art keywords
resist
film
resist pattern
photoresist
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7214848A
Other languages
Japanese (ja)
Inventor
Takashi Suzuki
木 隆 鈴
Misao Yoshimura
村 操 吉
Yoshiaki Kitaura
浦 義 昭 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7214848A priority Critical patent/JPH0962012A/en
Publication of JPH0962012A publication Critical patent/JPH0962012A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable the formation of a resist pattern suitable for plating process by forming a photoresist film on a substrate to be treated, heat-treating, exposing and developing the photoresist film under the heating condition where a solvent in the photoresist film is evaporated. SOLUTION: A resist film 6 consisting of a novolak-based positive photoresist is applied on a GaAs substrate 2 on which a metallic wiring 4 is formed. Next, pre-baking is conducted at a temperature which is considered to evaporate the coating solvent in the resist film 6 and to evaporate little photosensitive agent. In succession, the resist film 6 is exposed by using UV(ultra Violet) light. Thereafter, the resist pattern 6 having an opening 8 on the metallic wiring 4 is formed by immersing the resist film 6 into an organic alkaline solution. Next, post-baking is conducted to remove an alkaline solution remaining in the resist film 6 after the resist pattern 6 is pulled up from the alkaline solution. Thereafter, the resist pattern 6 is immersed in a gold plating liquid to form a gold-plated layer 10 on the metallic wiring 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はメッキプロセス用に
用いられる厚膜レジストパターンを形成するレジストパ
ターン形成方法に関する。
TECHNICAL FIELD The present invention relates to a resist pattern forming method for forming a thick film resist pattern used for a plating process.

【0002】[0002]

【従来の技術】近年、移動体通信用としてGaAs基板
を用いたMMIC(Microwave Monolithic Integrated
Circuit )が用いられるようになってきている。このM
MICにおいては、素子間を接続する金属配線およびイ
ンダクタを形成する金属配線が微細化されるとともに長
くなることによる抵抗値の増大がGaAsMMICの性
能に大きな影響を与えている。そこで、これらの金属配
線(主に第2層配線)の抵抗を低減するためにメッキプ
ロセスを用いることが検討されている。このメッキプロ
セスでは、半導体基板上に既に形成した金属配線上に開
口を有する厚膜(例えば6μm以上)のレジストパター
ンを形成し、このレジストパターンが形成された半導体
基板をメッキ液に浸漬することにより上記金属配線上に
例えば2μm〜3μmの膜厚の例えば金のメッキ層を形
成する。
2. Description of the Related Art Recently, an MMIC (Microwave Monolithic Integrated) using a GaAs substrate for mobile communication has been used.
Circuit) is being used. This M
In the MIC, the increase in the resistance value due to the miniaturization and lengthening of the metal wiring connecting the elements and the metal wiring forming the inductor has a great influence on the performance of the GaAs MMIC. Therefore, it is considered to use a plating process in order to reduce the resistance of these metal wirings (mainly the second layer wirings). In this plating process, a thick film (for example, 6 μm or more) resist pattern having an opening is formed on the metal wiring already formed on the semiconductor substrate, and the semiconductor substrate on which the resist pattern is formed is immersed in a plating solution. A plating layer of, for example, gold having a film thickness of, for example, 2 μm to 3 μm is formed on the metal wiring.

【0003】[0003]

【発明が解決しようとする課題】上述のメッキプロセス
を用いた場合、メッキ層の不均一性、メッキ層の表面の
荒れ、およびメッキされた金属配線の抵抗が増大する現
象が生じ、メッキプロセスを用いることによる本来の目
的が達成できないという問題があった。
When the above-described plating process is used, the unevenness of the plating layer, the roughening of the surface of the plating layer, and the phenomenon that the resistance of the plated metal wiring is increased occur, and the plating process is performed. There was a problem that the original purpose of using it could not be achieved.

【0004】本発明は上記事情を考慮してなされたもの
であって、金属配線の低抵抗化のためのメッキプロセス
に適したレジストパターンを形成することのできるレジ
ストパターン形成方法を提供することを目的とする。
The present invention has been made in consideration of the above circumstances, and provides a resist pattern forming method capable of forming a resist pattern suitable for a plating process for reducing the resistance of metal wiring. To aim.

【0005】[0005]

【課題を解決するための手段】本発明によるレジストパ
ターン形成方法の第1の態様は、被処理基板上にフォト
レジストを塗布することによりフォトレジスト膜を形成
する工程と、前記フォトレジスト膜中の溶媒が蒸発する
加熱条件の下で加熱処理する工程と、前記フォトレジス
ト膜を露光、現像することによりフォトレジストのパタ
ーンを形成する工程と、を備えていることを特徴とす
る。
A first aspect of a method for forming a resist pattern according to the present invention is a step of forming a photoresist film by applying a photoresist on a substrate to be processed, and a step of forming the photoresist film in the photoresist film. The method is characterized by including a step of performing a heat treatment under a heating condition in which a solvent evaporates, and a step of forming a photoresist pattern by exposing and developing the photoresist film.

【0006】また本発明によるレジストパターン形成方
法の第2の態様は第1の態様の形成方法において、前記
フォトレジストはノボラック系のポジ型レジストであ
り、前記加熱処理は120〜125℃で、2分間以上行
うことを特徴とする。
A second aspect of the resist pattern forming method according to the present invention is the method of the first aspect, wherein the photoresist is a novolac type positive resist and the heat treatment is performed at 120 to 125 ° C. for 2 hours. It is characterized by performing for more than a minute.

【0007】また本発明によるレジストパターン形成方
法の第3の態様は、第1または第2の態様の形成方法に
おいて、フォトレジスト膜厚は6μm以上であることを
特徴とする。
A third aspect of the method of forming a resist pattern according to the present invention is characterized in that, in the forming method of the first or second aspect, the photoresist film thickness is 6 μm or more.

【0008】[0008]

【作用】まず本発明は、従来のレジストパターン形成方
法によって形成されたレジストパターンを用いてメッキ
処理を行った場合に生じる金属配線の抵抗が低減しない
問題について色々調査した。すると従来のレジストパタ
ーンの形成にはノボラック系のポジ型レジストが用いら
れ、このレジストパターンのプリベーク温度は90℃で
行われていたことが分かった。そこで本発明者はレジス
ト塗布後のプリベークを90℃で行った場合にはレジス
ト膜中に塗布溶媒が残り、この残留溶媒とともにレジス
トがメッキ液中に溶けてメッキ液が劣化することにより
上記問題が生じているのではないかと考え、これを裏付
けるための実験を行った。
According to the present invention, various problems have been investigated regarding the problem that the resistance of the metal wiring is not reduced when the plating process is performed using the resist pattern formed by the conventional resist pattern forming method. Then, it was found that a novolac-based positive resist was used for forming the conventional resist pattern, and the prebaking temperature of this resist pattern was 90 ° C. Therefore, when the pre-baking after coating the resist is performed at 90 ° C., the present inventor has a problem that the coating solvent remains in the resist film, and the resist dissolves in the plating solution together with the residual solvent to deteriorate the plating solution. We thought that it might have occurred, and conducted an experiment to support this.

【0009】この実験は厚膜のレジストが塗布された基
板を2種類用意し、一方の基板のレジスト膜のプリベー
クをレジストの塗布溶媒が完全に蒸発しないと考えられ
る第1の加熱条件(例えばノボラック系のレジストの場
合は90℃で2分間以上)で行い、他方の基板のレジス
ト膜のプリベークを、レジストの塗布溶媒はほぼ完全に
蒸発するが、レジスト中の感光剤はあまり蒸発しないと
考えられる第2の加熱条件(例えばノボラック系のレジ
ストの場合は120℃で2分間以上)で行った。そして
これらの2種類のレジスト膜を露光、現像し、その後に
各々、例えば80℃でポストベークした場合と、100
℃でポストベークした場合のレジスト膜のプロファイル
を調査した。この調査結果から第1の加熱条件でプリベ
ークした場合のレジスト膜のプロファイルはレジストフ
ローが生じ、90度バーチカルプロファイルではなかっ
た。一方、第2の加熱条件でプリベークした場合のレジ
スト膜のプロファイルはレジストフローが生じず、90
度バーチカルプロファイルであった。
In this experiment, two kinds of substrates coated with a thick film resist were prepared, and the prebaking of the resist film on one substrate was performed under the first heating condition (for example, novolak) which is considered not to evaporate the resist coating solvent completely. In the case of a system resist, it is presumed that the resist film on the other substrate is prebaked at 90 ° C. for 2 minutes or more), but the solvent for coating the resist is almost completely evaporated, but the photosensitizer in the resist is not so much evaporated. It was performed under the second heating condition (for example, in the case of a novolac-based resist, 120 ° C. for 2 minutes or more). Then, these two types of resist films are exposed and developed, and then each is subjected to post-baking at 80 ° C.
The profile of the resist film when post-baked at ℃ was investigated. From this examination result, the resist film profile when pre-baked under the first heating condition caused a resist flow and was not a 90-degree vertical profile. On the other hand, when the resist film was pre-baked under the second heating condition, the resist flow did not occur in the profile of the resist film.
It was a vertical profile.

【0010】また、第1の加熱条件でプリベークしたレ
ジスト膜および第2の加熱条件でプリベークした場合の
レジスト膜を露光、現像し、所定温度(例えば100
℃)でポストベークを行った。そしてこれらのレジスト
膜のパターンが形成された基板をメッキ液に浸漬し、メ
ッキ層を形成した後のレジスト膜の膜厚の減りを計測し
た。この計測結果によれば、第2の加熱条件でプリベー
クした場合のレジスト膜の方が第1の加熱条件でプリベ
ークした場合のレジスト膜に比べて膜厚の減りが少なか
った。すなわち、第2の加熱条件でレジスト膜をプリベ
ークしたほうがメッキ液中へのレジスト溶出が少ないこ
とが分かった。
Further, the resist film prebaked under the first heating condition and the resist film prebaked under the second heating condition are exposed and developed to a predetermined temperature (for example, 100).
Post bake was performed at (° C.). Then, the substrate on which these resist film patterns were formed was immersed in a plating solution, and the reduction in the film thickness of the resist film after forming the plating layer was measured. According to these measurement results, the resist film when prebaked under the second heating condition showed a smaller decrease in film thickness than the resist film when prebaked under the first heating condition. That is, it was found that pre-baking the resist film under the second heating condition caused less resist elution into the plating solution.

【0011】以上の実験結果を踏まえて本発明の作用を
説明する。
The operation of the present invention will be described based on the above experimental results.

【0012】上述のように構成された本発明のレジスト
パターン形成方法の第1の態様によれば、フォトレジス
ト膜中の溶媒が蒸発する加熱条件の下で加熱処理(プリ
ベーク)が行われる。このこと及び上述の実験結果によ
り、レジストフローが生じず、形成されたレジストパタ
ーンは90度バーチカルプロファイルとなるとともに、
メッキ後のレジスト膜の膜減りも少なく、メッキ溶液中
へのレジストの溶出を抑えることが可能となり、メッキ
処理に好適なレジストパターンを得ることができる。
According to the first aspect of the resist pattern forming method of the present invention configured as described above, the heat treatment (prebaking) is performed under the heating condition that the solvent in the photoresist film is evaporated. From this and the above experimental results, resist flow does not occur, the formed resist pattern has a 90-degree vertical profile, and
There is little reduction in the resist film after plating, it is possible to suppress the elution of the resist into the plating solution, and it is possible to obtain a resist pattern suitable for the plating treatment.

【0013】また上述のように構成された本発明のレジ
ストパターン形成方法の第2の態様によれば、フォトレ
ジストはノボラック系のポジ型レジストであり、熱処理
は120〜125℃で2分間以上行われる。このこと及
び上述の実験結果によりフォトレジスト膜中の溶媒はほ
とんど蒸発し、レジストフローが生じず、形成されたレ
ジストパターンは90度バーチカルプロファイルで、か
つメッキ後のレジスト膜の膜減りも少なく、メッキ溶液
中へのレジストの溶出を抑えることが可能となる。これ
によりメッキ処理に好適なレジストパターンを得ること
ができる。
According to the second aspect of the resist pattern forming method of the present invention configured as described above, the photoresist is a novolac type positive resist, and the heat treatment is performed at 120 to 125 ° C. for 2 minutes or more. Be seen. From this fact and the above experimental results, the solvent in the photoresist film was almost evaporated, resist flow did not occur, the formed resist pattern had a vertical profile of 90 degrees, and there was little film loss of the resist film after plating. It becomes possible to suppress the elution of the resist into the solution. This makes it possible to obtain a resist pattern suitable for plating.

【0014】上述のように構成された本発明のレジスト
パターン形成方法の第3の態様によればレジスト膜の膜
厚は6μm以上であるため、メッキ処理に好適な厚膜の
レジストパターンを得ることができる。
According to the third aspect of the resist pattern forming method of the present invention configured as described above, since the thickness of the resist film is 6 μm or more, it is possible to obtain a thick resist pattern suitable for plating. You can

【0015】[0015]

【発明の実施の形態】本発明によるレジストパターン形
成方法の実施の形態を図1乃至図4を参照して説明す
る。まず本発明者は従来のレジストパターン形成方法に
よって形成されたレジストパターンを用いてメッキ処理
を行った場合に生じる金属配線の抵抗が低減しない問題
について色々調査した。すると従来のレジストパターン
の形成にはノボラック系のポジ型レジストが用いられ、
このレジストパターンのプリベーク温度は90℃で行わ
れていたことが判明した。そこで本発明者は、レジスト
塗布後のプリベークを90℃で行った場合はレジスト膜
中に塗布溶媒が残り、この残留溶媒の影響により上述の
問題が生じているのではないかと考え、これを裏付ける
ための実験を行った。この実験について以下説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a resist pattern forming method according to the present invention will be described with reference to FIGS. First, the present inventor has variously investigated the problem that the resistance of the metal wiring is not reduced when the plating process is performed using the resist pattern formed by the conventional resist pattern forming method. Then, a novolac-based positive resist is used for forming the conventional resist pattern,
It was found that the prebaking temperature of this resist pattern was 90 ° C. Therefore, the present inventor thinks that the pre-baking after the resist coating is carried out at 90 ° C., the coating solvent remains in the resist film, and the above-mentioned problem is caused by the influence of this residual solvent, and this is supported. Experiments for This experiment will be described below.

【0016】実験には、厚膜用レジストにノボラック系
のポジ型フォトレジストを用いた。まず1μmの膜厚の
金属配線4が形成されたGaAs基板2に、上記レジス
ト6を6μmの膜厚に塗布し、プリベークを90℃で2
分間行ったものと、塗布溶媒がほぼ蒸発し、かつレジス
トに含まれる感光剤があまり蒸発しない温度であると思
われる120℃でプリベークを2分間行ったものの2種
類を用意した。そしてこれらの2種類のレジスト膜を露
光、現像し、その後に、各々80℃でポストベークした
場合と、100℃でポストベークした場合のテーパ角度
θ(図4参照)を測定した。このときの測定結果を図3
に示す。図3において90℃でプリベークした場合の測
定結果は白丸で、120℃でプリベークした場合の測定
結果は白三角で示してある。
In the experiment, a novolac-based positive photoresist was used as the thick film resist. First, the resist 6 is applied to a thickness of 6 μm on the GaAs substrate 2 on which the metal wiring 4 having a thickness of 1 μm is formed, and prebaked at 90 ° C. for 2 hours.
Two types were prepared: one for 1 minute, and one for prebaking for 2 minutes at 120 ° C., which is a temperature at which the coating solvent is almost evaporated and the photosensitizer contained in the resist is not likely to be evaporated. Then, these two types of resist films were exposed and developed, and thereafter, the taper angle θ (see FIG. 4) was measured when post-baked at 80 ° C. and when post-baked at 100 ° C., respectively. The measurement result at this time is shown in FIG.
Shown in In FIG. 3, the measurement results when prebaked at 90 ° C. are shown by white circles, and the measurement results when prebaked at 120 ° C. are shown by white triangles.

【0017】この図3から分かるようにポトベーク処理
温度が増加するにつれて、レジスト膜のフロー、すなわ
ちレジスト膜6が図4の破線に示すように変形すること
が生じ、特にポストベーク処理温度が100℃になると
テーパ角度が58度になり、レジスト膜6のフローが顕
著となっていることが分かった。
As can be seen from FIG. 3, the flow of the resist film, that is, the resist film 6 is deformed as shown by the broken line in FIG. 4 as the pot-baking temperature is increased, and the post-baking temperature is 100 ° C. in particular. Then, it was found that the taper angle became 58 degrees and the flow of the resist film 6 became remarkable.

【0018】これに対して120℃でプリベークを行っ
た場合はポストベーク処理が増加してもレジストフロー
も見られず、テーパ角度θにも変化は無く90度であっ
て、バーチカルプロファイル(図4の実線で示すレジス
ト膜6のプロファイル)を維持している。
On the other hand, when prebaking was performed at 120 ° C., no resist flow was observed even if the post-baking process was increased, and the taper angle θ was 90 °, which was 90 °, and the vertical profile (FIG. 4). The profile of the resist film 6 indicated by the solid line is maintained.

【0019】次に上記ポストベークされたレジストパタ
ーンを液温65℃、電流密度0.5A/dm2 の金メッ
キ液に370秒間浸漬し、約2μmの膜厚の金メッキ層
を形成した場合のレジスト膜の膜厚の減りの計測結果を
図2に示す。この図2から分かるように90℃でプリベ
ークしたレジストパターンの膜厚の減りが0.21μm
なのに対して120℃でプリベークしたレジストパター
ンの膜厚の減りは0.06μmであった。
Next, the post-baked resist pattern is immersed in a gold plating solution having a liquid temperature of 65 ° C. and a current density of 0.5 A / dm 2 for 370 seconds to form a gold plating layer having a thickness of about 2 μm. The measurement result of the decrease in the film thickness of is shown in FIG. As can be seen from FIG. 2, the reduction in the film thickness of the resist pattern prebaked at 90 ° C. is 0.21 μm.
On the other hand, the reduction in the film thickness of the resist pattern prebaked at 120 ° C. was 0.06 μm.

【0020】これにより、120℃でプリベークした場
合のほうが、メッキ液中へのレジスト溶出が少ないこと
が分かる。
From this, it can be seen that the resist elution into the plating solution is less when prebaked at 120 ° C.

【0021】以上の実験結果を踏まえて本発明によるレ
ジストパターン形成方法の一実施の形態を図1を参照し
て説明する。
Based on the above experimental results, an embodiment of the resist pattern forming method according to the present invention will be described with reference to FIG.

【0022】図1はこの実施の形態の製造工程断面図で
ある。まず、図1(a)に示すように例えば1μmの膜
厚の金属配線4が形成されたGaAs基板2にノボラッ
ク系のポジ型フォトレジストからなるレジスト膜6を例
えば膜厚6μmに塗布する。次にレジスト膜6中の塗布
溶媒が蒸発し、感光剤があまり蒸発しないと思われる温
度(例えばノボラック系のポジ型フォトレジストに対し
ては120〜125℃)で2分間以上のプリベークを行
う(図1(b)参照)。
FIG. 1 is a sectional view of the manufacturing process of this embodiment. First, as shown in FIG. 1A, a resist film 6 made of a novolac-based positive photoresist is applied to a GaAs substrate 2 on which a metal wiring 4 having a thickness of 1 μm is formed, for example, to a thickness of 6 μm. Next, pre-baking is performed for 2 minutes or more at a temperature at which the coating solvent in the resist film 6 is evaporated and the photosensitive agent is not likely to be evaporated (for example, 120 to 125 ° C. for a novolac-based positive photoresist). See FIG. 1B).

【0023】続いてレジスト膜6を例えば波長が436
nmのUV(Ultra Violent )光を用いて露光量550
mj/cm2 で露光する(図1(c)参照)。その後、
アルカリ濃度2.38%の有機アルカリ溶液中に2分3
0秒間浸漬することにより金属配線4上に開口8を有す
るレジストパターン6を形成する(図1(d)参照)。
Subsequently, the resist film 6 having a wavelength of, for example, 436 is formed.
Exposure amount of 550 using UV (Ultra Violent) light
Exposure is performed at mj / cm 2 (see FIG. 1C). afterwards,
2 minutes 3 in an organic alkali solution with an alkali concentration of 2.38%
By immersing for 0 seconds, a resist pattern 6 having an opening 8 is formed on the metal wiring 4 (see FIG. 1D).

【0024】次にこのレジストパターン6を上記アルカ
リ溶液から上げた後、レジスト膜6中に残存しているア
ルカリ液を除去するために例えば100℃でポストベー
ク処理を行う。
Next, after the resist pattern 6 is lifted from the alkaline solution, a post-baking treatment is performed at 100 ° C., for example, to remove the alkaline solution remaining in the resist film 6.

【0025】その後、65℃、電流密度0.5A/dm
2 の金メッキ液中に370秒間浸漬することによって金
属配線4上に約2μmの膜厚の金メッキ層10を形成す
る(図1(e)参照)。
Thereafter, the temperature is 65 ° C. and the current density is 0.5 A / dm.
By immersing 370 seconds in a second gold solution to form a gold plating layer 10 having a thickness of about 2μm on the metal wiring 4 (see FIG. 1 (e)).

【0026】本実施の形態の形成方法によって形成され
たレジストパターンにはレジストのフローも見られず、
90度のバーチカルプロファイルを維持しており、この
レジストパターンを用いてメッキ処理を行っても形成さ
れたメッキ層の表面には荒れも見られず、また金属配線
4との低抵抗化を図ることができた。
No resist flow is observed in the resist pattern formed by the forming method of the present embodiment,
A vertical profile of 90 degrees is maintained, and even if plating is performed using this resist pattern, the surface of the plated layer formed is not roughened and the resistance with the metal wiring 4 is reduced. I was able to.

【0027】[0027]

【発明の効果】以上述べたように本発明によれば、メッ
キプロセスに好適なレジストパターンを形成することが
できる。
As described above, according to the present invention, a resist pattern suitable for the plating process can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるレジストパターン形成方法の一実
施の形態の製造工程断面図。
FIG. 1 is a sectional view of a manufacturing process of an embodiment of a resist pattern forming method according to the present invention.

【図2】一実施の形態の効果を説明するグラフ。FIG. 2 is a graph illustrating an effect of one embodiment.

【図3】一実施の形態の効果を説明するグラフ。FIG. 3 is a graph illustrating an effect of one embodiment.

【図4】従来のレジストパターン形成方法の問題点を説
明する説明図。
FIG. 4 is an explanatory diagram illustrating a problem of a conventional resist pattern forming method.

【符号の説明】[Explanation of symbols]

2 半導体基板(GaAs基板) 4 金属配線 6 レジスト膜 8 開口 10 金メッキ層 2 semiconductor substrate (GaAs substrate) 4 metal wiring 6 resist film 8 opening 10 gold plating layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/30 569B ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 21/30 569B

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】被処理基板上にフォトレジストを塗布する
ことによりフォトレジスト膜を形成する工程と、前記フ
ォトレジスト膜中の溶媒が蒸発する加熱条件の下で加熱
処理する工程と、前記フォトレジスト膜を露光、現像す
ることによりフォトレジストのパターンを形成する工程
と、を備えていることを特徴とするレジストパターン形
成方法。
1. A step of forming a photoresist film by applying a photoresist on a substrate to be processed, a step of heat treatment under a heating condition in which a solvent in the photoresist film is evaporated, and the photoresist. A step of forming a photoresist pattern by exposing and developing the film, and a resist pattern forming method.
【請求項2】前記フォトレジストはノボラック系のポジ
型レジストであり、前記加熱処理は120〜125℃
で、2分間以上行うことを特徴とする請求項1記載の方
法。
2. The photoresist is a novolac-based positive resist, and the heat treatment is 120 to 125 ° C.
The method according to claim 1, wherein the method is performed for 2 minutes or more.
【請求項3】前記フォトレジスト膜の膜厚は6μm以上
であることを特徴とする請求項1または2記載の方法。
3. The method according to claim 1, wherein the photoresist film has a thickness of 6 μm or more.
JP7214848A 1995-08-23 1995-08-23 Resist pattern formation Pending JPH0962012A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7214848A JPH0962012A (en) 1995-08-23 1995-08-23 Resist pattern formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7214848A JPH0962012A (en) 1995-08-23 1995-08-23 Resist pattern formation

Publications (1)

Publication Number Publication Date
JPH0962012A true JPH0962012A (en) 1997-03-07

Family

ID=16662553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7214848A Pending JPH0962012A (en) 1995-08-23 1995-08-23 Resist pattern formation

Country Status (1)

Country Link
JP (1) JPH0962012A (en)

Similar Documents

Publication Publication Date Title
US4088490A (en) Single level masking process with two positive photoresist layers
US4353778A (en) Method of etching polyimide
US5503961A (en) Process for forming multilayer lift-off structures
US6207358B1 (en) Method of stripping a photoresist from a semiconductor substrate using dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide
US20040248047A1 (en) Method of forming thin-film pattern
JPH0729846A (en) Formation of electrode in semiconductor device
EP0421053A2 (en) High temperature lift-off process
CA2288458A1 (en) Resist pattern, process for the information of the same, and process forthe formation of wiring pattern
JPH0962012A (en) Resist pattern formation
JPS616830A (en) Pattern formation
JP2002076575A (en) Method of manufacturing substrate for semiconductor device
US6337174B1 (en) Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide
KR19990060922A (en) Manufacturing Method of Semiconductor Device
US6686128B1 (en) Method of fabricating patterned layers of material upon a substrate
JP3421268B2 (en) Pattern formation method
JP2789969B2 (en) Method for forming contact hole in semiconductor device
JP2000181077A (en) Wiring pattern forming method by lift-off method
JP2001345540A (en) Method of forming circuit interconnection
JPS5857908B2 (en) Method of forming thin film structure
JPH0470626B2 (en)
JPS61170738A (en) Lift-off process by multi-layered resist
JP3046114B2 (en) Method for manufacturing semiconductor integrated circuit device
KR100206896B1 (en) Method for forming contact of bypola device
JPH0335239A (en) Production of semiconductor device
JPH07254550A (en) Acrylic resist forming method