JPH0957585A - Wafer chamfer finishing method and working device - Google Patents
Wafer chamfer finishing method and working deviceInfo
- Publication number
- JPH0957585A JPH0957585A JP23927895A JP23927895A JPH0957585A JP H0957585 A JPH0957585 A JP H0957585A JP 23927895 A JP23927895 A JP 23927895A JP 23927895 A JP23927895 A JP 23927895A JP H0957585 A JPH0957585 A JP H0957585A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing
- grinding
- chamfer
- chamfered portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ウェーハ面取り部
仕上げ加工方法および加工装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for finishing a chamfered portion of a wafer.
【０００２】[0002]
【従来の技術】従来、ウェーハの加工方法として、ウェ
ーハ外周の欠けを防止するための面取り工程、ウェーハ
の厚さバラツキをなくすためのラッピング工程、破砕層
および砥粒が食い込んで汚染した部分をなくすためのエ
ッチング工程、ウェーハの面取り部および主面の研磨工
程を順次に行うものが知られている。また、１９９４年
２月２８日に日刊工業新聞社から発行された「半導体材
料基礎工学」に記載の方法のように、前記方法におい
て、ラッピング工程と面取り工程とを逆にしたものも知
られている。しかし、後者の方法では、ラッピング時の
ウェーハの外周は角のままとなっているため、ラッピン
グ時にウェーハ外周の欠けが生じ、またさらに、Ｓｉ屑
によりウェーハの主面が傷付いてしまう危険性があっ
た。そのため、現在では、前者の方法のように、面取り
工程の後にラッピング工程を行うのが主流になってい
る。2. Description of the Related Art Conventionally, as a method of processing a wafer, a chamfering process for preventing chipping of the outer periphery of the wafer, a lapping process for eliminating variations in the thickness of the wafer, and a crushed layer and abrasive grains to eliminate contaminated parts It is known that the etching step for polishing, the chamfered portion of the wafer and the polishing step of the main surface are sequentially performed. In addition, as in the method described in “Basic Engineering for Semiconductor Materials” published by Nikkan Kogyo Shimbun on February 28, 1994, in the above method, the lapping step and the chamfering step are reversed. I have. However, in the latter method, since the outer periphery of the wafer during lapping remains square, there is a risk of chipping of the outer periphery of the wafer during lapping, and further, there is a risk that the main surface of the wafer will be damaged by Si debris. there were. For this reason, at present, the lapping process is mainly performed after the chamfering process as in the former method.
【０００３】なお、前者の方法の変形として、前記面取
り工程において、粒度の大きな砥石（例えば８００番）
で研削をしてウェーハの外周を丸めて面取りした直後
に、粒度の小さな砥石（例えば１５００番）でもってそ
の面取り部を研削するものもあり、この方法では、後の
エッチング工程で面取り部の平滑度が多少劣化はするも
のの、粒度の大きな砥石だけの場合に比べて、エッチン
グ工程後の平滑度が高いため、後に行われる面取り部の
研磨工程での作業が容易となる。As a modification of the former method, a grindstone with a large grain size (for example, No. 800) is used in the chamfering step.
Immediately after chamfering by rounding the outer circumference of the wafer by grinding with, the chamfered part is ground with a grindstone with a small grain size (for example, No. 1500). In this method, the chamfered part is smoothed in the subsequent etching step. Although the degree is slightly deteriorated, the smoothness after the etching step is higher than in the case where only a grindstone having a large grain size is used. Therefore, the work in the polishing step of the chamfered portion, which is performed later, becomes easy.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、面取り
工程の後にラッピング工程を行うものでは、ラッピング
時に面取り部の平面形状および断面形状の崩れが生じ、
その後にこの形状崩れを直す機会がないため、形状崩れ
状態のままでウェーハが半導体デバイスの製造工程に送
られ、フォトリソグラフィ工程においてレジストの切れ
が悪くなったりすることもあり、今後益々進むであろう
半導体デバイスの高集積化に対応できないという問題が
あった。However, in the case where the lapping step is performed after the chamfering step, the planar shape and the cross-sectional shape of the chamfered portion are collapsed during lapping,
Since there is no opportunity to repair this shape collapse after that, the wafer may be sent to the semiconductor device manufacturing process in the shape collapsed state, and the resist may be poorly cut in the photolithography process, and it will continue to progress in the future. There is a problem that it is not possible to cope with high integration of the wax semiconductor device.
【０００５】また一方において、ラッピング工程の直後
に行われるエッチング工程では、従来、フッ酸、硝酸お
よび酢酸の混合液にウェーハを浸す、いわゆる酸エッチ
ングが行われていたが、この酸エッチングでは、ラッピ
ング後のウェーハの平坦度保持が困難である上、使用後
のエッチング液の廃液処理にコストがかかることから、
最近では、酸エッチングに代わり、水酸化ナトリウムあ
るいは水酸化カリウムの液にウェーハを浸す、いわゆる
アルカリエッチングが主流になってきている。しかし、
このアルカリエッチングは異方性エッチングであり、等
方性エッチングである酸エッチングとは異なるため、ウ
ェーハの裏面や面取り部が特に荒れてその平滑度が劣化
し、裏面や面取り部の処理が必要となり、特に後者の面
取り部の処理では、面の粗さを所定の粗さ以下にして目
標の平滑度とするための研磨時間が酸エッチングに比べ
て数倍大きくなってしまうという問題があった。また、
アルカリエッチングの場合、ウェーハの裏面の平滑度を
向上するため、面研磨工程において、ウェーハをキャリ
アにセットし、上下に配された定盤に張られたバフによ
ってウェーハの表裏面を同時に研磨することも行われて
いるが、このようにしてウェーハの表裏面を研磨する
と、キャリアの内壁によってウェーハの面取り部が削ら
れ、面取り部の断面形状の崩れが発生し、後のデバイス
製造におけるフォトリソグラフィ工程でのレジストの切
れが悪くなったりし、高集積化の阻害原因となってい
た。On the other hand, in the etching process performed immediately after the lapping process, so-called acid etching has conventionally been performed by immersing the wafer in a mixed solution of hydrofluoric acid, nitric acid and acetic acid. Since it is difficult to maintain the flatness of the subsequent wafers, it is costly to process the waste liquid of the etching liquid after use,
In recent years, so-called alkaline etching, in which a wafer is immersed in a solution of sodium hydroxide or potassium hydroxide, instead of acid etching, has become mainstream. But,
This alkali etching is anisotropic etching, and is different from acid etching which is isotropic etching.Therefore, the back surface and the chamfered portion of the wafer are particularly rough and their smoothness deteriorates, and the treatment of the back surface and the chamfered portion is required. Especially, in the latter chamfered portion treatment, there is a problem that the polishing time for making the surface roughness equal to or less than a predetermined roughness to obtain a target smoothness is several times longer than that of the acid etching. Also,
In the case of alkaline etching, in order to improve the smoothness of the back surface of the wafer, in the surface polishing process, set the wafer in the carrier and simultaneously polish the front and back surfaces of the wafer with the buffs stretched on the surface plates arranged above and below. However, when the front and back surfaces of the wafer are polished in this way, the chamfered portion of the wafer is shaved by the inner wall of the carrier, and the cross-sectional shape of the chamfered portion collapses. In this case, the resist is poorly cut off, which is a cause of hindering high integration.
【０００６】本発明は、かかる点に鑑みなされたもので
あり、半導体デバイスの高集積化に対応でき、しかも、
面取り部の研磨を迅速に行うことができるウェーハ面取
り部仕上げ加工方法および加工装置を提供することを目
的としている。The present invention has been made in view of the above points, and can cope with high integration of semiconductor devices, and
It is an object of the present invention to provide a wafer chamfered part finishing method and processing device capable of rapidly polishing a chamfered part.
【０００７】[0007]
【課題を解決するための手段】請求項１記載の面取り部
仕上げ加工方法は、インゴットをスライスして得られた
ウェーハの外周を研削によって面取りし、前記ウェーハ
のラッピングおよびエッチングを行った後に、前記ウェ
ーハの面取り部を研磨するにあたり、前記エッチング後
前記研磨前に、当該面取り部を研削するようにしたこと
を特徴とする。A method for finishing a chamfered portion according to claim 1 is to chamfer an outer periphery of a wafer obtained by slicing an ingot by grinding, lapping and etching the wafer, and thereafter When polishing the chamfered portion of the wafer, the chamfered portion is ground after the etching and before the polishing.
【０００８】請求項２記載の面取り部仕上げ加工方法
は、インゴットをスライスして得られたウェーハの外周
を研削によって面取りし、前記ウェーハのラッピングお
よびエッチングを行った後に、前記ウェーハの面取り部
を研磨するにあたり、前記エッチング後前記研磨前に、
前記ウェーハの表裏面の同時研磨と、当該面取り部の研
削とをこの順で行うようにしたものである。According to a second aspect of the present invention, in the chamfered portion finishing method, the outer periphery of the wafer obtained by slicing an ingot is chamfered by grinding, the wafer is lapped and etched, and then the chamfered portion of the wafer is polished. In doing so, after the etching and before the polishing,
Simultaneous polishing of the front and back surfaces of the wafer and grinding of the chamfered portion are performed in this order.
【０００９】請求項３記載の面取り部仕上げ加工方法
は、請求項１または請求項２記載の面取り部仕上げ加工
方法において、前記エッチングはアルカリエッチングで
あることを特徴とするものである。According to a third aspect of the present invention, there is provided a chamfered portion finishing method according to the first or second aspect, wherein the etching is alkali etching.
【００１０】請求項４記載の面取り部仕上げ加工装置
は、ウェーハの面取り部の研削と、前記ウェーハの面取
り部の研磨とを連続的に行うことを特徴とするものであ
る。The chamfered portion finishing apparatus according to claim 4 is characterized in that grinding of the chamfered portion of the wafer and polishing of the chamfered portion of the wafer are continuously performed.
【００１１】上記した手段によれば、半導体デバイスの
製造工程に送られる前のウェーハの面取り部の平面形状
および断面形状を適正化することができる。したがっ
て、半導体デバイスの製造工程のレジストの切れが悪く
なったりする心配がなくなる。また、特にアルカリエッ
チングによってウェーハの外周の平滑度が損なわれた場
合であっても、エッチング工程の後に行われる研削によ
って外周の平滑度をある程度回復あるいは向上させるこ
とができる。したがって、後に行われる面取り部の研磨
時間が短くて済むことになる。According to the above means, it is possible to optimize the planar shape and the sectional shape of the chamfered portion of the wafer before being sent to the semiconductor device manufacturing process. Therefore, there is no concern that the resist will run out in the semiconductor device manufacturing process. Further, even when the smoothness of the outer periphery of the wafer is impaired due to the alkali etching, the smoothness of the outer periphery can be recovered or improved to some extent by the grinding performed after the etching process. Therefore, the polishing time for the chamfered portion, which is performed later, can be shortened.
【００１２】[0012]
Ａ．実施例のウェーハの加工方法は、図１に示すよう
に、面取り工程、ラッピング工程、エッチング工程、両
面研磨工程、面取り部研削・研磨工程および表面研磨工
程を順次に行うものである。A. As shown in FIG. 1, the wafer processing method according to the embodiment sequentially performs a chamfering step, a lapping step, an etching step, a double-sided polishing step, a chamfered portion grinding / polishing step, and a surface polishing step.
【００１３】（１）面取り工程 インゴットを内周刃あるいはワイヤソーでスライスして
得られたウェーハの外周を研削液を供給しつつ砥石によ
って丸く削って面取り部を形成する。ウェーハの外周が
角のままだと工程途中で欠けたりＳｉ屑が発生し、集積
回路の不良の原因となるからである。この面取りに使用
される砥石の粒度は特に制限はされないが３００〜８０
０番程度である。なお、「外周」とは、特に断らない限
り、図３に示すノッチＮ付きのウェーハＷにあってはノ
ッチＮを含む全周を、図９に示すオリエンテーションフ
ラット（以下「オリフラ」という）Ｏ付きのウェーハＷ
にあってはオリフラＯを含む全周を指す。(1) Chamfering step The chamfered portion is formed by grinding the outer periphery of a wafer obtained by slicing an ingot with an inner peripheral blade or a wire saw while using a grindstone to grind it into a circle. This is because if the outer periphery of the wafer remains square, chipping or Si debris is generated during the process, which causes a failure of the integrated circuit. The grain size of the grindstone used for this chamfering is not particularly limited, but is 300-80
It is about 0. Unless otherwise specified, in the wafer W with the notch N shown in FIG. 3, the “outer periphery” refers to the entire circumference including the notch N with the orientation flat (hereinafter referred to as “orifla”) O shown in FIG. Wafer W
In that case, it refers to the entire circumference including the orientation flat O.
【００１４】（２）ラッピング工程 面取り工程の終了したウェーハに圧力を加え、シリカ
（ＳｉＯ2 ）、ジルコニア（ＺｒＯ2 ）やアルミナ（Ａ
ｌ2Ｏ3）等の砥粒と脂肪酸塩等を添加物として加えたス
ラリーを用い、ウェーハの片面あるいは両面をラップす
る。内周刃あるいはワイヤソーでのインゴットの切断に
よって、ウェーハの厚さと平行度が決まるが、必ずばら
つきがあるので、それを補正するためである。(2) Lapping Step Pressure is applied to the wafer after the chamfering step to apply silica (SiO 2 ), zirconia (ZrO 2 ) or alumina (A
One surface or both surfaces of the wafer is wrapped with a slurry containing abrasive grains such as l 2 O 3 ) and a fatty acid salt as an additive. The thickness of the wafer and the parallelism are determined by cutting the ingot with the inner peripheral blade or the wire saw. However, since there is always a variation, it is to correct it.
【００１５】（３）エッチング工程 水酸化ナトリウムあるいは水酸化カリウムの液にウェー
ハを浸すことによりウェーハの表面のエッチングを行
う。ラッピング工程等を経て得られたウェーハの表面に
は、破砕層（砕けて荒れた部分）や汚染した部分（砥粒
が食い込んだ部分）が存在するので、これらを除去する
ためである。(3) Etching Step The wafer surface is etched by immersing the wafer in a solution of sodium hydroxide or potassium hydroxide. The surface of the wafer obtained through the lapping step and the like has a crushed layer (a crushed and roughened portion) and a contaminated portion (a portion in which abrasive grains have been cut).
【００１６】（４）両面研磨工程 ウェーハをキャリアにセットし、上下に配された定盤に
張られたバフによって研磨液を供給しつつウェーハの表
裏面を同時に研磨する。この両面研磨を行うのは、ウェ
ーハの平坦度を大幅に向上させたり、裏面の平滑度を向
上させてＳｉ屑の発生を防止したりするためである。(4) Double-Sided Polishing Step A wafer is set on a carrier, and a front surface and a back surface of the wafer are simultaneously polished while a polishing liquid is supplied by a buff stretched on upper and lower surface plates. This double-side polishing is performed to greatly improve the flatness of the wafer or to improve the smoothness of the back surface to prevent generation of Si dust.
【００１７】（５）面取り部研削・研磨工程 再びウェーハの外周（ノッチＮ付きのウェーハＷにあっ
てはノッチＮを除く）を砥石によって丸く削り取る。ラ
ッピング工程およびエッチング工程によって面取り部の
平面形状および断面形状が崩れたり、面取り部の平滑度
が損なわれるので、面取り部の形状を適正化すると共
に、面取り部の平滑度を高めるためである。この面取り
に使用される砥石の粒度は特に制限はされないが１００
０〜３０００番程度である。その後、ウェーハの外周を
バフ等によって研磨する。前工程の研削加工によって生
じた加工歪除去や、表面平滑化によってデバイス工程途
中のＳｉ屑やＳｉ微粉の発生を防止するためである。(5) Chamfered portion grinding / polishing step The outer periphery of the wafer (excluding the notch N in the case of the wafer W having the notch N) is again ground by a grindstone. This is because the shape of the chamfered portion is broken and the smoothness of the chamfered portion is impaired by the lapping step and the etching step, and thus the shape of the chamfered portion is optimized and the smoothness of the chamfered portion is increased. The grain size of the grindstone used for this chamfering is not particularly limited, but is 100
It is about 0 to 3000. After that, the outer periphery of the wafer is polished by a buff or the like. This is to prevent the generation of Si scraps and Si fine powder during the device process by removing the processing strain caused by the grinding process in the previous process and smoothing the surface.
【００１８】（６）表面研磨工程 また、ウェーハの表面を研磨液を供給しつつバフによっ
て研磨する。(6) Surface Polishing Step Further, the surface of the wafer is polished by a buff while supplying a polishing liquid.
【００１９】Ｂ．面取り部の加工装置 図２には面取り部の研削・研磨を行う加工装置の一例が
示されている。この加工装置１は面取り部研削装置２と
面取り部研磨装置３とを備え、ウェーハＷの面取り部の
研削とその面取り部の研磨とを連続的に行えるようにな
っている。B. Processing device for chamfered portion FIG. 2 shows an example of a processing device for grinding and polishing the chamfered portion. The processing apparatus 1 includes a chamfered portion grinding device 2 and a chamfered portion polishing device 3 so that grinding of the chamfered portion of the wafer W and polishing of the chamfered portion can be performed continuously.
【００２０】このうち面取り部研削装置２は、ウェーハ
Ｗを収納したカセット４を取り付けるためのカセット取
付け部（イ）と、カセット４から取り出されたウェーハ
Ｗのセンタリングやオリフラ／ノッチ位置出しを行う位
置決め部（ロ）と、ウェーハＷの外周（ノッチＮを除
く）を研削するための外周研削部（ハ）とを有し、一
方、面取り部研磨装置３は、ウェーハＷのノッチＮを研
磨するためのノッチ研磨部（ニ）と、ウェーハＷの外周
（ノッチＮを除く）を研磨するための外周研磨部（ホ）
と、ウェーハＷを洗浄するための洗浄部（ヘ）と、ウェ
ーハＷを収納するカセット４を取り付けるためのカセッ
ト取付け部（ト）とを有している。そして、この加工装
置１においては、カセット取付け部（イ）にローダ２０
が、位置決め部（ロ）には図示しない位置決め装置が、
外周研削部（ハ）には外周研削装置２１が、ノッチ研磨
部（ニ）にはノッチ研磨装置３０が、外周研磨部（ホ）
には外周研磨装置３１が、洗浄部（ヘ）には図示しない
洗浄装置が、カセット取付け部（ト）にはアンローダ３
２がそれぞれ設けられている。また、この加工装置１に
おいては、ローダ２０によって位置決め部（ロ）に送ら
れ、ここで位置決めされたウェーハＷを、外周研削部
（ハ）、ノッチ研磨部（ニ）、外周研磨部（ホ）および
洗浄部（ヘ）に搬送する搬送装置４０（図５参照）が設
けられている。The chamfering grinding device 2 includes a cassette mounting portion (a) for mounting the cassette 4 containing the wafer W, and a positioning for centering the wafer W taken out from the cassette 4 and positioning the orientation flat / notch. Part (b) and an outer peripheral grinding part (c) for grinding the outer periphery of the wafer W (excluding the notch N), while the chamfer polishing device 3 polishes the notch N of the wafer W. Notch polishing part (d) and an outer periphery polishing part (e) for polishing the outer periphery of the wafer W (excluding the notch N)
And a cleaning section (f) for cleaning the wafer W, and a cassette mounting section (g) for mounting the cassette 4 containing the wafer W. In the processing apparatus 1, the loader 20 is attached to the cassette mounting portion (a).
However, the positioning device (b) has a positioning device (not shown)
The outer peripheral grinding unit (c) is provided with an outer peripheral grinding device 21, the notch polishing unit (d) is provided with a notch polishing device 30, and the outer peripheral grinding unit (e) is provided.
An outer peripheral polishing device 31 is provided in the cleaning unit, a cleaning device (not shown) is provided in the cleaning unit (f), and the unloader 3 is provided in the cassette mounting unit (g).
2 are provided. Further, in the processing apparatus 1, the wafer W sent to the positioning section (b) by the loader 20 and positioned there is the outer peripheral grinding section (c), the notch polishing section (d), and the outer peripheral polishing section (e). Further, a transfer device 40 (see FIG. 5) for transferring to the cleaning section (f) is provided.
【００２１】ローダ２０は、図４に示すように、多数の
ウェーハＷを積層状態に保持可能なカセット４を昇降さ
せる昇降装置（図示せず）と、このカセット４からウェ
ーハＷを１枚ずつ取り出すベルトコンベア２０ａとを備
え、カセット４の下側に保持されているウェーハＷから
順にベルトコンベア２０ａによって１枚ずつウェーハＷ
を取り出し、位置決め部（ロ）に送れるようになってい
る。As shown in FIG. 4, the loader 20 includes an elevating device (not shown) for elevating the cassette 4 capable of holding a large number of wafers W in a stacked state, and taking out the wafers W one by one from the cassette 4. The wafer W, which is provided with the belt conveyor 20a, is held one by one by the belt conveyor 20a in order from the wafer W held under the cassette 4.
Can be taken out and sent to the positioning section (b).
【００２２】搬送装置４０は、図５に示すように、アー
ム４０ａを備えており、このアーム４０ａは位置決め部
（ロ）、外周研削部（ハ）、ノッチ研磨部（ニ）、外周
研磨部（ホ）および洗浄部（ヘ）の配列方向に往復移動
可能となっている。また、アーム４０ａの先端部下側に
は吸着盤４０ｂが設けられている。この吸着盤４０ｂ
は、図示しない空気管（図示せず）を通じて、同じく図
示しない吸引ポンプに連結されている。また、吸着盤４
０ｂはモータ４０ｃによって回転できるようになってい
る。As shown in FIG. 5, the transfer device 40 is provided with an arm 40a. The arm 40a has a positioning portion (b), an outer peripheral grinding portion (c), a notch polishing portion (d), and an outer peripheral polishing portion ( It is possible to reciprocate in the arrangement direction of (e) and the cleaning section (f). A suction disk 40b is provided below the tip of the arm 40a. This suction board 40b
Is connected to a suction pump (not shown) through an air pipe (not shown). Also, the suction plate 4
0b can be rotated by a motor 40c.
【００２３】外周研削装置２１は、図６に示すように、
円筒状の砥石２１ａを２つ備えている。各砥石２１ａの
外周には、ウェーハＷの外周を受容する溝（総形溝）２
１ｂが設けられている。各砥石２１ａはモータ２１ｃに
よって回転駆動されるようになっている。この外周研削
装置２１では、両砥石２１ａの溝２１ｂの内面をウェー
ハＷの外周に押し当てることによって、ウェーハＷの外
周を所定量研削するようになっている。なお、両砥石２
１ａは互いに接近離反できるようにされており、ウェー
ハＷを挟み込むことができるようになっている。The outer peripheral grinding device 21, as shown in FIG.
Two cylindrical grinding wheels 21a are provided. On the outer circumference of each grindstone 21a, a groove (formal groove) 2 for receiving the outer circumference of the wafer W is formed.
1b is provided. Each whetstone 21a is driven to rotate by a motor 21c. The outer peripheral grinding device 21 grinds the outer periphery of the wafer W by a predetermined amount by pressing the inner surfaces of the grooves 21b of both grindstones 21a against the outer periphery of the wafer W. Both wheels 2
1a can be moved toward and away from each other so that the wafer W can be sandwiched therebetween.
【００２４】ノッチ研磨装置３０は、図２に示すよう
に、円板状の発泡樹脂製のバフ３０ａを備えており、こ
のバフ３０ａは一対のアーム３０ｂ，３０ｂにて支持さ
れている。そして、このノッチ研磨装置３０では、バフ
３０ａは図示しないモータによって回転駆動されるよう
になっており、バフ３０ａの外周をウェーハＷのノッチ
Ｎに押し当て、ウェーハＷを小角度往復回転させること
によって、ウェーハＷのノッチＮ全面が研磨される。As shown in FIG. 2, the notch polishing apparatus 30 is provided with a disk-shaped foamed resin buff 30a, and the buff 30a is supported by a pair of arms 30b and 30b. In this notch polishing apparatus 30, the buff 30a is rotationally driven by a motor (not shown). The outer periphery of the buff 30a is pressed against the notch N of the wafer W, and the wafer W is rotated by a small angle back and forth. , The entire notch N of the wafer W is polished.
【００２５】外周研磨装置３１は、図７に示すように、
円筒状の発泡樹脂製のバフ３１ａを２つ備えている。各
バフ３１ａの外周には、ウェーハＷの外周を受容する溝
（総形溝）３１ｂが設けられている。各バフ３１ａはモ
ータ３１ｃによって回転駆動されるようになっている。
この外周研磨装置３１では、両バフ３１ａの溝３１ｂの
内面をウェーハＷの外周に所定荷重で押し当てることに
よって、ウェーハＷの外周を研磨するようになってい
る。なお、両バフ３１ａは互いに接近離反できるように
されており、ウェーハＷを挟み込むことができるように
なっている。As shown in FIG. 7, the outer circumference polishing apparatus 31 is
Two buffs 31a made of a cylindrical foamed resin are provided. On the outer circumference of each buff 31a, a groove (formal groove) 31b for receiving the outer circumference of the wafer W is provided. Each buff 31a is adapted to be rotationally driven by a motor 31c.
In this outer periphery polishing apparatus 31, the inner periphery of the groove 31b of both buffs 31a is pressed against the outer periphery of the wafer W with a predetermined load to polish the outer periphery of the wafer W. The buffs 31a can be moved toward and away from each other so that the wafer W can be sandwiched between them.
【００２６】アンローダ３２は、図８に示すように、多
数のウェーハＷを積層状態に保持可能なカセット４を昇
降させる昇降装置（図示せず）と、このカセット４にウ
ェーハＷを１枚ずつ収納するベルトコンベア３２ａとを
備え、カセット４の上側から順にウェーハＷをベルトコ
ンベア３２ａによって１枚ずつウェーハＷを収納するこ
とができるようになっている。As shown in FIG. 8, the unloader 32 includes an elevating device (not shown) that elevates and lowers the cassette 4 capable of holding a large number of wafers W in a stacked state, and stores the wafers W one by one in the cassette 4. The belt conveyor 32a is provided, and the wafers W can be stored one by one by the belt conveyor 32a from the upper side of the cassette 4.
【００２７】なお、面取り部の研磨が終了した後、洗浄
部（ヘ）に到達したウェーハＷは再度位置決めされな
い。After the polishing of the chamfered portion is completed, the wafer W reaching the cleaning portion (f) is not repositioned.
【００２８】この加工装置１によれば、面取り部の研削
と研磨が効率的に行えることになる。According to this processing apparatus 1, the chamfered portion can be efficiently ground and polished.
【００２９】また、以上に説明した面取り部仕上げ加工
方法によれば、半導体デバイスの製造工程に送られる前
のウェーハの面取り部の平面形状および断面形状を適正
化することができる。したがって、半導体デバイスの製
造工程のレジストの切れが悪くなったりする心配がなく
なる。また、特にアルカリエッチングによってウェーハ
の外周の平滑度が損なわれた場合であっても、エッチン
グ工程の後に行われる研削によって外周の平滑度をある
程度回復あるいは向上させることができる。したがっ
て、後に行われる面取り部の研磨時間が短くて済むこと
になる。Further, according to the chamfered part finishing method described above, it is possible to optimize the planar shape and sectional shape of the chamfered part of the wafer before being sent to the semiconductor device manufacturing process. Therefore, there is no concern that the resist will run out in the semiconductor device manufacturing process. Further, even when the smoothness of the outer periphery of the wafer is impaired due to the alkali etching, the smoothness of the outer periphery can be recovered or improved to some extent by the grinding performed after the etching process. Therefore, the polishing time for the chamfered portion, which is performed later, can be shortened.
【００３０】以上、本発明者によってなされた発明の実
施例について説明したが、本発明は、かかる実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々の変形が可能である。Although the embodiments of the invention made by the present inventor have been described above, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention.
【００３１】例えば、前記加工装置１の説明では、ノッ
チＮ付きのウェーハＷを例に説明したが、オリフラＯ付
きのウェーハＷにも適用できることは勿論である。この
場合、オリフラＯについてもエッチング工程後に研削を
施した方が好ましい。For example, in the description of the processing apparatus 1, the wafer W with the notch N has been described as an example, but it goes without saying that the wafer W with the orientation flat O can also be applied. In this case, it is preferable that the orientation flat O is also ground after the etching step.
【００３２】[0032]
【発明の効果】本発明の代表的なものの効果を説明すれ
ば、半導体デバイスの製造工程に送られる前のウェーハ
の面取り部の平面形状および断面形状を適正化すること
ができる。したがって、半導体デバイスの製造工程のレ
ジストの切れが悪くなったりする心配がなくなる。ま
た、特にアルカリエッチングによってウェーハの外周の
平滑度が損なわれた場合であっても、エッチング工程の
後に行われる研削によって外周の平滑度をある程度回復
あるいは向上させることができる。したがって、後に行
われる面取り部の研磨時間が短くて済むことになる。To explain the effects of the typical ones of the present invention, the planar shape and cross-sectional shape of the chamfered portion of the wafer before being sent to the semiconductor device manufacturing process can be optimized. Therefore, there is no concern that the resist will run out in the semiconductor device manufacturing process. Further, even when the smoothness of the outer periphery of the wafer is impaired due to the alkali etching, the smoothness of the outer periphery can be recovered or improved to some extent by the grinding performed after the etching process. Therefore, the polishing time for the chamfered portion, which is performed later, can be shortened.
【図１】本発明に係るウェーハの加工方法の工程図であ
る。FIG. 1 is a process drawing of a wafer processing method according to the present invention.
【図２】加工装置の平面図である。FIG. 2 is a plan view of the processing apparatus.
【図３】ノッチ付きのウェーハの平面図である。FIG. 3 is a plan view of a notched wafer.
【図４】ローダの側面図である。FIG. 4 is a side view of the loader.
【図５】搬送装置の斜視図である。FIG. 5 is a perspective view of a transfer device.
【図６】外周研削装置の側面図である。FIG. 6 is a side view of a peripheral grinding device.
【図７】外周研磨装置の側面図である。FIG. 7 is a side view of an outer circumference polishing apparatus.
【図８】アンローダの側面図である。FIG. 8 is a side view of the unloader.
【図９】オリフラ付きのウェーハの平面図である。FIG. 9 is a plan view of a wafer with an orientation flat.
１ 加工装置 ２ 面取り部研削装置 ３ 面取り部研磨装置 Ｗ ウェーハ 1 Processing Device 2 Chamfer Grinding Device 3 Chamfer Polishing Device W Wafer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 正幸 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社半導体白河 研究所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masayuki Yamada 150 Odakura Odaikura, Nishigo-mura, Nishishirakawa-gun, Fukushima Prefecture Shin-Etsu Semiconductor Co., Ltd.
Claims (4)
ーハの外周を研削によって面取りし、前記ウェーハのラ
ッピングおよびエッチングを行った後に、前記ウェーハ
の面取り部を研磨するにあたり、前記エッチング後前記
研磨前に、当該面取り部を研削するようにしたことを特
徴とするウェーハ面取り部仕上げ加工方法。1. A wafer obtained by slicing an ingot is chamfered by grinding, the wafer is lapped and etched, and then the chamfered portion of the wafer is polished, after the etching and before the polishing. A method for finishing a chamfered portion of a wafer, characterized in that the chamfered portion is ground.
ーハの外周を研削によって面取りし、前記ウェーハのラ
ッピングおよびエッチングを行った後に、前記ウェーハ
の面取り部を研磨するにあたり、前記エッチング後前記
研磨前に、前記ウェーハの表裏面の同時研磨と、当該面
取り部の研削とをこの順で行うようにしたことを特徴と
するウェーハ面取り部仕上げ加工方法。2. A wafer obtained by slicing an ingot is chamfered on the outer periphery of the wafer by grinding, and after lapping and etching the wafer, the chamfered portion of the wafer is polished, after the etching and before the polishing. A method for finishing a chamfered portion of the wafer, wherein simultaneous polishing of the front and back surfaces of the wafer and grinding of the chamfered portion are performed in this order.
あることを特徴とする請求項１または請求項２記載のウ
ェーハ面取り部仕上げ加工方法。3. The wafer chamfered part finishing method according to claim 1, wherein the etching is alkali etching.
ーハの面取り部の研磨とを連続的に行うことを特徴とす
るウェーハ面取り部仕上げ加工装置。4. A wafer chamfering part finishing apparatus for continuously grinding a chamfered part of a wafer and polishing the chamfered part of the wafer.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23927895A JP3399180B2 (en) | 1995-08-24 | 1995-08-24 | Wafer chamfer finish processing method and processing device |
| TW085109818A TW308561B (en) | 1995-08-24 | 1996-08-13 | |
| US08/700,604 US5882539A (en) | 1995-08-24 | 1996-08-14 | Wafer processing method and equipment therefor |
| EP96306062A EP0764976A1 (en) | 1995-08-24 | 1996-08-20 | Wafer processing method and equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23927895A JP3399180B2 (en) | 1995-08-24 | 1995-08-24 | Wafer chamfer finish processing method and processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0957585A true JPH0957585A (en) | 1997-03-04 |
| JP3399180B2 JP3399180B2 (en) | 2003-04-21 |
Family
ID=17042381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23927895A Expired - Fee Related JP3399180B2 (en) | 1995-08-24 | 1995-08-24 | Wafer chamfer finish processing method and processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399180B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6685539B1 (en) | 1999-08-24 | 2004-02-03 | Ricoh Company, Ltd. | Processing tool, method of producing tool, processing method and processing apparatus |
| JP2007118187A (en) * | 2007-02-15 | 2007-05-17 | Ebara Corp | Polishing device |
| US7559825B2 (en) | 2006-12-21 | 2009-07-14 | Memc Electronic Materials, Inc. | Method of polishing a semiconductor wafer |
-
1995
- 1995-08-24 JP JP23927895A patent/JP3399180B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6685539B1 (en) | 1999-08-24 | 2004-02-03 | Ricoh Company, Ltd. | Processing tool, method of producing tool, processing method and processing apparatus |
| US7559825B2 (en) | 2006-12-21 | 2009-07-14 | Memc Electronic Materials, Inc. | Method of polishing a semiconductor wafer |
| JP2007118187A (en) * | 2007-02-15 | 2007-05-17 | Ebara Corp | Polishing device |
| JP4660494B2 (en) * | 2007-02-15 | 2011-03-30 | 株式会社荏原製作所 | Polishing cartridge |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3399180B2 (en) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3664593B2 (en) | Semiconductor wafer and manufacturing method thereof | |
| JP3329288B2 (en) | Semiconductor wafer and method of manufacturing the same | |
| TW308561B (en) | ||
| JP4838614B2 (en) | Semiconductor substrate planarization apparatus and planarization method | |
| US6214704B1 (en) | Method of processing semiconductor wafers to build in back surface damage | |
| EP1501119A1 (en) | Semiconductor wafer manufacturing method and wafer | |
| JP7045676B1 (en) | Semiconductor crystal wafer manufacturing equipment and manufacturing method | |
| JP2002124490A (en) | Method of manufacturing semiconductor wafer | |
| EP1145296B1 (en) | Semiconductor wafer manufacturing method | |
| JP3097846B2 (en) | Manufacturing method of semiconductor wafer | |
| JP3924641B2 (en) | Manufacturing method of semiconductor wafer | |
| JP3109419B2 (en) | Wafer processing method | |
| JP3399180B2 (en) | Wafer chamfer finish processing method and processing device | |
| JP3399179B2 (en) | Wafer processing method | |
| JPH08197400A (en) | Chamfered part polishing method for semiconductor wafer | |
| JP6963075B2 (en) | Wafer surface treatment equipment | |
| JP3528166B2 (en) | Manufacturing method of high flatness wafer | |
| TW391910B (en) | Method for processing peripheral chamfered portion of wafer and equipment therefor | |
| JP2002025950A (en) | Manufacturing method for semiconductor wafer | |
| JP6717706B2 (en) | Wafer surface treatment equipment | |
| JP6843554B2 (en) | Wafer surface treatment equipment | |
| JP7041932B1 (en) | Manufacturing method and equipment for semiconductor crystal wafers | |
| WO2000024548A1 (en) | Polishing apparatus and a semiconductor manufacturing method using the same | |
| JP7072180B1 (en) | Manufacturing method and equipment for semiconductor crystal wafers | |
| JP2002283201A (en) | Manufacturing method of semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |