JPH09507975A

JPH09507975A - Packed data processing device in transport data packet assembly system

Info

Publication number: JPH09507975A
Application number: JP7515568A
Authority: JP
Inventors: アンソニーアカンポーラ，アルフオンス; マイケルバンテイング，リチヤード
Original assignee: ゼネラルエレクトリツクカンパニー
Priority date: 1993-11-30
Filing date: 1993-11-30
Publication date: 1997-08-12
Anticipated expiration: 2024-11-04
Also published as: EP0732032A1; MY118734A; CN1111876A; KR960706751A; CN1434634A; MY166757A; CN1196331C; JP4357594B2; EP0732032A4; CN1099808C; AU5983794A; WO1995015650A1; TW243578B; KR100327684B1

Abstract

(57)【要約】ディジタル・テレビジョン信号処理システムにおいて、特殊な符号ワードであるパケット・アラインメント・フラグ（ＰＡＦ）がＭＰＥＧ符号ワード・ビットストリームの中に挿入されて、１グループの画像（ＧＯＰ）の存在を知らせる。このＰＡＦは、ＧＯＰを開始させる“Ｉ”フレームのための‘画像開始’ワードの直前に置かれる。ＧＯＰはパケットの境界で始まることになっているので、ＰＡＦが現れる時に構築中のデータ・パケットは終結される。このような終結の結果として、１つのデータ・パケットを完成するのに必要とされる規定された数よりも少ない符号ワードが入っている短縮されたパケットが生じることがある。各パケットの最終ワードは、データ・パケットとそれぞれのヘッダとの、その後の組み合わせを容易にするような名称で表わされる。不完全なデータ・パケットは空白（ゼロにされたビット）ワードで満たされて、規定された数のワードを備えた完全なデータ・パケットを構成する。 (57) [Summary] In a digital television signal processing system, a special codeword, a packet alignment flag (PAF), is inserted into an MPEG codeword bitstream to generate a group of images (GOP). Inform the existence of. This PAF is placed just before the'picture start 'word for the "I" frame that starts the GOP. Since the GOP is supposed to begin on a packet boundary, the data packet being constructed is terminated when the PAF appears. Such termination can result in shortened packets that contain fewer than the specified number of codewords needed to complete a data packet. The final word of each packet is represented by a name that facilitates the subsequent combination of the data packet and the respective header. Incomplete data packets are filled with blank (zeroed bit) words to form a complete data packet with a defined number of words.

Description

【発明の詳細な説明】トランスポート・データパケット組立てシステムにおけるパック・データ処理装置産業上の利用分野本発明は、ディジタル信号処理の分野に関し、特に、例えば高解像度テレビジョンシステムにおいて符号化されたＭＰＥＧ形データを伝送するのに用いられる、トランスポート・データパケットを組み立てる方法および装置に関する。発明の背景アカンポーラ（Acampora）氏外に付与された米国特許第5,168,356号には、ＭＰＥＧ形の可変長符号化に従って高解像度テレビジョン（ＨＤＴＶ）信号を処理するシステムが記載されている。ＭＰＥＧは、国際標準化機構（ＩＳＯ）によって決定された標準符号化フォーマットである。その標準は“国際標準化機構（In ternational Organization for Standardization”ＩＳＯ/ＩＥＣＤＩＳ１１１７２、ディジタル蓄積メディア用動画像およびそれに関連した音声の符号化法（Coding for Moving Pictures and Associated Audio for Digital Storage Me dia）、Rev.Nov.23,1991の文書に記載されており、本明細書において、この文書を一般的符号化フォーマットを記述するために引用する。アカンポーラ氏外のシステムにおいては、コードワード（符号語）にはデータストリーム中で優先度の高い情報と低い情報とを表すように優先度が与えられている。そのコードワード・データストリームはトランスポート・プロセッサに送られる。そのトランスポート・プロセッサは、コードワードデータを、それぞれがヘッダ・セクションとパック・データ・ペイロード・セクションとを含んでいるトランスポート・セルの形式にパックし、優先度の高いデータストリームと優先度の低い出力データストリームとを供給する。トランスポート・プロセッサの主な機能は、前段の優先度プロセッサが供給（発行）した可変長コードワードデータをパック・データワードの形式にパックすることである。累積したパック・ワードは、データパケットと呼ばれ、トランスポート・ヘッダがその前に付加される。トランスポート・パケットのフォーマットによって、受信機において再同期化と信号回復とが容易に行われる。例えば、伝送チャネルに妨害が生じたために信号が破壊・分断された後でも、ヘッダデータを付加しておけば、受信機は伝送されたデータに欠落または破壊を生じた場合、データストリームに対する再エントリ点をヘッダデータに基づいて決定することができる。ＭＰＥＧ準拠の復号化器におけるデータの同期化も、パケットの境界に開始点を有する画像群ＧＯＰ(Gro up of Pictures)によって行われる。後の説明で分かるように、ＧＯＰは、一連の１つまたはそれ以上の画像またはフレームであり、このＧＯＰ形式によって符号化ビデオ・ビットストリームのシーケンス（列）に対してランダムにアクセスできるようになっている。また、再同期化は、イントラ（内部またはフレーム内）符号化Ｉフレームのピクチャ開始コードワードに応答することによって、かつ例えばＭＰＥＧ標準準拠のシステムにおけるパケットの境界にピクチャ開始コードワードを配置することによって容易に行われる。本発明の原理に従う装置を用いれば、トランスポート・パケットの形成・処理が容易に行われる。発明の概要本発明の原理によれば、データ・パケット内で可変長符号ワード（例えば、ＭＰＥＧ符合ワード）を伝送するシステムにおいて、規定された数よりも少ないワードを有する不完全なデータ・パケットに、機能のない“ゼロ・ワード”を詰め込んで、固定長パケットを作り出し、そして、規定された符合ワードが現れるパケット間の境界を定める。開示された好ましい実施例では、特別な符合ワードであるパケット・アラインメント・フラグ（ＰＡＦ）がＭＥＰＧデータストリームの中に挿入されて、１グループの画像（ＧＯＰ）の始まりを知らせる。ＰＡＦは、ＧＯＰを開始させる、フレーム内符合化された“Ｉ”フレームのための‘画像開始’符合ワードの直前に置かれる。ＰＡＦは、‘画像開始’符合ワードの出現が迫っていることを知らせ、そして１クロック・サイクルにわたっており、この１サイクルの間に、或る “ハウスキーピング”機能が、次のパケットの初めに‘画像開始’符合ワードが現れる前に、遂行される。これらのハウスキーピング機能に含まれるのは、例えば、アキュムレータをリセットすること、ヘッダの状態を点検すること、そして、ＰＡＦが現れた時に構築中のデータ・パケットに対して‘最終ワード・インジケータ’を発生することである。ＧＯＰはパケットの境界で始まることになっているので、ＰＡＦが現れると、構築中のデータ・パケットは終結される。このような終結の結果として、規定された数よりも少ない、詰め込まれたワードが入っている短縮されたパケットを生じることがある。この短縮されたデータ・パケットは空白（ゼロにされたビット）ワードで満たされて、規定された数のワードを備えた完全なデータ・パケットを構成し、そして画像開始符合ワードが現れるパケット間の境界を定める。３２ビットの固定長ワード３０個で１個のデータ・パケットを形成し、このデータ・パケットの前に３２ビットのヘッダ１個が付けられる。簡単な図面の説明図１は、本発明に従う、データワード制御器、データパック器およびデータ／ヘッダ合成装置を含んで成るビデオ信号符号化器の部分ブロック図である。図２Ａ、図２Ｂおよび図２Ｃは、図１のワード制御器およびデータパック器の詳細を示す。図３は、図２Ａに示されているワード状態制御器の動作に関する真理表である。図４は、パック・データ組立回路の詳細を示す。図５乃至図１６は、最終ワードの発生の例を示す。図１７は、図１に示されるデータおよびヘッダ合成器の詳細を示す。図１８は、図１７に示されている状態制御器の動作に関する状態遷移図である。図１９は、本発明に従う装置を含む高解像度テレビジョン符号化システムのブロック図である。図２０Ａおよび図２０Ｂは、符号化ビデオ信号の画像フィールド／フレームのシーケンスの画像表現である。図２１は、図１９のシステム中の符号化／圧縮装置によって形成されるデータブロック生成の画像表現である。図２２は、図１９のシステム中の符号化／圧縮装置によって形成されるデータフォーマットの一般化された画像表現である。図面の詳細な説明図１は、トランスポート・プロセッサのデータパック器１２およびパック・データワード制御器１０のブロック図である。前述のように、トランスポート・プロセッサの主な機能は、可変長のコードワードデータを固定長（例えば３２ビット）データワードにパックすることである。累積された３０個のデータワードは、データパケットを構成し、最後にそのデータパケットの前にトランスポート・ヘッダが付加される。図１９に関して後述するように、そのようなトランスポート・プロセッサは、ＭＰＥＧ形式の圧縮ビデオ信号を処理するシステムに用いられる。ＭＰＥＧ形式のフォーマット化および処理の別の特徴については、図２０、図２１および図２２に関連して後述する。制御器１０は、パケット整列フラグ(Packet Alignment Flag)ＰＡＦとの関係で長さ(Length)のデータワードの累積値を監視し、可変長コードワードのストリームから組み立てられた３２ビットのデータワードの完全性（完成）９６０ビット長データパケットの完全性（完成）とを確認する。長さデータ Length は、可変長コードワードの長さに合致する並列６ビットのワードであって、可変長コードワードの長さを規定している。長さのワード Length の２新値は、トランスポート（伝送）されるＭＰＥＧ形式のコードワードを実際に表す可変長コードワードの長さに一致するビット数を示す。各可変長のコードワードは、３２ビット幅のバス上に現れ、ＭＰＥＧ形式のコードを表す可変数の有効ビット（１〜３２）を有する。ＰＡＦは、入力プロセッサ１４によって発生されて、画面群(Group of Pictur es)の開始点におけるＭＰＥＧ形”Ｉ”（イントラ符号化）フレームのピクチャ開始コードワードＰＳ(Picture Start codeword)の１コードワード前に出現するようになっている。ＰＡＦは、ディジタル比較器によってＩフレーム・ピクチャ開始コードワードＰＳの存在を検出して発生される。また、入力プロセッサ１４のユニットは、ピクチャ開始コードワードＰＳおよびＰＡＦを処理するための信号遅延回路を含んでおり、これによってＰＡＦがＩフレーム・ピクチャ開始コードワードＰＳの直前のコードワードのクロック周期に発生するようになっている。また、その遅延回路によって、パック・ワード制御器１０およびデータパック器１２の各ユニットに供給される出力信号が確実に適正な時間的同期関係になるようにする。ワードアドレス Word Address がデータパック器１２に送られ、データパック器１２はパックする可変長コードワードＶＬＣを受け取って、入力可変長コードワードの適正な連結を確実に行う。また、ワード制御信号 Word Control がパック器１２に送られて、短いワードの存在を示し、パケット中の最終ワードをマーク（表示）して、関連するトランスポート・ヘッダが付加された適正な整列位置の３０個のパック・データワードのシーケンス（列）が得られるようにする。制御器１０は、長さワード Length の２進値を累積することによりパケットの完全化（完成）を追跡・監視する。各長さの値は、関連するコードワード中の有効ビット数を表す。１つのパケットは、９６０ビットが累積されたときに完全（完成された状態）となる。この計数値（カウント）の開始点設定または初期化がＰＡＦの出現によって行われ、ＰＡＦは制御器１０内の内部アキュムレータをリセットするようにする。データパック器１２は３２ビットの並列データバスを介して可変長コードワード（ＶＬＣ）を受け取る。有効ビットは、制御器１０から供給される監視制御信号に従って３２ビットのワードにパックされる。また、最終的なＭＰＥＧ形ビット直列伝送順序を受け入れるように連結が行われる。データパック器１２のユニットから供給されるパック・データは可変ワード・レート（速度）でデータおよびヘッダ合成器１５の入力ＦＩＦＯデータバッファ（データＦＩＦＯ）１６に転送される。また、合成器１５はデータパック器１２からデータ書き込みイネーブル信号Data Write Enable を受け取り、データパック器１２は合成器１５中のＦＩＦＯデータバッファ１６をイネーブルしてＦＩＦＯデータバッファ１６に有効データが書き込まれるようにする。データパケットは、ＰＡＦが強制的に短いパケットを指示しない限りは、そのような３０個のワードの転送が完了したときにパケット完全の状態となる。パック器１２により供給される最終ワード・インジケータLast Word Indicator は、この例における通常のパケット中の３０番目のワードをマークし、またはＰＡＦの出現によって短縮されるパケット中の最終ワードをマークする。処理可能なパック・データワードが存在する限り、パック・データワードはデータ／ヘッダ合成器１５に転送される。同様に、処理可能なトランスポート・ヘッダが存在する限り、トランスポート・ヘッダはヘッダ発生器１８から合成器１５の入力ＦＩＦＯヘッダバッファ（ヘッダＦＩＦＯ）１７に送られる。ヘッダ発生器１８がヘッダを形成するのに使用する情報は、入力プロセッサ１４およびワード制御器１０から得られる。ヘッダ書き込みイネーブル信号Header Write Ena ble は処理可能なヘッダが存在することを示し、ヘッダがＦＩＦＯ１７に書き込まれるようにＦＩＦＯ１７をイネーブルする。合成器１５は、各パック・データ・ペイロードの前にヘッダを付加し、その結果得られるトランスポート・パケットまたはブロックを図１９に示されるように出力レートバッハに送る。また、合成器１５は、パック・データワードまたはトランスポート・ヘッダが送出レディ（送出可能）状態になっていることを示す出力データレディ Data Ready 信号を供給する。ヘッダ・インジケータ信号 Header Indicator は、ヘッダが送出されるときのクロック周期を示す。この信号は、トランスポート・パケット境界のマーカー（marker）として機能して、前進型誤り訂正（Forward Error Correction :FEC）等のその後のオペレーションがトランスポート・セルに適正に供給されるようにする。各ヘッダは、そのヘッダに関連するデータパケット中のデータに関する情報を含んでいる。ヘッダ情報によって、受信機におけるデータ組立ておよび同期化が行われる。ヘッダ情報には、例えばサービス・タイプ（例、オーディオ、ビデオ、データ）、フレーム・タイプ、フレーム番号およびスライス番号などの情報が含まれている。この種のヘッダおよびその処理については、アカンポーラ氏外の米国特許第5,168,356 号においてＭＰＥＧ形信号符号化を用いるＨＤＴＶディジタル信号処理システムとの関係で記載されている。データパケットは、この例においては、３０個未満のパック・データワード、即ち１〜２９個のワードを含んでいることがある。入力プロセッサ１４により供給されるＰＡＦは、図２０乃至図２２との関連で後述するように、ＧＯＰが開始するときにイントラ符号化Ｉフレームのピクチャ開始コードワードＰＳの直前に出現する。イントラ符号化フレーム用のピクチャ開始コードワードＰＳによっていつも新パケットが開始され、その直ぐ前を先行するＰＡＦがデータパケットの終了と新パケットの開始を示す。このピクチャ開始コードワードＰＳによるパケット整列または同期(alignment)は、受信機におけるデータストリームの高速捕捉を行うのに役立つ。ＰＡＦが固定長ワードの形成中に発生すると、短縮データパケットが形成されることになる。組立て中のパック・ワードにおける残りのビットにはデータパック器１２において複数の“ゼロ値ビット”（１〜３１）が充填される。さらに、データパケット中の残りのワードにも合成器１５において同様に複数の“ゼロ値ワード”（１〜２９）が充填され、トランスポート・パケットのサイズが所定長に維持される。このような“ゼロワード・フィル”（充足ワード）の要求は、３０個のデータワードが合成器１５に転送されてしまう前に最終ワード・インジケータLast Word Indicator の発生によって示される。データパケット中の最終ワードLast Word の適正な識別を行うことは重要である。最終ワードLast Word によって、これに関連するトランスポート・ヘッダを用いて組み立てられたパケットが適正に記録（収容）されていることが確認される。また、最終ワードLast Word は、ＭＰＥＧ形式の画面群ＧＯＰの境界（即ち、イントラ符号化フレーム）に充填されたパケットの存在を示す。ＧＯＰの境界は、例えばチャンネル変更の後のテレビジョン受像機／復合器における再同期化を行うために重要である。最終ワードLast Word を決定することは決して些細なことではない。例えばパケットがいつ完全になったか（完成したか）、および完全になったときは次のパケットへのデータ・セグメント化またはデータ区分化(s egment)が行われているか否か等のパケットの状態の特定情報に応じて最終ワードLast Word の決定が行われる。最終ワードには、最終ワードLast Word が現在のクロック期間中に形成されたワードである場合の状態と、最終ワードLast Wor d が次のクロック期間中に形成されるべきワードである場合の状態とが存在する。最終ワードLast Word の形成に関するいくつかの具体例を次ぎに挙げる。パケットが完全になったときにＰＡＦが存在しなければ、最終ワード（この例では３０番目のワード）は最後のワードであり、最終ワード・インジケータLast Word Indicator によって最終ワードであることがマークされる。これは“真”の最終ワードLast Word の例である。ＰＡＦは、パケットが次のパケットにセグメント化すべきビットを持っていないとき、即ちワードが正確にパケット境界で終了したときに発生する。完全化されたパケットの最終ワードは、実際に最終ワードであるので、最終ワードLast Word とマークされる。これは“真”の最終ワードLa st Word の別の例である。また、ＰＡＦは、残りの数ビットが次のパケットの１番目のワードにセグメント化される状態でパケットが完全になったときにも発生する。この場合は、２個の連続する最終ワードLast Word が形成され、そのようにマークされる。まず完全になったパケットの最終ワードが最終Last（“真”の最終ワードLast Word ）とマークされる。次いで、次のパケットの１番目のワードは、ＰＡＦによってパケットが強制的に短縮されるので、最終ワードLast Wor d としてマークされる。後者のような短縮パケットの場合は、３０個のワードが伝送完了する前に最終ワードLast Word が出現し、次いでそのパケットを完全パケットにするために“ゼロワード”が充填される。次に、最終ワードLast Word の他の例を挙げる。ＰＡＦは、パケットが組み立て中の不完全パケットの状態であるときにも発生する。残り数ビットが次のワードへセグメント化される状態で内部ワードがワード完全になった場合は、その部分ワードが最終ワードLast Wor d となる。特に、パケットが組み立て中の不完全パケットの状態で、かつ内部ワードが次のワードへセグメント化されるビットがない状態で完全になったときは、困難な状況が生じる。即ち、後のデータ（即ち、ＰＡＦの出現）によってこのワードが最終ワードであることが示される前に、内部ワードがデータ／ヘッダ合成器に送られてしまうと、このワードが最終ワードであることを適正にマークするのには既に手遅れとなってしまう。この場合は、１つの“擬似”最終ワードと呼ばれるゼロワードが生成されて、最終ワードとして表示される。そのような擬似最終ワードは全体が０のビットで構成される。これは、例えばセグメント化された（不完全）最終ワードの一部が０ビットで詰められるのとは異なる。以上の例または他の例を図５乃至図１６を参照して説明する。以下の説明において開示するシステムの重要な特徴の中には、長さが０（ゼロ）のＰＡＦの生成がある。この長さが０（ゼロ）のＰＡＦによって、ＧＯＰの開始が直ぐ後に出現することが示され、データパケット中で最終ワードLast Word を生成してマークし、必要に応じて擬似最終ワード Pseudo Last Word を生成し、また、最終ワードLast Word の発生の種々の状態に関連して特定の信号を容易に生成することができる。図２Ａは、図１の制御器１０の詳細を示す。制御器１０は、モジュロ９６０回路２２を有する帰還回路中にアキュムレータ２０を含んでいる。その帰還路にはバッファレジスタ２３が含まれていて、各長さLength入力サイクルの終わりに新しく累積された値を保持する。入力のＰＡＦワードおよび長さワード Length は入力レジスタ２４を介してモジュロユニット２２とアキュムレータ２０にそれぞれ送られる。長さワード Length の値はアキュムレータ２０のユニットにより順次連続的に累積されて、アキュムレータ２０とモジュロ９６０ユニット２２の帰還合成によってパケット長を９６０ビットに設定する。バッファレジスタ２３から供給されるアキュムレータ出力は、パケット内のビット位置を表し、パケット状態制御器２５に送られる。また、パケット状態制御器２５は入力バッファレジスタ２４からＰＡＦを受け取り、ワード状態制御器２６において書き込み指令を生成するのに必要な出力信号を供給（発生）する。アキュムレータ・ビットカウント（ビット計数値）が９６０以上になったときに、パケット完全出力信号Packet Complete がワード状態制御器２６に対して供給される。アキュムレータ・ビットカウントがワード境界を示していないときには（即ち、ビットカウントが３２の整数倍に等しくないときに）、制御器２５によって出力の残余信号Remnant が発生される。アキュムレータ・ビットカウントが０であるときには、真ゼロ出力信号True Zero が供給される。この真ゼロ出力信号は、ＰＡＦが存在するときにのみ最終ワードの正確な生成の決定を行うための重要な信号となる。これらの信号を生成する論理回路が、以下説明するように図２Ｂに示されている。長さがゼロの空コードワード、即ちノー・オペレーション（ＮＯ−ＯＰ）コードワードの存在を示す値０の長さワード Length が受け取られたときは、アキュムレータ２０はアイドル状態となり、最終ビットカウントを保持する。この規則には例外が存在して、ＰＡＦによってビットカウントに関係なく常にアキュムレータ値が強制的に０にされる場合がある。また、別の例外は、パケットが正確にパケット境界（即ち、アキュムレータ計数値が９６０）の位置で完全パケットを形成する場合である。そして、次のクロック周期において、アキュムレータ・カウントがモジュロ９６０ユニット２２を介して次の長さワード Length の２進値に訂正される。アキュムレータ・カウントが９６０以上になったときに、パケットが完全になる。図２Ｂにおいて、累積された長さを表す１０ビット・アキュムレータ出力がＩ０〜Ｉ９に割り当てられる。パケット・コードワードの累積された長さが９６０以上になった場合に、パケットが完全になる。アキュムレータの４つの上位（ＭＳＢ）ビット１６〜１９が論理１の状態であるときに、その状態が示され、その４つのビットが論理積ゲートＡＮＤ３０に供給される。全てのアキュムレータの１０個のビットが論理０の状態にあるときに、真ゼロTrue Zero が表示され、その１０個のビットが論理和ゲートＯＲ３１に供給される。アキュムレータの５つの下位（ＬＳＢ）のビット１０〜１４が論理０（ゼロ）状態にあるときに“残余無し”状態が示され、その５つのビットが論理和ゲートＯＲ３２に供給される。データパック器のワードアドレスWord Address がアキュムレータの６つの下位のビット１０〜１５に応答して生成される。論理積（ＡＮＤ）ゲートアレー３４は、パケット整列フラグ（ＰＡＦ）が出現したときにワードアドレスWord Addre ss を強制的に論理０の状態にする。図２Ｃは、図１のデータパック器１２の詳細を示している。可変長コードワードがデータシフタ３５に送られる。データシフタ３５として、テキサス・インスツルメンツ社製の型式７４ＡＳ８８３８のようなバレル・シフタを用いることができる。連結しようとする可変長コードワードの有効ビットの適正位置を定めるために、長さアキュムレータ出力の下位ビット（ＬＳＢ）の部分が、パケット状態制御器２５から発生して（図２Ａおよび図２Ｂ参照）、ワードアドレスWord A ddress としてデータシフタ３５に送られる。３２ビットのワードが可変長コードワードの連結によって形成されたときに、パックされたワードが保持レジスタ３６に転送される。処理可能なパック・データが存在するか否かを示すフラグが、レジスタ３６より供給されるワードレディ信号 Word Ready によって与えられて、そのワードがデータ組立て回路３７に転送される。データ組立て回路３７は、パック・ワード制御器１０（図１）から供給される制御信号ＷＥＮ１，ＷＥＮ２およびＷＺＥＲＯを用いて、データ書き込みイネーブル Data Write En able および最終ワード・フラグ（インジケータ）Last Word Flag とともにパック・データを、図１のデータおよびヘッダ合成器１５内のＦＩＦＯデータバッファ１６に対して供給する。次のパケットのヘッダが現在のパケットの最終ワードの後に挿入されるように、パケット中の最終ワードを伝送した後で、それに続いてその結合されたデータストリーム中に次のトランスポート・ヘッダが挿入される。ヘッダ制御器は、アキュムレータ出力 Accumulator Output （図２Ａ）を用いて、パケット中の或るコードワードの位置を示して、その各位置がヘッダ中のエントリ点のフィールドにおいて記述されるようにされる。ワード状態制御器２６およびデータ組立て回路３７に関連する論理アレーによって、最終ワード・インジケータLast Word In dicator とデータワードをＦＩＦＯバッファに書き込むようにイネーブルするフラグとが生成される。次の表１は、論理アレーへの入力であるＰＡＦ（Packet A lignment Flag）、ＰＣ（Packet Complete）、ＴＺ（True Zero）およびＲＥＭ（Remnant ワード・セグメント化インジケータ）に応じて最終ワードを生成するためのアクション状態を示している。制御器２６の出力信号がバッファレジスタ２８を介して供給されると、データ組み立て回路３７から出力信号が生成される。これらの信号は、次のクロック周期に出現する最終ワードを示す書き込みイネーブル信号ＷＥＮ１、現在のクロック周期に出現する最終ワードを示す書き込みイネーブル信号ＷＥＮ２、および擬似最終ワードPsuedo Last Word を生成する書き込みゼロ信号ＷＺＥＲＯを含んでいる。この擬似最終ワードPsuedo L ast Wordは、ＰＡＦの発生が不完全パケットの内部コードワードデータ境界に位置したパケット形成時点と一致したときに発生する。動作状態の種々の例（表１のケース１〜６）に関するＷＥＮ１、ＷＥＮ２およびＷＺＥＲＯを生成するための真理表が、図３に示されている。これについては図５乃至図１６との関連で後述する。表１用のアルゴリズムが付録Ａに記載されている。制御器２６の出力信号は、出力ワード制御信号として図４に示されるデータ組み立て回路に供給される前に、出力バッファレジスタ２８に供給される。図４のデータ組立て回路は、図１のデータパック器１２の出力回路を構成している。即ち、データ組立て回路は、図示のような回路構成で、論理積ゲートＡＮＤ４２および４４、論理和ゲートＯＲ４６およびＤ型フリップフロップ（ＤＦ／Ｆ）４３および４５を具えている。３２ビット幅のパック・データワード Pac ked Data Word が論理積ゲートＡＮＤ４２を介してデータＦＩＦＯに送られ、前段のパック器回路から供給されるワードレディ信号 Word Ready が、論理積ゲートＡＮＤ４４を介して送られ、図１のデータＦＩＦＯ１６用のデータ書き込みイネーブル信号Data Write Enable になる。パック・ワード状態制御器２６から供給されるデータ書き込み制御信号ＷＥＮ１、ＷＥＮ２およびＷＺＥＲＯ（図２Ａ）が図示のようにフリップフロップ４３と４５および論理ゲート４６に供給される。ＷＥＮ２は現在のワードに関連する最終ワード・フラグLast Word Flagを示し、ＷＥＮ１は次のクロックサイクルにおけるワードに関連する最終ワード・フラグLast Word Flagを示す。ＷＺＥＲＯ制御は、ＷＥＮ１によって最終ワードのフラグが立てられる擬似最終ワード Pseudo Last Word の生成を示す（表１のケース４）。このケース４においては、擬似最終ワードと呼ばれる全ＺＥＲＯのワードがパック・データワードストリームPacked Data に挿入され、データＦＩＦＯ１６に書き込まれる。組立て回路のゲートＡＮＤ４４へのワードレディ入力信号 Word Ready が保持レジスタ３６（図２Ｃ）によって供給されて、処理可能なパックされた３２ビットが存在することを示す。次に、図５乃至図１６に例示された最終ワードの発生の例について説明する。これらの例のあるものは、ＰＡＦの前後の位置に存在する長さがゼロのＮＯ−ＯＰワードの作用を示している。図５および図６は表１のケース５に該当する相異なる例を示している。図５においては、パケットは次のパケットへのセグメント化を行って（即ち、アキュムレータのビット値が９６０より大きい）完全パケットを形成している。図６においては、パケットは正確にパケットの境界の位置で完全パケットを形成し（即ち、アキュムレータのビット値が９６０に等しい）、次のパケットへのセグメント化を行うことなくまたは残余データを生じることなく完全パケットを形成している。このいずれのケースにおいても最終ワード・フラグ Last Word Flag はパケット完全Packet Complete の発生と同時に発生する。この最終ワード・フラグ L ast Word Flag は、ＰＡＦが存在しないときは真ゼロTrue Zero および残余Remn antの各表示を考慮せずに独立に発生される。一方、ＰＡＦが存在する場合は、最終ワード・フラグLAST Word Flagは真ゼロTrue Zero および残余Remnant の各表示を考慮して発生される。図７および図８は、表１のケース２を例示している。図７において、パケットが完全になった直後にセグメント化を行わずにＰＡＦが発生し、その後に３２ビットのピクチャ開始コードワードＰＳが続く。図８は、挿入された３個の長さゼロのノー・オペレーション（NＯ−ＯＰ）コードワードがピクチャ開始コードワードＰＳに先行して存在することを除けば、図７と同様である。図７および図８において、ＰＡＦはパケット完全信号Packet Complete と時間的位置が一致して発生し、パケットは次のパケットに残余データのセグメント化を生じることなく終了する。図７は、３２ビット長のピクチャ開始コードワードＰＳが直後に続いている、より一般なケースを示す。図８は、ＮＯ−ＯＰワードが挿入されることが許容されることを示している。図９は表１のケース６ａに関係する図であり、この図においてＰＡＦはパケット完全信号Packet Complete と位置が一致せずにずれて発生している。ＰＡＦは、セグメント化を伴わずにパケットが完全になった後のＮＯ−ＯＰワードの後に生じ、その後にピクチャ開始コードワードＰＳが続く。このケースにおいては、最終ワード表示（フラグ） Last Word Indicatation がパケット完全信号Packet Complete と関連して発生するが、アキュムレータ状態が０（ゼロ）の値でアイドル状態になっていて真ゼロ表示True Zero が存在することになるので、最終ワード表示（フラグ） Last Word Indication はＰＡＦと関連して発生することはない。図１０および図１１は表１のケース１を例示す。図１０において、ＰＡＦは、パケットが完全になった直後にセグメント化が生じた状態で発生し、その後にピクチャ開始コードワードＰＳが続く。図１１は、挿入ＮＯ−ＯＰワードがピクチャ開始コードワードＰＳに先行して存在することを除けば、図１０と同様である。この場合、セグメント化される残余データが存在するので、２つの最終ワード・インジケータ（フラグ）Last Word Indivator が必要になる。その中の一方の最終ワード・インジケータ（フラグ）Last Word Indivator がパケット完全 Pac ket Completeの期間に生じ、そのうちの他方の最終ワード・インジケータ（フラグ）Last Word Indication は、セグメント化が生じたためにＰＡＦの１クロック期間後に生じる。図１２、図１３および図１４は表１のケース３を例示す。これらの例においては、ＰＡＦは、パケット形成期間中のある位置で発生するが、ワード境界上では発生せず（即ち、次のワードへのセグメント化が生じる）、パケット完全表示Pa cket Completeとは位置が一致しない。次いで、ワードが部分的に開始された結果（セグメント化による）、最終ワード信号Last Word は、通常、ＰＡＦの後にくる次のクロック期間に発生する。図１２において、ＰＡＦは、パケットがセグメント化を行った状態で完全になった後の数個のＮＯ−ＯＰワード後に発生し、その後にピクチャ開始コードワードＰＳが続く。図１３において、ＰＡＦは、ワードが完全になると同時にセグメント化が生じた状態で発生し、その後にピクチャ開始コードワードＰＳが続く。図１４において、ＰＡＦは、ワードが完全になった後で、かつ数個のコードワードによってセグメント化が生じた後に発生する。図１５および図１６は、表１のケース４を例示し、特別な種類の最終ワードである擬似最終ワード Pseudo Last Word を生成することの必要性を説明するための図である。このケースにおいて、ＰＡＦは、１つのワードがセグメント化を生じることなく、即ち３２の倍数のワード境界上でワードが完全になった直後（図１５）またはその少し後の時間（図１６）に発生する。このケースにおいて、完全ワードは、それが最終ワードであったという情報が得られる前に（ＰＡＦの後に供給される）既に供給されていることを前提にしている。その場合は、全ゼロ擬似最終ワード Pseudo Last Word が形成され、供給される。これが許容される理由は、ＭＰＥＧでは、開始コードワードの前に任意の数のゼロ（０）が先行して続くことを許容し、ＰＡＦの発生によりピクチャ開始コードワードＰＳが次ぎに来ることが保証されているためである。さらに、これらのケースでは、パケットの不足分を、データ／ヘッダ合成器によってゼロ値ビット（空）・ワードで補填している。１つのゼロワードが発行されて、それを最終ワードとして擬似的にマークするので、このケースにおいて、合成器は１つの少ないワードを供給することになる。図１５において、ＰＡＦは、ワードが完全になると直ぐに発生し（セグメント化が生じない状態で）、その後にピクチャ開始コードワードＰＳが続く。図１６においては、ワードが完全となった（セグメント化を生じない状態で）後に、挿入ＮＯ−ＯＰワードが続く。その後に、ＰＡＦが発生し、さらにその後にピクチャ開始コードワードＰＳが続く。図１７は、データ／ヘッダ合成器１５（図１）の詳細な構成を示す。ヘッダ成分は、ヘッダがヘッダ発生器１８によって生成されたときは常に、ヘッダ書き込みイネーブル信号Header Write Enable に応答して、ヘッダＦＩＦＯ７０に書き込まれる。同様に、パック・データワードは、そのワードがデータパック器１２によって生成されたときに、データ書き込みイネーブル信号Data Write Enable に応答して、データＦＩＦＯ７２に書き込まれる。データパック処理によって生成された最終ワード・インジケータLast Word Indicator は、その最終ワードが３０番目のワードであるか否かとは関係なく、パケット中に最終ワードを伴って生じる。ヘッダＦＩＦＯ７０およびデータＦＩＦＯ７２の各ユニットのヘッダ出力およびデータ出力が多重化器（マルチプレクサ）７６によって共通バス上に多重化されて供給され、さらに出力レジスタ７８に供給される。図１９に示されているように、出力レジスタ７８は、データレディ信号Data Ready、パケットデータPacket Data 、ヘッダ Header 、およびヘッダ・インジケータ Header Indica tor をレートバッファ７１３および７１４に供給する。多重化器７６は、ＦＩＦＯ状態制御器７４から供給されたゼロ発行信号 Issue Zero に応答して、命令（コマンド）に従ってゼロワードを発行することができる。２つのＦＩＦＯ７０および７２の両方のユニット、多重化器７６および出力レジスタ７８は、ステート・マシン（状態マシン）である制御器７４の指示を受ける。パワーオン（電源オン）または同様に作用する動作の再開の後で、制御器７４は処理可能なヘッダが現れるのを待つ。処理可能なヘッダは、データレディ・インジケータ Data Ready Indicator およびヘッダ・インジケータ Header Indi cator と共に多重化器７６の出力バスに送られる。次いで、制御器７４は、最終ワード・インジケータLast Word Indicator が出現するまで、処理可能なデータが存在する限りそのデータを抽出してデータＦＩＦＯ７２の状態を制御する。伝送された各データはデータレディ・インジケータData Ready Indicatorを伴い、そのデータレディ・インジケータ Data Ready Indicator は出力レジスタ７８に送られる。最終ワード・インジケータLast Word Indicator が出現した時に、既に３０個のデータワードが供給されていたことが判明すれば、制御器７４はさらに処理可能な情報が存在するか否かについてヘッダＦＩＦＯ７０を再検査する。３０個未満のデータワードが供給されたときは、制御器７４は、ゼロ発行命令 I ssue Zero を用いて多重化器７６に指令して、パケットの不足分を補うためにゼロワードを発行させる。そのようなゼロワードは、全てデータレディ・インジケータ Data Ready Indicator を伴って供給される。伝送すべきヘッダとデータがない場合は、制御器７４は、多重化器７６に指令して、処理可能なデータが存在しない期間、データレディ・インジケータ Data Ready Indicator なしでゼロワードを発行させる。上述のようなステートマシンで駆動される合成器１５の動作を表すフローチャート（状態遷移図）が図１８に示されている。データレディ・インジケータ Data Ready Indicator およびヘッダ・インジケータ Header Indi cator は、出力レジスタ７８を通して図１９のレートバッファ７１３および７１４に送られる。これらのインジケータは、バス上にデータおよびヘッダ情報が存在することをレートバッファに伝え、ヘッダ/データ記録(registration)を維持してレートバッファの後段で前進型誤り訂正（ＦＥＣ）符号化およびデータ・インターリーブ（間挿）を行わせる。このシステム（図１９）において、ＦＥＣ処理およびインターリーブ処理を行うには、ヘッダによって表されるデータパケットが送られる前に、最初にヘッダを送る、即ち１つのヘッダを送ってレートバッファへの伝送を開始する必要がある。ヘッダＦＩＦＯ７０およびデータＦＩＦＯ７２から送られた空きフラグ信号 Empty Flag は、ヘッダおよびデータワードがそれぞれ存在しない（空である）ことを示し、これによってステートマシンである状態制御器７４がアイドル状態になる。この状態が図１８に、状態０および状態１における”ヘッダなし”および“ワードなし”の状態として示されている。関連する読みとりイネーブル信号Read Enable がヘッダＦＩＦＯ７０またはデータＦＩＦＯ７２にそれぞれ送られると、制御器７４から供給されるヘッダ／データ選択信号 Header/Data Selectが多重化器７６に指令して、ヘッダＦＩＦＯ７０のユニットのヘッダ出力 Header OutputまたはデータＦＩＦＯ７２のユニットのデータ出力 Data Outputのいずれかを出力レジスタ７８の入力側の信号バスに切り換え接続される。不完全な短縮パケットにはゼロワードを付加して所定の３０個のワードのデータパケットが生成され、そのデータパケットが出力バッファ７８に供給される。この出力バッファ７８の容量は、前段のヘッダバッファ７０およびデータバッファ７２の容量よりもかなり大きい。これらのバッファは、割り込みを受けずに効率的にデータを受け取り、処理する。このような割り込みを受けない動作構成とすることによって、タイミングおよび同期化の機能が大幅に簡単になる。その機能は、例えば、クロック停止／開始における難しい同期化処理を不要にすることにより簡単にできる。所定長の完全パケットは、上述のように必要数の空ワードを付加することによって適正に利用できるようになる。このような完全パケットを使用することによって、例えば可変長コードワード・システム等における任意のデータ状態においてもデータのサーチおよび同期化が可能になる。開始コードワード、特にＩフレーム開始コードワードは、ＭＰＥＧと互換性（相互運用性）のあるデータストリームにおける固有の再同期化点となる。開始コードワードはパケット境界に出現する。本明細書に記載したシステムにおけるゼロ値ビットの空ワードを用いて、切り捨てられたデータパケットをパケット完全化し、パケット境界を決定することによって、そのようなパケット境界の処理を行うことができる。ＭＰＥＧ標準では、開始コードワードの前に任意の数のゼロワードが来ることを許容しており、受信機／デコーダはゼロ値ビットの空ワードを無視するようになっている。この例において、出力バッファ７８は、その容量が大きく、時間的耐性（連続同一値に対する耐性）が高く、従って空ワードパック動作を実行するのに適した手段を構成している。ここで、パケット境界におけるパケット整列フラグＰＡＦの出現とピクチャ開始コードワードＰＳの出現との間において空ワードをパックするために利用できる時間は僅かしかない（例えば１クロックサイクル）ことに留意すべきである。図１９は、トランスポート・プロセッサ部において本発明に従う装置を用いた高解像度テレビジョン（ＨＤＴＶ）符号化システムを例示している。図１９は、単一のビデオ入力信号を処理するシステムを示す。但し、輝度（ルミナンス）成分およびクロミナンス成分は別々に処理され、輝度の動きベクトルを用いて圧縮クロミナンス成分が生成されることが分かる。圧縮された輝度成分およびクロミナンス成分は、コードワード優先度をパース（構文解析）する前に、インターリーブされてマクロブロックが形成される。図１９のシステムに関する別の情報が、アカンポーラ氏外の米国特許第 5,168,356号に記載されている。図２０Ａに示された画像フィールド／フレームのシーケンス（列）は、図２０Ｂに従うフィールド／フレームを再配列する回路７０５に供給される。その再配列されたシーケンスは圧縮器７１０に供給される。この圧縮器７１０は、ＭＰＥＧ形式のフォーマットに従って符号化された圧縮されたフレームのシーケンスを生成する。そのフォーマットは階層構造になっており、それが図２２に簡略形式で例示されている。ＭＰＥＧ形式の階層構造フォーマットは、各別のヘッダ情報をそれぞれ有する複数の階層からなる。各ヘッダは、開始コードワード、各階層に関連するデータおよびヘッダ拡張を行うための項目（プロビジョン）を正規のヘッダ形式として含んでいる。このシステムによって生成されるＭＰＥＧ形式の信号について説明すると、（ａ）ビデオ信号の連続的画像フィールド／フレームがＩ，Ｐ，Ｂ符号化シーケンスに従って符号化され、（ｂ）画面レベルで符号化されたデータはＭＰＥＧ形式のスライスまたはブロック群の形式で符号化される。その場合、各フィールド／フレーム当たりのスライス数は種々の値をとり、各スライス当たりのマクロブロック数も種々の値をとる。Ｉ符号化フレームは、画像再生を行うときにＩフレーム圧縮データだけを用いて処理できるようにフレーム内圧縮されている。Ｐ符号化フレームは前方動き補償予測法に従って符号化されており、Ｐフレーム符号化データは、現在のフレーム、および現在のフレームの前に発生するＩまたはＰフレームから生成される。Ｂ符号化フレームは、双方向動き補償予測法に従って符号化される。Ｂ符号化フレームデータは、現在のフレーム、および現在のフレームの前および後に発生するＩおよびＰフレームから生成される。現在のシステムの符号化出力信号は、フィールド／フレーム群、またはボックスＬ２行（図２２）に例示されている画像群（ＧＯＰ）にセグメント化される。各ＧＯＰ（Ｌ２）はヘッダを含んでおり、ヘッダの後には画像データのセグメントが続く。ＧＯＰヘッダは、水平方向および垂直方向の画面サイズ、アスペクト比、フィールド／フレーム・レート、ビット・レート、などに関連するデータを含んでいる。各画像フィールド／フレームに対応する画像データ（Ｌ３）は、ピクチャヘッドを含んでいて、ピクチャヘッダの後にはスライスデータ（Ｌ４）が続く。ピクチャヘッドはフィールド／フレーム数およびピクチャ・コード・タイプを含んでいる。各スライス（Ｌ４）は、スライスヘッダを含んでいて、スライスヘッダの後には複数のデータ・ブロックＭＢｉが続く。スライスヘッダは、群番号および量子化パラメータを含んでいる。各ブロックＭＢｉ（Ｌ５）は、マクロブロックを表し、ヘッダを含んでおり、ヘッダの後に動きベクトル（ＭＶ）および符号化係数が続く。ＭＢｉヘッダは、マクロブロック・アドレス、マクロブロック・タイプおよび量子化パラメータを含んでいる。符号化係数は階層Ｌ６に例示されている。各マクロブロックは、４つの輝度ブロック、１つのＵクロミナンスブロックおよび１つのＶクロミナンスブロックからなる合計６個のブロックを含んでいる（図２１参照）。１つのブロックは、ピクセルのマトリックス、例えば８×８のマトリックスを表していて、このマトリックスに対して離散コサイン変換（ＤＣＴ）が実行される。その４つの輝度ブロックは、例えば１６×１６のピクセル・マトリックスを表す２×２の隣接輝度ブロックのマトリックスである。クロミナンス（ＵおよびＶ）ブロックは、４つの輝度ブロックの領域全体と同じ領域を表している。すなわち、圧縮の前に、クロミナンス信号は、輝度に対して水平方向および垂直方向に２つの係数（１／２）でダブサンプル(subsample)される。１つのスライスのデータは、隣接したマクロブロック群として表される領域に対応する画像中の長方形部分を表すデータに対応する。１つのフレームは、３６０個のスライス、すなわち垂直方向の６０スライス×水平方向の６スライスからなる。ブロック係数は、ＤＣＴによって１回につき１ブロック分供給される。まずＤＣ係数が発生し、ＤＣ係数の後にその相対的重要度順に各ＤＣＴＡＣ係数が続く。ブロック終了コードＥＯＢ(end-of-block)が、連続的に発生するデータの各ブロックの最後に付加される。図１９において、圧縮器７１０から供給されるデータは、データを高優先度（ＨＰ）成分と標準優先度（ＳＰ）成分とにセグメント化するトランスポート・プロセッサ７１２に供給される前に、優先度プロセッサ７１１により処理される。これらの成分は、レートバッファ７１３および７１４を介して各前進型誤り訂正符号化ユニット７１５および７１６に結合される。レートバッファは一時的にパック・データおよびヘッダを記憶し、その後ＦＥＣ誤り訂正符号化回路はそのパック・データおよびヘッダを抽出する。レート(rate)制御器７１８は、バッファ７１３、７１４と協働して、圧縮器７１０から供給されるデータの平均データ・レートを調整する。その後、信号が伝送モデム７１７に結合され、そのＨＰおよびＳＰデータは、標準６ＭＨｚのＮＴＳＣ方式のテレビジョン・チャンネル内の各搬送波を直交振幅変調する。 DETAILED DESCRIPTION OF THE INVENTION Packed data processing device in transport data packet assembly system Industrial applications The present invention relates to the field of digital signal processing, and more particularly to a method and apparatus for assembling transport data packets used for transmitting coded MPEG type data, for example in high definition television systems. Background of the Invention U.S. Pat. No. 5,168,356 to Acampora et al. Describes a system for processing high definition television (HDTV) signals according to variable length coding of the MPEG type. MPEG is a standard encoding format determined by the International Standards Organization (ISO). The standard is "International Organization for Standardization" ISO / IEC DIS11 172, Coding for Moving Pictures and Associated Audio for Digital Storage Media, Rev.Nov.23, 1991, which is referred to herein to describe the general encoding format. In Acampora et al.'S system, codewords (codewords). Are given priority to represent high priority information and low priority information in the data stream. The codeword data stream is sent to the transport processor. Word data is sent to the header section and packed data payload And a high priority data stream and a low priority output data stream are provided.The main function of the transport processor is the priority of the previous stage. Packing of variable-length codeword data supplied (issued) by the processor in the form of packed datawords, the accumulated packed words being called a data packet and preceded by a transport header. The transport packet format facilitates resynchronization and signal recovery at the receiver, for example by adding header data even after the signal has been corrupted or fragmented due to interference in the transmission channel. This ensures that the receiver will re-enable the data stream if it loses or corrupts the transmitted data. The tri-point can be determined based on the header data, and the synchronization of the data in the MPEG compliant decoder is also performed by the group of images GOP (Gro up of Pictures) having the starting point at the packet boundary. As can be seen in the description, a GOP is a series of one or more pictures or frames, and this GOP format allows random access to a sequence (column) of an encoded video bitstream. The resynchronization is also responsive to the picture start codeword of an intra (internal or intraframe) encoded I-frame and, for example, placing the picture start codeword at the boundary of a packet in a MPEG standard compliant system. Easily done by. With the device according to the principles of the present invention, the formation and processing of transport packets is facilitated. Summary of the invention In accordance with the principles of the present invention, a system for transmitting variable length codewords (eg, MPEG codewords) within a data packet may work on an incomplete data packet having less than a specified number of words. To create fixed length packets, and to define boundaries between packets where a defined match word appears. In the disclosed preferred embodiment, a special code word, a packet alignment flag (PAF), is inserted into the MPEG data stream to signal the beginning of a group of images (GOP). The PAF is placed just before the'image start 'code word for the intra-frame coded "I" frame that starts the GOP. The PAF signals the imminent appearance of the'image start 'code word, and spans one clock cycle during which some "housekeeping" function starts at the beginning of the next packet. Performed before the'image start 'code word appears. These housekeeping functions include, for example, resetting the accumulator, checking the status of the header, and providing a'last word indicator 'for the data packet being constructed when the PAF appears. Is to occur. Since the GOP is supposed to start on a packet boundary, the data packet under construction is terminated when the PAF appears. Such termination can result in shortened packets containing less than a specified number of packed words. This shortened data packet is filled with blank (zeroed out) words to form a complete data packet with a defined number of words, and the image start code word appears between packets. Set boundaries. Thirty 32-bit fixed length words form one data packet, which is preceded by a 32-bit header. Brief description of the drawings FIG. 1 is a partial block diagram of a video signal encoder comprising a data word controller, a data packer and a data / header synthesizer according to the present invention. 2A, 2B and 2C show details of the word controller and data packer of FIG. FIG. 3 is a truth table regarding the operation of the word state controller shown in FIG. 2A. FIG. 4 shows details of the pack data assembly circuit. 5 to 16 show examples of generation of the final word. FIG. 17 shows details of the data and header synthesizer shown in FIG. FIG. 18 is a state transition diagram regarding the operation of the state controller shown in FIG. FIG. 19 is a block diagram of a high resolution television coding system including an apparatus according to the present invention. 20A and 20B are image representations of a sequence of image fields / frames of a coded video signal. FIG. 21 is an image representation of data block generation formed by the encoder / compressor in the system of FIG. FIG. 22 is a generalized image representation of the data format formed by the encoder / compressor in the system of FIG. Detailed description of the drawings FIG. 1 is a block diagram of a data packer 12 and a packed data word controller 10 of a transport processor. As mentioned above, the main function of the transport processor is to pack variable length codeword data into fixed length (eg 32 bit) data words. The accumulated 30 data words constitute a data packet, and the transport header is added before the data packet at the end. Such transport processors are used in systems that process compressed video signals in the MPEG format, as described below with respect to FIG. Further features of MPEG format formatting and processing are described below in connection with FIGS. 20, 21 and 22. The controller 10 monitors the cumulative value of the length data word in relation to the packet alignment flag PAF and detects the completeness of the 32-bit data word assembled from the variable length codeword stream. (Complete) Confirm the completeness (complete) of the 960-bit long data packet. The length data Length is a parallel 6-bit word that matches the length of the variable-length codeword, and defines the length of the variable-length codeword. The two new values for the length word Length indicate the number of bits that match the length of the variable length codeword that actually represents the MPEG format codeword being transported. Each variable length codeword appears on a 32-bit wide bus and has a variable number of significant bits (1 to 32) representing an MPEG format code. The PAF is generated by the input processor 14 and is one codeword before the picture start codeword PS (Picture Start codeword) of the MPEG type “I” (intra-coded) frame at the start point of the screen group (Group of Pictures). It is supposed to appear in. The PAF is generated by detecting the presence of the I-frame picture start codeword PS by a digital comparator. The unit of input processor 14 also includes a signal delay circuit for processing the picture start codewords PS and PAF, which causes the PAF to clock the clock period of the codeword immediately preceding the I-frame picture start codeword PS. It is supposed to occur. Further, the delay circuit ensures that the output signals supplied to the units of the pack word controller 10 and the data packer 12 have a proper time synchronization relationship. The word address Word Address is sent to the data packer 12, which receives the variable length codewords VLC to be packed and ensures proper concatenation of the input variable length codewords. Also, the word control signal Word Control is sent to the packer 12 to indicate the presence of a short word, mark the last word in the packet, and display the proper alignment position with the associated transport header. So that a sequence (column) of 30 packed data words of The controller 10 tracks and monitors packet perfection by accumulating the binary values of the length word Length. Each length value represents the number of significant bits in the associated codeword. A packet is complete (completed) when 960 bits are accumulated. The starting point setting or initialization of this count value (count) is performed by the appearance of PAF, which causes the internal accumulator in controller 10 to be reset. The data packer 12 receives a variable length codeword (VLC) via a 32-bit parallel data bus. The valid bits are packed into a 32-bit word according to the supervisory control signal provided by the controller 10. Further, the concatenation is performed so as to accept the final MPEG type bit serial transmission order. The packed data supplied from the unit of the data packer 12 is transferred to the input FIFO data buffer (data FIFO) 16 of the data and header combiner 15 at a variable word rate (speed). Further, the synthesizer 15 receives the data write enable signal Data Write Enable from the data packer 12, and the data packer 12 enables the FIFO data buffer 16 in the synthesizer 15 to write the valid data in the FIFO data buffer 16. To do so. A data packet will be packet complete when such a 30 word transfer is complete, unless the PAF forces a short packet. The last word indicator provided by packer 12 marks the 30th word in the normal packet in this example, or marks the last word in the packet shortened by the appearance of the PAF. As long as there are pack data words that can be processed, the pack data words are transferred to the data / header combiner 15. Similarly, as long as there are transport headers that can be processed, the transport headers are sent from the header generator 18 to the input FIFO header buffer (header FIFO) 17 of the combiner 15. The information used by header generator 18 to form the header is obtained from input processor 14 and word controller 10. The header write enable signal Header Write Enable indicates that there is a header that can be processed, and enables the FIFO 17 so that the header is written to the FIFO 17. The combiner 15 prepends a header to each packed data payload and sends the resulting transport packet or block to the output rate buffer as shown in FIG. The synthesizer 15 also supplies an output data ready Data Ready signal indicating that the packed data word or the transport header is ready to be sent. Header Indicator Signal Header Indicator indicates the clock period at which the header is sent. This signal acts as a marker for transport packet boundaries to ensure that subsequent operations such as Forward Error Correction (FEC) are properly provided to the transport cells. Each header contains information about the data in the data packet associated with that header. The header information provides data assembly and synchronization at the receiver. The header information includes information such as service type (eg, audio, video, data), frame type, frame number and slice number. This type of header and its processing is described in U.S. Pat. No. 5,168,356 to Acampora in the context of an HDTV digital signal processing system using MPEG type signal coding. The data packet may contain less than 30 packed data words, i.e. 1-29 words in this example. The PAF provided by the input processor 14 appears immediately before the picture start codeword PS of the intra-coded I frame when the GOP starts, as described below in connection with FIGS. 20-22. A new packet is always started by the picture start codeword PS for an intra-coded frame, and the PAF immediately preceding it indicates the end of the data packet and the start of the new packet. This packet alignment or alignment with the picture start codeword PS helps to achieve fast acquisition of the data stream at the receiver. If a PAF occurs during the formation of a fixed length word, a shortened data packet will be formed. The remaining bits in the packed word being assembled are filled in the data packer 12 with a plurality of "zero-valued bits" (1 to 31). Furthermore, the remaining words in the data packet are likewise filled with a plurality of "zero-valued words" (1 to 29) in the combiner 15, so that the size of the transport packet is maintained at a predetermined length. Such a "zero word fill" (sufficient word) requirement is indicated by the generation of the last word indicator Last Word Indicator before 30 data words have been transferred to the synthesizer 15. Proper identification of the last word Last Word in a data packet is important. The last word Last Word confirms that the packet assembled with its associated transport header was properly recorded. The last word Last Word indicates the existence of a packet filled in the boundary (that is, the intra-coded frame) of the screen group GOP in the MPEG format. GOP boundaries are important for resynchronization in a television receiver / decompressor, eg after a channel change. Determining the Last Word is by no means trivial. The state of the packet, for example, when the packet was complete (completed) and, when complete, whether or not there was data segmentation or segmentation into the next packet. The final word Last Word is determined according to the specific information of. The last word includes the state when the last word Last Word is the word formed during the current clock period and the state when the last word Last Word is the word that should be formed during the next clock period. Exists. Here are some examples of the formation of the Last Word. If the PAF is not present when the packet is complete, the last word (the 30th word in this example) is the last word and is marked as the last word by the Last Word Indicator. It This is an example of the "true" Last Word. PAF occurs when a packet has no bits to segment into the next packet, ie when the word ends exactly at a packet boundary. The final word of the complete packet is marked as the final word Last Word because it is actually the final word. This is another example of the "true" last word Last Word. PAF also occurs when a packet is complete with the remaining few bits segmented into the first word of the next packet. In this case, two consecutive last words Last Word are formed and marked as such. First, the final word of the complete packet is marked as the final Last (the "true" final word Last Word). The first word of the next packet is then marked as the last word Last Word because the PAF forces the packet to be shortened. In the case of shortened packets such as the latter, the last word Last Word appears before the 30 words have been transmitted, and is then filled with "zero words" to make the packet a complete packet. Next, another example of the last word Last Word will be given. PAF also occurs when a packet is in the state of an incomplete packet being assembled. If an internal word becomes word complete with the remaining few bits segmented into the next word, that partial word becomes the final word Last Word. Difficult situations arise, especially when the packet is incomplete with the packet being assembled and the inner word is complete with no bits segmented into the next word. That is, if an internal word is sent to the data / header combiner before later data (ie, the appearance of the PAF) indicates that this word is the last word, then this word is the last word. It's already too late to mark properly. In this case, one zero word, called the "pseudo" last word, is generated and displayed as the last word. Such a pseudo final word consists entirely of zero bits. This differs from, for example, that part of the segmented (incomplete) final word is padded with 0 bits. The above example or another example will be described with reference to FIGS. Among the key features of the system disclosed in the following description is the generation of a zero length PAF. This zero-length PAF indicates that the start of the GOP will occur immediately after, and will generate and mark the last word Last Word in the data packet and, if necessary, the pseudo last word Pseudo Last Word. , And it is also easy to generate a specific signal in relation to the various states of occurrence of the last word Last Word. FIG. 2A shows details of the controller 10 of FIG. The controller 10 includes an accumulator 20 in a feedback circuit having a modulo 960 circuit 22. A buffer register 23 is included in the return path to hold the newly accumulated value at the end of each Length Length input cycle. The input PAF word and the length word Length are sent to the modulo unit 22 and the accumulator 20 via the input register 24, respectively. The value of the length word Length is sequentially and successively accumulated by the units of the accumulator 20 and the feedback combination of the accumulator 20 and the modulo 960 unit 22 sets the packet length to 960 bits. The accumulator output supplied from the buffer register 23 represents the bit position in the packet and is sent to the packet state controller 25. Further, the packet state controller 25 receives the PAF from the input buffer register 24 and supplies (generates) an output signal necessary for generating a write command in the word state controller 26. When the accumulator bit count (bit count value) becomes 960 or more, the packet complete output signal Packet Complete is supplied to the word state controller 26. When the accumulator bit count does not indicate a word boundary (ie, when the bit count is not equal to an integral multiple of 32), the controller 25 produces an output residual signal Remnant. When the accumulator bit count is zero, the true zero output signal True Zero is provided. This true zero output signal is an important signal for making the correct generation of the final word only when the PAF is present. The logic circuitry that produces these signals is shown in FIG. 2B, as described below. When a zero length empty codeword is received, that is, a length word Length of zero value indicating the presence of a no-op (NO-OP) codeword, the accumulator 20 is idle and holds the final bit count. To do. There are exceptions to this rule that may cause the PAF to always force the accumulator value to zero regardless of the bit count. Another exception is if the packet forms a complete packet at the exact packet boundary (ie, accumulator count 960). Then, in the next clock cycle, the accumulator count is corrected via modulo 960 unit 22 to the binary value of the next length word Length. The packet is complete when the accumulator count is above 960. In FIG. 2B, the 10-bit accumulator output representing the accumulated length is assigned to I0-I9. A packet is complete when the accumulated length of the packet codeword exceeds 960. When the four upper (MSB) bits 16-19 of the accumulator are in a logic one state, that state is indicated and the four bits are provided to the AND gate AND30. When all the 10 bits of all accumulators are in a logic 0 state, a true zero True Zero is displayed and the 10 bits are fed to the OR gate OR31. A "no residue" condition is indicated when the five least significant (LSB) bits 10-14 of the accumulator are in the logic 0 (zero) state, and the five bits are provided to the OR gate OR32. The data packer word address Word Address is generated in response to the six lower bits 10-15 of the accumulator. The AND gate array 34 forces the word address Word Address to a logic 0 state when the packet alignment flag (PAF) appears. FIG. 2C shows details of the data packer 12 of FIG. The variable length codeword is sent to the data shifter 35. As the data shifter 35, a barrel shifter such as model 74AS8838 manufactured by Texas Instruments Incorporated can be used. The low-order bit (LSB) portion of the length accumulator output is generated by the packet state controller 25 to locate the proper position of the valid bits of the variable length codeword to be concatenated (see FIGS. 2A and 2B). , Word address Word Address is sent to the data shifter 35. The packed word is transferred to holding register 36 when the 32-bit word is formed by concatenation of variable length codewords. A flag indicating whether or not there is pack data that can be processed is provided by the word ready signal Word Ready supplied from the register 36, and the word is transferred to the data assembling circuit 37. The data assembly circuit 37 uses the control signals W EN1, W EN2 and W ZERO supplied from the pack word controller 10 (FIG. 1) to enable data write enable Data Write Enable and the last word flag (indicator) Last. The pack data together with the word flag are supplied to the FIFO data buffer 16 in the data and header synthesizer 15 of FIG. Insert the next transport header in the combined data stream after transmitting the last word in the packet so that the header of the next packet is inserted after the last word of the current packet. To be done. The header controller uses the Accumulator Output (FIG. 2A) to indicate the position of certain codewords in the packet so that each position is described in the entry point field in the header. The logic array associated with word state controller 26 and data assembly circuit 37 produces the last word indicator Last Word Indicator and a flag that enables the data word to be written to the FIFO buffer. The following Table 1 generates the final word according to the inputs to the logic array: PAF (Packet Alignment Flag), PC (Packet Complete), TZ (True Zero) and REM (Remnant Word Segmentation Indicator). Shows the action status for. When the output signal of the controller 26 is supplied through the buffer register 28, the output signal is generated from the data assembling circuit 37. These signals are the write enable signal W EN1 indicating the last word appearing in the next clock cycle, the write enable signal W EN2 indicating the last word appearing in the current clock cycle, and the write that produces the pseudo last word Psuedo Last Word. It contains the zero signal W ZERO. This pseudo final word Psuedo Last Word occurs when the occurrence of PAF coincides with the packet formation time point located at the internal codeword data boundary of the incomplete packet. The truth table for generating W EN1, W EN2 and W ZERO for various examples of operating conditions (Cases 1 to 6 of Table 1) is shown in FIG. This will be described later in connection with FIGS. 5 to 16. The algorithm for Table 1 is described in Appendix A. The output signal of controller 26 is provided to output buffer register 28 prior to being provided as an output word control signal to the data assembly circuit shown in FIG. The data assembling circuit of FIG. 4 constitutes an output circuit of the data packer 12 of FIG. That is, the data assembling circuit has the circuit configuration as shown in the figure, and includes AND gates AND42 and 44, a logical sum gate OR46, and D-type flip-flops (DF / F) 43 and 45. A 32-bit wide packed data word Packed Data Word is sent to the data FIFO via the AND gate AND42, and the word ready signal Word Ready supplied from the packer circuit of the previous stage is sent via the AND gate AND44. Then, the data write enable signal Data Write Enable for the data FIFO 16 of FIG. 1 is obtained. Data write control signals W EN1, W EN2 and W ZERO (FIG. 2A) provided by packed word state controller 26 are provided to flip-flops 43 and 45 and logic gate 46 as shown. W EN2 indicates the last word flag Last Word Flag associated with the current word, and W EN1 indicates the last word flag Last Word Flag associated with the word in the next clock cycle. The W ZERO control indicates the generation of a pseudo last word Pseudo Last Word which is flagged by W EN1 as the last word (Case 4 in Table 1). In this case 4, all ZERO words called pseudo final words are inserted into the packed data word stream Packed Data and written into the data FIFO 16. The word ready input signal Word Ready to the gate AND 44 of the assembly circuit is provided by the holding register 36 (FIG. 2C) to indicate that there are packed 32 bits available for processing. Next, an example of generation of the final word illustrated in FIGS. 5 to 16 will be described. Some of these examples show the effect of zero length NO-OP words present before and after the PAF. 5 and 6 show different examples corresponding to Case 5 in Table 1. In FIG. 5, the packet has been segmented into the next packet (ie, the accumulator bit value is greater than 960) to form a complete packet. In FIG. 6, the packet forms a complete packet at the exact packet boundary (ie, the accumulator bit value equals 960) and yields residual data without segmentation into the next packet. Form a complete packet instead. In either case, the last word flag is generated at the same time as the packet complete Packet Complete is generated. This Last Word Flag is independently generated when the PAF is not present, without regard to the True Zero and Remnant Remnant indications. On the other hand, if a PAF is present, the last word flag LAST Word Flag is generated taking into account the indications of True Zero and Remnant Remnant. 7 and 8 exemplify Case 2 in Table 1. In FIG. 7, a PAF occurs without segmentation immediately after the packet is complete, followed by a 32-bit picture start codeword PS. FIG. 8 is similar to FIG. 7 except that the three inserted zero length no-operation (NO-OP) codewords precede the picture start codeword PS. In FIGS. 7 and 8, the PAF occurs in time with the packet complete signal Packet Complete, and the packet ends without segmenting the residual data into the next packet. FIG. 7 shows the more general case where a 32-bit long picture start codeword PS immediately follows. FIG. 8 shows that insertion of NO-OP words is allowed. FIG. 9 is a diagram related to the case 6a in Table 1. In this diagram, the PAF does not coincide with the position of the packet complete signal Packet Complete and is generated with a shift. The PAF occurs after the NO-OP word after the packet is complete without segmentation, followed by the picture start codeword PS. In this case, the last word indication (flag) Last Word Indicatation occurs in association with the packet complete signal Packet Complete, but the accumulator state is idle with a value of 0 (zero) and the true zero indication is True Zero. Since it is present, the Last Word Indication (flag) Last Word Indication does not occur in association with the PAF. 10 and 11 show the case 1 of Table 1 as an example. In FIG. 10, PAF occurs with segmentation occurring immediately after the packet is complete, followed by the picture start codeword PS. FIG. 11 is similar to FIG. 10 except that the inserted NO-OP word precedes the picture start codeword PS. In this case, two final word indicators (flags) Last Word Indivator are needed because there is residual data to be segmented. One of the last word indicator (flag), Last Word Indivator, occurred during the packet complete packet complete, and the other last word indicator (flag), Last Word Indication, of the PAF because segmentation occurred. It occurs after one clock period. 12, 13 and 14 show Case 3 in Table 1 as an example. In these examples, PAF occurs at some position during the packet formation period, but not on word boundaries (ie, segmentation into the next word occurs) and packet complete indication Packet Complete The positions do not match. Then, as a result of the partial start of the word (due to segmentation), the final word signal Last Word occurs, typically in the next clock period following the PAF. In FIG. 12, PAF occurs a few NO-OP words after the packet is complete with segmentation and is followed by a picture start codeword PS. In FIG. 13, PAF occurs with segmentation occurring at the same time the word is complete, followed by the picture start codeword PS. In FIG. 14, PAF occurs after the word is complete, and after segmentation has occurred with several codewords. FIG. 15 and FIG. 16 are diagrams for illustrating the case 4 in Table 1 and explaining the necessity of generating a pseudo last word Pseudo Last Word which is a special kind of final word. In this case, the PAF occurs without any word segmentation, that is, immediately after the word is complete on a word boundary that is a multiple of 32 (FIG. 15) or shortly thereafter (FIG. 16). To do. In this case, the complete word is assumed to have already been supplied (supplied after PAF) before the information that it was the last word is available. In that case, an all-zero pseudo last word is formed and provided. The reason this is allowed is that MPEG allows the start codeword to be preceded by any number of zeros (0), and the occurrence of a PAF guarantees that the picture start codeword PS will come next. It is because it is done. Moreover, in these cases, the packet shortage is compensated by the data / header combiner with zero valued bits (empty) words. In this case, the synthesizer will supply one less word, since one zero word is issued and pseudo marks it as the last word. In Figure 15, the PAF occurs as soon as the word is complete (without segmentation), followed by the picture start codeword PS. In FIG. 16, the word is complete (without segmentation), followed by an inserted NO-OP word. This is followed by the PAF, which is further followed by the picture start codeword PS. FIG. 17 shows a detailed configuration of the data / header synthesizer 15 (FIG. 1). The header component is written to the header FIFO 70 in response to the header write enable signal Header Write Enable whenever the header is generated by the header generator 18. Similarly, a packed data word is written to the data FIFO 72 in response to the data write enable signal Data Write Enable when the word was generated by the data packer 12. The Last Word Indicator generated by the data pack process occurs with the last word in the packet, regardless of whether the last word is the thirtieth word. The header output and data output of each unit of the header FIFO 70 and the data FIFO 72 are multiplexed and supplied on a common bus by a multiplexer 76, and further supplied to an output register 78. As shown in FIG. 19, the output register 78 supplies the data ready signal Data Ready, the packet data Packet Data, the header Header, and the header indicator Header Indica tor to the rate buffers 713 and 714. The multiplexer 76 can issue a zero word according to a command in response to a zero issue signal Issue Zero supplied from the FIFO state controller 74. Both units of the two FIFOs 70 and 72, the multiplexer 76 and the output register 78 are directed by the controller 74, which is a state machine. After powering on or resuming a similarly acting operation, the controller 74 waits for a header that can be processed to appear. The processable header is sent to the output bus of the multiplexer 76 together with the data ready indicator Data Ready Indicator and the header indicator Header Indicator. Then, the controller 74 controls the state of the data FIFO 72 by extracting the data as long as there is data that can be processed until the last word indicator Last Word Indicator appears. Each transmitted data is accompanied by a data ready indicator Data Ready Indicator, and the data ready indicator Data Ready Indicator is sent to the output register 78. If it is found that thirty data words have already been supplied when the last word indicator Last Word Indicator appears, the controller 74 rechecks the header FIFO 70 for the presence of further information that can be processed. To do. When less than 30 data words are provided, the controller 74 commands the multiplexer 76 with a zero issue command Issue Zero to issue a zero word to make up for the packet shortfall. All such zero words are supplied with a Data Ready Indicator. If there is no header and data to transmit, the controller 74 commands the multiplexer 76 to issue a zero word without a Data Ready Indicator during the period when no data is available to process. A flowchart (state transition diagram) showing the operation of the combiner 15 driven by the state machine as described above is shown in FIG. The data ready indicator Data Ready Indicator and the header indicator Header Indicator are sent to the rate buffers 713 and 714 of FIG. 19 through the output register 78. These indicators inform the rate buffer that data and header information is present on the bus, maintain header / data registration and forward error correction (FEC) coding and data Cause interleaving. In this system (FIG. 19), FEC and interleaving operations are performed by first sending a header, ie, sending one header to the rate buffer before sending the data packet represented by the header. Need to start. The empty flag signal Empty Flag sent from the header FIFO 70 and the data FIFO 72 indicates that the header and the data word are not present (empty) respectively, which causes the state controller 74, which is a state machine, to be in an idle state. This state is shown in FIG. 18 as "no header" and "no word" states in states 0 and 1. When the associated read enable signal Read Enable is sent to the header FIFO 70 or the data FIFO 72, respectively, the header / data select signal Header / Data Select supplied from the controller 74 instructs the multiplexer 76 to make the unit of the header FIFO 70. Of the data output of the unit of the data FIFO 72 is switched and connected to the signal bus on the input side of the output register 78. Zero words are added to the incomplete shortened packet to generate a data packet of predetermined 30 words, and the data packet is supplied to the output buffer 78. The capacity of the output buffer 78 is considerably larger than the capacity of the header buffer 70 and the data buffer 72 in the preceding stage. These buffers efficiently receive and process data without interruption. With such an interrupt-free operation configuration, the timing and synchronization functions are greatly simplified. The function can be simplified, for example, by eliminating the need for a difficult synchronization process at clock stop / start. A complete packet of a given length can be properly used by adding the required number of empty words as described above. The use of such complete packets allows data search and synchronization in any data state, such as in variable length codeword systems. The start codeword, and especially the I-frame start codeword, provides a unique resynchronization point in an MPEG compatible (interoperable) data stream. The start codeword appears at a packet boundary. The processing of such packet boundaries can be accomplished by packet-completing the truncated data packet and determining the packet boundaries using the empty word of zero-valued bits in the system described herein. The MPEG standard allows any number of zero words to precede the starting codeword, so that the receiver / decoder ignores empty words of zero-valued bits. In this example, the output buffer 78 has a large capacity and a high temporal endurance (endurance against continuous identical values), and thus constitutes a means suitable for executing an empty word pack operation. It has to be noted here that there is only a small amount of time (eg one clock cycle) available for packing empty words between the appearance of the packet alignment flag PAF and the appearance of the picture start codeword PS at the packet boundary. is there. FIG. 19 illustrates a high-definition television (HDTV) coding system using the device according to the invention in the transport processor part. FIG. 19 shows a system for processing a single video input signal. However, it can be seen that the luminance (luminance) component and the chrominance component are processed separately and the compressed chrominance component is generated using the luminance motion vector. The compressed luma and chrominance components are interleaved to form macroblocks before parsing the codeword priority. Additional information regarding the system of FIG. 19 can be found in Acampora et al., US Pat. No. 5,168,356. The sequence of image fields / frames shown in FIG. 20A is provided to a field / frame rearrangement circuit 705 according to FIG. 20B. The rearranged sequence is provided to compressor 710. The compressor 710 produces a sequence of compressed frames encoded according to the MPEG format. The format has a hierarchical structure, which is illustrated in a simplified form in FIG. The MPEG hierarchical structure format is composed of a plurality of layers each having different header information. Each header includes a start codeword, data related to each layer, and an item (provision) for performing header extension as a regular header format. Explaining the MPEG format signals generated by this system, (a) consecutive image fields / frames of a video signal were coded according to an I, P, B coding sequence, and (b) were coded at screen level. The data is encoded in the form of slices or blocks in the MPEG format. In that case, the number of slices for each field / frame has various values, and the number of macroblocks for each slice also has various values. The I-coded frame is intraframe-compressed so that it can be processed using only I-frame compressed data when reproducing an image. The P coded frame is coded according to the forward motion compensation prediction method, and the P frame coded data is generated from the current frame and the I or P frame that occurs before the current frame. The B coded frame is coded according to the bidirectional motion compensation prediction method. B-coded frame data is generated from the current frame and I and P frames that occur before and after the current frame. The coded output signal of the current system is segmented into fields / frames, or picture groups (GOPs) illustrated in the box L2 row (FIG. 22). Each GOP (L2) includes a header, and the header is followed by a segment of image data. The GOP header contains data related to horizontal and vertical screen size, aspect ratio, field / frame rate, bit rate, and so on. The image data (L3) corresponding to each image field / frame includes a picture head, and the slice data (L4) follows the picture header. The picture head contains the number of fields / frames and the picture code type. Each slice (L4) includes a slice header, and the slice header is followed by a plurality of data blocks MBi. The slice header contains a group number and a quantization parameter. Each block MBi (L5) represents a macroblock and includes a header, which is followed by a motion vector (MV) and coding coefficients. The MBi header contains the macroblock address, macroblock type and quantization parameter. The coding coefficient is exemplified in the layer L6. Each macroblock contains a total of 6 blocks consisting of 4 luma blocks, 1 U chrominance block and 1 V chrominance block (see Figure 21). One block represents a matrix of pixels, for example an 8x8 matrix, on which the Discrete Cosine Transform (DCT) is performed. The four luma blocks are, for example, a matrix of 2 × 2 adjacent luma blocks representing a 16 × 16 pixel matrix. The chrominance (U and V) blocks represent the same area as the entire area of the four luminance blocks. That is, before compression, the chrominance signal is subsampled by two coefficients (1/2) horizontally and vertically with respect to the luminance. The data of one slice corresponds to the data representing the rectangular portion in the image corresponding to the area represented as the adjacent macroblock group. One frame consists of 360 slices, that is, 60 slices in the vertical direction × 6 slices in the horizontal direction. The block coefficient is supplied by the DCT one block at a time. First the DC coefficient is generated, followed by each DCT AC coefficient in order of their relative importance. A block end code EOB (end-of-block) is added to the end of each block of continuously generated data. In FIG. 19, the data provided by the compressor 710 is prioritized prior to being provided to the transport processor 712 which segments the data into high priority (HP) and standard priority (SP) components. It is processed by the processor 711. These components are coupled to respective forward error correction coding units 715 and 716 via rate buffers 713 and 714. The rate buffer temporarily stores the packed data and header, after which the FEC error correction coding circuit extracts the packed data and header. Rate controller 718 cooperates with buffers 713 and 714 to adjust the average data rate of the data provided by compressor 710. The signal is then coupled to a transmission modem 717 whose HP and SP data quadrature amplitude modulates each carrier in a standard 6 MHz NTSC television channel.

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＵＳ，ＶＮ────────────────────────────────────────────────── ─── Continuation of front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA (BF, BJ, CF, CG , CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AT, AU, BB, BG, BR, BY, CA, CH, CZ, DE, DK, ES, FI, GB, H U, JP, KP, KR, KZ, LK, LU, MG, MN , MW, NL, NO, NZ, PL, PT, RO, SD, SE, SK, UA, US, VN

Claims

[Claims] 1. A device for processing a variable length codeword data stream representing an image , Less than a specified number in response to the variable length codeword data stream. A means of producing a short data packet containing no words, Data processing means for transmitting the data packet to an output; Included in the data processing means, if necessary, the short data The blanket is filled with non-functioning blank words, with the specified number of words Fixed length data packet, and a specified codeword Means for defining boundaries between packets to be stored. 2. The data processing means includes a data selection means and a series of data packets. Packet and packet headers to the output, and the short packet to the The device of claim 1, wherein the device is filled with blank words. 3. The data processing means, Receives a header that contains information about the contents of the associated data packet An input header buffer for An input data buffer for receiving the data packet, A controlled series of header and data packets are transferred to the header buffer and And an output buffer for receiving from each of the data buffers. And The header buffer and the output buffer include the header and data The device of claim 1, wherein the device operates uninterrupted with respect to receiving packets. Place. 4. The blank word follows the data and header buffers The apparatus of claim 3, wherein the apparatus is provided for subsequent short data packets. 5. The codeword is associated with the'picture group 'data and at the inter-packet boundary. An apparatus as claimed in claim 1 including an appearing'image start 'code word. 6. MPE in which the data stream contains the'start image 'code word The apparatus of claim 5, wherein the apparatus is composed of G code words. 7. The'image start 'code word is the I-frame image data that has been intra-frame coded The device of claim 5 associated with.