JPH09507961A - 回路装置 - Google Patents

Abstract

(57)【要約】 本発明は、低周波数のＡＣ電圧を供給する電圧源に接続するための入力端子（Ｋ１，Ｋ２）と、前記入力端子に結合され、前記低周波数ＡＣ電圧を整流すると共に出力端子が設けられている整流手段（Ｄ１〜Ｄ４）と、降伏素子（Ｘ１）と第１の容量性手段（Ｃ１）とから成る直列回路を具えると共に前記出力端子を相互接続する第１の枝路と、前記容量性手段をシャントしてこの第１の容量性手段を放電させる第２の枝路とを具えるランプ（ＬＡ）を動作させる回路装置に関するものである。本発明では、この回路装置は、さらにランプの動作中にランプに供給されるＤＣ電圧が存在する別の容量性手段（Ｃ２）と、前記出力端子及び別の容量性手段に結合されているＤＣ−ＤＣコンバータ（Ｌ１，Ｄ５，Ｓ１，Ｓｃ）と、ダイオード手段（Ｄ６）と前記別の容量性手段との直列回路を含み、前記第１の容量性手段をシャントする第３の枝路とが設けられている。このように構成することにより、短時間で２個の遷移が生じたり又は比較的大きな振幅又は比較的長い期間の遷移においても別の容量性手段のＤＣ電圧が上昇せず、又は僅かに上昇するにすぎない。

Description

【発明の詳細な説明】 回路装置 本発明は、低周波数のＡＣ電圧を供給する電圧源に接続するための入力端子と 、 前記入力端子に結合され、前記低周波数ＡＣ電圧を整流すると共に出力端子が 設けられている整流手段と、 降伏素子と第１の容量性手段から成る直列回路を具えると共に前記出力端子を 相互接続する第１の枝路と、 前記容量性手段をシャントしてこの第１の容量性手段を放電させる第２の枝路 とを具えるランプを動作させる回路装置に関するものである。 このような回路装置はトイツ連邦共和国特許明細書ＤＥ−ＯＳ２１００９３１ 号から既知である。この既知の回路装置の第２の枝路は抵抗体により構成されて いる。低周波数のＡＣ電圧が同一のＡＣ電圧を供給するＡＣ主電圧源から多数の （通常は極めて多数の）ユーザに供給されると、種々の原因により遷移が生ずる 場合がある。ここで、遷移は、比較的短時間のうちに低周波数のＡＣ電圧に重畳 される比較的大きな振幅の（１０００Ｖ程度）の電圧ピークであると理解される 。この回路装置に遷移抑制器が設けられていない場合、回路装置を構成する部品 が遷移の発生により損傷されるおそれがある。既知の回路装置では、第１の枝路 と第２の枝路が一緒になって遷移抑制器を構成している。遷移が生じたとき、降 伏素子の降伏電圧が閾値を超えるので、この降伏素子が導通し第１の容量性手段 を充電する。導通状態における降伏素子の抵抗は小さいので、第１の容量性手段 を充電する電流は比較的大きくなるので、遷移が強く抑制されることになる。第 １の容量性手段の電圧が出力端子間の瞬時値に等しい値まで上昇すると、降伏素 子を流れる電流は零になり従ってこの降伏素子は非導通になる。この第１の容量 性手段は、これをシャントする抵抗を介して放電する。この既知の回路装置の抵 抗は正の温度係数を有する抵抗とされている。これにより、降伏素子が降伏状態 になると直ちに比較的大きな値を有するので、降伏素子を流れる電流はほとんど 第１の容量性手段を充電するために用いられる。この抵抗の抵抗値が低すぎると 、第１の容量性手段は降伏素子を非導通にする程十分に放電しなくなってしまう 。この抵抗の降伏後の少なくとも短時間の比較的大きな抵抗値は非導通手段とな り、遷移を抑制した後の第１の容量性素子の放電は比較的長時間にわたって持続 することになる。第１の容量性素子が十分に放電する前に次の遷移が発生すると 、この遷移を抑制する遷移抑制器のキャパシティは第１の容量性手段の電圧の比 較的高い瞬時値により相当減少してしまう。このため、この回路装置の回路素子 は、２個の遷移が連続して直ちに生ずると損傷を受けるおそれがある。このよう な問題は、比較的大きなエネルギーの遷移が生ずる場合にも発生する。ドイツ国 特許出願ＤＥ−ＯＳ２１００９３１号においては、この欠点を緩和するため、同 様な構成の別の遷移抑制器を第１の遷移抑制器に並列に含ませ、この別の遷移抑 制器の降伏素子の降伏電圧を後段の遷移抑制器の降伏素子の降伏電圧よりも高く することが示唆されている。しかしながら、この解決策は比較的多数の高価な素 子が必要になり、この結果回路装置が高価になってしまう。 本発明の目的は、比較的安価で少数の素子により遷移に対する有効な安全性が 達成される回路装置を提供することにある。 この目的を達成するため、本発明による回路装置は、冒頭部で述べた回路装置 において、さらに、ランプの動作中にランプに供給されるＤＣ電圧が存在する別 の容量性手段と、 前記出力端子及び別の容量性手段に結合されているＤＣ−ＤＣコンバータと、 ダイオード手段と前記別の容量性手段との直列回路を含み、前記第１の容量性 手段をシャントする第３の枝路とが設けられていることを特徴とする。 本発明による回路装置の別の容量性手段はバッファキャパシタとして作用する 。ランプの動作中に別の容量性手段の両端間に存在するＤＣ電圧はＤＣ−ＤＣコ ンバータ手段により整流された低周波数のＡＣ電圧から発生する。別の容量性手 段はダイオード手段により第１の容量性手段に接続されているので、第１の容量 性手段の電圧がランプの動作中にダイオード手段の電圧降下により増大した別の 容量性手段のＤＣ電圧に等しい値まで上昇すると、遷移が発生した際に降伏素子 を流れる電流は別の容量性手段を流れることができる。これにより、必要な場合 、別の容量性手段は遷移を中和するように作用する。この作用効果は、例えば２ 個の遷移が短時間のうちに連続して生ずる場合又は比較的大きなエネルギーの遷 移が生ずる場合に必要である。この別の容量性手段は遷移抑制器として機能する だけでなく、回路装置におけるバッファキャパシタとしても機能するので、ダイ オード手段は回路装置における遷移に対する保護を相当改善するために必要な付 加的な手段となる。 第１の容量性手段を適切な容量とし、多くの遷移に対して別の容量性手段のＤ Ｃ電圧が上昇したり又はわずかな電圧上昇するにとどめることができる。この理 由は、遷移は第１の容量性手段においてほぼ全部が吸収され又はその大部分が吸 収されるからである。 勿論、米国特許第５０９５２６１号明細書には、遷移抑制器が設けられている ランプを動作させる回路装置が開示されている。この特許明細書に記載されてい る遷移抑制器は遷移に対するフィルタを構成する抵抗と容量性手段を有している 。この動作は、遷移が生じたとき抵抗の両端間に比較的大きな電圧降下が生ずる ということに基づいている。この容量性手段は遷移抑制器の一部を構成するだけ でなく、バッファキャパシタとしても動作する。ランプの動作中にこれら容量性 手段の両端にＤＣ電圧が存在し、このＤＣ電圧をランプに供給する。一方、遷移 が生じたとき、これら容量性手段の電圧は極めて高く上昇する。これは、例えば ２個の遷移が短時間のうちに連続して発生したり、比較的大きなエネルギーの遷 移が生じる場合である。これは、容量性手段のＤＣ電圧が供給される回路部分は この電圧上昇を受け入れることができる大きさにする必要があることを意味する 。本発明による回路装置においては、上述したように別の容量性手段のＤＣ電圧 は上昇せず又はわずかな電圧しか上昇しない。この理由は、遷移が、第１の容量 性手段により又は第１の容量性手段と別の容量性手段との両方によりほとんど吸 収されるからである。これらの理由により、米国特許第５０９５２６１号に記載 されている遷移抑制器は、本発明による回路装置の一部を構成する遷移抑制器に 比べて大きな欠点があることになる。 サイダック型（Sidac type）の降伏素子は本発明による回路装置に用いるのに 極めて好適である。サイダック型の降伏素子は比較的短時間で導通し、導通状態 において降伏素子に微小な電圧降下が生ずるにすぎない。この微小な電圧降下に よりＤＣ−ＤＣコンバータの出力部に比較的高い電圧が生ずるのが防止されると 共に、この回路装置の構成に応じて遷移は部分的に吸収される。 本発明の回路装置の有益な実施例において、第２の枝路はオーミック抵抗を含 んでいる。これにより、第２の枝路は比較的簡単で安価な方法で実現されると共 に、降伏素子が非導通になった後第１の容量性手段が第２の枝路を経て放電する ことができるので、この遷移抑制器は別の遷移を抑制する際に最大の容量を有す ることになる。 第１の枝路が誘導性素子を有することも有益である。多くの型式の降伏素子は 極めて急激に増大する電流に対して耐久性を有していない。従って、電流が急激 に増大することに対して誘導性素子により安全性が達成される。 ＤＣ−ＤＣコンバータをアップコンバータ型とすることにより、良好な遷移抑 制の効果が得られる。 本発明による回路装置に、ＤＣ−ＤＣコンバータに結合される第４の枝路を設 けることができ、この第４の枝路はダイオードでシャントされたインピダンスと 別の容量性手段との直列回路で構成する。これにより、この回路装置は過剰な急 増電流から保護されることになる。 以下図面を参照して本発明を説明する。 図１及び図２は本発明による回路装置の実施例の線図である。 図１において、Ｋ１及びＫ２は低周波数ＡＣ電圧を供給する電源電圧源に接続 する入力端子を構成する。ダイオードＤ１〜Ｄ４は、入力端子に接続され低周波 数ＡＣ電圧を整流する整流手段を構成する。端子Ｋ３及びＫ４は整流手段の出力 端子を構成する。コイルＬ２、サイダック（Ｓｉｄａｃ）Ｘ１及びキャパシタＣ ２はそれぞれ誘導性素子、降伏素子及び第１の容量性素子であり、これらは一緒 になって出力端子を相互接続する第１の枝路を構成する。本例のオーミック抵抗 Ｒ２は第１の容量性手段をシャントして第１の容量性手段を放電させる第２の枝 路を構成する。コイルＬ１、ダイオードＤ５、スィチング素子Ｓ１及び高周波数 制御信号を発生する制御回路ＳＣは一緒になってアップコンバータ型のＤＣ−Ｄ Ｃコンバータを構成する。コイルＬ１とスィチング素子Ｓ１の直列回路は出力端 子Ｋ３を出力端子Ｋ４に接続する。接続回路ＳＣはスィチング素子Ｓ１の制御電 極に結合する。本例のキャパシタＣ１は容量性手段を構成し、ダイオードＤ６と キャパシタＣ１は一緒になって第１の容量性手段Ｃ１をシャントする第３の枝路 を構成する。キャパシタＣ１の端部は回路部分ＣＰの第１及び第２の入力部に接 続されてランプの動作中に別の容量性手段に存在するＤＣ電圧からランプＬａを 流れる電流を発生し、このランプの端部は回路部分ＣＰの各出力部に結合する。 コイルＬ１とスィチング素子Ｓ１との接続部はダイオードＤ５を経て回路部分Ｃ Ｐの第１の入力部に接続する。 図１の回路装置の動作は以下の通りである。 端子Ｋ１及びＫ２低周波数ＡＣ電圧を供給する電源電圧源に接続すると、この ＡＣ電圧は本回路装置の静止動作中にダイオードＤ１〜Ｄ４により構成される整 流手段により整流される。整流されたＡＣ電圧は出力端子Ｋ３とＫ４との間に存 在する。制御回路ＳＣはスィチング素子Ｓ１を高周波で導通及び非導通させるの で、ＤＣ−ＤＣコンバータは出力端子Ｋ３とＫ４との間に存在する整流された電 圧からキャパシタＣ１に存在するＤＣ電圧を発生する。回路部分ＣＰこのＤＣ電 圧からランプＬａを流れる電流を発生する。回路装置の静止動作中に遷移が生ず ると、出力端子Ｋ３とＫ４との間の電圧はサイダックＸ１が導通する程高い電圧 まで上昇する。急激に上昇する電流に対してコイルＬ１のインピダンスは比較的 高いので、キャパシタＣ１はコイルＬ１とダイオードＤ５を通る遷移によりほと んど充電されない。導通状態において、サイダックのインピダンスは比較的低く 、比較的大きな振幅の電流がキャパシタＣ２を流れ，これによりこの遷移は抑制 される。キャパシタＣ２両端間の電圧は直ちに上昇する。キャパシタＣ２の両端 間の電圧降下が出力端子Ｋ３とＫ４との間の電圧の瞬時値にほぼ等しくなると、 サイダックは非導通になる。キャパシタＣ２の容量に応じて、このキャパシタＣ ２は、多くの遷移によりキャパシタＣ１の両端間のＤＣ電圧よりも高い電圧まで 充電されない。これは、多くの遷移によりダイオードＤ６が導通されず、従って キャパシタＣ１に電圧増加が生じないことを意味する。一方、比較的大きな振幅 又は比較的長い期間の遷移の場合、キャパシタＣ２両端間の電圧は、導通ダイオ ードの電圧降下により増大したキャパシタＣ１のＤＣ電圧よりも高い値まで増大 するので、ダイオードＤ６は導通しキャパシタＣ１のＤＣ電圧が上昇する。サイ ダックＸ１が非導通になった後、キャパシタＣ２の電圧は降下する。この理由は キャパシタＣ２が抵抗Ｒ２を介して放電するためである。短時間で連続する２個 の遷移がある場合、次の遷移によりサイダック×１が導通する瞬時にキャパシタ Ｃ２が十分に放電しない場合がある。この状況においても、キャパシタＣ２両端 間の電圧は、ダイオードＤ６が導通する値まで上昇し、キャパシタＣ１の電圧も 上昇する。比較的大きい電流がアップコンバータの素子を流れたり又は比較的高 い電圧がこれらの素子に生じることにより、ダイオードＤ６が導通する際にこれ らのアップコンバータの素子が損傷することが防止される。同時に、これらの場 合、キャパシタＣ１の電圧上昇は比較的小さい。この理由は、遷移の一部がキャ パシタＣ２により吸収されるからである。これにより、キャパシタＣ１の電圧は 上昇せず、又は遷移の結果として比較的僅かな電圧上昇が生ずるにすぎない。こ れは、回路部分ＣＰを構成する素子は、キャパシタＣ１に生ずる比較的小さい電 圧上昇よりも大きなものとする必要がないことを意味する。 図２において、図１の構成素子又は回路と対応する部材には同一符号を付して 説明する。回路部分ＣＰの第１及び第２の入力端子はコイルＬ３、オーミック抵 抗Ｒ１、及びキャパシタＣ１の直列回路により相互接続する。オーミック抵抗Ｒ １はダイオードＤ７によりシャントする。回路部分ＣＰの第１及び第２の入力端 子は同様にキャパシタＣ３により相互接続する。オーミック抵抗Ｒ１とダイオー ドＤ７は、キャパシタＣ１がスイッチング回路のスタート後直ちに過剰に大きな 電流により充電されるのを阻止する手段を構成する。コイルＬ３とキャパシタＣ ３は、キャパシタＣ１の両端間の高周波数の電圧成分を抑制するフィルタを構成 する。この高周波数の電圧成分はアップコンバータにより生ずる。これらの過剰 電流を制限する手段及びフィルタの両方は未公開の欧州特許出願大９４２０１８ ５．９号に記載されている。 図２に示す実施例の動作は、図１に示す実施例の動作に類似している。コイル Ｌ１に加えてコイルＬ３及びオーミック抵抗Ｒ１は、遷移により生じた比較的高 い電圧が出力端子Ｋ３とＫ４との間に存在する場合、コイルＬ１を経てキャパシ タＣ１の充電を中和するインピダンスを構成する。サイダックＸ１が導通してい る間にこのサイダックＸ１には比較的低い電圧だけが存在することにより、ダイ オードＤ６を導通させる遷移が生じた場合、回路部分ＣＰの第１及び第２の入力 部間の電圧がコイルＬ１及びダイオードＤ５を介して相当上昇するのが阻止され る。 図２に示す本発明による回路装置の具体的実施例においいて、コイルＬ２のイ ンダクタンスは０．１ｍＨとした。降伏素子は、降伏電圧が２４０Ｖのモトロー ラ社から販売されているＶＫＰ３Ｖ２４０型の２個の降伏素子の直列回路として 構成した。キャパシタＣ１及びＣ２の容量値はそれぞれ２２μＦ及び１０μＦと した。回路装置から供給されるランプの電力は１００Ｗとした。本回路装置は実 効値２２０ＶのシヌソイドのＡＣ電圧を印加した。この回路装置の静止動作中に 回路部分ＣＰの第１の入力と第２の入力との間に約４１０Ｖの電圧が存在した。 内部抵抗が２Ω（ＩＥＣ８０１−５の基準に基づく）の電圧源から振幅が約１０ ００Ｖで半値幅が約５０μ秒の電圧パルスが電源電圧に重畳された場合、回路部 分ＣＰの第１の入力と第２の入力との間の電圧は、約５００Ｖ以上には上昇しな い。して、本回路装置の多くの構成素子は、遷移の発生にもかかわらず、これら の遷移が発生する期間中にだけ生ずる比較的小さな電圧上昇に対応できる容量又 は大きさとする必要があるにすぎない。

───────────────────────────────────────────────────── 【要約の続き】 ぎない。

Claims (1)

1. 【特許請求の範囲】 １．低周波数のＡＣ電圧を供給する電圧源に接続するための入力端子と、 前記入力端子に結合され、前記低周波数ＡＣ電圧を整流すると共に出力端子 が設けられている整流手段と、 降伏素子と第１の容量性手段から成る直列回路を具えると共に前記出力端子 を相互接続する第１の枝路と、 前記容量性手段をシャントしてこの第１の容量性手段を放電させる第２の枝 路とを具えるランプを動作させる回路装置において、 さらに、ランプの動作中にランプに供給されるＤＣ電圧が存在する別の容量 性手段と、 前記出力端子及び別の容量性手段に結合されているＤＣ−ＤＣコンバータと 、 ダイオード手段と前記別の容量性手段との直列回路を含み、前記第１の容量 性手段をシャントする第３の枝路とが設けられているランプを動作させる回路装 置。 ２．請求項１に記載の回路装置において、前記降伏素子をサイダック型降伏素子 とした回路装置。 ３．請求項１又は２に記載の回路装置において、前記第２の枝路がオーミック抵 抗を含む回路装置。 ４．請求項１から３までのいずれか１項に記載の回路装置において、前記第１の 枝路が誘導性素子をさらに含む回路装置。 ５．請求項１から４までのいずれか１項に記載の回路装置において、前記ＤＣ− ＤＣコンバータをアップコンバータ型とした回路装置。 ６．請求項１から５までのいずれか１項に記載の回路装置において、前記ＤＣ− ＤＣコンバータに結合されている第４の枝路が設けられ、この第４の枝路がダイ オードによりシャントされたインピダンスと前記別の容量性手段との直列回路を 有する回路装置。