JPH09505957A - 暗号コード又はローリングコードを使用する自動車エントリ保安装置用の送信機と受信機の再同期化方法 - Google Patents

Abstract

(57)【要約】 秘密情報は、キーレスエントリシステムの送信機と、受信機に記録されている。前記情報は、再同期化承認コードを含んでいる。ユーザが適切なキーフォッブボタンを押すことによって再同期化を要求すると、前記送信機内で乱数が発生し、この乱数が上記再同期化承認コードとともに上記受信機に送られて受信機は、受け取った上記承認コードを判断する。上記それぞれのコードが一致する場合には、上記受信機は、上記送信機から受け取った乱数を記録し、それまで存在し、かつ記録されていたアクセスコードを置き換えて、上記送信機と受信機とを再同期化させる。

Description

【発明の詳細な説明】 暗号コード又はローリングコードを使用する自動車エントリ保安装置用の送信機 と受信機の再同期化方法 背景技術と発明の開示 本発明は、キーレスエントリシステムに関するものである。より詳細には、本 発明は、瞬間的な電源不良や低電圧条件又は例えば、上記受信機が動作不良とな って上記送信機ボタンを何度も操作することによって、同期が失われてしまった ような対となった上記送信機／受信機を再同期化させる方法に関すものである。 ローリングコード承認法(rolling code authentification)は、自動車用エン トリ保安装置に通常用いられている形態である。上記システムでは、送信機は、 キーフォッブの形状を有しており、かつ、受信機は、自動車に取り付けられて上 記キーフォッブ送信機からエンコードされた信号を受け取るようになっている。 ローリングコード承認法は、それぞれのキーフォッブコマンドごとに増加する簡 単なリニアカウンタを使用している。上記自動車の上記受信機は、いつでもその 値が増加することが想定されて設計されており、このため、カウンタ値が繰り返 されるのは、許容されない。従って、同期状態にある上記送信機カウンタは、上 記受信機カウンタよりも小さくなることはなく、また、上記送信機カウンタは、 上記受信機カウントよりも大きくなりすぎるようになっていない。帰還型リニア シフトレジスタ（linear shift feedback register;ＬＦＳＲ）を使 用した、より複雑な承認技術もまた、自動車エントリをより信頼のおけるものと するために使用されている。 ローリングコード承認システムは、上記送信機の上記カウンタ値が上記受信機 のカウンタ値よりも小さくなったり、上記送信機カウンタ値が所定の数以上に上 記受信機値よりも大きくなった場合等、数多くの理由から同期しなくなることが あった。この様な非同期化は、上記送信機が繰り返し操作されたり（上記キーフ ォッブボタンを押すことによる。）、上記受信機が動作範囲外となってしまう場 合に発生する。又、この様な非同期化は、バッテリ出力がなくなってしまった場 合にも発生することになる。 バッテリ出力がなくなった場合に非同期化するのを防止する方法の一つとして 、EEPROMといった不揮発性メモリを送信機に取り付けることを挙げることができ る。この不揮発性EEPROMは、上記ローリング値を記憶しておき、それらが失われ ないようにするものである。不揮発性のEEPROMは、電力が供給されない場合（バ ッテリ結線がゆるんでいた場合、やバッテリ故障等）でも非同期化しないように することができる。上記EEPROMは、内部RAMに電力が供給されていない場合でも 上記カウンタの同期性を維持することができる。 しかしながら、EEPROMデバイスは、比較的高価であることから、上記ローリン グコード承認回路への使用には向いていない。このことから、不揮発性メモリを 使用せずにカウンタ値を記憶しておくRAM（揮発性メモリ）によるシステムが必 要とされていた。RAMによるシステムとすると、バッテリへの結線がゆるかった り、バッテリ電圧の低下によって非同期化が発生してしまうため、カウンタ値を 乱 してしまい、非同期化してしまう可能性を増大させる。 上記受信機が動作範囲外となった場合に、上記送信機を繰り返して操作するこ とでも非同期化が生じるが、この問題は、上記EEPROMデバイスが、容量いっぱい となってしまうと再同期化させる能力が失われてしまうために、EEPROMデバイス を使用しても対応が困難な問題である。例えば、２０個の数を記録しておく容量 を有するEEPROMデバイスは、上記受信機が動作範囲外となって上記送信機フォッ ブが２１回押されると、同期させることができなくなってしまう。要するに、上 記のように２１回キーを押すと、常に上記数２１が加えられてしまうため一致す る数がなくなってしまうことになる。 従って、非同期化してしまった場合に、ユーザが強制的に再同期化させること のできるパニックボタン機能又は、再同期化機能を有していることが望まれてい た。しかしながら、これまでこの様な機能は、保安性を犠牲とせずに設けること は困難であった。また、上記再同期化シーケンスが、窃盗犯により容易に記録さ れかつ、偽造されることがないように、確実なものとすることを配慮する必要が ある。上記再同期化コードが容易に偽造されると、その結果、上記した窃盗犯の 鍵に上記ロックを適合させるように再プログラミングして上記再同期化シーケン スを偽造し、その後、知られたアクセスコードを上記受信機に与えることで、自 動車に侵入することが簡単に行えることとなる。上記の問題に適切に対処するた めの技術はこれまで提案されていなかった。 従って、本発明は、承認されていない者のアクセスを防止するべく、暗号化さ れたアクセスコードを使用するタイプのキーレスエン トリシステムに用いられる、送信機と受信機とを確実に同期化させるための方法 を提供するものである。上記方法は、上記送信機に秘密情報データを記録するス テップと、上記受信機内に上記と同一の秘密情報データを記録するステップとを 含んでいる。上記秘密情報は、送信機と受信機とに共通する再同期化承認コード を含んでいる。上記再同期化承認コードは、ディーラ又は、上記キーレスエント リシステムの取り付け業者による製造の間に、上記送信機ユニットと上記受信機 ユニットとの双方に予めプログラムしておくことが好ましい。本発明によればさ らに、少なくとも上記送信機には第一アクセスコードが記録されており、また、 上記受信機にも少なくとも第一アクセスコードが記録されている。これらのアク セスコードはそれぞれ、上記送信機第一アクセスコードと受信機第一アクセスコ ードとが互いに一致した場合に、アクセスを許容するようになっている。上記ア クセスコードは、さらに、上記送信機第一アクセスコードと上記受信機第一アク セスコードとが一致しない場合にはアクセスされないようにしている。 上記した新規な方法によれば、再同期化シーケンスが開始した場合（例えば、 パニックボタン又は再同期化ボタンを押すことによる）には、上記送信機では、 第一乱数アクセスコードが発生される。上記送信機は、その後、上記再同期化承 認コードと、上記第一乱数アクセスコードとを上記受信機に送る。上記送信機で は、第一アクセスコードは、上記第一乱数アクセスコードで置き換えられる。そ の間、上記受信機内では、送られてきた上記再同期化承認コードを上記受信機に 記録されている再同期化承認コードと比較する。送られ てきた上記再同期化承認コードと上記した記録されている再同期化承認コードと が一致すれば、上記受信機内に記録されている第一アクセスコードは、上記第一 乱数アクセスコードで置き換えが行われる。この様な方法により、上記送信機と 上記受信機との上記各第一アクセスコードは、互いに一致させられ、上記送信機 と受信機との同期が得られることとなる。 本発明の目的及び効果については、後述する明細書と添付の図面とによってさ らに詳細に説明を行う。 図面の簡単な説明 図１は、本発明の原理を説明する上で有用な、代表的な帰還型４ビットリニア シフトレジスタのブロックダイヤグラムを示した図である。 図２は、本発明の原理を示したフローチャートダイヤグラムである。 図３〜図６は、本発明の上述した同期方法を詳細に示したフローチャートダイ ヤグラムである。 発明の好ましい実施態様 本発明は、LFSR保安システムを使用することから、同期方法を理解する上で、 帰還型リニアシフトレジスタ技術を理解することが重要である。そこで、図１に は、帰還型４ビットシフトレジスタ（LFSR）を符号１０で示してある。上記シフ トレジスタは、４つのビットを記録する４つのメモリ区画を有しており、これら が、連続的に ビット３、ビット２．．．ビット０として示されている。上記シフトレジスタは 、各サイクルすなわち循環により、一つのビットの内容をシフト、すなわち、そ の最も近い右側のビットへとシフトさせるように配置されている。（排他的ORデ バイスへと送られるビットを除く。） 上記LFSRデバイスは、また、一つ以上の排他的OR動作を有している。図１には 、一つの排他的OR１２が示されているが、これには、ビット０に送るための出力 と、ビット１の出力に連結された入力とビット０からの出力が入力されているの が示されている。従って、各サイクルすなわち循環につき、上記ビット１の内容 は、ビット０の内容と、排他的OR動作によって演算され、得られた結果がその後 ビット０に保存されるようになっている。図１に記載の上記帰還型リニアシフト レジスタ１０は、単に例示的な目的のために示しているにすぎない。実際には、 上記シフトレジスタは、ビット数がいくつあっても良く、典型的には、４ビット より多くのビット数を有しており、かつ、排他的OR動作は、互いに異なるように 暗号化されたコードを与えられるようにその位置に変更が加えられていても良い 。 上記キーレスエントリシステムにおいては、上記帰還型リニアシフトレジスタ は、排他的OR帰還タップ(taps)を有する上記シフトレジスタを通して、いくつか のビット配置の間で、複数の上記承認ビットをn回循環させるようになっている 。送信するごとに上記送信機は、帰還型リニアシフトレジスタ(LFSR)によるシフ ト動作を行う。この動作によって、上記承認情報が混合され、この混合された承 認情報が上記選択されたコマンド（アンロック、ロック、トランク等） とともに、上記受信機に送られる。上記送信機からのコマンドを受け取った後、 上記受信機承認変数に対応したLFSR動作が、上記受信機内で実行される。上記受 信機は、そのLFSR動作の結果と、上記送信機から送られた承認変数とを比較する 。上記受信機により比較され、これらが同一である場合には、上記承認信号情報 が確認される。 同期化は、上記送信機承認変数が、電源切断されて失われた場合や、上記受信 機が動作不良となって上記送信機が繰り返し循環された場合に行われる。本発明 は、上記複数の変数を確実に再同期化させる方法を提供するものである。 図２には、上記同期方法の概略を示した。この後、詳細な説明は、図３〜図６ を使用して行う。図２では、上記ユーザが再同期化を必要と考えた場合（すなわ ち、所望のコマンドのキーを押しても動作しない場合など）に、上記同期化方法 が呼び出されるのが示されている。これがステップ２１に示されている。これに 応答して、上記ユーザは、キーを連続的に押して（ステップ２３）、再同期化を 開始させる。上記キー操作に応じて、上記送信機は、再同期化コマンドを送る。 このコマンドには、再同期化に必要な変数が含まれている。これがステップ２４ に示されている。最後に、上記受信機は、上記再同期化コマンドと変数とを受け 取り、その内部変数をセットして、再同期化が実行される（ステップ２７）。 図３には上記同期化方法を示すが、この際同期化方法は、キーフォッブキーが 押された時点（状態１００）から開始する。この状態制御がステップ１０６まで 進行すると、上記ユーザのキーパッド入力は、上記送信機マイクロプロセッサに 記録され(debounced)るとと もに、デコードされる。その後、上記送信機ローリングコードや、暗号アルゴリ ズムが、ステップ１０８で示されるように引き続き実行される。シーケンス動作 について、図４と図５とを用いてさらに詳細に説明する。 一度上記ローリングコードがシーケンス化されると、上記送信機は、ステップ １１０においてメッセージをアセンブルし、このメッセージは、ステップ１１２ において、ＲＦ又はＩＲ通信を用いて、上記自動車の上記受信機へと送信される 。上記自動車受信機は、上記変換を受けたメッセージをステップ１１４で受け取 り、上記受信機は、そのローリングコードや暗号アルゴリズムをそれに続いたス テップ１１６において実行する。この時点で、ステップ１０８と１１６とにおい てそれぞれ発生された承認コードが、ステップ１１８で比較されることとなる。 上記承認コードが互いに一致し、かつ、上記送信されたコマンドが適切にデコー ドされた場合には、上記送信機はステップ１２０において承認を行い、かつ、上 記プロセスは、ステップ１２２において、コマンドを実行する。 これとは別に、上記承認コードが一致しない場合や、送信されたコマンドが有 意にデコードされなかった場合には、ステップ１２０において、上記プロセスは ステップ１２４へと分岐し、そのステップでは、上記シーケンスは、同期状態に 無いと判断するか、又は、不正なキーフォッブ送信機が用いられたと判断されて いる。すなわち、ステップ１２４にある場合には、不正な送信機が用いられてい る（この場合には、コマンドは実施されない）か、又は、正規な送信機が使用さ れているが、上記受信機とシーケンスしていない（こ の場合には、再同期化が必要となる）ことを意味している。 ステップ１２４でコマンドが停止すると上記ユーザは、ステップ１２１で、こ の故障が再同期化の失敗によるものと判断することになる。これに応答して、上 記ユーザは、上記自動車の一時接触スイッチ等の再同期ボタンを押す（ステップ １２３）。加えて、上記ユーザは、上記送信機フォッブ上の再同期化スイッチを 押す（ステップ１２５）。別のボタンとして設けられていても良いが、好適な本 実施例では、再同期化の要求を行う際には、ロックとアンロックの各ボタンをそ れぞれ５秒間ずつ連続して押すことによるものとして説明する。ステップ１２６ では、上記送信機は、そのカウンタを初期化し、乱数のLFSR変数を発生する。上 記送信機は、その後、ステップ１２８でメッセージをアセンブルし、かつ、この メッセージをステップ１３０でＲＦ又はＩＲ通信を用いて受信機に送る。ステッ プ１３６では、上記受信機は、上記送信機から送られた複数の再同期化変数を受 け取り、それらをそれぞれのローリングコードLFSR変数レジスタに割り当てる。 そこで、上記送信機と上記受信機とは、その双方が同一のLFSRとカウンタ変数と を有することとなり、同期が行われる。 実施の詳細 上記送信機と上記受信機との双方に使用される上記LFSRシーケンスを図４に示 す。ステップ１４０から開始し、上記シーケンスはステップ１４２にまで進行す ると、上記シーケンスのバイト数が与え られてソフトウエアループが開始され、上記LFSR循環が実行される。先に説明し たように、一つ以上の排他的OR動作が、選択された所定のバイト又はワードにお いて選択されたビット間で行われる。（図１では、一つの排他的OR動作が、ビッ ト１とビット０との間に配置されている。）。ステップ１４２では、一つ以上の 排他的OR動作のうちの選択された位置がセットアップされ、上記循環動作が進行 するにつれて、適切に排他的OR動作が実行される。所望する場合には、上記排他 的OR動作の選択的な位置決めは、セットアップパラメータとして与えられるディ ジタルワード又は、“マスク”として与えらることができる。これとは別に、上 記マスクは、製造業者又はディーラによって永久的又は半永久的に上記システム 中に記録されるか又は上記システムにプログラムしておくこともできる。 次いで、ステップ１４４では、バイトをLFSR RAM変数に呼び出し、上記LFSRシ ーケンスをそのバイトについて実行する。これがステップ１４６、１４８、１５ ０に示されている。ステップ１４６では、上記LFSR変数に対して右循環(rotate- right)動作が実行されて、最上位ビット(most significant bit: MSB)が、内部 キャリーレジスタにおいて強制的に０とされる。上記排他的ORは、ステップ１４ ８で実行され、その結果は、ステップ１４２で確立されているセットアップマス クに従い、帰還値(feedback term)として渡される。その後、ステップ１５０で は、ステップ１４６と１４８とで循環された上記バイトが、一時的メモリーに記 憶される。ついで、ステップ１５２では、循環させる待ち行列に別のバイトがあ れば、上記シーケンスは、ステップ１４４へと戻って次のバイトを呼び出して、 上記プロセスを繰り返し行なう。 上記すべてのバイトがステップ１４４〜１５０によって循環されると、上記一 時メモリ（ステップ１５０で記録した）が、RAMの上記LFSR変数に書き込まれ、 上記呼び出しプログラムへと戻るように制御される（ステップ１５６）。 図５は、ステップ１５８から始まるシーケンス化したローリングコード方法を 示したものである。ステップ１６０で記載するように上記ローリングカウンタ変 数は、RAMから呼び出され、この変数は、その後、一だけ増加され（ステップ１ ６２）、RAMに再び記録される（ステップ１６４）。次いで上記呼び出しプログ ラムに戻るように制御される（ステップ１６６）。 図６では、本実施例で好ましい送信機メッセージがアセンブルされる。ステッ プ１６８から開始して、上記送信機メッセージはまず、第一送信バイト（ステッ プ１７０）を上記送信機IDとしてアセンブルする。次いで、上記メッセージが再 同期メッセージか又は通常コマンドであるかの決定（ステップ１７２）を行う。 通常のコマンドは、上記循環ビットとLFSRデータとを送信する後続の３９ビット に置くことによってアセンブルが行われる（ステップ１７４）。上記コマンドが 再同期化コマンドである場合には、上記メッセージは、最初に発生、すなわち最 初に呼び出された乱数からアセンブルされ、（ステップ１７６）これが、LFSR／ ローリング数の初期変数とされる。次のステップ１７８では、上記排他的OR再同 期化コマンドが、上記メッセージに付け加えられる。その後、上記再同期化ビッ ト（ステップ１８０）は、後続の３９送信ビットへと所望のコマンドとと もに、上記メッセージへと配置される。 上記メッセージがアセンブルされると（通常メッセージ又は再同期化メッセー ジのいずれでも）、エラー訂正コードやチェックサムがそのメッセージについて 計算されて、これが送信される上記メッセージのバイト配置の最後に付け加えら れる。この様な方法により、送信機から受信機へと送信されるメッセージのアセ ンブルが行われる。従って、上記受信機は、この逆プロシジャに従って上記メッ セージを解読することができる。上記メッセージがアセンブルされた後に、上記 ルーチンは、その呼び出しプログラムへと戻る（ステップ１８４）。 これまで、帰還型リニアシフトレジスタ技術を利用したローリングコード承認 法を開示してきたが、送信機と受信機とを同期化させる方法は、LFSR技術に限定 されることはない。 本発明は、現時点でのその好適な実施例をもって説明を加えてきたが、請求項 に記載するように、本発明の趣旨を逸脱しない範囲内で種々の変更が可能である 。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ Ｈ０４Ｌ 9/32 9570−5Ｊ Ｈ０４Ｌ 9/00 ６７３Ａ

Claims (1)

1. 【特許請求の範囲】 １． 未承認アクセスを防止するため、暗号化したアクセスコードを使用するタ イプのキーレスエントリシステムの送信機と受信機とを同期化させるための方法 において、該方法は、 前記送信機に再同期化承認コードを含む秘密情報データを記録させるとともに 、前記受信機にも同じ秘密情報データを記録させるステップと、 前記送信機に少なくとも第一アクセスコードを記録するとともに、前記受信機 にも少なくとも同じ第一アクセスコードを記録するステップであって、前記それ ぞれのアクセスコードは、前記送信機第一アクセスコードと前記受信機第一アク セスコードとが一致した場合に前記アクセスを許容し、前記送信機第一アクセス コードと前記受信機第一アクセスコードとが一致しない場合にはアクセスを拒否 するステップと、 再同期化シーケンスを開始し、かつ、この再同期化シーケンスの開始に応答し て第一乱数アクセスコードを前記送信機に発生させるステップと、 前記送信機を使用して、前記再同期化承認コードと、前記第一乱数アクセスコ ードとを前記受信機に送信するステップと、 前記送信機内において前記第一乱数アクセスコードで前記第一のアクセスコー ドを置き換えるステップと、 前記受信機内において、送信されてきた前記再同期化承認コードと前記受信機 に保持されている前記再同期化承認コードとを比較す るステップと、 前記送信されてきた再同期化承認コードと前記受信機に記録されている再同期 化承認コードとが一致すれば、前記第一乱数アクセスコードで前記受信機内の前 記第一アクセスコードを置換するステップと、を有していて、 前記送信機と前記受信機の前記各第一アクセスコードが互いに一致するように リセットされ、前記送信機と前記受信機とが同期されるようになっていることを 特徴とする送信機と受信機の同期化方法。 ２． 前記秘密情報データは、シード値を有しており、前記第一乱数発生ステッ プは、そのシード値を前記乱数発生のシード値として使用することを特徴とする 請求項１記載の方法。 ３． 前記秘密情報は、前記送信機と前記受信機とにおいて、不揮発性メモリに 記録されていることを特徴とする請求項１に記載の方法。 ４． 前記秘密情報は、前記送信機と前記受信機とに永久的に記録されているこ とを特徴とする請求項１に記載の方法。 ５． 前記秘密情報は、前記送信機と前記受信機とに配設された電気的に可変な メモリにプログラミングにより記録されていることを特徴とする請求項１に記載 の方法。 ６． 前記プログラミングステップは、前記送信機と前記受信機と に用いられない電圧を使用して前記メモリにデータを書き込むことによって行う ことを特徴とする請求項５に記載の方法。 ７． 前記受信機に、前記第一アクセスコードを含んだ複数のアクセスコードを 記録するステップと、 前記受信機の前記第一アクセスコードを、前記複数のアクセスコードのうちの 異なった一つにコピーし、アクセスが許容されるたびに送信機によって少なくと もその一部が与えられる新たなアクセスコードで前記受信機の前記第一アクセス コードを置換するステップと、 前記送信機第一アクセスコードと前記受信機第一アクセスコードとが一致する 場合には、前記送信機と前記受信機の各第一アクセスコードによりアクセスが許 容され、かつ、与えられた前記受信機第一アクセスコードは、前記複数のアクセ スコードのうちの他のアクセスコードのいずれの複写ではないものであることを 特徴とする請求項１に記載の方法。