JPH0946385A - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPH0946385A JPH0946385A JP19279695A JP19279695A JPH0946385A JP H0946385 A JPH0946385 A JP H0946385A JP 19279695 A JP19279695 A JP 19279695A JP 19279695 A JP19279695 A JP 19279695A JP H0946385 A JPH0946385 A JP H0946385A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- gain
- gain control
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ディジタル信号処理により自動利得制御を行
なう回路に関し、復調後のベースバンド信号を用いて利
得制御を行なう構成を持ち、サンプリング位相の変動に
かかわらず良好に動作する自動利得制御増幅器の実現を
課題とする。 【解決手段】 搬送波帯増幅手段を経た入力信号を位相
検波する検波手段と、位相検波されたベースバンド信号
をシンボル周波数の２倍以上の周期でサンプリングする
Ａ／Ｄ変換手段と、各サンプル値における同相及び直交
成分を各々２乗したものを加算する２乗和加算手段と、
該２乗和加算手段の出力を少なくとも１シンボル分積分
して受信電力を計算する積算手段と、前記受信電力に反
比例した利得制御信号を発生させる制御信号発生手段
と、該制御信号発生手段の出力をアナログ信号に変換す
るＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力を波形整
形する波形整形手段とを設け、該波形整形手段の出力を
前記搬送波増幅手段の利得制御入力として、該搬送波増
幅手段の利得をフィードバック制御するように構成す
る。
なう回路に関し、復調後のベースバンド信号を用いて利
得制御を行なう構成を持ち、サンプリング位相の変動に
かかわらず良好に動作する自動利得制御増幅器の実現を
課題とする。 【解決手段】 搬送波帯増幅手段を経た入力信号を位相
検波する検波手段と、位相検波されたベースバンド信号
をシンボル周波数の２倍以上の周期でサンプリングする
Ａ／Ｄ変換手段と、各サンプル値における同相及び直交
成分を各々２乗したものを加算する２乗和加算手段と、
該２乗和加算手段の出力を少なくとも１シンボル分積分
して受信電力を計算する積算手段と、前記受信電力に反
比例した利得制御信号を発生させる制御信号発生手段
と、該制御信号発生手段の出力をアナログ信号に変換す
るＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力を波形整
形する波形整形手段とを設け、該波形整形手段の出力を
前記搬送波増幅手段の利得制御入力として、該搬送波増
幅手段の利得をフィードバック制御するように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信において
受信レベル変動を低減し、受信機動作の安定化を図る目
的で受信機に設ける自動利得制御増幅器に関し、特に、
利得制御増幅器の制御信号をディジタル信号処理により
得るように構成した自動利得制御増幅器に係る。
受信レベル変動を低減し、受信機動作の安定化を図る目
的で受信機に設ける自動利得制御増幅器に関し、特に、
利得制御増幅器の制御信号をディジタル信号処理により
得るように構成した自動利得制御増幅器に係る。
【０００２】
【従来の技術】無線通信において、近年、復調後のアナ
ログ信号をＡ／Ｄ変換し、ディジタル信号処理により干
渉補償、ＤＣドリフト補償等の各種劣化要因を補償する
方法が普及しており、復調器自体もディジタル信号処理
により実現されている。
ログ信号をＡ／Ｄ変換し、ディジタル信号処理により干
渉補償、ＤＣドリフト補償等の各種劣化要因を補償する
方法が普及しており、復調器自体もディジタル信号処理
により実現されている。
【０００３】一般に、フェージング下では、受信レベル
が大きく変動し、Ａ／Ｄ変換器において受信レベル上昇
時にはＡ／Ｄ変換器が飽和し、一方、受信レベル落ち込
み時には有効ビット数の減少等が発生する。
が大きく変動し、Ａ／Ｄ変換器において受信レベル上昇
時にはＡ／Ｄ変換器が飽和し、一方、受信レベル落ち込
み時には有効ビット数の減少等が発生する。
【０００４】そのため、Ａ／Ｄ変換器以前に受信レベル
変動を吸収することを目的として自動利得制御増幅器
（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ Ａ
ｍｐｌｉｆｉｅｒ；ＡＧＣ増幅器）が挿入される。
変動を吸収することを目的として自動利得制御増幅器
（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ Ａ
ｍｐｌｉｆｉｅｒ；ＡＧＣ増幅器）が挿入される。
【０００５】ＡＧＣ増幅器の装置構成としては、受信し
た搬送波帯信号を包絡線検波し、その出力からローパス
フィルタにより直流成分を取り出し、これを用いて搬送
波帯可変利得増幅器の利得に対するフィードバック制御
を行なう構成のＡＧＣ増幅器が用いられてきた。
た搬送波帯信号を包絡線検波し、その出力からローパス
フィルタにより直流成分を取り出し、これを用いて搬送
波帯可変利得増幅器の利得に対するフィードバック制御
を行なう構成のＡＧＣ増幅器が用いられてきた。
【０００６】また、前述のようにディジタル信号処理の
普及に伴い、復調後のＡ／Ｄ変換したディジタル信号を
用いて搬送波帯の増幅器の利得に対してフィードバック
制御を行なう構成のものが使用されるようになってき
た。
普及に伴い、復調後のＡ／Ｄ変換したディジタル信号を
用いて搬送波帯の増幅器の利得に対してフィードバック
制御を行なう構成のものが使用されるようになってき
た。
【０００７】図５に、従来の技術によるＡＧＣ増幅器の
例として、中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆ
ｒｅｑｕｅｎｃｙ；ＩＦ）帯増幅器の利得をベースバン
ド信号に基づいて制御する構成のＡＧＣ増幅器を、ＱＰ
ＳＫ復調器に用いた場合の装置構成例を示す。
例として、中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆ
ｒｅｑｕｅｎｃｙ；ＩＦ）帯増幅器の利得をベースバン
ド信号に基づいて制御する構成のＡＧＣ増幅器を、ＱＰ
ＳＫ復調器に用いた場合の装置構成例を示す。
【０００８】入力信号１はＩＦ帯増幅器１０を経てＱＰ
ＳＫ復調器１１へ入力される。復調器１１は復調出力及
びシンボル周波数のクロック信号２を出力する。復調器
１１の復調出力はＡ／Ｄ変換器１２，１３においてサン
プリングされ、同相／直交チャネルの識別点における信
号振幅を得る。この信号振幅を基に２乗回路１４，１
５、加算回路１６を用いて受信電力Ｐを得る。ここでの
受信電力Ｐは“数１”で定義される。
ＳＫ復調器１１へ入力される。復調器１１は復調出力及
びシンボル周波数のクロック信号２を出力する。復調器
１１の復調出力はＡ／Ｄ変換器１２，１３においてサン
プリングされ、同相／直交チャネルの識別点における信
号振幅を得る。この信号振幅を基に２乗回路１４，１
５、加算回路１６を用いて受信電力Ｐを得る。ここでの
受信電力Ｐは“数１”で定義される。
【０００９】
【数１】
【００１０】ここで、Ｉ，Ｑは、それぞれ識別点におけ
る同相／直交チャネルの信号振幅である。
る同相／直交チャネルの信号振幅である。
【００１１】制御信号発生回路１７は受信電力Ｐに反比
例した利得制御信号を発生する。図６に利得制御信号発
生回路に入出力の例として、入出力とも８ビットで入出
力の関係が一次関数で表わされる場合の例を示す。実際
には、入出力の変換はこのような変換テーブルを用いた
り、インバータを用いたロジック等で実現される。
例した利得制御信号を発生する。図６に利得制御信号発
生回路に入出力の例として、入出力とも８ビットで入出
力の関係が一次関数で表わされる場合の例を示す。実際
には、入出力の変換はこのような変換テーブルを用いた
り、インバータを用いたロジック等で実現される。
【００１２】この制御信号をＤ／Ａ変換器１８にてＤ／
Ａ変換後、ローパスフィルタ１９で直流成分を取り出
し、ＩＦ帯の利得可変増幅器１０へ供給する。利得可変
増幅器１０に対してフィードバック制御をかけることに
よりその利得を制御して受信電力を設定値に保持するこ
とが可能となる。
Ａ変換後、ローパスフィルタ１９で直流成分を取り出
し、ＩＦ帯の利得可変増幅器１０へ供給する。利得可変
増幅器１０に対してフィードバック制御をかけることに
よりその利得を制御して受信電力を設定値に保持するこ
とが可能となる。
【００１３】
【発明が解決しようとする課題】従来の技術によるＡＧ
Ｃ増幅器は、Ａ／Ｄ変換器のサンプリング位相が最適で
あれば良好に動作する。しかし、伝搬遅延時間の変動等
によりサンプリング位相が最適点からずれた場合、符号
間干渉により受信電力が一定でもサンプリング時点での
信号振幅はシンボル毎に異なった値を取る。
Ｃ増幅器は、Ａ／Ｄ変換器のサンプリング位相が最適で
あれば良好に動作する。しかし、伝搬遅延時間の変動等
によりサンプリング位相が最適点からずれた場合、符号
間干渉により受信電力が一定でもサンプリング時点での
信号振幅はシンボル毎に異なった値を取る。
【００１４】従って、シンボル周期毎にサンプリングし
た信号振幅を基に信号電力を計算すると、実際は受信電
力は変動していないにもかかわらず、識別点における信
号振幅が変化する。このような状態のときは、ＡＧＣ増
幅器の利得制御の精度は低下する。
た信号振幅を基に信号電力を計算すると、実際は受信電
力は変動していないにもかかわらず、識別点における信
号振幅が変化する。このような状態のときは、ＡＧＣ増
幅器の利得制御の精度は低下する。
【００１５】本発明は、上述したような課題を解決する
ために成されたもので、復調後のベースバンド信号を用
いて利得制御を行なう構成を持ち、サンプリング位相の
変動にかかわらず良好に動作するＡＧＣ増幅器を提供す
ることを目的としている。
ために成されたもので、復調後のベースバンド信号を用
いて利得制御を行なう構成を持ち、サンプリング位相の
変動にかかわらず良好に動作するＡＧＣ増幅器を提供す
ることを目的としている。
【００１６】
【課題を解決するための手段】本発明によれば、上述の
課題は前記「特許請求の範囲」に記載した手段により解
決される。すなわち、請求項１の発明は、搬送波帯増幅
手段を経た入力信号を位相検波する検波手段と、該位相
検波されたベースバンド信号をシンボル周波数の２倍以
上の周期でサンプリングするＡ／Ｄ変換手段と、
課題は前記「特許請求の範囲」に記載した手段により解
決される。すなわち、請求項１の発明は、搬送波帯増幅
手段を経た入力信号を位相検波する検波手段と、該位相
検波されたベースバンド信号をシンボル周波数の２倍以
上の周期でサンプリングするＡ／Ｄ変換手段と、
【００１７】各サンプル値における同相及び直交成分を
各々２乗したものを加算する２乗和加算手段と、該２乗
和加算手段の出力を少なくとも１シンボル分積分して受
信電力を計算する積算手段と、前記受信電力に反比例し
た利得制御信号を発生させる制御信号発生手段と、
各々２乗したものを加算する２乗和加算手段と、該２乗
和加算手段の出力を少なくとも１シンボル分積分して受
信電力を計算する積算手段と、前記受信電力に反比例し
た利得制御信号を発生させる制御信号発生手段と、
【００１８】該制御信号発生手段の出力をアナログ信号
に変換するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力
を波形整形する波形整形手段とを設け、該波形整形手段
の出力を前記搬送波増幅手段の利得制御入力として、前
記搬送波増幅手段の利得をフィードバック制御するよう
に構成した自動利得制御増幅器である。
に変換するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力
を波形整形する波形整形手段とを設け、該波形整形手段
の出力を前記搬送波増幅手段の利得制御入力として、前
記搬送波増幅手段の利得をフィードバック制御するよう
に構成した自動利得制御増幅器である。
【００１９】請求項２の発明は、入力信号を位相検波す
る検波手段と、ベースバンド増幅手段を経た前記位相検
波されたベースバンド信号をシンボル周波数の２倍以上
の周期でサンプリングするＡ／Ｄ変換手段と、各サンプ
ル値における同相及び直交成分を各々２乗したものを加
算する２乗和加算手段と、
る検波手段と、ベースバンド増幅手段を経た前記位相検
波されたベースバンド信号をシンボル周波数の２倍以上
の周期でサンプリングするＡ／Ｄ変換手段と、各サンプ
ル値における同相及び直交成分を各々２乗したものを加
算する２乗和加算手段と、
【００２０】該２乗和加算手段の出力を少なくとも１シ
ンボル分積分して受信電力を計算する積算手段と、前記
受信電力に反比例した利得制御信号を発生させる制御信
号発生手段と、該制御信号発生手段の出力をアナログ信
号に変換するＤ／Ａ変換手段と、
ンボル分積分して受信電力を計算する積算手段と、前記
受信電力に反比例した利得制御信号を発生させる制御信
号発生手段と、該制御信号発生手段の出力をアナログ信
号に変換するＤ／Ａ変換手段と、
【００２１】該Ｄ／Ａ変換手段の出力を波形整形する波
形整形手段とを設け、該波形整形手段の出力を前記ベー
スバンド増幅手段の利得制御入力として、前記ベースバ
ンド増幅手段の利得をフィードバック制御するように構
成した自動利得制御増幅器である。
形整形手段とを設け、該波形整形手段の出力を前記ベー
スバンド増幅手段の利得制御入力として、前記ベースバ
ンド増幅手段の利得をフィードバック制御するように構
成した自動利得制御増幅器である。
【００２２】本発明は、上述のようにビットレートのｎ
倍（ｎは２以上の整数）の周期で復調後の信号をサンプ
リングし、各サンプル値における同相／直交成分の２乗
和を少なくとも１シンボル分積算した値を基に、ＡＧＣ
増幅器の利得制御を行なうことを最も主要な特徴とす
る。
倍（ｎは２以上の整数）の周期で復調後の信号をサンプ
リングし、各サンプル値における同相／直交成分の２乗
和を少なくとも１シンボル分積算した値を基に、ＡＧＣ
増幅器の利得制御を行なうことを最も主要な特徴とす
る。
【００２３】従来の技術とはビットレートのｎ倍（ｎは
２以上の整数）の周期で復調後の信号をサンプリングす
る点、及び、各サンプル値における同相／直交成分の２
乗和を少なくとも１シンボル分積算した受信電力を算出
する点が異なる。
２以上の整数）の周期で復調後の信号をサンプリングす
る点、及び、各サンプル値における同相／直交成分の２
乗和を少なくとも１シンボル分積算した受信電力を算出
する点が異なる。
【００２４】
【作用】ＡＧＣ増幅器を良好に動作させるためには、復
調後の信号から受信電力を精度良く求める手段が必要と
なる。従来の技術では、サンプリング位相が最適点から
変化すれば、前述のように受信電力が一定であっても符
号間干渉のためサンプリング時点での信号振幅が変動す
るから、高い精度でＡＧＣ増幅器を制御することができ
なかった。
調後の信号から受信電力を精度良く求める手段が必要と
なる。従来の技術では、サンプリング位相が最適点から
変化すれば、前述のように受信電力が一定であっても符
号間干渉のためサンプリング時点での信号振幅が変動す
るから、高い精度でＡＧＣ増幅器を制御することができ
なかった。
【００２５】本発明は、シンボル周期毎にサンプリング
した信号振幅から信号電力を求める代わりに、１シンボ
ル当たり複数回観測した信号から平均の受信電力を計算
するようにしている。これを用いて利得制御することに
よりサンプリング位相が変化しても良好に動作するＡＧ
Ｃ増幅器を実現することができる。
した信号振幅から信号電力を求める代わりに、１シンボ
ル当たり複数回観測した信号から平均の受信電力を計算
するようにしている。これを用いて利得制御することに
よりサンプリング位相が変化しても良好に動作するＡＧ
Ｃ増幅器を実現することができる。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本発明の実施の形態
の第１の例を示す図であって、自動利得制御増幅器の概
略の構成をブロック図として示している。この例は、Ｑ
ＰＳＫ復調器に本発明を適用したものであり、４倍サン
プリング（ｎ＝４）したベースバンド信号を基にＩＦ帯
増幅器の利得を制御している。入力端子１より入力され
たＩＦ信号はＩＦ帯の利得可変増幅器１０を経てＱＰＳ
Ｋ復調器１１へ入力される。
施の形態について説明する。図１は本発明の実施の形態
の第１の例を示す図であって、自動利得制御増幅器の概
略の構成をブロック図として示している。この例は、Ｑ
ＰＳＫ復調器に本発明を適用したものであり、４倍サン
プリング（ｎ＝４）したベースバンド信号を基にＩＦ帯
増幅器の利得を制御している。入力端子１より入力され
たＩＦ信号はＩＦ帯の利得可変増幅器１０を経てＱＰＳ
Ｋ復調器１１へ入力される。
【００２７】該ＱＰＳＫ復調器１１の同相／直交出力は
Ａ／Ｄ変換器１２，１３により各々シンボルレートの４
倍の周波数のクロック信号３でサンプリングされ、各々
の２乗回路１４，１５を経て加算回路１６に入力されサ
ンプル毎の瞬時電力Ｐｉが計算される。すなわち、サン
プル毎の瞬時電力Ｐｉは“数２”により計算される。
Ａ／Ｄ変換器１２，１３により各々シンボルレートの４
倍の周波数のクロック信号３でサンプリングされ、各々
の２乗回路１４，１５を経て加算回路１６に入力されサ
ンプル毎の瞬時電力Ｐｉが計算される。すなわち、サン
プル毎の瞬時電力Ｐｉは“数２”により計算される。
【００２８】
【数２】
【００２９】ただし、Ｉｉ，Ｑｉはそれぞれサンプル毎
の同相／直交チャネルの信号振幅である。
の同相／直交チャネルの信号振幅である。
【００３０】瞬時電力Ｐｉを１シンボル分積算したもの
を受信電力Ｐと定義する。受信電力Ｐは“数３”で表わ
される。
を受信電力Ｐと定義する。受信電力Ｐは“数３”で表わ
される。
【００３１】
【数３】
【００３２】受信電力Ｐ、すなわち積算回路２０での計
算結果に基づき、制御信号発生回路１７にて利得制御信
号を発生する。制御信号発生回路１７は従来の技術の場
合と同様、入力に反比例した制御信号を発生する。これ
をＤ／Ａ変換器１８にて、Ｄ／Ａ変換後、ローパスフィ
ルタ１９を通し、ＩＦ帯利得可変増幅器１０へ供給す
る。
算結果に基づき、制御信号発生回路１７にて利得制御信
号を発生する。制御信号発生回路１７は従来の技術の場
合と同様、入力に反比例した制御信号を発生する。これ
をＤ／Ａ変換器１８にて、Ｄ／Ａ変換後、ローパスフィ
ルタ１９を通し、ＩＦ帯利得可変増幅器１０へ供給す
る。
【００３３】ＩＦ帯利得可変増幅器１０の利得に対し
て、フィードバック制御をかけることで、出力電力を設
定値に保持することができる。図４に従来、及び、本発
明の図１による構成を適用した場合の、最悪のサンプリ
ング位相におけるビットエラーレート特性の一実験結果
を示す。
て、フィードバック制御をかけることで、出力電力を設
定値に保持することができる。図４に従来、及び、本発
明の図１による構成を適用した場合の、最悪のサンプリ
ング位相におけるビットエラーレート特性の一実験結果
を示す。
【００３４】図３は本発明の図１の構成を適用した場合
の効果を測定するために用いた回路構成を示すブロック
図であって、図１に等化器２３とビットエラーレート測
定器２４を付加した回路構成である。等化器２３は伝送
路で生じる波形歪と位相回転を補償し、ビットエラーレ
ートの測定を可能とする。等化器２３出力をビットエラ
ーレート測定器２４に入力しビットエラーレートを測定
する。
の効果を測定するために用いた回路構成を示すブロック
図であって、図１に等化器２３とビットエラーレート測
定器２４を付加した回路構成である。等化器２３は伝送
路で生じる波形歪と位相回転を補償し、ビットエラーレ
ートの測定を可能とする。等化器２３出力をビットエラ
ーレート測定器２４に入力しビットエラーレートを測定
する。
【００３５】伝送路の条件は２波独立レーリーフェージ
ングモデルで最大ドップラ周波数が１０Ｈｚ、遅延分散
が２５０ｎｓであり、Ａ／Ｄ変換器のビット数は５ビッ
ト、等化器として５タップのフラクショナルＲＬＳ−Ｄ
ＦＥを用いた。図４より、従来の技術では４×１０-3程
度の残留ビット誤りが生じるが、本発明によれば、残留
ビット誤りは１０-5以下となり良好な特性を示すことが
分かる。
ングモデルで最大ドップラ周波数が１０Ｈｚ、遅延分散
が２５０ｎｓであり、Ａ／Ｄ変換器のビット数は５ビッ
ト、等化器として５タップのフラクショナルＲＬＳ−Ｄ
ＦＥを用いた。図４より、従来の技術では４×１０-3程
度の残留ビット誤りが生じるが、本発明によれば、残留
ビット誤りは１０-5以下となり良好な特性を示すことが
分かる。
【００３６】図２は本発明の実施の形態の第２の例を示
す図であり、自動利得制御増幅器の概略構成をブロック
図として示している。この例は先の例と同様ＱＰＳＫ復
調器に本発明を適用したものであり、４倍サンプリング
（ｎ＝４）したベースバンド信号を基にベースバンド増
幅器の利得を制御している。入力端子１より入力された
ＩＦ信号はＱＰＳＫ復調器１１へ入力される。
す図であり、自動利得制御増幅器の概略構成をブロック
図として示している。この例は先の例と同様ＱＰＳＫ復
調器に本発明を適用したものであり、４倍サンプリング
（ｎ＝４）したベースバンド信号を基にベースバンド増
幅器の利得を制御している。入力端子１より入力された
ＩＦ信号はＱＰＳＫ復調器１１へ入力される。
【００３７】該ＱＰＳＫ復調器１１の出力はベースバン
ド増幅器２１，２２を経て、Ａ／Ｄ変換器１２，１３に
よりシンボルレートの４倍の周波数のクロック信号３で
サンプリングされ、同相／直交チャネルの信号はそれぞ
れ２乗回路１４，１５を経て加算回路１６に入力され、
サンプル毎の電力Ｐｉが計算される。すなわち、サンプ
ル毎の電力Ｐｉは“数４”により瞬時電力が計算され
る。
ド増幅器２１，２２を経て、Ａ／Ｄ変換器１２，１３に
よりシンボルレートの４倍の周波数のクロック信号３で
サンプリングされ、同相／直交チャネルの信号はそれぞ
れ２乗回路１４，１５を経て加算回路１６に入力され、
サンプル毎の電力Ｐｉが計算される。すなわち、サンプ
ル毎の電力Ｐｉは“数４”により瞬時電力が計算され
る。
【００３８】
【数４】
【００３９】瞬時電力Ｐｉを１シンボル分積算したもの
を受信電力Ｐと定義する。受信電力Ｐは“数５”で表わ
される。
を受信電力Ｐと定義する。受信電力Ｐは“数５”で表わ
される。
【００４０】
【数５】
【００４１】受信電力Ｐ、すなわち積算回路３０での計
算結果に基づき、制御信号発生回路１７にて利得制御信
号を発生する。制御信号発生回路１７は入力に反比例し
た制御信号を発生する。これをＤ／Ａ変換器１８にてＤ
／Ａ変換後、ローパスフィルタ１９を介して、ベースバ
ンド増幅器２１，２２へ供給する。ベースバンド増幅器
２１，２２の利得に対してフィードバック制御をかける
ことで、先の実施例と同様出力電力は設定値に落ち着
く。
算結果に基づき、制御信号発生回路１７にて利得制御信
号を発生する。制御信号発生回路１７は入力に反比例し
た制御信号を発生する。これをＤ／Ａ変換器１８にてＤ
／Ａ変換後、ローパスフィルタ１９を介して、ベースバ
ンド増幅器２１，２２へ供給する。ベースバンド増幅器
２１，２２の利得に対してフィードバック制御をかける
ことで、先の実施例と同様出力電力は設定値に落ち着
く。
【００４２】以上の説明では、ＱＰＳＫ復調器に本発明
を適用した場合について述べているが本発明はこれに限
るものではなく他の変調方式にも適用できるものである
ことは言うまでもない。
を適用した場合について述べているが本発明はこれに限
るものではなく他の変調方式にも適用できるものである
ことは言うまでもない。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
復調後のベースバンド信号を用いて利得制御を行なう構
成を持ち、サンプリング位相の変動にかかわらず、良好
な動作をするＡＧＣ増幅器を実現することができる。
復調後のベースバンド信号を用いて利得制御を行なう構
成を持ち、サンプリング位相の変動にかかわらず、良好
な動作をするＡＧＣ増幅器を実現することができる。
【００４４】すなわち、サンプリング位相が最適点から
変化する場合、符号間干渉のため復調後の同相／直交チ
ャネルの識別点での信号振幅の２乗和から受信電力を求
めると誤差が大きい。
変化する場合、符号間干渉のため復調後の同相／直交チ
ャネルの識別点での信号振幅の２乗和から受信電力を求
めると誤差が大きい。
【００４５】そこで、本発明では復調後のベースバンド
信号をシンボルレートのｎ倍の周波数でサンプリングし
た信号を用いて平均電力を計算することにより、サンプ
リング位相にかかわらず受信電力を精度良く評価するこ
とができる。これによって、ＡＧＣ増幅器の利得を誤制
御することが無くなり、本発明の目的であるサンプリン
グ位相によらないＡＧＣ増幅器の良好な動作を実現して
いる。
信号をシンボルレートのｎ倍の周波数でサンプリングし
た信号を用いて平均電力を計算することにより、サンプ
リング位相にかかわらず受信電力を精度良く評価するこ
とができる。これによって、ＡＧＣ増幅器の利得を誤制
御することが無くなり、本発明の目的であるサンプリン
グ位相によらないＡＧＣ増幅器の良好な動作を実現して
いる。
【図１】本発明の実施の形態の第１の例を示す図であ
る。
る。
【図２】本発明の実施の形態の第２の例を示す図であ
る。
る。
【図３】本発明のビットエラーレートの測定を行なう系
の例を示す図である。
の例を示す図である。
【図４】ビットエラーレート特性の実験結果を示す図で
ある。
ある。
【図５】従来のＡＧＣ増幅器の例を示す図である。
【図６】利得制御信号発生回路の入出力の関係の例を示
す図である。
す図である。
１ ＩＦ信号入力 ２ シンボル周波数のクロック信号 ３ シンボル周波数の４倍の周波数のクロック信号 １０ 中間周波数帯利得可変増幅器 １１ ＱＰＳＫ復調器 １２ Ａ／Ｄ変換器 １３ Ａ／Ｄ変換器 １４ ２乗回路 １５ ２乗回路 １６ 加算回路 １７ 制御信号発生回路 １８ Ｄ／Ａ変換器 １９ ローパスフィルタ ２０ 積算回路 ２１ ベースバンド利得可変増幅器 ２２ ベースバンド利得可変増幅器 ２３ 等化器 ２４ ビットエラーレート測定器
Claims (2)
- 【請求項１】 搬送波帯増幅手段を経た入力信号を、位
相検波する検波手段と、 位相検波されたベースバンド信号をシンボル周波数の２
倍以上の周期でサンプリングするＡ／Ｄ変換手段と、 各サンプル値における同相及び直交成分を各々２乗した
ものを加算する２乗和加算手段と、 該２乗和加算手段の出力を少なくとも１シンボル分積分
して受信電力を計算する積算手段と、 前記受信電力に反比例した利得制御信号を発生させる制
御信号発生手段と、 該制御信号発生手段の出力をアナログ信号に変換するＤ
／Ａ変換手段と、 該Ｄ／Ａ変換手段の出力を波形成形する波形整形手段と
を設け、 該波形整形手段の出力を前記搬送波増幅手段の利得制御
入力として、該搬送波増幅手段の利得をフィードバック
制御するように構成したことを特徴とする自動利得制御
増幅器。 - 【請求項２】 入力信号を位相検波する検波手段と、 ベースバンド増幅手段を経た前記位相検波されたベース
バンド信号をシンボル周波数の２倍以上の周期でサンプ
リングするＡ／Ｄ変換手段と、 各サンプル値における同相及び直交成分を各々２乗した
ものを加算する２乗和加算手段と、 該２乗和加算手段の出力を少なくとも１シンボル分積分
して受信電力を計算する積算手段と、 前記受信電力に反比例した利得制御信号を発生させる制
御信号発生手段と、 該制御信号発生手段の出力をアナログ信号に変換するＤ
／Ａ変換手段と、 該Ｄ／Ａ変換手段の出力を波形整形する波形整形手段と
を設け、 該波形整形手段の出力を前記ベースバンド増幅手段の利
得制御入力とし、前記ベースバンド増幅手段の利得をフ
ィードバック制御するように構成したことを特徴とする
自動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19279695A JPH0946385A (ja) | 1995-07-28 | 1995-07-28 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19279695A JPH0946385A (ja) | 1995-07-28 | 1995-07-28 | 自動利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0946385A true JPH0946385A (ja) | 1997-02-14 |
Family
ID=16297140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19279695A Pending JPH0946385A (ja) | 1995-07-28 | 1995-07-28 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0946385A (ja) |
-
1995
- 1995-07-28 JP JP19279695A patent/JPH0946385A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2146416C1 (ru) | Приемник прямого преобразования с цифровой компенсацией | |
| US6904274B2 (en) | System and method for inverting automatic gain control (AGC) and soft limiting | |
| US4870370A (en) | Method and apparatus for two stage automatic gain control | |
| US6510188B1 (en) | All digital automatic gain control circuit | |
| JP4492264B2 (ja) | 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器 | |
| JP4108922B2 (ja) | 広帯域ｉｆ信号の直交ベースバンド信号への変調方法及びその装置 | |
| JP3744546B2 (ja) | 被サンプリング信号の可変ｄ．ｃ．オフセットを補償する方法および装置 | |
| US5533064A (en) | Digital radio receiver having limiter amplifiers and logarithmic detector | |
| US20050157815A1 (en) | Apparatus for compensating DC offsets, gain and phase imbalances between I-channel and Q-channel in quadrature transceiving system | |
| JPH05501190A (ja) | 最大の比率でダイバーシチを結合する技術 | |
| KR100581059B1 (ko) | 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법 | |
| US8660221B2 (en) | Fast and robust AGC apparatus and method using the same | |
| US7664201B2 (en) | Digital automatic gain control | |
| US7130357B2 (en) | Apparatus and method for compensating error for analog quadrature modulator (AQM) | |
| US7693242B2 (en) | DC offset correction for constant envelope signals | |
| EP0507919B1 (en) | Controlled slew rate amplifier | |
| KR100758302B1 (ko) | 직교 복조 수신시스템에서의 반송파 위상 복원 및ｉ/ｑ채널간 위상불일치 보상 장치 및 그 방법 | |
| US20050078776A1 (en) | Apparatus and method for compensating I/Q imbalance based on gain-controlled reference channel in orthogonal frequency division multiplex | |
| JPH1041992A (ja) | 準同期検波復調装置 | |
| US8175192B2 (en) | Method and system for determining and removing DC offset in communication signals | |
| JPH0946385A (ja) | 自動利得制御増幅器 | |
| US7231004B2 (en) | System and method of low power demodulation of continuous phase modulated waveforms | |
| KR19990060369A (ko) | 디지탈 이동 통신 시스템에서의 수신 신호의 이득 자동 제어장치 | |
| JP2816917B2 (ja) | 無線受信装置 | |
| JP3311773B2 (ja) | ４相ｐｓｋ復調器 |