JPH0945637A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0945637A
JPH0945637A JP7211113A JP21111395A JPH0945637A JP H0945637 A JPH0945637 A JP H0945637A JP 7211113 A JP7211113 A JP 7211113A JP 21111395 A JP21111395 A JP 21111395A JP H0945637 A JPH0945637 A JP H0945637A
Authority
JP
Japan
Prior art keywords
process pattern
semiconductor device
semiconductor wafer
adhesive member
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7211113A
Other languages
Japanese (ja)
Inventor
Tokuo Yamaguchi
徳雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP7211113A priority Critical patent/JPH0945637A/en
Publication of JPH0945637A publication Critical patent/JPH0945637A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a cutting residue which causes such specific failure as short-circuiting from occurring by providing an adhesive member consisting of a fragile material for adhering a process pattern to the surface of a semiconductor wafer. SOLUTION: Such an insulation film 6 as a silicon oxide film is formed on a semiconductor wafer 5. Further, a process pattern 3 is formed on it via an adhesive member 8. The adhesive member 8 consists of a material which improves the adhesion property between the process pattern 3 and the insulation film 6 and at the same time is more fragile than the material of the process pattern 3. A high-melt-point metal silicide such as polysilicon, titanium, molybdenum, and tungsten which is a material for exposing more fragility than aluminum can be adopted as the adhesion member. Also, the process pattern and the adhesion member improves the adhesion property between the process pattern and the surface of the semiconductor wafer, prevents the process pattern from being deformed, and achieving adoption of a cutting combination.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体装置が形成された半導体ウエハのダ
イシングライン内にプロセスパターンが形成されている
半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a process pattern is formed in a dicing line of a semiconductor wafer on which the semiconductor device is formed.

【0002】[0002]

【従来の技術】一般に半導体装置の製造工程において、
図2に示すように半導体装置1が形成された半導体ウエ
ハのダイシングライン2内に、半導体装置の製造工程に
おいて、例えば位置合わせマーク、位置ズレを測定する
ためのバーニアパターン、その他寸法や半導体装置の特
性をモニターするためのテストパターンおよびその電極
等のプロセスパターン3が形成されている。
2. Description of the Related Art Generally, in a semiconductor device manufacturing process,
In the dicing line 2 of the semiconductor wafer on which the semiconductor device 1 is formed as shown in FIG. 2, for example, in the manufacturing process of the semiconductor device, for example, an alignment mark, a vernier pattern for measuring misalignment, other dimensions and A test pattern for monitoring characteristics and a process pattern 3 such as an electrode thereof are formed.

【0003】このようなダイシングライン2内にプロセ
スパターン3を有するシリコンあるいはGaAs等の化
合物半導体ウエハは、ウエハ表面に半導体装置1を形成
した後、ラッピング工程およびダイシング工程を経て、
チップ化される。ダイシング工程では、ダイシングライ
ン2に沿って、ダイサーの刃が通り、プロセスパターン
を切断する。図2において、4がダイサーの刃が通るラ
インである。
A compound semiconductor wafer such as silicon or GaAs having the process pattern 3 in the dicing line 2 as described above is subjected to a lapping step and a dicing step after the semiconductor device 1 is formed on the wafer surface.
Chiped. In the dicing process, the blade of the dicer passes along the dicing line 2 to cut the process pattern. In FIG. 2, 4 is a line through which the blade of the dicer passes.

【0004】図3にプロセスパターン3の断面図を示
す。図に示すようにプロセスパターン3は、半導体ウエ
ハ5およびその上に形成されたシリコン酸化膜等の絶縁
膜6を介して形成されている。このような構造のプロセ
スパターンがダイシング工程において、切断された際の
断面図を図4に示す。シリコン酸化膜等の絶縁膜6と接
着性が悪く、塑性を呈する材料からなるプロセスパター
ン3は、その断面に切断残滓が付着する。例えば、プロ
セスパターンがアルミニウムからなる場合、アルミニウ
ムは絶縁膜6と接着性が悪く、変形しやすいため、髭状
の残滓7が残る。このような現象は、絶縁膜上のみに限
らず、半導体ウエハ5上に直接アルミニウムのプロセス
パターン6が形成されている場合も同じである。この残
滓のあるチップを組み立てると、髭状の残滓7がボンデ
ィングされたワイヤに接触し、ショートを起こし、特性
不良の発生する原因となっている。また特に、近年フリ
ップチップ化に伴い、上記残滓7の高さがバンプ電極の
高さと等しくなり、特性不良を発生させる原因となり、
半導体装置の信頼性を低下させるという問題があった。
FIG. 3 shows a sectional view of the process pattern 3. As shown in the figure, the process pattern 3 is formed via a semiconductor wafer 5 and an insulating film 6 such as a silicon oxide film formed thereon. FIG. 4 shows a sectional view when the process pattern having such a structure is cut in the dicing step. A cutting residue adheres to the cross section of the process pattern 3 made of a material that has poor adhesion to the insulating film 6 such as a silicon oxide film and exhibits plasticity. For example, when the process pattern is made of aluminum, since the aluminum has poor adhesion to the insulating film 6 and is easily deformed, a beard-like residue 7 remains. Such a phenomenon is not limited to the case where the insulating film is formed, and is the same when the process pattern 6 made of aluminum is directly formed on the semiconductor wafer 5. When a chip with this residue is assembled, the whiskers-like residue 7 contacts the bonded wire, causing a short circuit, which causes a characteristic failure. Further, in particular, with the recent flip-chip technology, the height of the residue 7 becomes equal to the height of the bump electrode, which causes a characteristic defect,
There is a problem that the reliability of the semiconductor device is lowered.

【0005】[0005]

【発明が解決しようとする課題】以上説明したように従
来は、ダイシング工程において、ダイシングライン内の
プロセスパターンを切断する際、特性不良の原因となる
切断残滓が発生するという問題があった。本発明は、こ
の残滓の発生を防止し、信頼性を向上させる半導体装置
の製造方法を提供することを目的とする。
As described above, in the conventional dicing process, when the process pattern in the dicing line is cut, there is a problem that cutting residue that causes defective characteristics occurs. It is an object of the present invention to provide a method for manufacturing a semiconductor device that prevents the generation of this residue and improves reliability.

【0006】[0006]

【課題を解決するための手段】本発明は上記目的を達成
するため、半導体装置が形成された半導体ウエハのダイ
シングライン内に、塑性材料からなるプロセスパターン
が形成されている半導体装置において、前記プロセスパ
ターンを半導体ウエハ表面に接着させる脆性材料からな
る接着部材を設けたことを特徴とするものである。
In order to achieve the above object, the present invention provides a semiconductor device in which a process pattern made of a plastic material is formed in a dicing line of a semiconductor wafer on which the semiconductor device is formed. An adhesive member made of a brittle material for adhering the pattern to the surface of the semiconductor wafer is provided.

【0007】また好ましくは、前記プロセスパターンが
アルミニウムからなるとき、前記接着部材をポリシリコ
ンあるいは高融点金属シリサイドからなることを特徴と
するものである。
Further, preferably, when the process pattern is made of aluminum, the adhesive member is made of polysilicon or refractory metal silicide.

【0008】[0008]

【実施例】以下、本発明の一実施例について説明する。
図1は本発明のプロセスパターンの断面図である。半導
体ウエハ5上にシリコン酸化膜等の絶縁膜6が形成さ
れ、さらにその上に接着部材8を介してプロセスパター
ン3が形成されている。
An embodiment of the present invention will be described below.
FIG. 1 is a sectional view of a process pattern of the present invention. An insulating film 6 such as a silicon oxide film is formed on a semiconductor wafer 5, and a process pattern 3 is formed on the insulating film 6 via an adhesive member 8.

【0009】接着部材8は、プロセスパターン3と絶縁
膜6の接着性を向上させる材料からなり、かつプロセス
パターン3の材料と比較して脆い材料を選択する。ま
た、絶縁膜6が無い構造、即ち半導体ウエハ5とプロセ
スパターン3とが直接接触する構造であっても良い。
The adhesive member 8 is made of a material that improves the adhesiveness between the process pattern 3 and the insulating film 6, and is selected from a material that is more brittle than the material of the process pattern 3. Further, it may have a structure without the insulating film 6, that is, a structure in which the semiconductor wafer 5 and the process pattern 3 are in direct contact with each other.

【0010】具体的には、プロセスパターンが塑性を呈
する材料であるアルミニウムからなる場合には、接着部
材としてアルミニウムより脆性を呈する材料であるポリ
シリコンやチタン、モリブデン、タングステン等の高融
点金属のシリサイドを採用することができる。また、チ
タンタングステンを採用することもできる。これらは、
特別な製造工程を採ることなく、通常の半導体装置の製
造工程において形成することができる。例えば、ポリシ
リコンあるいは高融点金属シリサイドは、ゲート電極と
同時に形成することができ、チタンタングステンは、コ
ンタクトバリアメタルと同時に形成することができる。
Specifically, when the process pattern is made of aluminum, which is a material exhibiting plasticity, a silicide of a refractory metal such as polysilicon, titanium, molybdenum, or tungsten which is a material more brittle than aluminum as an adhesive member. Can be adopted. Alternatively, titanium tungsten may be used. They are,
It can be formed in a normal semiconductor device manufacturing process without using a special manufacturing process. For example, polysilicon or refractory metal silicide can be formed simultaneously with the gate electrode, and titanium tungsten can be formed simultaneously with the contact barrier metal.

【0011】プロセスパターンと接着部材は、アルミニ
ウムとポリシリコン、高融点金属シリサイドあるいはチ
タンタングステンに限らず、プロセスパターンと半導体
ウエハ表面との接着性を向上させ、かつ接着部材の脆性
破壊に伴い、プロセスパターンの変形を防止し、切断す
る組み合わせを採用することができる。例えば、プロセ
スパターン材料として金、接着部材としてチタン、クロ
ム等の金属膜あるいはこれら金属膜と絶縁膜との組み合
わせ等を採用することができる。
The process pattern and the adhesive member are not limited to aluminum and polysilicon, refractory metal silicide or titanium tungsten. A combination that prevents deformation of the pattern and cuts can be adopted. For example, it is possible to employ gold as the process pattern material, a metal film of titanium, chromium or the like as the adhesive member, or a combination of these metal films and an insulating film.

【0012】このような本発明のプロセスパターンをダ
イサーにより切断すると、従来のような髭状の残滓の形
成が見られなかった。したがって、ダイシング工程後、
組立の際、ワイヤと接触する等の特性不良が発生するこ
とはない。また、フリップチップにおいても、同様に、
特性不良の発生はみられず、半導体装置の信頼性を向上
させることができる。なお、プロセスパターンの形状
は、図2に示す正方形に限らず、プロセスパターン内に
スリットを設けた構造でも良い。
When such a process pattern of the present invention was cut by a dicer, formation of whiskers-like residue unlike the prior art was not seen. Therefore, after the dicing process,
At the time of assembly, a characteristic failure such as contact with a wire does not occur. Also in the flip chip, similarly,
No occurrence of characteristic defects is observed, and the reliability of the semiconductor device can be improved. The shape of the process pattern is not limited to the square shown in FIG. 2 and may have a structure in which a slit is provided in the process pattern.

【0013】[0013]

【発明の効果】以上説明したように本発明によれば、ダ
イシングライン内にプロセスパターンが形成されている
半導体装置において、ダイシング工程でプロセスパター
ンを切断しても、ショート等の特性不良の原因となる残
滓の発生を防止することができた。これにより、半導体
装置の信頼性を向上させることができた。
As described above, according to the present invention, in a semiconductor device in which a process pattern is formed in a dicing line, even if the process pattern is cut in a dicing process, it causes a characteristic defect such as a short circuit. It was possible to prevent the occurrence of residue. As a result, the reliability of the semiconductor device could be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のプロセスパターンの断面図である。FIG. 1 is a cross-sectional view of a process pattern of the present invention.

【図2】従来のダイシングラインの平面図である。FIG. 2 is a plan view of a conventional dicing line.

【図3】従来のプロセスパターンの断面図である。FIG. 3 is a sectional view of a conventional process pattern.

【図4】従来のダイシングラインのダイシング後の断面
図である。
FIG. 4 is a sectional view of a conventional dicing line after dicing.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 ダイシングライン 3 プロセスパターン 4 ダイサーの刃が通るライン 5 半導体ウエハ 6 絶縁膜 7 髭状の残滓 8 接着部材 1 semiconductor device 2 dicing line 3 process pattern 4 line through which a dicer blade passes 5 semiconductor wafer 6 insulating film 7 whiskers-like residue 8 adhesive member

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置が形成された半導体ウエハの
ダイシングライン内に、塑性材料からなるプロセスパタ
ーンが形成されている半導体装置において、前記プロセ
スパターンを半導体ウエハ表面に接着させる脆性材料か
らなる接着部材を設けたことを特徴とする半導体装置の
製造方法。
1. A semiconductor device having a process pattern made of a plastic material formed in a dicing line of a semiconductor wafer having the semiconductor device formed thereon. An adhesive member made of a brittle material for adhering the process pattern to the surface of the semiconductor wafer. A method of manufacturing a semiconductor device, comprising:
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、前記プロセスパターンがアルミニウムからな
り、前記接着部材がポリシリコンあるいは高融点金属シ
リサイドからなることを特徴とする半導体装置の製造方
法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the process pattern is made of aluminum, and the adhesive member is made of polysilicon or refractory metal silicide.
JP7211113A 1995-07-27 1995-07-27 Manufacture of semiconductor device Pending JPH0945637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7211113A JPH0945637A (en) 1995-07-27 1995-07-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7211113A JPH0945637A (en) 1995-07-27 1995-07-27 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0945637A true JPH0945637A (en) 1997-02-14

Family

ID=16600630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7211113A Pending JPH0945637A (en) 1995-07-27 1995-07-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0945637A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007061124A1 (en) * 2005-11-24 2007-05-31 Ricoh Company, Ltd. Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line
JP2007189111A (en) * 2006-01-13 2007-07-26 Ricoh Co Ltd Semiconductor wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007061124A1 (en) * 2005-11-24 2007-05-31 Ricoh Company, Ltd. Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line
KR100881109B1 (en) * 2005-11-24 2009-02-02 가부시키가이샤 리코 Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line
US8067819B2 (en) 2005-11-24 2011-11-29 Ricoh Company, Ltd. Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line
JP2007189111A (en) * 2006-01-13 2007-07-26 Ricoh Co Ltd Semiconductor wafer

Similar Documents

Publication Publication Date Title
US4628590A (en) Method of manufacture of a semiconductor device
KR100241573B1 (en) Semiconductor wafer
US4188636A (en) Semiconductor device having bump terminal electrodes
US7416964B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
TW417232B (en) Semiconductor device and process for producing the same
US9397054B2 (en) Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop
KR0178134B1 (en) Manufacture of semiconductor device
US5041897A (en) Semiconductor device
US5034345A (en) Method of fabricating a bump electrode for an integrated circuit device
US20060270194A1 (en) Semiconductor package and method for forming the same
JP2001203172A (en) Equipment for cutting off semiconductor element from semiconductor wafer
US4112196A (en) Beam lead arrangement for microelectronic devices
US6368943B1 (en) Semiconductor method of manufacture
JPH0945637A (en) Manufacture of semiconductor device
JP2001060567A (en) Method of manufacturing semiconductor device
US8013452B2 (en) Wire-bonded semiconductor component with reinforced inner connection metallization
CN108598064B (en) Metal wire for connecting conventional chip in wafer and special test chip
JPH11204525A (en) Manufacture of semiconductor device
KR100236713B1 (en) Method for forming bump of semiconductor device
JP2001060568A (en) Method of manufacturing semiconductor device
KR100336576B1 (en) Wafer level package
KR100249539B1 (en) A semiconductor chip and a method of manufacturing the same
JPH08139057A (en) Semiconductor integrated circuit device
JP2002373909A (en) Semiconductor circuit device and manufacturing method therefor
JPH0766237A (en) Semiconductor-package structure