JPH0944530A - Circuit diagram generation system - Google Patents

Circuit diagram generation system

Info

Publication number
JPH0944530A
JPH0944530A JP7190319A JP19031995A JPH0944530A JP H0944530 A JPH0944530 A JP H0944530A JP 7190319 A JP7190319 A JP 7190319A JP 19031995 A JP19031995 A JP 19031995A JP H0944530 A JPH0944530 A JP H0944530A
Authority
JP
Japan
Prior art keywords
symbol
circuit diagram
symbols
temporary
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7190319A
Other languages
Japanese (ja)
Other versions
JP2845779B2 (en
Inventor
Atsushi Kamimura
敦 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP7190319A priority Critical patent/JP2845779B2/en
Publication of JPH0944530A publication Critical patent/JPH0944530A/en
Application granted granted Critical
Publication of JP2845779B2 publication Critical patent/JP2845779B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent an artificial miss by automating a change from a temporary symbol to a regular symbol. SOLUTION: This system is provided with an outline design process (S10) for designing the outline of a device, a function design function (S11) for generating a function diagram by analyzing the functions of the outline design, a symbol editor (S12) which generates respective designed functions and circuit diagram symbols of the respective functions, a function diagram generating process (S13) for generating a function diagram by using a circuit diagram generation tool and a symbol library, a circuit diagram editing process (S14) which displays the function diagram on a display and corrects and edits it, a hierarchical design process (S15) which divides and makes the circuit diagram hierarchical, a correspondence table generating process (S19 and S20) which take the names of temporary symbols out of the hierarchical circuit diagram and displays them on the display, and generates a correspondence table of the temporary symbols and regular symbols once the regular symbols are determined, and an automatic symbol changing process (S21) which generates a final drawing by automatically changing the temporary symbols into the regular symbols.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は回路図面作成システ
ムに関し、特にCADを利用した回路図面作成システム
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit drawing preparation system, and more particularly to a circuit drawing preparation system utilizing CAD.

【0002】[0002]

【従来の技術】この種の従来の回路図面作成システム
は、CADシステムを利用して作成した各回路図面を図
面シートに構成し、各図面シートのデータはCAD図面
データベースに格納される。もし、図面シートに変更が
生じた場合には、予め定められた方法で変更データを入
力し、CAD図面データを更新する。
2. Description of the Related Art A conventional circuit drawing creating system of this kind composes each circuit drawing created by using a CAD system into a drawing sheet, and the data of each drawing sheet is stored in a CAD drawing database. If the drawing sheet is changed, the change data is input by a predetermined method to update the CAD drawing data.

【0003】例えば、図面シート内のある図面要素のシ
ンボルの変更であれば、変更前のシンボル名に固有の関
連図面パラメータテーブル内の該当する図形要素の関連
図面パラメータの変更フラグを変更状態に書替えると共
に、変更後のシンボル名に固有の関連図面パラメータテ
ーブルに、該当する図形要素の関連図面パラメータを追
加する。この際、変更フラグは追加指示状態に設定され
る。そして、変更後のシンボル名に固有の関連図面パラ
メータテーブルを参照することにより、変更後のシンボ
ル名と同じシンボル名であってシート番号が異なる図面
シート、即ち関連図面シートを検知することができ、例
えば関連図面シートのシート番号の表示メッセージ、更
には関連図面シートを画面表示して利用者に通知するこ
とが可能となる(特開平4−225473号公報参
照)。
For example, if the symbol of a drawing element in a drawing sheet is changed, the change flag of the related drawing parameter of the corresponding graphic element in the related drawing parameter table specific to the symbol name before the change is written in the changed state. At the same time, the related drawing parameters of the corresponding graphic element are added to the related drawing parameter table specific to the changed symbol name. At this time, the change flag is set to the addition instruction state. Then, by referring to the related drawing parameter table unique to the changed symbol name, it is possible to detect a drawing sheet having the same symbol name as the changed symbol name but a different sheet number, that is, a related drawing sheet, For example, it becomes possible to display the message of the sheet number of the related drawing sheet and further display the related drawing sheet on the screen to notify the user (see Japanese Patent Laid-Open No. 4-225473).

【0004】[0004]

【発明が解決しようとする課題】この従来の回路図面作
成システムでは、図面要素の変更の場合、図面要素がシ
ンボル化されておれば、回路図作成エディタによって変
更図面シートをロードするとシンボルライブラリーデー
タから変更になったシンボルとを読み出して正式のシン
ボルで図面シートで変更することができるが、階層設計
の段階で仮シンボル(マクロ)で設計されたものについ
ては、正式シンボル決定時に、その部分を手作業で回路
図を作成せねばならないという問題点があった。
In this conventional circuit drawing creation system, when a drawing element is changed, if the drawing element is symbolized, when the changed drawing sheet is loaded by the schematic drawing editor, the symbol library data is loaded. It is possible to read out the changed symbol from and change it with the official symbol on the drawing sheet. However, if the temporary symbol (macro) is designed at the stage of hierarchical design, that part will be changed when the official symbol is decided. There was a problem that the circuit diagram had to be created manually.

【0005】[0005]

【課題を解決するための手段】本発明の回路図面作成シ
ステムは回路図作成に使用する予め定められた機能を表
わす複数のシンボルを格納するシンボル格納手段と、前
記複数のシンボルを用いて表示画面上に回路図を作成す
る回路図作成手段と、前記表示面面上のシンボルを移
動,追加,削除して前記回路図を編集する第1の回路図
編集手段と、回路の階層設計の時点で未決定の回路部分
のシンボルを仮シンボルに仮決定して前記仮シンボルを
前記シンボル格納手段に登録する第1の登録手段と、前
記仮シンボルが登録された時点で前記仮シンボルを含ん
だ回路図を編集する第2の回路図編集手段と、前記仮シ
ンボルに対して正式シンボルが決定した場合に前記仮シ
ンボルの入出力記号と前記正式シンボルの入出力記号と
の対応表を作成して記憶する記憶手段と、前記正式シン
ボルを前記シンボル格納手段に登録する第2の登録手段
と、前記対応表が記憶され且つ前記正式シンボルが登録
されると前記回路図を正式シンボルの入った回路図に編
集する第3の回路図編集手段とを備えている。
A circuit drawing creating system of the present invention includes a symbol storing means for storing a plurality of symbols representing a predetermined function used for creating a circuit diagram, and a display screen using the plurality of symbols. A circuit diagram creating means for creating a circuit diagram on the above, a first circuit diagram editing means for editing the circuit diagram by moving, adding and deleting symbols on the display surface, and at the time of hierarchical design of the circuit. First registration means for tentatively determining a symbol of an undecided circuit portion as a tentative symbol and registering the tentative symbol in the symbol storage means, and a circuit diagram including the tentative symbol when the tentative symbol is registered. And a second circuit diagram editing means for editing, and when a formal symbol is determined for the temporary symbol, a correspondence table of the input / output symbol of the temporary symbol and the input / output symbol of the formal symbol is created. Memory means for storing, second registration means for registering the formal symbol in the symbol storage means, the correspondence table stored, and the circuit diagram including the formal symbol when the formal symbol is registered And a third circuit diagram editing means for editing.

【0006】[0006]

【発明の実施の形態】次に、本発明について図面を参照
して説明する。
Next, the present invention will be described with reference to the drawings.

【0007】図1は本発明の一実施の形態を適用するシ
ステムの構成を示す図である。
FIG. 1 is a diagram showing the configuration of a system to which an embodiment of the present invention is applied.

【0008】図1において、本適用例のシステムは、C
ADで作成された回路図面データを記憶しているCAD
図面データベース10と、CADで回路図面を作成する
ためのシンボルが登録されているシンボルライブラリデ
ータベース11と、仮シンボルと正式シンボルとのそれ
ぞれの名称,入出力ピン名等の対応付けされた表を記憶
する対応表記憶部12と、シンボルによって回路図作成
プログラムを記憶する回路作成エディタ部13と、仮シ
ンボルを正式シンボルに変換して図面変更処理のプログ
ラムを記憶する図面変更処理記憶部14と、回路図面を
表示するディスプレイ15と、文字,記号等を入力する
キーボード16と、ディスプレイ15の画面上を指示す
るマウス17と、本適用例のシステム全体の制御,処理
を行うCPU18とを有している。
In FIG. 1, the system of this application example is C
A CAD that stores circuit diagram data created by AD
A drawing database 10, a symbol library database 11 in which symbols for creating a circuit drawing by CAD are registered, a table in which the names of temporary symbols and formal symbols, input / output pin names, and the like are associated with each other is stored. A correspondence table storage unit 12, a circuit creation editor unit 13 that stores a circuit diagram creation program by symbols, a drawing change processing storage unit 14 that converts a temporary symbol into a formal symbol and stores a drawing change processing program, and a circuit. It has a display 15 for displaying drawings, a keyboard 16 for inputting characters, symbols, etc., a mouse 17 for pointing on the screen of the display 15, and a CPU 18 for controlling and processing the entire system of this application example. .

【0009】図2は本発明の一実施の形態の回路図作成
の手順を示すフローチャート、図3は図2の中に示す仮
シンボル正式シンボル自動変更機構の作業手順を示すフ
ローチャート、図4は本実施の形態における概要設計か
ら未決定シンボルを含む回路設計までの回路図の一例を
示し、(a)は概要設計を示す図、(b)は(a)の概
要設計に対する機能設計を示す図、(c)は(b)の機
能設計に対して未決定シンボルを含む回路図面を示す
図、図5は図4の(c)の未決定シンボルを仮シンボル
に置換えた一例を示し、(a)は仮シンボルの一例を示
す図、(b)は図4の(c)の未決定シンボルを(a)
の仮シンボルに置換えた回路図面を示す図、図6は図5
の(b)の仮シンボルを正式シンボルに置換えた一例を
示し、(a)は図5の(a)に対す正式シンボルを示す
図、(b)は正式シンボルと仮シンボルとのそれぞれの
記号の対応を示す図、図7は図4の(b)を全て正式シ
ンボルで作成した回路図面を示す図である。
FIG. 2 is a flow chart showing a procedure for making a circuit diagram according to an embodiment of the present invention, FIG. 3 is a flow chart showing a working procedure of the temporary symbol formal symbol automatic changing mechanism shown in FIG. 2, and FIG. An example of a circuit diagram from a schematic design to a circuit design including undecided symbols in the embodiment is shown, (a) shows a schematic design, (b) shows a functional design for the schematic design of (a), (C) is a diagram showing a circuit diagram including undecided symbols for the functional design of (b), FIG. 5 shows an example in which the undecided symbols of (c) of FIG. 4 are replaced with temporary symbols, and (a) Is a diagram showing an example of a temporary symbol, (b) is an undecided symbol of (c) of FIG.
FIG. 6 is a diagram showing a circuit diagram in which the temporary symbol of FIG.
5B shows an example in which the temporary symbol is replaced with a formal symbol, FIG. 5A is a diagram showing a formal symbol corresponding to FIG. 5A, and FIG. FIG. 7 is a diagram showing the correspondence, and FIG. 7 is a diagram showing a circuit diagram in which all of FIG.

【0010】次に、本実施の形態による回路図作成シス
テムについて図1〜図7を参照して説明する。
Next, a circuit diagram creating system according to this embodiment will be described with reference to FIGS.

【0011】図2においてS10では、これから回路図
面を作成する装置の概要を設計する。例えば、図4の
(a)で示すように、作成する装置の概要機能を設計す
る。図4の(a)において、例えば、A機能は、入出力
を200ピンとして、30×40の大きさとし、B機能
は、電源投入時に、データロードして初期化させる。等
概要の機能を設計者が考える。次に、S11では、S1
0で行った概要機能を機能分割して機能図を作成する。
In FIG. 2, in S10, an outline of an apparatus for creating a circuit drawing is designed. For example, as shown in FIG. 4A, the general function of the device to be created is designed. In FIG. 4A, for example, the A function has a size of 30 × 40 with 200 pins for input / output, and the B function is loaded with data and initialized when the power is turned on. The designer considers the functions of the outline. Next, in S11, S1
A functional diagram is created by dividing the outline function performed in 0.

【0012】機能図作成では、機能シンボル(AND、
OR、CNT等)を使いオペレータがディスプレイ15
上で配置、配線を機能図作成エディタS11を使い、例
えば、図4の(a)に対して図の(b)を作成する。S
12では、S11で使用した機能シンボルが回路シンボ
ル(LS04、ALS244)に変換される時の、回路
図シンボルの形状を作成するシンボルエディタである。
In creating a functional diagram, functional symbols (AND,
OR, CNT, etc.)
Using the functional diagram creation editor S11 for the layout and wiring above, for example, FIG. 4B is created with respect to FIG. S
Reference numeral 12 is a symbol editor for creating the shape of the circuit diagram symbol when the function symbol used in S11 is converted into the circuit symbol (LS04, ALS244).

【0013】回路図を作成するには、すべてが、回路図
シンボルでなければいけなく、テクノロジー(例えば、
cmos4、cmos6)毎でも別に回路図シンボルを
作成しなければいけないが、シンボルライブラリーデー
タベース11があるので、ほとんどのものは作成しなく
ともこのデータベース11を使用して回路図を作成でき
る。
To create a schematic, everything must be a schematic symbol and the technology (eg,
It is necessary to separately create a circuit diagram symbol for each cmos4, cmos6), but since there is a symbol library database 11, most databases can be created without using this database 11.

【0014】S13では、回路図作成ツールで、S11
の機能シンボルで書かれた機能図(図4のb)とシンボ
ルライブラリーデータベース11とから自動的に回路図
を生成するツールを使い回路図を生成する。生成した回
路図を図4の(c)に示す。
In S13, a circuit diagram creation tool is used to execute S11.
A circuit diagram is generated using a tool for automatically generating a circuit diagram from the function diagram (b in FIG. 4) written with the function symbol of FIG. 4 and the symbol library database 11. The generated circuit diagram is shown in FIG.

【0015】S14では、S13で生成された回路図を
オペレータがディスプレイ15上で変更できるツールで
ある。S14では、シンボルの配置、配線ができるの
で、回路図上での修正や階層化を図ることができる(図
5の(b))。
In S14, the operator can change the circuit diagram generated in S13 on the display 15. In S14, since the symbols can be arranged and the wiring can be made, the correction and the hierarchy can be achieved on the circuit diagram ((b) of FIG. 5).

【0016】S15の階層設計をすると、機能の複雑な
所を切り出し、そこだけを後回しにして設計を進めるこ
とができる。この後回しした部分を仮シンボルで配置し
てしまえば、他の部分は影響が無く設計を進められる
(図5の(c))。しかし、仮シンボルのままなので、
正式の回路図としては出力できない。
When the hierarchical design of S15 is performed, it is possible to cut out a complicated function and to postpone only that part to proceed with the design. By arranging the postponed part with the temporary symbols, the other parts are not affected and the design can proceed ((c) of FIG. 5). However, since it remains a temporary symbol,
It cannot be output as a formal circuit diagram.

【0017】そこで、S19は、対応表作成プログラム
で階層設計された回路図面(例えば図5(b))から仮
シンボルの名前を取り出し、図5の(b)の「CMA
C」の仮シンボル名と使用している図面シートをディス
ブレイ15上に表示して、オペレータに知らせる。オペ
レータは、この情報から正式シンボルが作成されていれ
ば、正式シンボル名を入力する。図6の(a)の正式シ
ンボル「CSYM」が作成されていなければ、改行キー
を入力する。
Then, in S19, the name of the temporary symbol is extracted from the circuit diagram (for example, FIG. 5B) hierarchically designed by the correspondence table creating program, and "CMA" of FIG. 5B is obtained.
The temporary symbol name "C" and the drawing sheet used are displayed on the display 15 to inform the operator. The operator inputs the formal symbol name if the formal symbol is created from this information. If the formal symbol “CSYM” of FIG. 6A has not been created, enter the line feed key.

【0018】S19の対応表作成プログラムでは、シン
ボル名が入力されれば、シンボルライブラリデータベー
ス11を検索してディスプレイ15上に正式シンボルを
表示する。
In the correspondence table creating program of S19, when the symbol name is input, the symbol library database 11 is searched and the official symbol is displayed on the display 15.

【0019】次に対応表作成ブログラム(S19)は、
ピン情報を聞いてくるので正式シンボルの対応するピン
名を入力する。例えば、図6の(b)において、仮シン
ボルの「IN1」は、図6の(a)の正式シンボルの
「A01」の様に表示された情報に対応するものをオペ
レータが入力する。対応するピンが無い場合は、改行キ
ーを入力する。(結果的には、空きピンとなる。) 図5の(b)の仮シンボルすべてに対して、対応する入
出力情報を入力すると、対応表を作成して(S20)、
対応表記憶部12に記憶する。対応表の内容は、例えば
図6の(b)の様なテキストファイルである。
Next, the correspondence table creation program (S19) is
Since you will be asked for pin information, enter the pin name corresponding to the official symbol. For example, in FIG. 6B, the operator inputs the temporary symbol “IN1” corresponding to the displayed information such as the official symbol “A01” in FIG. 6A. If there is no corresponding pin, enter the line feed key. (As a result, it becomes an empty pin.) When the corresponding input / output information is input for all the temporary symbols in (b) of FIG. 5, a correspondence table is created (S20),
It is stored in the correspondence table storage unit 12. The content of the correspondence table is, for example, a text file as shown in FIG.

【0020】次に、S21は、仮シンボル正式シンボル
自動変更機構で、図3は図2のS21を細分化したもの
である。
Next, S21 is a temporary symbol formal symbol automatic changing mechanism, and FIG. 3 is a subdivision of S21 of FIG.

【0021】図3において、先ずオペレータが図面デー
タベース10中の回路図図面名と対応表を入力する(S
30)。入力されたデータから図面名を取り出す(S3
4)。入力された対応表を対応表記憶部12から読み込
む(S35)。取り出した図面名を図面データベース1
0から読み込む(S36)。
In FIG. 3, the operator first inputs the circuit diagram drawing name and the correspondence table in the drawing database 10 (S).
30). The drawing name is extracted from the input data (S3
4). The input correspondence table is read from the correspondence table storage unit 12 (S35). Drawing database 1
Read from 0 (S36).

【0022】読み込んだ対応表から仮シンボル名を取り
出し図面シートを検索する(S37)。
The temporary symbol name is taken out from the read correspondence table and the drawing sheet is searched (S37).

【0023】シンポルライブラリデータベース11から
対応表に書かれている仮シンボルに対する正式シンボル
名を取り出し図面に配置する(S38)。図面シートに
正式シンボルを配置した後、シンボル間を配線する(S
39)。図面シートを更新する(S40)。対応表のデ
ータを最後まで読み込むまで繰り返す(S41)。正式
シンボルで配置、配線された回路図を生成する。図7が
生成された回路図である。
The official symbol name for the temporary symbol written in the correspondence table is taken out from the symbol library database 11 and placed in the drawing (S38). After placing the official symbols on the drawing sheet, wire between the symbols (S
39). The drawing sheet is updated (S40). Repeat until the data of the correspondence table is read to the end (S41). Generate a circuit diagram that is placed and wired with a formal symbol. FIG. 7 is a generated circuit diagram.

【0024】尚、対応表に書かれているシンボルのみ変
更するので対応表のない他の仮シンボルは、そのままで
ある。
Since only the symbols written in the correspondence table are changed, other temporary symbols having no correspondence table remain unchanged.

【0025】[0025]

【発明の効果】以上説明したように本発明は、仮シンボ
ル(マクロ)から正式シンボルへの変更を自動化するこ
とにより、回路図作成での人手による接続ミスや配置ミ
スを未然に防ぎ、回路図修正の品質を向上させることが
できる効果がある。
As described above, according to the present invention, by automatically changing a temporary symbol (macro) to a formal symbol, a connection error and a placement error caused by a human being in circuit diagram creation can be prevented, and the circuit diagram can be prevented. There is an effect that the quality of correction can be improved.

【0026】また、仕様未確定の機能部分を仮シンボル
化することにより、未確定部分を除く回路の先行回路設
計を進めることができる効果がある。
Further, the provisional symbolization of the functional part whose specification has not been determined has an effect that the preceding circuit design of the circuit excluding the undetermined part can be advanced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態を適用するシステムの構
成を示す図である。
FIG. 1 is a diagram showing a configuration of a system to which an embodiment of the present invention is applied.

【図2】本発明の一実施の形態の回路図作成の手順を示
すフローチャートである。
FIG. 2 is a flowchart showing a procedure for creating a circuit diagram according to an embodiment of the present invention.

【図3】図2の中に示す仮シンボル正式シンボル自動変
更機構の作業手順を示すフローチャートである。
FIG. 3 is a flowchart showing a work procedure of a temporary symbol formal symbol automatic change mechanism shown in FIG.

【図4】本実施の形態における概要設計から未決定シン
ボルを含む回路設計までの回路図の一例を示し、(a)
は概要設計を示す図、(b)は(a)の概要設計に対す
る機能設計を示す図、(c)は(b)の機能設計に対し
て未決定シンボルを含む回路図面を示す図である。
FIG. 4 shows an example of a circuit diagram from a schematic design to a circuit design including undecided symbols in the present embodiment, (a)
FIG. 4A is a diagram showing a schematic design, FIG. 8B is a diagram showing a functional design with respect to the schematic design of FIG. 7A, and FIG.

【図5】図4の(c)の未決定シンボルを仮シンボルに
置換えた一例を示し、(a)は仮シンボルの一例を示す
図、(b)は図4の(c)の未決定シンボルを(a)の
仮シンボルに置換えた回路図面を示す図である。
5A and 5B show an example in which the undecided symbols in FIG. 4C are replaced with temporary symbols, FIG. 5A is a diagram showing an example of temporary symbols, and FIG. 5B is an undecided symbol in FIG. 4C. It is a figure which shows the circuit drawing which replaced with the temporary symbol of (a).

【図6】図5の(b)の仮シンボルを正式シンボルに置
換えた一例を示し、(a)は図5の(a)に対す正式シ
ンボルを示す図、(b)は正式シンボルと仮シンボルと
のそれぞれの記号の対応を示す図である。
6A and 6B show an example in which the temporary symbol of FIG. 5B is replaced with a formal symbol, FIG. 6A shows a formal symbol corresponding to FIG. 5A, and FIG. 6B shows a formal symbol and a temporary symbol. It is a figure which shows the correspondence of each symbol of and.

【図7】図4の(b)を総て正式シンボルで作成した回
路図面を示す図である。
FIG. 7 is a diagram showing a circuit diagram in which all of FIG. 4 (b) is created with formal symbols.

【符号の説明】[Explanation of symbols]

10 CAD図面データベース 11 シンボルライブラリ 12 対応表記憶部 13 回路作成エディタ部 14 図面変更処理記憶部 15 ディスプレイ 16 キーボード 17 マウス 18 CPU 19 プリンタ 10 CAD Drawing Database 11 Symbol Library 12 Correspondence Table Storage 13 Circuit Creation Editor 14 Drawing Change Processing Storage 15 Display 16 Keyboard 17 Mouse 18 CPU 19 Printer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 回路図作成に使用する予め定められた機
能を表わす複数のシンボルを格納するシンボル格納手段
と、前記複数のシンボルを用いて表示画面上に回路図を
作成する回路図作成手段と、前記表示面面上のシンボル
を移動,追加,削除して前記回路図を編集する第1の回
路図編集手段と、回路の階層設計の時点で未決定の回路
部分のシンボルを仮シンボルに仮決定して前記仮シンボ
ルを前記シンボル格納手段に登録する第1の登録手段
と、前記仮シンボルが登録された時点で前記仮シンボル
を含んだ回路図を編集する第2の回路図編集手段と、前
記仮シンボルに対して正式シンボルが決定した場合に前
記仮シンボルの入出力記号と前記正式シンボルの入出力
記号との対応表を作成して記憶する記憶手段と、前記正
式シンボルを前記シンボル格納手段に登録する第2の登
録手段と、前記対応表が記憶され且つ前記正式シンボル
が登録されると前記回路図を正式シンボルの入った回路
図に編集する第3の回路図編集手段とを備えることを特
徴とする回路図面作成システム。
1. A symbol storage means for storing a plurality of symbols representing a predetermined function used for creating a circuit diagram, and a circuit diagram creation means for creating a circuit diagram on a display screen using the plurality of symbols. First circuit diagram editing means for editing the circuit diagram by moving, adding, or deleting symbols on the display surface, and a symbol of a circuit portion that has not been determined at the time of hierarchical design of the circuit is temporarily changed to a temporary symbol. First registration means for determining and registering the temporary symbol in the symbol storage means, and second circuit diagram editing means for editing a circuit diagram including the temporary symbol when the temporary symbol is registered, When a formal symbol is determined for the temporary symbol, a storage unit for creating and storing a correspondence table of the input / output symbol of the temporary symbol and the input / output symbol of the formal symbol, and the formal symbol for the syn Second registration means for registering in the memory storing means; and third circuit diagram editing means for editing the circuit diagram into a circuit diagram containing the formal symbol when the correspondence table is stored and the formal symbol is registered. A circuit drawing creation system comprising:
JP7190319A 1995-07-26 1995-07-26 Circuit drawing creation system Expired - Fee Related JP2845779B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7190319A JP2845779B2 (en) 1995-07-26 1995-07-26 Circuit drawing creation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7190319A JP2845779B2 (en) 1995-07-26 1995-07-26 Circuit drawing creation system

Publications (2)

Publication Number Publication Date
JPH0944530A true JPH0944530A (en) 1997-02-14
JP2845779B2 JP2845779B2 (en) 1999-01-13

Family

ID=16256199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7190319A Expired - Fee Related JP2845779B2 (en) 1995-07-26 1995-07-26 Circuit drawing creation system

Country Status (1)

Country Link
JP (1) JP2845779B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4746091B2 (en) * 2006-03-17 2011-08-10 富士通株式会社 Network design processing apparatus, network design processing method, and network design processing program

Also Published As

Publication number Publication date
JP2845779B2 (en) 1999-01-13

Similar Documents

Publication Publication Date Title
US6345270B1 (en) Data management system
KR100191405B1 (en) Processing plan method
JP2845779B2 (en) Circuit drawing creation system
JP2004157927A (en) Creating system for business form input, creating program and creating method
JP2004318848A (en) Automatic picture generating apparatus, automatic picture generating method, automatic picture generating program, recording medium, performance apparatus, file editing apparatus, file editing method and file editing program
JP2998674B2 (en) Document creation support device for design work
JPS58163036A (en) Automatic numbering device
JPH08166973A (en) Image data managing system
JP3153481B2 (en) Circuit diagram management system
JPH08202769A (en) Document preparing device
JP2004295560A (en) Part information management program and part information management device
JP4620241B2 (en) Semiconductor device design support apparatus and method
JPH0696145A (en) Processing system for character string/graphic
JP2008257436A (en) Multilingual display device and multilingual display method
JPH05158644A (en) Menu processor
JPH10320407A (en) Method and device for supporting visual simulation
JPH10340281A (en) Automatic editing device for expanded connection drawing
JPH06309392A (en) Managing method for new drawing
JPS63226771A (en) Circuit diagram forming device
JPH09185499A (en) Method and device for generating interactive program
JP2003281195A (en) Hierarchical diagram creating method and cad system using the creating method
JPH08115358A (en) Method and device for data connection of table and graphic
JPH0778195A (en) Data updating system in circuit design cad
JPH0553781A (en) Programming system by computer
JPH06309390A (en) Update history managing method for design data

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981006

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees