JPH0936531A - Mounting of lead component - Google Patents

Mounting of lead component

Info

Publication number
JPH0936531A
JPH0936531A JP7179099A JP17909995A JPH0936531A JP H0936531 A JPH0936531 A JP H0936531A JP 7179099 A JP7179099 A JP 7179099A JP 17909995 A JP17909995 A JP 17909995A JP H0936531 A JPH0936531 A JP H0936531A
Authority
JP
Japan
Prior art keywords
solder
solder precoat
lead
mounting
precoat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7179099A
Other languages
Japanese (ja)
Inventor
Kazuto Hikasa
和人 日笠
Takao Fukunaga
隆男 福永
Hisao Irie
久夫 入江
Hiroshi Tanaka
寛 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Harima Chemical Inc
Original Assignee
Furukawa Electric Co Ltd
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Harima Chemical Inc filed Critical Furukawa Electric Co Ltd
Priority to JP7179099A priority Critical patent/JPH0936531A/en
Publication of JPH0936531A publication Critical patent/JPH0936531A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate a defective bonding of lead components and to make it possible to mount efficiently the lead components on a circuit board by a method wherein a reflow heating treatment is performed on the board in a state that solders have a surface tension smaller than that of the solders at the time of the formation of solder precoatings to mount the lead components on the conductive parts on the board. SOLUTION: Solder precoatings are respectively formed on conductive parts 12 on a board in a state that solders have a prescribed surface tension. At this time, by setting greatly in comparison the surface tension of the solders 13 at the time of the formation of the solder precoatings, the fluidity of the solders 13 can be reduced. Then, a flux having a temporary fixture is fed on the solder precoatings and lead components 11 are respectively mounted on the solder precoatings. After that, a reflow heating treatment is performed on this board to mount the lead components 11 on the parts 12. At this time, the surface tension of the solders at the time of the reflow heating treatment is set smaller than that of the solders at the time of the formation of the solder precoatings, whereby the fluidity of the solders can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半田プリコートを
用いたリード部品の実装方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting method for lead parts using a solder precoat.

【0002】[0002]

【従来の技術】従来から、回路基板上にリード部品を実
装する方法としては、回路基板の導電部分(パッド)上
に印刷法によりソルダペーストをコーティングした後、
ソルダーペースト上にリード部品を搭載し、その後この
回路基板に加熱処理を施してソルダペーストを溶融させ
ることにより回路基板のパッド上にリード部品を実装す
る方法が採用されている。
2. Description of the Related Art Conventionally, as a method of mounting lead parts on a circuit board, after coating a solder paste on a conductive portion (pad) of the circuit board by a printing method,
A method has been adopted in which lead components are mounted on the solder paste, and then the circuit board is subjected to heat treatment to melt the solder paste, thereby mounting the lead components on the pads of the circuit board.

【0003】しかしながら、近年のリード部品のリード
ピッチの微細化に伴い、回路基板上のパッドピッチも微
細化してきており、特にパッドピッチが0.5mmより
狭くなると、ソルダペーストの印刷が困難になり、半田
ブリッジ等の半田付け不良が多発するという問題が生じ
る。
However, as the lead pitch of lead components has become finer in recent years, the pad pitch on the circuit board has also become finer. Especially, when the pad pitch becomes narrower than 0.5 mm, it becomes difficult to print the solder paste. However, there arises a problem that soldering defects such as solder bridges frequently occur.

【0004】そこで、回路基板における狭いピッチのパ
ッド上に半田層を形成する方法として、形成しようとす
る半田合金成分のうちイオン化傾向の小さい金属の有機
酸塩(例えば、Sn−Pb系半田においては有機酸鉛
塩)と、前記金属よりイオン化傾向の大きい金属もしく
はその金属を含む合金からなる金属粉末(例えば、Sn
−Pb系半田においては錫粉、もしくは形成しようとす
るSn−Pb系半田よりSnリッチの半田粉)とを含む
ペースト状半田析出用組成物を用い、前記有機酸塩中の
金属イオンと、前記金属粉末中の金属との置換反応を利
用して、半田をパッド上に析出させる方法が特開平1−
157796号公報等において開示されている。この方
法は、例えば有機酸鉛塩と錫粉を主成分とするペースト
状半田析出組成物を回路基板のパッドを含む領域にベタ
塗りで塗布し、これに加熱処理を施して、有機酸鉛塩と
錫粉との間で置換反応を起こさせ、パッド上に半田合金
を選択的に析出させて半田プリコートを形成する方法で
ある。この方法によれば、パッドピッチが0.5mm未
満であっても、半田ブリッジを発生させることなく、し
かも短時間で半田プリコートを形成することができる。
Therefore, as a method of forming a solder layer on a pad having a narrow pitch on a circuit board, an organic acid salt of a metal having a small ionization tendency (for example, in Sn--Pb type solder) among solder alloy components to be formed. Organic acid lead salt) and a metal powder (for example, Sn) composed of a metal having a greater ionization tendency than the above metals or an alloy containing the metal.
In the -Pb-based solder, a paste-like solder depositing composition containing tin powder or Sn-Pb-based solder powder which is to be formed) is used. A method of depositing solder on a pad by utilizing a substitution reaction with a metal in a metal powder is disclosed in Japanese Patent Laid-Open No.
It is disclosed in Japanese Patent Publication No. 157796. In this method, for example, a paste-like solder deposition composition mainly composed of an organic acid lead salt and tin powder is applied to a region including a pad of a circuit board by solid coating, and a heat treatment is applied to this to form an organic acid lead salt. Is a method of causing a substitution reaction between tin powder and tin powder to selectively deposit a solder alloy on the pad to form a solder precoat. According to this method, even if the pad pitch is less than 0.5 mm, the solder precoat can be formed in a short time without generating a solder bridge.

【0005】また、リード部品を実装する場合には、形
成された半田プリコート上にリード部品を搭載し、その
後これに加熱処理を施して半田プリコートを溶融させる
ことによりパッド上にリード部品を実装する。
When the lead component is mounted, the lead component is mounted on the formed solder precoat, and then the solder precoat is melted by heat treatment to mount the lead component on the pad. .

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記方
法においては、図3(A)および(B)に示すように、
リード部品の各リード31のz軸方向の位置のバラツ
キ、すなわちリードコプラナリティーは、半田プリコー
トを高くすることにより吸収するが、パッド32のピッ
チが狭くなると、半田プリコート33の高さh´を高く
することが難しくなり、リードコプラナリティーを吸収
することができなくなる。例えば、リードコプラナリテ
ィーが100μmあるリード部品を0.3mm以下のパ
ッド32のピッチで実装する場合、半田プリコート33
の厚さを100μm程度に高くすることは、時間的、材
料的、コスト的にも容易ではなく、また半田ブリッジの
発生等が問題となり、非常に困難である。
However, in the above method, as shown in FIGS. 3 (A) and 3 (B),
The variation in the position of each lead 31 of the lead component in the z-axis direction, that is, the lead coplanarity, is absorbed by increasing the solder precoat, but when the pitch of the pads 32 becomes narrow, the height h ′ of the solder precoat 33 increases. It becomes difficult to do so, and it becomes impossible to absorb the lead coplanarity. For example, when mounting lead parts having a lead coplanarity of 100 μm at a pitch of pads 32 of 0.3 mm or less, the solder precoat 33
It is not easy to increase the thickness to about 100 μm in terms of time, material, and cost, and problems such as the occurrence of solder bridges are very difficult.

【0007】本発明はかかる点に鑑みてなされたもので
あり、接合不良なくリード部品を効率よく回路基板上に
実装することができるリード部品の実装方法を提供する
ことを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a lead component mounting method capable of efficiently mounting lead components on a circuit board without defective joints.

【0008】[0008]

【課題を解決するための手段】本発明は、導電部分を有
する基板の前記導電部分上に所定の表面張力を有する状
態で半田プリコートを形成する工程と、前記半田プリコ
ート上に仮固定性を有するフラックスを供給する工程
と、前記フラックスを供給した半田プリコート上にリー
ド部品を搭載する工程と、前記リード部品を搭載した基
板に、前記半田プリコートを形成する際の表面張力より
も小さい表面張力を有する状態でリフロー加熱処理を施
して前記リード部品を前記基板の前記導電部分に実装す
る工程とを具備することを特徴とするリード部品の実装
方法を提供する。
According to the present invention, there is provided a step of forming a solder precoat on the conductive part of a substrate having a conductive part in a state of having a predetermined surface tension, and a temporary fixing property on the solder precoat. A step of supplying a flux, a step of mounting a lead component on the solder precoat to which the flux has been supplied, and a surface tension of the substrate on which the lead component is mounted, which is smaller than the surface tension when the solder precoat is formed. And a step of mounting the lead component on the conductive portion of the substrate by performing a reflow heat treatment in the state.

【0009】ここで、導電部分とは、主に電極パッドを
意味する。また、基板とは、プリント配線板等の回路基
板を意味する。また、フラックスが有する仮固定性と
は、実装ラインの振動等で部品の位置ずれの発生を起こ
させない固定力を意味する。このような仮固定性を有す
るフラックスとしては、例えば特願平6−180712
号において開示されているもの等を用いることができ
る。
Here, the conductive portion mainly means an electrode pad. The board means a circuit board such as a printed wiring board. Further, the temporary fixing property of the flux means a fixing force that does not cause displacement of components due to vibration of the mounting line or the like. A flux having such temporary fixing property is, for example, Japanese Patent Application No. 6-180712.
And the like disclosed in the publication can be used.

【0010】本発明の方法において使用されるリード部
品としては、QFP(Quad Flat Package )、SOP
(Small Outline Package )等を挙げることができる 本発明において、半田プリコートを形成する際の表面張
力と、リフロー加熱処理を施す際の半田の表面張力を制
御する方法としては、以下の3つの方法(1)〜(3)
が挙げられる。 (1)リフロー加熱処理の際のフラックスのJIS Z
3197に準拠した銅板広がり性試験における活性
を、半田プリコートを形成する際のフラックスの前記試
験における活性の1.05倍以上に設定し、半田プリコ
ートを形成する際の前記試験における半田漏れ広がり率
を80〜95%に設定する方法。 (2)リフロー加熱処理の際の雰囲気中の酸素濃度を、
半田プリコート形成する際の雰囲気中の酸素濃度の1/
2未満に設定し、半田プリコート形成する際の雰囲気中
の酸素濃度を1000ppm以下に設定する方法。 (3)リフロー加熱処理の際の雰囲気温度を、半田プリ
コート形成する際の雰囲気温度より10℃以上高く設定
し、半田プリコート形成する際の雰囲気温度を185〜
220℃の範囲内に設定する方法。 (1)において、フラックスの活性や半田濡れ広がり率
の調整は、フラックスの選択あるいは成分調整によって
行うことができる。(2)において、酸素濃度を制御す
る方法としては、例えば半田プリコートを形成する際の
加熱炉やリフロー炉に流す窒素ガスの流量を調整するこ
とによって行うことができる。
The lead parts used in the method of the present invention include QFP (Quad Flat Package) and SOP.
(Small Outline Package), etc. In the present invention, the following three methods are used to control the surface tension when forming the solder precoat and the surface tension of the solder when performing the reflow heat treatment ( 1) to (3)
Is mentioned. (1) JIS Z of flux during reflow heat treatment
The activity in the copper plate spreadability test according to 3197 is set to 1.05 times or more of the activity of the flux in forming the solder precoat in the test, and the solder leak spread rate in the test in forming the solder precoat is determined. How to set 80-95%. (2) The oxygen concentration in the atmosphere during the reflow heat treatment is
1 / of the oxygen concentration in the atmosphere when forming the solder precoat
A method of setting less than 2 and setting the oxygen concentration in the atmosphere at the time of forming the solder precoat to 1000 ppm or less. (3) The ambient temperature during the reflow heat treatment is set to be 10 ° C. or higher than the ambient temperature during the solder precoat formation, and the ambient temperature during the solder precoat formation is 185 to 185.
Method to set within the range of 220 ℃. In (1), the activity of the flux and the solder wetting spread rate can be adjusted by selecting the flux or adjusting the components. In (2), a method of controlling the oxygen concentration can be performed, for example, by adjusting the flow rate of nitrogen gas flowing in the heating furnace or the reflow furnace when forming the solder precoat.

【0011】なお、(1)〜(3)の方法は、それぞれ
単独で採用してもよいが、適宜組み合わせて採用しても
よい。本発明の方法においては、基板上の導電部分の形
状は、図1に示すように、ラプラスの効果が発揮される
形状、すなわち幅広部分10aと幅狭部分10bを備え
ており、幅広部分10aにおいて半田高さを高くするよ
うな形状であることが好ましい。
The methods (1) to (3) may be adopted individually, or in appropriate combination. In the method of the present invention, as shown in FIG. 1, the shape of the conductive portion on the substrate is such that the Laplace effect is exhibited, that is, the wide portion 10a and the narrow portion 10b are provided. The shape is preferably such that the solder height is increased.

【0012】本発明において、半田プリコートは、形成
しようとする半田合金成分のうちイオン化傾向の小さい
金属の有機酸塩(例えば、Sn−Pb系半田においては
有機酸鉛塩)と、前記金属よりイオン化傾向の大きい金
属もしくはその金属を含む合金からなる金属粉末(例え
ば、Sn−Pb系半田においては錫粉、もしくは形成し
ようとするSn−Pb系半田よりSnリッチの半田粉)
とを含むペースト状半田析出用組成物を用い、前記有機
酸塩中の金属イオンと、前記金属粉末中の金属との置換
反応を利用して、半田をパッド上に析出させて形成する
ことが好ましい。なお、従来の半田ペースト印刷法によ
って形成することもできる。
In the present invention, the solder precoat is an organic acid salt of a metal having a small ionization tendency among the solder alloy components to be formed (for example, an organic acid lead salt in Sn—Pb type solder) and ionized from the metal. Metal powder consisting of a metal having a large tendency or an alloy containing the metal (for example, tin powder in Sn-Pb solder, or solder powder richer in Sn than Sn-Pb solder to be formed).
Using a paste-like composition for depositing solder, which contains a metal ion in the organic acid salt and a substitution reaction of a metal in the metal powder, a solder may be deposited on a pad to be formed. preferable. Alternatively, it can be formed by a conventional solder paste printing method.

【0013】本発明のリード部品の実装方法は、基板の
導電部分上に所定の表面張力を有する状態で半田プリコ
ートを形成し、この半田プリコート上にリード部品を搭
載した後に、この基板に半田プリコートを形成する際の
表面張力よりも小さい表面張力を有する状態でリフロー
加熱処理を施してリード部品を導電部分に実装すること
を特徴としている。
According to the method for mounting lead components of the present invention, a solder precoat is formed on a conductive portion of a substrate with a predetermined surface tension, the lead components are mounted on the solder precoat, and then the solder precoat is applied to the substrate. It is characterized in that the lead component is mounted on the conductive portion by performing the reflow heat treatment in a state having a surface tension smaller than the surface tension at the time of forming.

【0014】まず、基板の導電部分上に所定の表面張力
を有する状態で半田プリコートを形成する。このとき、
半田プリコートを形成する際の半田の表面張力を比較的
大きく設定することにより、半田の流動性を低下させる
ことができる。これにより、半田プリコートの高さを低
く抑えることができる。
First, a solder precoat is formed on the conductive portion of the substrate with a predetermined surface tension. At this time,
The fluidity of the solder can be reduced by setting the surface tension of the solder when forming the solder precoat to be relatively large. As a result, the height of the solder precoat can be kept low.

【0015】次いで、半田プリコート上に仮固定性を有
するフラックスを供給し、その上にリード部品を搭載す
る。これにより、リード部品が半田プリコートから脱落
させることなく半田プリコート上に搭載することができ
る。
Next, a flux having a temporary fixing property is supplied onto the solder precoat, and a lead component is mounted thereon. Accordingly, the lead component can be mounted on the solder precoat without dropping from the solder precoat.

【0016】その後、この基板にリフロー加熱処理を施
してリード部品を導電部分に実装する。このとき、リフ
ロー加熱処理の際の半田の表面張力を半田プリコートを
形成する際の表面張力よりも小さく設定することによ
り、半田の流動性を向上させることができる。これによ
り、リフロー加熱処理の際に半田を集めることができ、
リードコプラナリティーを吸収することができる。特
に、図1に示す形状を有する導電部分においては、幅広
部分10aにおいて半田高さを高くすることができるた
め、非常に効果的である。その結果、図2(A)および
(B)に示すように、すべてのリード11を半田13に
より導電部分12に接合することができ、オープン不良
や、半田ブリッジの発生のない実装を行うことができ
る。
Then, the substrate is subjected to reflow heat treatment to mount the lead component on the conductive portion. At this time, the fluidity of the solder can be improved by setting the surface tension of the solder during the reflow heat treatment to be smaller than the surface tension when forming the solder precoat. This allows the solder to be collected during the reflow heat treatment,
Can absorb lead coplanarity. In particular, in the conductive portion having the shape shown in FIG. 1, the solder height can be increased in the wide portion 10a, which is very effective. As a result, as shown in FIGS. 2A and 2B, all the leads 11 can be joined to the conductive portion 12 by the solder 13, and the mounting can be performed without an open defect or a solder bridge. it can.

【0017】本発明の方法によれば、半田プリコートの
形成の際に半田プリコートの高さを高くする必要がな
く、時間的、材料的、コスト的にも優位であり、さら
に、半田ブリッジの発生等も効果的に防止することがで
きる。
According to the method of the present invention, it is not necessary to increase the height of the solder precoat at the time of forming the solder precoat, which is advantageous in terms of time, material, and cost, and further, a solder bridge is generated. Etc. can also be effectively prevented.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施例を具体的に
説明する。 (実施例1)リードコプラナリティー100μmの0.
3mmピッチの168ピンQFP(Quad Flat Package
)200個分の導電部分(電極パッド)を有するパタ
ーンを形成した回路基板を準備した。
Embodiments of the present invention will be specifically described below. (Example 1) Lead coplanarity 100 μm of 0.
3mm pitch 168-pin QFP (Quad Flat Package)
) A circuit board having a pattern having 200 conductive portions (electrode pads) was prepared.

【0019】この電極パッド上に、有機酸鉛およびSn
/Pb=70/30の半田粉末を主成分とするペースト
状半田析出組成物を厚さ約200μmで塗布し、これに
酸素濃度100ppmの雰囲気下、215℃で2分間の
加熱処理を施して各電極パッド上に半田プリコートを形
成した。この半田プリコートは、Sn−Pbのうちイオ
ン化傾向の小さいPbの有機酸塩である有機酸鉛と、半
田粉末中のイオン化傾向の大きいSnとの置換反応を利
用しているので、電極パッド上のみに形成された。
On this electrode pad, organic lead oxide and Sn
/ Pb = 70/30 a paste-like solder deposition composition containing solder powder as a main component in a thickness of about 200 μm, and subjected to heat treatment at 215 ° C. for 2 minutes in an atmosphere with an oxygen concentration of 100 ppm. A solder precoat was formed on the electrode pad. Since this solder precoat utilizes a substitution reaction of organic acid lead, which is an organic acid salt of Pb having a small ionization tendency among Sn-Pb, and Sn having a large ionization tendency in the solder powder, only on the electrode pad. Formed in.

【0020】その後、残渣をトリクロロエタンで洗浄
し、電極パッド上の半田プリコートの厚さを測定したと
ころ、60〜120μm(平均90μm)であった。ま
た、この半田プリコートのフラックス活性力をJIS
Z 3197に準拠した濡れ広がり性試験で調べたとこ
ろ、広がり率は80%であった。
Thereafter, the residue was washed with trichloroethane, and the thickness of the solder precoat on the electrode pad was measured and found to be 60 to 120 μm (average 90 μm). In addition, the flux activation power of this solder precoat is determined by JIS
When examined by a wet spreadability test according to Z 3197, the spread rate was 80%.

【0021】次に、下記第1表に示すフラックス活性力
(JIS Z 3197に準拠した濡れ広がり性試験に
おける広がり率)を有する各フラックス(1〜5)を用
いて、上記回路基板に酸素濃度100ppmの雰囲気下
で雰囲気温度215℃でリフロー加熱処理を施して、2
00個のQFPを回路基板上に実装した。実装後の回路
基板について、QFP全ピン数に対するリードオープン
数を調べ、オープン不良率を算出した。その結果を下記
第1表に併記する。
Next, each of the fluxes (1 to 5) having a flux activation power (spreading ratio in a wetting spreadability test according to JIS Z 3197) shown in Table 1 below was used to provide an oxygen concentration of 100 ppm on the circuit board. Under an atmosphere of 215 ° C. under an atmosphere of
00 QFPs were mounted on the circuit board. With respect to the circuit board after mounting, the number of lead opens with respect to the total number of QFP pins was checked, and the open failure rate was calculated. The results are also shown in Table 1 below.

【0022】[0022]

【表1】 [Table 1]

【0023】第1表から明らかなように、本発明の実装
方法によれば、すなわち、フラックス3〜5を選択して
実装を行った場合には、オープン不良率が非常に低かっ
た。これに対して、本発明の範囲以外で選択したフラッ
クス1,2を用いた場合には、オープン不良率が非常に
高かった。 (実施例2)半田プリコートの形成およびリフロー加熱
処理の酸素濃度を大気雰囲気において20%にすること
以外は実施例1と同様にして200個のQFPを回路基
板上に実装した。実装後の回路基板について、QFP全
ピン数に対するリードオープン数を調べ、オープン不良
率を算出した。その結果を下記第2表に併記する。
As is apparent from Table 1, according to the mounting method of the present invention, that is, when the mounting was performed by selecting the fluxes 3 to 5, the open defect rate was extremely low. On the other hand, when the fluxes 1 and 2 selected outside the range of the present invention were used, the open defect rate was very high. (Example 2) 200 QFPs were mounted on a circuit board in the same manner as in Example 1 except that the oxygen concentration of the solder precoat formation and the reflow heat treatment was set to 20% in the air atmosphere. With respect to the circuit board after mounting, the number of lead opens with respect to the total number of QFP pins was checked, and the open failure rate was calculated. The results are also shown in Table 2 below.

【0024】[0024]

【表2】 [Table 2]

【0025】第2表から明らかなように、本発明の実装
方法によれば、すなわち、フラックス3〜5を選択して
実装を行った場合には、オープン不良率が非常に低かっ
た。これに対して、本発明の範囲以外で選択したフラッ
クス1,2を用いた場合には、オープン不良率が非常に
高かった。 (実施例3)リードコプラナリティー100μmの0.
3mmピッチの168ピンQFP200個分の導電部分
(電極パッド)を有するパターンを形成した回路基板を
準備した。
As is apparent from Table 2, according to the mounting method of the present invention, that is, when the mounting was performed by selecting the flux 3 to 5, the open defect rate was very low. On the other hand, when the fluxes 1 and 2 selected outside the range of the present invention were used, the open defect rate was very high. (Example 3) Lead coplanarity 100 .mu.m of 0.
A circuit board on which a pattern having 200 conductive portions (electrode pads) of 168-pin QFP having a 3 mm pitch was formed was prepared.

【0026】この電極パッド上に、有機酸鉛およびSn
/Pb=70/30の半田粉末を主成分とするペースト
状半田析出組成物を厚さ約200μmで塗布し、これに
酸素濃度1000ppm下、215℃で2分間の加熱処
理を施して各電極パッド上に半田プリコートを形成し
た。この半田プリコートは、Sn−Pbのうちイオン化
傾向の小さいPbの有機酸塩である有機酸鉛と、イオン
化傾向の大きいSnとの置換反応を利用しているので、
電極パッド上のみに形成された。その後、残渣をトリク
ロロエタンで洗浄し、電極パッド上の半田プリコートの
厚さを測定したところ、60〜120μm(平均90μ
m)であった。
On this electrode pad, organic lead oxide and Sn
/ Pb = 70/30 solder paste composition containing solder powder as a main component in a thickness of about 200 μm, and heat-treated at 215 ° C. for 2 minutes under oxygen concentration of 1000 ppm to each electrode pad. A solder precoat was formed on top. Since this solder precoat utilizes the substitution reaction of organic acid lead which is an organic acid salt of Pb having a small ionization tendency among Sn-Pb and Sn having a large ionization tendency,
It was formed only on the electrode pad. After that, the residue was washed with trichloroethane, and the thickness of the solder precoat on the electrode pad was measured to find that it was 60 to 120 μm (average 90 μm).
m).

【0027】次に、下記第3表に示す各酸素濃度(1〜
5)下、雰囲気温度230℃で上記回路基板にリフロー
加熱処理を施して、200個のQFPを回路基板上に実
装した。実装後の回路基板について、QFP全ピン数に
対するリードオープン数を調べ、オープン不良率を算出
した。その結果を下記第3表に併記する。
Next, each oxygen concentration shown in Table 3 below (1 to
5) Under ambient temperature of 230 ° C., the circuit board was subjected to reflow heat treatment to mount 200 QFPs on the circuit board. With respect to the circuit board after mounting, the number of lead opens with respect to the total number of QFP pins was checked, and the open failure rate was calculated. The results are also shown in Table 3 below.

【0028】[0028]

【表3】 [Table 3]

【0029】第3表から明らかなように、本発明の実装
方法によれば、すなわち、本発明の範囲内で酸素濃度を
設定した条件3〜5で実装を行った場合には、オープン
不良率が非常に低かった。これに対して、本発明の範囲
以外で酸素濃度を設定した条件1,2の場合には、オー
プン不良率が非常に高かった。 (実施例4)リードコプラナリティー100μmの0.
3mmピッチの168ピンQFP200個分の導電部分
(電極パッド)を有するパターンを形成した回路基板を
準備した。
As is clear from Table 3, when the mounting method of the present invention is performed, that is, when the mounting is performed under the conditions 3 to 5 in which the oxygen concentration is set within the range of the present invention, the open defect rate is high. Was very low. On the other hand, in the conditions 1 and 2 in which the oxygen concentration was set outside the range of the present invention, the open defect rate was extremely high. (Example 4) Lead coplanarity 100 .mu.m of 0.
A circuit board on which a pattern having 200 conductive portions (electrode pads) of 168-pin QFP having a 3 mm pitch was formed was prepared.

【0030】この電極パッド上に、有機酸鉛およびSn
/Pb=70/30の半田粉末を主成分とするペースト
状半田析出組成物を厚さ約200μmで塗布し、これに
酸素濃度100ppm下、210℃で2分間の加熱処理
を施して各電極パッド上に半田プリコートを形成した。
この半田プリコートは、Sn−Pbのうちイオン化傾向
の小さいPbの有機酸塩である有機酸鉛と、イオン化傾
向の大きいSnとの置換反応を利用しているので、電極
パッド上のみに形成された。その後、残渣をトリクロロ
エタンで洗浄し、電極パッド上の半田プリコートの厚さ
を測定したところ、60〜120μm(平均90μm)
であった。
On this electrode pad, organic acid lead and Sn
/ Pb = 70/30 a solder paste composition containing solder powder as a main component in a thickness of about 200 μm, and heat-treated at 210 ° C. for 2 minutes under an oxygen concentration of 100 ppm to each electrode pad. A solder precoat was formed on top.
This solder precoat is formed only on the electrode pad because it utilizes the substitution reaction between the organic acid lead, which is an organic acid salt of Pb having a small ionization tendency among Sn-Pb, and Sn, which has a large ionization tendency. . After that, the residue was washed with trichloroethane, and the thickness of the solder precoat on the electrode pad was measured to be 60 to 120 μm (average 90 μm).
Met.

【0031】次に、下記第4表に示す各雰囲気温度(1
〜5)下、酸素濃度100ppmで上記回路基板にリフ
ロー加熱処理を施して、200個のQFPを回路基板上
に実装した。実装後の回路基板について、QFP全ピン
数に対するリードオープン数を調べ、オープン不良率を
算出した。その結果を下記第4表に併記する。
Next, each atmospheric temperature (1
5), the above circuit board was subjected to reflow heat treatment at an oxygen concentration of 100 ppm to mount 200 QFPs on the circuit board. With respect to the circuit board after mounting, the number of lead opens with respect to the total number of QFP pins was checked, and the open failure rate was calculated. The results are also shown in Table 4 below.

【0032】[0032]

【表4】 [Table 4]

【0033】第4表から明らかなように、本発明の実装
方法によれば、すなわち、本発明の範囲内で雰囲気温度
を設定した条件5で実装を行った場合には、オープン不
良率が非常に低かった。これに対して、本発明の範囲以
外で雰囲気温度を設定した条件1〜4の場合には、オー
プン不良率が非常に高かった。 (実施例5)半田プリコートの形成およびリフロー加熱
処理の酸素濃度を大気雰囲気において20%にすること
以外は実施例4と同様にして200個のQFPを回路基
板上に実装した。実装後の回路基板について、QFP全
ピン数に対するリードオープン数を調べ、オープン不良
率を算出した。その結果を下記第5表に併記する。
As is clear from Table 4, when the mounting method of the present invention is carried out, that is, when the mounting is carried out under the condition 5 in which the ambient temperature is set within the scope of the present invention, the open defect rate is extremely high. It was very low. On the other hand, under the conditions 1 to 4 in which the ambient temperature was set outside the range of the present invention, the open defect rate was extremely high. (Example 5) 200 QFPs were mounted on a circuit board in the same manner as in Example 4 except that the oxygen concentration in the solder precoat formation and the reflow heat treatment was set to 20% in the air atmosphere. With respect to the circuit board after mounting, the number of lead opens with respect to the total number of QFP pins was checked, and the open failure rate was calculated. The results are also shown in Table 5 below.

【0034】[0034]

【表5】 [Table 5]

【0035】第5表から明らかなように、本発明の実装
方法によれば、すなわち、本発明の範囲内で雰囲気温度
を設定した条件5で実装を行った場合には、オープン不
良率が非常に低かった。これに対して、本発明の範囲以
外で雰囲気温度を設定した条件1〜4の場合には、オー
プン不良率が非常に高かった。 (実施例6)リードコプラナリティー100μmの0.
3mmピッチの168ピンQFP200個分の導電部分
(電極パッド)を有するパターンを形成した回路基板を
準備した。
As can be seen from Table 5, according to the mounting method of the present invention, that is, when the mounting is carried out under the condition 5 in which the atmospheric temperature is set within the range of the present invention, the open defect rate is extremely high. It was very low. On the other hand, under the conditions 1 to 4 in which the ambient temperature was set outside the range of the present invention, the open defect rate was extremely high. (Example 6) Lead coplanarity 100 .mu.m of 0.
A circuit board on which a pattern having 200 conductive portions (electrode pads) of 168-pin QFP having a 3 mm pitch was formed was prepared.

【0036】この電極パッド上に、有機酸鉛およびSn
/Pb=70/30の半田粉末を主成分とするペースト
状半田析出組成物を厚さ約200μmで塗布し、これに
酸素濃度1000ppm下、210℃で2分間の加熱処
理を施して各電極パッド上に半田プリコートを形成し
た。この半田プリコートは、Sn−Pbのうちイオン化
傾向の小さいPbの有機酸塩である有機酸鉛と、イオン
化傾向の大きいSnとの置換反応を利用しているので、
電極パッド上のみに形成された。その後、残渣をトリク
ロロエタンで洗浄し、電極パッド上の半田プリコートの
厚さを測定したところ、60〜120μm(平均90μ
m)であった。また、この半田プリコートのフラックス
活性力をJIS Z 3197に準拠した濡れ広がり性
試験で調べたところ、広がり率は80%であった。
On this electrode pad, organic lead oxide and Sn
/ Pb = 70/30 a paste-like solder deposition composition containing solder powder as a main component in a thickness of about 200 μm, and heat-treated for 2 minutes at 210 ° C. under an oxygen concentration of 1000 ppm to each electrode pad. A solder precoat was formed on top. Since this solder precoat utilizes the substitution reaction of organic acid lead which is an organic acid salt of Pb having a small ionization tendency among Sn-Pb and Sn having a large ionization tendency,
It was formed only on the electrode pad. After that, the residue was washed with trichloroethane, and the thickness of the solder precoat on the electrode pad was measured to find that it was 60 to 120 μm (average 90 μm).
m). Further, when the flux activation force of this solder precoat was examined by a wetting and spreading property test according to JIS Z 3197, the spreading rate was 80%.

【0037】次に、下記第6表に示す各雰囲気温度(1
〜3)、酸素濃度(1〜3)下で、下記第6表に示すフ
ラックス活性力を有するフラックス(1〜3)を用いて
上記回路基板にリフロー加熱処理を施して、200個の
QFPを回路基板上に実装した。実装後の回路基板につ
いて、QFP全ピン数に対するリードオープン数を調
べ、オープン不良率を算出した。その結果を下記第6表
に併記する。
Next, each atmospheric temperature (1
˜3), under the oxygen concentration (1 to 3), the above circuit board is subjected to reflow heat treatment using the flux (1 to 3) having the flux activation power shown in Table 6 below to obtain 200 QFPs. It was mounted on a circuit board. With respect to the circuit board after mounting, the number of lead opens with respect to the total number of QFP pins was checked, and the open failure rate was calculated. The results are also shown in Table 6 below.

【0038】[0038]

【表6】 [Table 6]

【0039】第6表から明らかなように、本発明の実装
方法によれば、すなわち、本発明の範囲内で雰囲気温
度、酸素濃度を設定し、本発明の方法で規定するフラッ
クスを用いて実装を行った場合には、オープン不良率が
極めて低かった。
As is apparent from Table 6, according to the mounting method of the present invention, that is, the atmospheric temperature and the oxygen concentration are set within the scope of the present invention, and the mounting is performed using the flux specified by the method of the present invention. In the case of carrying out, the open defect rate was extremely low.

【0040】[0040]

【発明の効果】以上説明したように本発明のリード部品
の実装方法は、基板の導電部分上に所定の表面張力を有
する状態で半田プリコートを形成し、この半田プリコー
ト上にリード部品を搭載した後に、この基板に半田プリ
コートを形成する際の表面張力よりも小さい表面張力を
有する状態でリフロー加熱処理を施してリード部品を導
電部分に実装するので、リードコプラナリティーを完全
に吸収して接合不良なく、しかも半田ブリッジの発生な
くリード部品を回路基板上に効率よく実装することがで
きる。
As described above, according to the lead component mounting method of the present invention, the solder precoat is formed on the conductive portion of the substrate with a predetermined surface tension, and the lead component is mounted on the solder precoat. Later, the reflow heat treatment is applied to the conductive parts with the surface tension smaller than the surface tension when the solder precoat is formed on this board, so that the lead coplanarity is completely absorbed and the bonding failure occurs. In addition, the lead parts can be efficiently mounted on the circuit board without the occurrence of solder bridges.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の方法において使用する基板の導電部分
の形状を説明するための図。
FIG. 1 is a diagram for explaining the shape of a conductive portion of a substrate used in the method of the present invention.

【図2】(A)および(B)は本発明の方法によりリー
ド部品を実装する方法を説明するための断面図。
2A and 2B are cross-sectional views for explaining a method for mounting lead components by the method of the present invention.

【図3】(A)および(B)は従来の方法によりリード
部品を実装する方法を説明するための断面図。
3A and 3B are cross-sectional views for explaining a method of mounting a lead component by a conventional method.

【符号の説明】[Explanation of symbols]

10a…幅広部分、10b…幅狭部分、11…リード、
12…導電部分、13…半田。
10a ... Wide part, 10b ... Narrow part, 11 ... Lead,
12 ... Conductive part, 13 ... Solder.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 入江 久夫 兵庫県加古川市野口町水足671番地の4 ハリマ化成株式会社内 (72)発明者 田中 寛 兵庫県加古川市野口町水足671番地の4 ハリマ化成株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hisaeo Irie, 4 671 Mizusui, Noguchi-machi, Kakogawa-shi, Hyogo Prefecture 4 at Harima Kasei Co., Ltd. Harima Kasei Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】導電部分を有する基板の前記導電部分上に
所定の表面張力を有する状態で半田プリコートを形成す
る工程と、 前記半田プリコート上に仮固定性を有するフラックスを
供給する工程と、 前記フラックスを供給した半田プリコート上にリード部
品を搭載する工程と、 前記リード部品を搭載した基板に、前記半田プリコート
を形成する際の表面張力よりも小さい表面張力を有する
状態でリフロー加熱処理を施して前記リード部品を前記
基板の前記導電部分に実装する工程と、を具備すること
を特徴とするリード部品の実装方法。
1. A step of forming a solder precoat on the conductive part of a substrate having a conductive part in a state of having a predetermined surface tension, a step of supplying a flux having a temporary fixing property on the solder precoat, The step of mounting the lead component on the solder precoat supplied with the flux, and the substrate on which the lead component is mounted is subjected to a reflow heat treatment with a surface tension smaller than the surface tension at the time of forming the solder precoat. And a step of mounting the lead component on the conductive portion of the substrate.
【請求項2】 前記リフロー加熱処理の際のフラックス
のJIS Z 3197に準拠した銅板広がり性試験に
おける活性が、前記半田プリコートを形成する際のフラ
ックスの前記試験における活性の1.05倍以上であ
り、前記半田プリコートを形成する際の前記試験におけ
る半田漏れ広がり率が80〜95%である請求項1記載
のリード部品の実装方法。
2. The activity of the flux during the reflow heat treatment in a copper plate spreadability test according to JIS Z 3197 is 1.05 times or more the activity of the flux during the solder precoat formation in the test. The method of mounting a lead component according to claim 1, wherein a solder leakage spread rate in the test when forming the solder precoat is 80 to 95%.
【請求項3】 前記リフロー加熱処理の際の雰囲気中の
酸素濃度が、前記半田プリコート形成する際の雰囲気中
の酸素濃度の1/2未満であり、前記半田プリコート形
成する際の雰囲気中の酸素濃度が1000ppm以下で
ある請求項1記載のリード部品の実装方法。
3. The oxygen concentration in the atmosphere during the reflow heat treatment is less than 1/2 of the oxygen concentration in the atmosphere during the solder precoat formation, and the oxygen in the atmosphere during the solder precoat formation is The lead component mounting method according to claim 1, wherein the concentration is 1000 ppm or less.
【請求項4】 前記リフロー加熱処理の際の雰囲気温度
が、前記半田プリコート形成する際の雰囲気温度より1
0℃以上高く、前記半田プリコート形成する際の雰囲気
温度が185〜220℃の範囲内である請求項1記載の
リード部品の実装方法。
4. The ambient temperature at the time of the reflow heat treatment is 1 than the ambient temperature at the time of forming the solder precoat.
The lead component mounting method according to claim 1, wherein the temperature is higher than 0 ° C., and the ambient temperature at the time of forming the solder precoat is in the range of 185 to 220 ° C. 3.
JP7179099A 1995-07-14 1995-07-14 Mounting of lead component Pending JPH0936531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7179099A JPH0936531A (en) 1995-07-14 1995-07-14 Mounting of lead component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7179099A JPH0936531A (en) 1995-07-14 1995-07-14 Mounting of lead component

Publications (1)

Publication Number Publication Date
JPH0936531A true JPH0936531A (en) 1997-02-07

Family

ID=16060026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7179099A Pending JPH0936531A (en) 1995-07-14 1995-07-14 Mounting of lead component

Country Status (1)

Country Link
JP (1) JPH0936531A (en)

Similar Documents

Publication Publication Date Title
JP4799997B2 (en) Method for manufacturing printed circuit board for electronic device and electronic device using the same
EP0430240B1 (en) Method of mounting an electric part on a circuit board
JP3763520B2 (en) Soldering composition
JP2000307228A (en) Solder jointing method containing no lead and electronic module manufactured thereby
JP3054056B2 (en) Soldering method
JP2001168519A (en) Mixed mounting structure, mixed mounting method, and electronic equipment
JP2002359459A (en) Electronic component mounting method, printed wiring board, and mounting structure
US7159758B1 (en) Circuit board processing techniques using solder fusing
JPWO2006134891A1 (en) Module board soldering method
KR100203997B1 (en) Solder depositing composition and method of packaging using the same
JPH0936531A (en) Mounting of lead component
JP3648697B2 (en) Solder paste composition, method for producing printed wiring board having solder pads, and method for producing electronic component mounting circuit board
JPH0758173A (en) Semiconductor-device burning in method, and semiconductor device
JP2001321983A (en) Solder paste and method for soldering electronic parts using the same
KR101005505B1 (en) Method of mounting electronic parts on wiring board
JP2000176678A (en) Cream solder and packaging product using it
JP2003249746A (en) Printed wiring board
JP3864172B2 (en) Soldering composition
JP2795535B2 (en) Electronic component mounting method on circuit board
JP2794644B2 (en) Surface mount electronic components
JP3150068B2 (en) Manufacturing method of printed wiring board
JP2003198116A (en) Soldering method and junction structure body
JP2773087B2 (en) Electronic component mounting method
JPH06216507A (en) Solder precoated circuit board
JP2002185113A (en) Electronic circuit board

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041224

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050105

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050307

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Effective date: 20050510

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees