JP2795535B2 - Electronic component mounting method on circuit board - Google Patents

Electronic component mounting method on circuit board

Info

Publication number
JP2795535B2
JP2795535B2 JP2325298A JP32529890A JP2795535B2 JP 2795535 B2 JP2795535 B2 JP 2795535B2 JP 2325298 A JP2325298 A JP 2325298A JP 32529890 A JP32529890 A JP 32529890A JP 2795535 B2 JP2795535 B2 JP 2795535B2
Authority
JP
Japan
Prior art keywords
solder
pad
electronic component
solder layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2325298A
Other languages
Japanese (ja)
Other versions
JPH04174593A (en
Inventor
憲一 布施
隆男 福永
政直 河野
久夫 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HARIMA KASEI KK
Furukawa Electric Co Ltd
Original Assignee
HARIMA KASEI KK
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HARIMA KASEI KK, Furukawa Electric Co Ltd filed Critical HARIMA KASEI KK
Priority to JP2325298A priority Critical patent/JP2795535B2/en
Publication of JPH04174593A publication Critical patent/JPH04174593A/en
Application granted granted Critical
Publication of JP2795535B2 publication Critical patent/JP2795535B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路基板への電子部品の実装方法に関する
ものである。
The present invention relates to a method for mounting an electronic component on a circuit board.

〔従来技術〕 従来、回路基板に電子部品を表面実装する場合には、
まず回路基板のパッド上にホットガスレベラー法等によ
り薄い予備半田を形成し、次いで予備半田を形成した各
パッド毎に印刷方式により所定量のクリーム半田を塗布
し、その上に電子部品を載置した後、全体をリフロー炉
等で加熱することによりクリーム半田を溶融させてパッ
ド(電子部品を実装するスルーホールを含む。以下同
じ)と電子部品のリード(電極を含む。以下同じ)とを
半田付けする、という方法がとられている。
[Prior art] Conventionally, when electronic components are surface-mounted on a circuit board,
First, a thin preliminary solder is formed on the circuit board pad by hot gas leveler method, etc. Then, a predetermined amount of cream solder is applied to each pad on which the preliminary solder is formed by a printing method, and electronic components are placed thereon. After that, the cream solder is melted by heating the whole in a reflow oven or the like, and the pads (including through holes for mounting electronic components; the same applies hereinafter) and the leads of the electronic components (including electrodes; the same applies hereinafter) are soldered. The method of attaching is taken.

〔課題〕〔Task〕

しかし最近、電子機器の軽薄短小化の要求から、電子
部品のリードピッチは0.8mm、0.65mm、0.5mmと微細化さ
れてきており、さらに0.36mm、0.3mm、0.15mmなどの検
討も進められている。クリーム半田をパッド毎に印刷す
る従来の実装方法では、リードピッチが0.5mm程度まで
は一応対応できるものの、それ以下になると、隣合うパ
ッド間に半田のブリッジが発生しやすくなり、部品実装
ができなくなる。このため微細ピッチに対応できる実装
方法の開発が求められている。
Recently, however, the lead pitch of electronic components has been reduced to 0.8 mm, 0.65 mm, and 0.5 mm due to the demand for lighter, thinner and smaller electronic devices.Further studies on 0.36 mm, 0.3 mm, and 0.15 mm have been advanced. ing. The conventional mounting method, in which cream solder is printed for each pad, can be used for lead pitches of up to about 0.5 mm, but below that, solder bridges tend to occur between adjacent pads, making it possible to mount components. Disappears. For this reason, there is a demand for the development of a mounting method that can handle a fine pitch.

また従来の実装方法では、半田付けが終了したあと、
クリーム半田の残渣をフロンで洗浄する工程が必要であ
るが、このフロンの使用が環境問題になっている折か
ら、フロンを使用せずに洗浄できる或いは洗浄を必要と
しない半田付けの方法の開発が望まれている。
In the conventional mounting method, after soldering is completed,
A process of cleaning cream solder residue with chlorofluorocarbon is necessary, but since the use of chlorofluorocarbon has become an environmental problem, we have developed a soldering method that can be cleaned without using chlorofluorocarbon or that does not require cleaning. Is desired.

〔課題の解決手段とその作用〕[Means for solving the problem and its operation]

本発明は、上記のような課題を解決した電子部品の実
装方法を提供するものである。
The present invention provides a mounting method of an electronic component which has solved the above-mentioned problems.

本発明者等はさきに、回路基板のパッド配列部に、有
機酸PbとSn粉とを含むペースト状組成物を塗布し、加熱
することにより、パッド上に選択的にSn−Pb合金の半田
層を析出させる方法を提案した(特開平1−157796号公
報)。本発明はこの方法を利用するものである。
The present inventors previously applied a paste-like composition containing an organic acid Pb and Sn powder to a pad array portion of a circuit board, and by heating, selectively soldered a Sn-Pb alloy on a pad. A method for depositing a layer was proposed (Japanese Patent Laid-Open No. 1-157796). The present invention utilizes this method.

本発明により提供される一つの電子部品実装方法は、
回路基板のパッド配列部に、有機酸PbとSn粉とを含むペ
ースト状組成物を塗布し、加熱することにより、パッド
上に選択的にSn−Pb合金の予備半田を形成する工程、そ
の上にさらに有機酸PbとSn粉とを含むペースト状組成物
を塗布する工程、その上に電子部品を載置する工程、加
熱によりペースト状組成部物から析出する半田によって
パッドと電子部品のリードとを半田付けする工程からな
るものである。
One electronic component mounting method provided by the present invention is:
On a pad array portion of a circuit board, a paste-like composition containing organic acid Pb and Sn powder is applied and heated, thereby selectively forming a preliminary solder of Sn-Pb alloy on the pad, Further applying a paste-like composition containing an organic acid Pb and Sn powder, a step of placing an electronic component thereon, and a pad and a lead of the electronic component by solder deposited from the paste-like composition by heating. Is soldered.

従来の半田付けは半田の再溶融によるものであるが、
半田の再溶融は温度を上げていくと殆ど瞬時のうちに起
こり、半田が溶融してパッド上に広がっていく時間より
も半田が全部溶融する時間の方が短いため、パッド上で
溶融した半田が表面張力で盛り上がり、表面張力の限界
を越えてダレを起こす結果、微細パターンではブリッジ
が発生しやすくなるのである。
Conventional soldering is based on re-melting of solder,
The remelting of the solder occurs almost instantly as the temperature is increased, and the time required for the entire solder to melt is shorter than the time required for the solder to melt and spread on the pad. Is raised by the surface tension, causing the sag to exceed the limit of the surface tension, and as a result, the bridging is easily generated in the fine pattern.

かつクリーム半田中のフラックス成分は加熱されると
液状化してパッド間に流れ込む。この時、一緒に流れ込
んだ半田粒子がパッド間で一瞬の間に溶融し、ブリッジ
を起こす原因となる。
The flux component in the cream solder liquefies when heated and flows between the pads. At this time, the solder particles flowing together melt instantly between the pads, causing a bridge.

これに対し本発明は、Sn粉と有機酸Pbを含む高温溶液
中での、SnとPbのイオン化傾向の差によって起こるSnと
Pbの置換によるPbの系中への析出、並びに析出したPbと
Sn粉との原子レベルでの溶融によるSn−Pb合金化を原理
とするもので、SnとPbの置換反応およびSn粉1粒毎の合
金化に時間がかかるため、従来技術の場合に比して半田
析出がはるかにゆっくりと行われる。さらに反応が高温
下で行われるためパッド表面においては、その上に析出
したSn−Pb合金半田は直ちにパッドの材料であるCuと反
応してCu3Sn、Cu6Sn5などの金属間化合物を形成する。
これに続いてこの合金間化合物層上に析出してきたSn−
Pb合金半田がこの化合物層と化学的な結合力を有しなが
ら半田層を形成していく。
On the other hand, the present invention relates to Sn caused by a difference in ionization tendency between Sn and Pb in a high-temperature solution containing Sn powder and organic acid Pb.
Precipitation of Pb into the system by substitution of Pb, and
It is based on the principle of Sn-Pb alloying by melting at the atomic level with Sn powder. Since the substitution reaction of Sn and Pb and the alloying of each Sn powder take time, it is compared with the prior art. Solder deposition occurs much more slowly. Furthermore, since the reaction is performed at a high temperature, on the pad surface, the Sn-Pb alloy solder deposited thereon immediately reacts with Cu, which is the material of the pad, to form intermetallic compounds such as Cu 3 Sn and Cu 6 Sn 5. Form.
Following this, Sn- deposited on this inter-alloy compound layer
The Pb alloy solder forms a solder layer while having a chemical bonding force with this compound layer.

そして従来方法との最も大きな違いは、前記半田層の
形成に際して、従来のクリーム半田においては、前述の
ように各半田粒子が一瞬に、しかもすべて均一な時間で
溶融し、半田層を形成するのに対して、本発明において
は、半田としてパッド上に析出するまでの時間がバラエ
ティーに富む多くの微細な半田粒子がパッド上に析出
し、しかる後近傍にあるこれら半田粒子同士が互いに拡
散し合いながら一体化してパッド上に半田層を形成す
る。すなわち従来方法の場合よりも時間をかけて半田層
を形成する。
The biggest difference from the conventional method is that, when forming the solder layer, in the conventional cream solder, as described above, each of the solder particles is melted instantaneously and all in a uniform time to form the solder layer. On the other hand, in the present invention, many fine solder particles having a variety of times until the solder is deposited on the pad are deposited on the pad, and then these solder particles in the vicinity are diffused with each other. Then, a solder layer is formed on the pad. That is, the solder layer is formed more slowly than in the case of the conventional method.

加えて、本発明の場合、仮にパッド間に半田粒子が析
出しても、それらの粒子はその組織がバラエティーに富
むため、従来のクリーム半田のように一瞬に溶融し一体
化し難い。
In addition, in the case of the present invention, even if solder particles are deposited between the pads, such particles are instantaneously melted and difficult to be integrated like conventional cream solder because the particles have a variety of structures.

以上の点から本発明の方法によれば、パッド間にブリ
ッジを起こし難い。
From the above points, according to the method of the present invention, a bridge is hardly generated between pads.

またパッドの近く又はパッド間にあるSn粉に衝突した
Pbは、そこでSn粉レベルの大きさでSn−Pb合金を形成す
るが、これがパッド上に析出した半田部に吸い寄せられ
て、パッド上に吸収される。このようにして0.5mm以下
の微細ピッチでもブリッジを生じさせることなく半田付
けが可能となるのである。
Also collided with Sn powder near or between pads
The Pb forms a Sn-Pb alloy at the Sn powder level, where the Pb is attracted to the solder portion deposited on the pad and absorbed on the pad. In this way, even at a fine pitch of 0.5 mm or less, soldering can be performed without causing a bridge.

なおペースト状組成物から半田を析出させる場合に
は、加熱によりペースト状組成物が液状になったとき
に、パッド配列部上にSn粉が沈降した液体溜まりが生じ
るようにし、Sn粉が液体によって覆われている状態で、
半田析出反応を進行させることが望ましい。これは、上
記ペースト状組成物は加熱されると粘度が著しく低下
し、粘度が低くなりすぎると、液体がパッド配列部近傍
に大きく広がってしまい、その結果としてSn粉に対する
有機酸Pbの量が不足し、十分な量の半田が得られなくな
るからである。多少の広がりは差し支えないが、Sn粉が
パッド配列部上に多く沈降し、その上を融けた液体が覆
っている状態を保つことが、比較的厚い半田層を一様な
厚さに形成するポイントである。このようにして予備半
田層を形成したら、この予備半田層上にさらに有機酸Pb
とSn粉とを含むペースト状組成物を塗布し、続いてその
上に電子部品を載置し、加熱することによりパッドと電
子部品のリードとを半田付けする。
When the solder is deposited from the paste-like composition, when the paste-like composition becomes liquid by heating, a liquid pool in which the Sn powder has settled on the pad array portion is generated, and the Sn powder is formed by the liquid. With it covered
It is desirable that the solder deposition reaction proceed. This is because, when the paste-like composition is heated, the viscosity is significantly reduced, and when the viscosity is too low, the liquid greatly spreads in the vicinity of the pad arrangement portion, and as a result, the amount of the organic acid Pb with respect to the Sn powder is reduced. This is because there is a shortage and a sufficient amount of solder cannot be obtained. Although a little spread is acceptable, a lot of Sn powder settles on the pad array part, and keeping the state that the liquid melted over it forms a relatively thick solder layer with a uniform thickness Is the point. After forming the preliminary solder layer in this way, an organic acid Pb is further added on the preliminary solder layer.
Then, a paste-like composition containing and a Sn powder is applied, and then the electronic component is placed thereon, and the pad is soldered to the lead of the electronic component by heating.

本発明により提供されるもう一つの電子部品実装方法
は、回路基板のパッド配列部に、有機酸PbとSn粉とを含
むペースト状組成物を塗布し、加熱することにより、パ
ッド上に選択的に電子部品実装に必要な量のSn−Pb合金
の半田層を形成する工程、この半田層上または電子部品
のリード表面上の少なくとも一方にフラックスを塗布す
る工程、その上に電子部品を載置する工程、加熱により
前記半田層を融解させ、パッドと電子部品のリードとを
半田付けする工程からなるものである。
Another electronic component mounting method provided by the present invention is to apply a paste-like composition containing an organic acid Pb and Sn powder to a pad array portion of a circuit board, and heat the paste-like composition to selectively form on a pad. Forming a solder layer of an Sn-Pb alloy in an amount necessary for mounting the electronic component, applying flux to at least one of the solder layer and the lead surface of the electronic component, and placing the electronic component thereon. And melting the solder layer by heating, and soldering the pads and the leads of the electronic component.

この方法は、半田層の形成の仕方は前述の方法と同じ
であるが、最初にパッド上に半田付けに必要な量の半田
を載せてしまい、その半田によって電子部品のリードを
半田付けしようとするもので、前述の予備半田層を形成
するものに比して、工程短縮を図ることができる。な
お、この際にフラックスとしてノンハロゲンタイプのフ
ラックスを使用すれば、これによって半田付け後の洗浄
を不要にするか、少なくともフロン以外の洗浄剤で容易
に洗浄できる。それ故今日問題となっているフロンによ
るオゾン層破壊防止に寄与できる。
In this method, the method of forming the solder layer is the same as the method described above, but first, an amount of solder necessary for soldering is placed on the pad, and the lead of the electronic component is soldered with the solder. Therefore, the process can be shortened as compared with the case where the preliminary solder layer is formed. In this case, if a non-halogen type flux is used as the flux, cleaning after soldering becomes unnecessary, or at least it can be easily cleaned with a cleaning agent other than Freon. Therefore, it can contribute to the prevention of ozone layer depletion due to chlorofluorocarbon which is a problem today.

また同じ回路基板に0.5mm以下の微細ピッチのパッド
配列部と、それよりピッチの粗いパッド配列部とが混在
する場合には、次のような実装方法をとることもでき
る。
Further, when a pad arrangement portion having a fine pitch of 0.5 mm or less and a pad arrangement portion having a coarser pitch are mixed on the same circuit board, the following mounting method can be adopted.

まずピッチの細かいパッド配列部には、前述のような
方法で半田付けに必要な例えば数十μmの厚さの半田層
を形成し、ピッチの粗いパッド配列部には予備半田とし
て5〜10μm程度の半田層を形成する。この予備半田を
施したパッド配列部にはクリーム半田を印刷し、その粘
着力で電子部品を仮固定する。その後リフロー炉などに
より加熱して半田を溶融させ、半田付けを行う。一方、
半田付けに必要な数十μmの厚さの半田を厚付けしたパ
ッド配列部にはフラックスを塗布し、その粘着力で電子
部品を仮固定し、リフロー炉などを通して半田付けを行
う。
First, a solder layer having a thickness of, for example, several tens of μm required for soldering is formed on the pad arrangement portion having a fine pitch, and about 5 to 10 μm as a preliminary solder is formed on the pad arrangement portion having a coarse pitch. Is formed. Cream solder is printed on the pad array portion to which the preliminary solder has been applied, and the electronic component is temporarily fixed by the adhesive force. Thereafter, the solder is melted by heating in a reflow furnace or the like, and soldering is performed. on the other hand,
A flux is applied to the pad array portion on which the solder having a thickness of several tens of μm required for soldering is applied, and the electronic component is temporarily fixed by the adhesive force, and soldering is performed through a reflow furnace or the like.

また同じ回路基板で、パッドの面積や配列ピッチが異
なるため、個々のパッド配列部によって必要とする半田
層の厚さが大きく異なる場合があるが、この場合には、
個々のパッド配列部に必要とする厚さに応じた異なる量
のペースト状組成物を塗布し、加熱すれば、個々のパッ
ド配列部に異なる厚さの半田層を形成することができ
る。
Also, since the area and arrangement pitch of the pads are different on the same circuit board, the required thickness of the solder layer may differ greatly depending on the individual pad arrangement portions. In this case,
If a different amount of the paste composition according to the required thickness is applied to each pad array portion and heated, a solder layer having a different thickness can be formed on each pad array portion.

一方、数十μmの厚さに形成した半田層は、場合によ
っては図−1にその断面を示すごとく、カマボコ型とな
る。このような場合、この半田層3上に電子部品のリー
ドを載せても、フラックスの粘着力だけでは正確に仮固
定できない。すなわちパッドとリードとの位置ずれを完
全に防止できない場合がある。なお図−1において、1
は絶縁基板、2はパッドである。
On the other hand, the solder layer formed to have a thickness of several tens of μm may have a bump shape as shown in FIG. In such a case, even if the lead of the electronic component is placed on the solder layer 3, it cannot be temporarily temporarily fixed only by the adhesive force of the flux. That is, there is a case where the displacement between the pad and the lead cannot be completely prevented. In FIG. 1, 1
Is an insulating substrate, and 2 is a pad.

この問題を回避するには、面積やピッチの小さいパッ
ド上に厚い半田層、例えば数十μm厚の半田層を析出さ
せた後、その半田層を上面から加圧し、半田層の上面を
平らにする処置を施すとよい。なお、この際、前記半田
層の厚さや幅によっては加熱しながら加圧する方法も有
効である。このときの加熱温度は析出した半田の組成に
よって異なるが、析出半田の変形温度より20〜0℃低い
温度領域とすることが好ましい。また加圧力および保持
時間は半田層の厚さ、面積等により適宜選択される。こ
のような簡単な処理で部品の位置ズレを防止することが
できる。
To avoid this problem, after depositing a thick solder layer, for example, a solder layer having a thickness of several tens of μm, on a pad having a small area or a small pitch, the solder layer is pressed from the upper surface to flatten the upper surface of the solder layer. It is good to take measures to do. At this time, a method of applying pressure while heating is also effective depending on the thickness and width of the solder layer. The heating temperature at this time varies depending on the composition of the deposited solder, but is preferably in a temperature range lower by 20 to 0 ° C. than the deformation temperature of the deposited solder. The pressing force and the holding time are appropriately selected depending on the thickness and the area of the solder layer. With such a simple process, it is possible to prevent the displacement of the components.

〔実施例〕〔Example〕

以下、本発明の実施例を説明する。 Hereinafter, embodiments of the present invention will be described.

(1) 請求項1の発明の実施例 有機酸Pb46%、活性剤18%、Sn粉25%、粘度調整剤11
%(重量%)を混合して、粘度28万〜29万cps(センチ
ポイズ)のペースト状組成物を得た。このペースト状組
成物を、パッドサイズ0.26×2mm、パッド配列ピッチ0.3
6mm、284ピンQFP搭載用のパッド配列部に、厚さ0.5mmに
ベタ塗りした。その後、この回路基板を215℃にて2分
間加熱した。これによってパッド上に形成された予備半
田は平均9〜10μm、バラツキσ=1〜2μm、半田組
成はSn64〜69重量%であり、ブリッジの発生のないもの
であった。
(1) Example of the invention of claim 1 Organic acid Pb 46%, activator 18%, Sn powder 25%, viscosity modifier 11
% (% By weight) to obtain a paste composition having a viscosity of 280,000 to 290,000 cps (centipoise). This paste-like composition, pad size 0.26 × 2mm, pad arrangement pitch 0.3
A 6 mm, 284-pin QFP mounting pad array was solid-coated to a thickness of 0.5 mm. Thereafter, the circuit board was heated at 215 ° C. for 2 minutes. As a result, the preliminary solder formed on the pad had an average of 9 to 10 μm, the variation σ = 1 to 2 μm, the solder composition was Sn 64 to 69% by weight, and no bridge was generated.

次にこの予備半田を施したパッド配列部上に、有機酸
Pb40%、活性剤33%、Sn粉18.4%、粘度調整剤8.6%か
らなるペースト状組成物をベタ塗りし、その上にリード
ピッチ0.36mm、284ピンQFPを仮固定した。これをリフロ
ー炉に通し、215℃×30秒、220℃×2分の条件で加熱し
て、半田を析出させ半田付けを行った。
Next, an organic acid is placed on the pad
A paste composition composed of 40% Pb, 33% activator, 18.4% Sn powder, and 8.6% viscosity modifier was solid-coated, and a lead pitch 0.36 mm, 284-pin QFP was temporarily fixed thereon. This was passed through a reflow furnace and heated under the conditions of 215 ° C. × 30 seconds and 220 ° C. × 2 minutes to deposit solder and perform soldering.

その結果、ブリッジのない良好なパッドのリードとの
半田付け状態を得ることができた。
As a result, it was possible to obtain a good state of soldering with the lead of the pad without a bridge.

(2) 請求項2の発明の実施例 実装する部品は次の3種である。(2) Embodiment of Claim 2 The following three types of components are mounted.

QFP:リードピッチ0.65mm 100ピン 全体寸法20×13mm チップ部品:全体寸法4.2×7mm SOP:リードピッチ0.8mm 20ピン 全体寸法9×8mm 使用した回路基板は、200×250mmのガラスエポキシ基
板で、上記の部品に対応するパッドを形成したものであ
る。QFP用のパッド寸法は0.5×2mm、チップ部品用のパ
ッド寸法は1.5×1.5mm、SOP用のパッド寸法は1.2×0.8m
mである。
QFP: Lead pitch 0.65mm 100 pins Overall dimensions 20 × 13mm Chip parts: Overall dimensions 4.2 × 7mm SOP: Lead pitch 0.8mm 20 pins Overall dimensions 9 × 8mm The circuit board used is a 200 × 250mm glass epoxy board Pads corresponding to the above components are formed. Pad dimensions for QFP are 0.5 x 2 mm, pad dimensions for chip components are 1.5 x 1.5 mm, and pad dimensions for SOP are 1.2 x 0.8 m
m.

使用したペースト状組成物は、有機酸Pb40%、活性剤
33%、Sn粉18.4%、粘度調整剤8.6%を混合したもので
ある。
The paste composition used is organic acid Pb 40%, activator
It is a mixture of 33%, Sn powder 18.4% and viscosity modifier 8.6%.

このペースト状組成物を1つのパッドパターンにつき
0.5〜0.9gの割合でベタ塗りし、次いで遠赤外線ヒータ
ーを加熱源とするリフロー炉に通して215℃×30秒、220
℃×2分の条件で加熱し、半田を析出させた。その結
果、Sn74重量%、厚さ30μmの半田層が形成された。
This paste-like composition is applied to one pad pattern.
Solid painting at a rate of 0.5 to 0.9 g, and then passing through a reflow furnace using a far-infrared heater as a heating source, 215 ° C x 30 seconds, 220
Heating was performed under the conditions of ° C. × 2 minutes to deposit solder. As a result, a solder layer of 74% by weight of Sn and a thickness of 30 μm was formed.

次に、この上に水溶液抵抗10万Ω・cm以上の弱活性フ
ラックス(マイクロソルダー:F−40ハリマ化成(株)
製)を塗布し、その上に前記部品を載置し、リフロー炉
に通して加熱し、半田を溶融させて、各部品のリードを
パッドに半田付けした。
Next, a weakly active flux having an aqueous solution resistance of 100,000 Ω · cm or more (micro solder: F-40 Harima Chemicals, Inc.)
Was applied, and the components were placed thereon, heated in a reflow furnace, and the solder was melted. The leads of each component were soldered to pads.

その結果、ブリッジおよび半田ボールの発生のない半
田付け状態が得られた。また半田付けした後、洗浄を行
わずに、回路基板上のイオン性残渣の有無をオメガメー
ター(米国 KENKO社製 モデル600)を用いて測定した
結果は、0.1〜0.3μgNaCl/sq.inで、非常に良好であっ
た。
As a result, a soldered state free of bridges and solder balls was obtained. Also, after soldering, without washing, the presence or absence of ionic residue on the circuit board was measured using an omega meter (model 600, manufactured by KENKO, USA). The result was 0.1 to 0.3 μg NaCl / sq.in. Very good.

なおこの実施例では、従来のクリーム半田の場合とは
異なり、パッドおよびその付近に沈降したSn粉の量に析
出する半田量が依存する。それ故、パッド上に析出する
半田層の厚さH(最大値)と、パッドの幅W(図−1参
照)との間には関連性がある。
In this embodiment, unlike the conventional cream solder, the amount of solder deposited depends on the amount of Sn powder settled on the pad and its vicinity. Therefore, there is a relationship between the thickness H (maximum value) of the solder layer deposited on the pad and the width W of the pad (see FIG. 1).

本発明者等は種々検討した結果、図−2のように、両
者の間にはH=aWの関連性が見出され、特にこのaが0.
05<a<0.5、好ましくは0.1≦a≦0.3のとき、部品実
装にとって最適な半田層を形成できることを見出した。
As a result of various studies, the present inventors have found a relationship of H = aW between the two, as shown in FIG.
It has been found that when 05 <a <0.5, preferably 0.1 ≦ a ≦ 0.3, an optimum solder layer for component mounting can be formed.

ここで0.05>aであると、析出した半田層の一部また
は複数箇所にくびれ(半田が著しく少ない部分)が発生
し、部品実装に必要なフィレットの形成が困難になる。
Here, if 0.05> a, constriction (part where the amount of solder is extremely small) occurs in a part or a plurality of places of the deposited solder layer, and it becomes difficult to form a fillet necessary for component mounting.

一方a>0.5の場合には、析出した半田層の一部また
は複数箇所に突起が生じ、部品実装の際、部品のリード
がこの突起に邪魔されて位置ずれを起こし易く、正確な
部品実装が行い難いという問題がある。
On the other hand, when a> 0.5, projections are formed on a part or a plurality of portions of the deposited solder layer, and when mounting the components, the leads of the components are easily disturbed by the projections, which may cause misalignment. There is a problem that it is difficult to do.

以下に前記関係式において0.1≦a≦0.3の条件を満た
す半田層を形成し、この半田層上にフラックスを塗布し
て部品を実装した例を示す。
An example in which a solder layer that satisfies the condition of 0.1 ≦ a ≦ 0.3 in the above relational expression is formed and a component is mounted by applying a flux on the solder layer will be described below.

まず実装する部品としてリードピッチ0.5mm、288ピン
のQFPと、これを搭載するものとして幅W=270μm、長
さ1mmのパッドを有する回路基板を用意した。次に、こ
のパッド上に前述した請求項2の方法を用いて厚さH=
56μmの半田層を形成した。この半田層の組成はSnが68
〜71重量%である。
First, a QFP having a lead pitch of 0.5 mm and 288 pins as a component to be mounted, and a circuit board having pads having a width of W = 270 μm and a length of 1 mm were prepared for mounting the QFP. Next, the thickness H is formed on this pad by using the method of claim 2 described above.
A 56 μm solder layer was formed. The composition of this solder layer is Sn 68
~ 71% by weight.

続いて、前記半田層上に表−1に示す物理特性を有す
るフラックスを約50μm厚にて塗布し、かつこの上に前
記288ピンQFPの各リードを固定した。なお、このフラッ
クスの塗布厚は10μm以上、150μm以下であることが
好ましい。特に50〜100μmが最適である。
Subsequently, a flux having the physical properties shown in Table 1 was applied to the solder layer in a thickness of about 50 μm, and the 288-pin QFP leads were fixed thereon. The coating thickness of the flux is preferably 10 μm or more and 150 μm or less. In particular, 50 to 100 μm is optimal.

その理由は、10μm以下であると均一厚に塗布するこ
とが困難であり、150μm以上であると載置した電子部
品が動き易いためである。すなわち厚く塗布されたフラ
ックスは移動し易く、それに伴って載置した電子部品も
動き易くなる。
The reason is that if it is less than 10 μm, it is difficult to apply a uniform thickness, and if it is more than 150 μm, the mounted electronic component is easy to move. That is, the thickly applied flux is easy to move, and accordingly, the mounted electronic component is also easy to move.

加えて、このフラックスには電子分品のリペア性(実
装に失敗した場合、再度実装し直すときのやり易さ)を
考慮して、ガラス転移点が60〜65℃の熱可塑系フラック
スを使用した。
In addition, a thermoplastic flux with a glass transition point of 60 to 65 ° C is used for this flux in consideration of the repairability of electronic components (easiness of re-mounting if mounting fails). did.

しかる後、これを図−3に示す加熱条件にて加熱し、
パッドに部品のリードを半田付けした。なお実装した部
品のリードの幅を180μmである。
Thereafter, this was heated under the heating conditions shown in FIG.
The component leads were soldered to the pads. The width of the lead of the mounted component is 180 μm.

このようにして半田付けしたものについて、半田部の
接合強度を調べた。この結果を表−2に示す。この表が
示すように、きわめて良好な接合結果が得られた。
The joint strength of the solder portion was examined for the thus soldered product. Table 2 shows the results. As shown in this table, very good joining results were obtained.

ところで、本発明の請求項1の方法で電子部品を実装
する場合、従来のクリーム半田を用いる場合より予備半
田層形成温度を低くすることが可能である。このことは
特にPbリッチな高融点の半田を使用して予備半田層を形
成する場合に有意義である。
By the way, when the electronic component is mounted by the method of the first aspect of the present invention, the temperature for forming the preliminary solder layer can be lower than that in the case of using the conventional cream solder. This is particularly significant when the preliminary solder layer is formed using a Pb-rich high melting point solder.

例えばプラスチックでパッケージされるタイプのPGA
(ピングリッドアレー)やマルチチップモジュールにお
いて、パッケージ内に搭載されるICチップをPbリッチな
半田で形成したバンプで前記パッケージ内の回路に接合
する場合、ICチップ側にバンプを形成するよりは回路部
側にバンプを形成した方が、ICチップの歩留りに影響を
与えずに製造が可能になるため、製造コストが安価にな
るメリットが期待できる。しかし回路基板側にバンプを
形成する方式は、回路基板が、Pbリッチな高融点の半田
層形成に耐え得るものでなければならないため、高耐熱
性の基板材料を必要とし、トータルコストは高いものに
なってしまう。
For example, a PGA packaged in plastic
In a (pin grid array) or multi-chip module, when an IC chip mounted in a package is bonded to a circuit in the package with bumps formed by Pb-rich solder, the circuit is formed rather than forming bumps on the IC chip side Forming the bumps on the part side enables manufacturing without affecting the yield of the IC chip, so that an advantage that manufacturing cost is reduced can be expected. However, the method of forming bumps on the circuit board side requires a high heat-resistant board material because the circuit board must be able to withstand the formation of a Pb-rich solder layer with a high melting point, and the total cost is high. Become.

従来のクリーム半田を用いる方式では、半田付けを行
う場合、半田の融点より30〜60℃温度を高くする必要が
ある。これは半田を溶融させると同時に、半田とパッド
の銅との拡散を短時間で行わなければならないからであ
る。これに対し本発明の方法では、前記ペースト状組成
物中の有機酸PbとSn粉の組成比を適宜選択することによ
り、できあがる半田層のSn/Pb比のいかんを問わず、ほ
ぼ同じ半田析出温度にて行うことができる。例えばPbリ
ッチの高融点半田の場合には、析出し形成される半田の
融点よりも、かなり低い温度で半田層を形成することが
できる。かつまたその半田層を形成する時点で、半田と
パッドの材料である銅との間の拡散により金属間化合物
がすでに形成されているため、その後、その半田層を利
用して半田付けを行うときは、従来技術である電気メッ
キ法等において必要とされる、後加熱、例えばヒュージ
ョン(Fusion)などの方法により金属間化合物を形成す
るためのエネルギーを必要としない。それ故、工程短縮
が可能となり、コストの低減に役立つ。
In the conventional method using cream solder, when soldering, it is necessary to raise the temperature by 30 to 60 ° C. higher than the melting point of the solder. This is because diffusion of the solder and copper of the pad must be performed in a short time at the same time as melting the solder. On the other hand, in the method of the present invention, by appropriately selecting the composition ratio of the organic acid Pb and the Sn powder in the paste-like composition, almost the same solder deposition is performed regardless of the Sn / Pb ratio of the completed solder layer. It can be done at temperature. For example, in the case of a Pb-rich high melting point solder, the solder layer can be formed at a temperature considerably lower than the melting point of the deposited solder. Also, at the time of forming the solder layer, since the intermetallic compound has already been formed by diffusion between the solder and copper which is the material of the pad, after that, when soldering using the solder layer Does not require energy for forming an intermetallic compound by post-heating, such as fusion, which is required in a conventional electroplating method or the like. Therefore, the process can be shortened, which contributes to cost reduction.

以下、Pbリッチな半田層を形成する場合の実施例を説
明する。
Hereinafter, an example in which a Pb-rich solder layer is formed will be described.

(1) 有機酸Pb67%、活性剤10%、Sn粉13%、粘度調
整剤10%からなるペースト状組成物を銅パッド上に400
〜500μmの厚さに塗布し、220℃で2分間加熱して、半
田層を形成した。この半田層の厚さは8〜10μm、組成
はSn/Pb=2/8、融点は293℃であった。一方、従来のク
リーム半田を使用して前記半田層を形成する場合には、
本発明の220℃よりもはるかに高い温度である293℃以上
に保持した溶融半田(Sn/Pb=2/8)中に基板をさらす必
要がある。その結果、基板の信頼性が大きく損なわれ
る。
(1) A paste composition composed of 67% of organic acid Pb, 10% of activator, 13% of Sn powder, and 10% of viscosity modifier is placed on a copper pad with 400%.
It was applied to a thickness of about 500 μm and heated at 220 ° C. for 2 minutes to form a solder layer. The thickness of this solder layer was 8 to 10 μm, the composition was Sn / Pb = 2/8, and the melting point was 293 ° C. On the other hand, when the solder layer is formed using a conventional cream solder,
It is necessary to expose the substrate in molten solder (Sn / Pb = 2/8) maintained at 293 ° C. or higher, which is much higher than 220 ° C. of the present invention. As a result, the reliability of the substrate is greatly impaired.

(2) 有機酸Pb55%、活性剤15%、Sn粉13%、粘度調
整剤17%からなるペースト状組成物を銅パッド上に300
〜400μmの厚さに塗布し、220℃で2分間加熱して、半
田層を形成した。この半田層の厚さは4〜8μm、組成
はSn/Pb=3/7、融点は278℃であった。従来のクリーム
半田を使用する方法では、この半田組成の場合320℃程
度に加熱する必要がある。
(2) A paste composition composed of 55% of organic acid Pb, 15% of activator, 13% of Sn powder, and 17% of viscosity modifier is placed on a copper pad with a thickness of 300%.
It was applied to a thickness of about 400 μm and heated at 220 ° C. for 2 minutes to form a solder layer. The thickness of this solder layer was 4 to 8 μm, the composition was Sn / Pb = 3/7, and the melting point was 278 ° C. In the conventional method using a cream solder, it is necessary to heat to about 320 ° C. in the case of this solder composition.

なお上記ペースト状組成物の有機酸Pbとしてはナフテ
ン酸Pb、ロジン酸Pb、オクチル酸Pb、オレイン酸Pb、ス
テアリン酸Pbなどが、活性剤としてはロジン、有機酸、
アルカノールアミン、アミン酸などが、粘度調整剤とし
てはカスターワックス、セルロース粉、ブチルカルビト
ール、ヘキシルカルビトール、スクアレンなどが、それ
ぞれ使用可能である。またSn粉としては粒径80μm以
下、好ましくは25μm以下のアトマイズ法により作られ
た球状粉で、酸素含有量が1500ppm以下、好ましくは100
0ppm以下のものを使用するとよい。
As the organic acid Pb of the paste-like composition, naphthenic acid Pb, rosin acid Pb, octylic acid Pb, oleic acid Pb, stearic acid Pb, and the like are used.
Alkanolamine, amine acid and the like can be used, and as a viscosity modifier, caster wax, cellulose powder, butyl carbitol, hexyl carbitol, squalene and the like can be used. The Sn powder is a spherical powder made by an atomizing method with a particle size of 80 μm or less, preferably 25 μm or less, and has an oxygen content of 1500 ppm or less, preferably 100 ppm or less.
It is good to use the thing of 0 ppm or less.

〔発明の効果〕〔The invention's effect〕

以上説明したように請求項1の発明によれば、0.5以
下の微細ピッチのパッド配列部にブリッジを発生させる
ことなく、電子部品を実装することができ、微細リード
ピッチの電子部品の実装に大きく貢献することができ
る。
As described above, according to the first aspect of the present invention, it is possible to mount electronic components without generating a bridge in a pad arrangement portion having a fine pitch of 0.5 or less. Can contribute.

また請求項2の発明によれば、前記請求項1の発明よ
り工程が短縮でき、さらに応用例としてノンハロゲンタ
イプのフラックスで電子部品の実装ができるため、フロ
ンによる洗浄の必要がなくなり、環境問題の解決に有効
である。
According to the second aspect of the present invention, the process can be shortened as compared with the first aspect of the present invention, and further, as an application example, the electronic component can be mounted with a non-halogen type flux. Effective in solving.

【図面の簡単な説明】[Brief description of the drawings]

図−1は回路基板のパッド上に厚い半田層を形成した状
態の断面図、図−2はパッド幅と半田層の厚さとの関係
を示すグラフ、図−3は半田付け時の加熱条件を示すグ
ラフである。 1:絶縁基板、2:パッド、3:半田層
FIG. 1 is a sectional view showing a state in which a thick solder layer is formed on a pad of a circuit board, FIG. 2 is a graph showing a relationship between a pad width and a thickness of a solder layer, and FIG. It is a graph shown. 1: Insulating board, 2: Pad, 3: Solder layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 入江 久夫 兵庫県高砂市米田町神爪423番地 (58)調査した分野(Int.Cl.6,DB名) H05K 3/34 B23K 35/22,35/34────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Hisao Irie 423 Kamizume, Yoneda-cho, Takasago City, Hyogo Prefecture (58) Field surveyed (Int.Cl. 6 , DB name) H05K 3/34 B23K 35 / 22,35 / 34

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】回路基板のパッド配列部に、有機酸PbとSn
粉とを含むペースト状組成物を塗布し、加熱することに
より、パッド上に選択的にSn−Pb合金の予備半田を形成
する工程、前記予備半田上または電子部品のリード(電
極を含む。以下同じ)表面上の少なくとも一方にさらに
有機酸PbとSn粉とを含むペースト状組成物を塗布する工
程、その上に前記電子部品を載置する工程、加熱により
ペースト状組成物から析出する半田によってパッドと電
子部品のリードとを半田付けする工程からなる回路基板
への電子部品実装方法。
An organic acid Pb and Sn are provided on a pad array portion of a circuit board.
A step of selectively forming a preliminary solder of a Sn—Pb alloy on a pad by applying and heating a paste-like composition containing powder and a lead (including an electrode on the preliminary solder or an electronic component. The same) a step of applying a paste-like composition further containing an organic acid Pb and Sn powder to at least one of the surfaces, a step of placing the electronic component thereon, and a solder deposited from the paste-like composition by heating. A method for mounting an electronic component on a circuit board, comprising a step of soldering a pad and a lead of the electronic component.
【請求項2】回路基板のパッド配列部に、有機酸PbとSn
粉とを含むペースト状組成物を塗布し、加熱することに
より、パッド上に選択的に電子部品実装に必要な量のSn
−Pb合金の半田層を形成する工程、前記半田層上または
電子部品のリード表面上の少なくとも一方にフラックス
を塗布する工程、その上に前記電子部品を載置する工
程、加熱により前記半田層を溶融させ、パッドと電子部
品のリードとを半田付けする工程からなる回路基板への
電子部品実装方法。
2. An organic acid Pb and Sn are provided on a pad array portion of a circuit board.
By applying a paste-like composition containing powder and heating, the amount of Sn required for electronic component mounting can be selectively selected on the pad.
A step of forming a solder layer of a Pb alloy, a step of applying a flux to at least one of the solder layer and the lead surface of the electronic component, a step of placing the electronic component thereon, and heating the solder layer by heating. A method for mounting an electronic component on a circuit board, comprising a step of melting and soldering a pad and a lead of the electronic component.
【請求項3】請求項2において、前記パッドの幅をW、
該パッドに形成した前記半田層の厚さをHとしたとき、
WとHとの間の関係がH=aWであって、0.05<a<0.
5、好ましくは0.1≦a≦0.3であることを特徴とする回
路基板への電子部品実装方法。
3. The method according to claim 2, wherein the width of the pad is W,
When the thickness of the solder layer formed on the pad is H,
The relationship between W and H is H = aW, where 0.05 <a <0.
5. A method for mounting an electronic component on a circuit board, which preferably satisfies 0.1 ≦ a ≦ 0.3.
JP2325298A 1989-11-30 1990-11-29 Electronic component mounting method on circuit board Expired - Lifetime JP2795535B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2325298A JP2795535B2 (en) 1989-11-30 1990-11-29 Electronic component mounting method on circuit board

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1-309057 1989-11-30
JP30905789 1989-11-30
JP2-222627 1990-08-27
JP22262790 1990-08-27
JP2325298A JP2795535B2 (en) 1989-11-30 1990-11-29 Electronic component mounting method on circuit board

Publications (2)

Publication Number Publication Date
JPH04174593A JPH04174593A (en) 1992-06-22
JP2795535B2 true JP2795535B2 (en) 1998-09-10

Family

ID=27330689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2325298A Expired - Lifetime JP2795535B2 (en) 1989-11-30 1990-11-29 Electronic component mounting method on circuit board

Country Status (1)

Country Link
JP (1) JP2795535B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390845A (en) * 1992-06-24 1995-02-21 Praxair Technology, Inc. Low-bridging soldering process

Also Published As

Publication number Publication date
JPH04174593A (en) 1992-06-22

Similar Documents

Publication Publication Date Title
KR0124924B1 (en) Method of forming a solder layer on pads of a circuit and method of mounting an electric part on a circuit board
US6076726A (en) Pad-on-via assembly technique
JP3615206B2 (en) Manufacturing method of semiconductor device
JP4633630B2 (en) Soldering flux and soldering method
JP3063161B2 (en) Method of forming solder bump interconnects for solder plated circuit traces
TWI280829B (en) Mounting substrate and mounting method of electronic part
US5329158A (en) Surface mountable semiconductor device having self loaded solder joints
KR100776114B1 (en) Paste for soldering and soldering method using the same
US20050133572A1 (en) Methods of forming solder areas on electronic components and electronic components having solder areas
JP3476464B2 (en) Tin-bismuth solder paste and a method for forming a connection with improved high-temperature characteristics using the paste
EP1946626A1 (en) Method for soldering electronic component and soldering structure of electronic component
US8038051B2 (en) Method for production of electronic circuit board
TWI352563B (en) Production method of solder circuit board
JP2006326598A (en) Leadless solder paste composition, soldering method, and method for stabilizing joining of electronic component
JP2795535B2 (en) Electronic component mounting method on circuit board
KR100808746B1 (en) Method for manufacturing circuit device
JPH07118498B2 (en) Electrical junction
JP3150602B2 (en) Solder bump formation method
KR101005505B1 (en) Method of mounting electronic parts on wiring board
JP3200613B2 (en) Electronic component soldering method
JP2004320064A (en) Manufacturing method of semiconductor device
JP2960504B2 (en) Rotary transformer
JPH09321423A (en) Manufacture of component mounting substrate
JPH04169001A (en) Method of mounting conductive paste and semiconductor device
JPH0312992A (en) Electric junction