JPH0935627A - Electron source board, its manufacture, and image forming device - Google Patents

Electron source board, its manufacture, and image forming device

Info

Publication number
JPH0935627A
JPH0935627A JP18711195A JP18711195A JPH0935627A JP H0935627 A JPH0935627 A JP H0935627A JP 18711195 A JP18711195 A JP 18711195A JP 18711195 A JP18711195 A JP 18711195A JP H0935627 A JPH0935627 A JP H0935627A
Authority
JP
Japan
Prior art keywords
electron
wiring
source substrate
electron source
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18711195A
Other languages
Japanese (ja)
Other versions
JP3459705B2 (en
Inventor
Koichiro Nakanishi
宏一郎 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP18711195A priority Critical patent/JP3459705B2/en
Publication of JPH0935627A publication Critical patent/JPH0935627A/en
Application granted granted Critical
Publication of JP3459705B2 publication Critical patent/JP3459705B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve reliability of mutually and electrically connecting parts and realize a high quality picture image, by equipping complementary insulation layers for preventing element electrodes standing opposite to each other from electrically contacting with one of scan-side wiring and signal-side wiring. SOLUTION: The numerals 10, 11 denoting element electrodes, 12 a first wiring layer, 13 a second wiring layer, these wiring layers 12, 13 constitute simple matrix wiring structured in the X-direction and in the Y-direction on an insulating substrate 1. Complementary insulation layers 14 are formed to run across and cover one end side of element electrodes 10, 11 and the first wiring layer 12, preventing the first wiring layer 12 and the element electrode 11 from contacting with the second wiring layer 13. Interlayer insulation layers 15, which are formed between respective element electrodes and cover partly the complementary insulation layers 14, separate electrically the first wiring layer 12 and the second wiring layer 13 from each other in the direction normal to a surface of the insulating substrate 1. The numeral 16 denotes a thin film for forming an electron emitting part.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子源基板、及び
その応用である表示装置等の画像形成装置にかかわり、
特に表面伝導型電子放出素子を多数個備える電子源基板
及びそれを組み込んだ表示装置等の画像形成装置及びそ
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source substrate and an image forming apparatus such as a display device which is an application thereof.
In particular, the present invention relates to an electron source substrate having a large number of surface conduction electron-emitting devices, an image forming apparatus such as a display device incorporating the same, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来、電子放出素子としては、熱電子源
と冷陰極電子源の2種類が知られている。冷陰極電子源
には、電界放出型(以下、FEと記す)、金属/絶縁層
/金属型(以下、MIMと記す)や表面伝導型電子放出
素子等がある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter, referred to as FE), a metal / insulating layer / metal type (hereinafter, referred to as MIM), a surface conduction type electron emission element, and the like.

【0003】FE型の例としては、W.P.Dyke & W.W.Dol
an, “Field emission”, Advancein Electron Physici
s, 8, 89 (1956)或いはC.A.Spindt, “Physical Proper
ties of thin-film field emission cathodes with mol
ybdenium ”, J.Appl.Phys., 47, 5248 (1976) 等が知
られている。
As an example of the FE type, WPDyke & WWDol
an, “Field emission”, Advancein Electron Physici
s, 8, 89 (1956) or CASpindt, “Physical Proper
ties of thin-film field emission cathodes with mol
ybdenium ", J. Appl. Phys., 47, 5248 (1976).

【0004】MIM型の例としては、C.A.Mead, “The
tunnel-emission amplifier, J. Appl. Phys., 32, 646
(1961) が知られている。
As an example of the MIM type, CAMead, “The
tunnel-emission amplifier, J. Appl. Phys., 32, 646
(1961) is known.

【0005】表面伝導型電子放出素子の例としては、M.
I.Elinson, Radio Eng. Electron Phys., 10, (1965)]
等がある。
As an example of the surface conduction electron-emitting device, M.
I. Elinson, Radio Eng. Electron Phys., 10, (1965)]
Etc.

【0006】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に平行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記Elinson 等によ
るSnO2 薄膜を用いたもの、Au薄膜によるもの[G.
Dittmer:“Thin Solid Films", 9, 317 (1972)]、In2
3 /SnO2 薄膜によるもの[M.Hartwell and C.G.
Fonstad: “IEEE Trans. ED Conf.”,519 (1975)]、カ
ーボン薄膜によるもの[荒木久他:真空、第26巻、第
1号、22ページ(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a thin film having a small area formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using a SnO 2 thin film by Elinson et al., And a device using an Au thin film [G.
Dittmer: “Thin Solid Films”, 9, 317 (1972)], In 2
O 3 / SnO 2 thin film [M.Hartwell and CG
Fonstad: “IEEE Trans. ED Conf.”, 519 (1975)], a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, page 22 (1983)] and the like are reported.

【0007】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.Hartwellの素子構成を図4
に示す。同図において1は、基板である。2は電子放出
部形成用薄膜で、スパッタリングで形成されたH型形状
の金属酸化物薄膜等からなり、後述するフォーミングと
呼ばれる通電処理により電子放出部3が形成される。な
お、図中の素子電極間隔L1は、0.5〜1.0mm、
W’は、0.1mmで設定されている。又、電子放出部
3の位置及び形状については、不明であるので模式図と
して表わした。
As a typical device structure of these surface conduction electron-emitting devices, the device structure of M. Hartwell described above is shown in FIG.
Shown in In the figure, 1 is a substrate. Reference numeral 2 denotes a thin film for forming an electron emitting portion, which is made of an H-shaped metal oxide thin film formed by sputtering and the like, and the electron emitting portion 3 is formed by an energization process called forming described later. The element electrode spacing L1 in the figure is 0.5 to 1.0 mm,
W 'is set at 0.1 mm. Further, since the position and shape of the electron emitting portion 3 are unknown, they are shown as a schematic diagram.

【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成用薄膜2
を予めフォーミングと呼ばれる通電処理することによっ
て、電子放出部3を形成するのが一般的であった。すな
わち、通電フォーミングとは、前記電子放出部形成用薄
膜2の両端に直流電圧、或いは非常にゆっくりとした昇
電圧、例えば1V/分程度を印加通電し、導電性薄膜を
局所的に破壊、変形もしくは変質せしめ、電気的に高抵
抗な状態にした電子放出部3を形成することである。な
お電子放出部3は電子放出部形成用薄膜2の一部に亀裂
が発生し、その亀裂付近から電子放出が行われる。以
下、フォーミングにより発生した電子放出部を含む電子
放出部形成用薄膜を電子放出部を含む薄膜4と呼ぶ。
Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion forming thin film 2 is formed before electron emission.
In general, the electron-emitting portion 3 was formed by previously performing an energization process called forming. That is, the energization forming means that a direct current voltage or a very slow rising voltage, for example, about 1 V / min is applied to both ends of the electron emission portion forming thin film 2 to energize, and the conductive thin film is locally destroyed or deformed. Alternatively, it is to form the electron emitting portion 3 which is made to have a high electrical resistance by being altered. In the electron emitting portion 3, a crack is generated in a part of the electron emitting portion forming thin film 2, and electrons are emitted from the vicinity of the crack. Hereinafter, the thin film for forming an electron emitting portion including the electron emitting portion generated by forming is referred to as a thin film 4 including an electron emitting portion.

【0009】前記フォーミング処理をした表面伝導型電
子放出素子は、上述の電子放出部を含む薄膜4に電圧を
印加し、素子表面に沿って電流を流すことにより、上述
の電子放出部3より電子を放出せしめるものである。
In the surface-conduction type electron-emitting device which has been subjected to the forming treatment, a voltage is applied to the thin film 4 including the above-mentioned electron-emitting portion, and a current is caused to flow along the surface of the device, so that the electron-emitting portion 3 causes the electrons to be emitted. Is to be released.

【0010】さらに、通常はフォーミング工程の終了後
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続けること
によって、電子放出量を増加せしめることである。
Furthermore, a step called "activation" is usually introduced after the forming step is completed. The purpose of this is to increase the amount of electron emission by continuously applying a constant voltage to the surface conduction electron-emitting device whose resistance has been increased by forming for a constant time.

【0011】上述の表面伝導型放出素子は構造が単純で
製造も容易であることから、大面積にわたり多数の素子
を配列形成できる利点がある。そこでこの特徴を生かせ
るようないろいろな応用が研究されている。例えば、荷
電ビーム源、画像形成装置等の表示装置等が挙げられ
る。
Since the surface conduction electron-emitting device described above has a simple structure and is easy to manufacture, it has an advantage that a large number of devices can be arrayed over a large area. Therefore, various applications that can make full use of this feature are being researched. For example, a charged beam source, a display device such as an image forming device, or the like can be used.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、以上説
明したような表面伝導型電子放出素子を多数配列して画
像形成装置として大面積化するには以下のような問題点
がある。前記表面伝導型電子放出素子の製造工程におい
て電極や配線パターンを加工する場合、基板上に電極及
び配線材料の金属薄膜を成膜し、これを通常のフォトリ
ソグラフィー、エッチング技術を用いてパターン加工し
て電極や配線パターンが形成される。しかしながら、例
えば、40cm角以上の大型基板上にフォトリソグラフ
ィー、エッチング技術により電子放出素子を製造する場
合、蒸着装置をはじめ、露光装置、エッチング装置等を
含む大型製造設備が必要となり、このために莫大な費用
がかかるだけでなく、基板を大型化する場合、製造装置
自体の大型化が困難で製造方法上、或いはコスト上の問
題があった。また、大面積化することで電極数の増加、
配線の増加及び複雑化が生じ、これにより工程数が増
え、断線や短絡等の欠陥が発生し易くなり、歩留まりが
低下する等の問題がある。本発明は、かかる従来の問題
を鑑みて、表面伝導型電子放出素子を複数設置した電子
源基板及び画像形成装置の製造方法において、安価で、
工程数が少なく、また電極と配線部分の構成を簡略化す
ることにより、相互の電気的接続部分の信頼性の向上が
図れ、より高密度な画素配列による高品位な画像が実現
可能な表面伝導型電子放出素子を複数設置した電子源基
板、その製造方法、及び画像形成装置を提供することを
目的とする。
However, in order to increase the area of an image forming apparatus by arranging a large number of surface conduction electron-emitting devices as described above, there are the following problems. When processing an electrode or a wiring pattern in the manufacturing process of the surface conduction electron-emitting device, a metal thin film of the electrode and the wiring material is formed on the substrate, and the pattern is processed using ordinary photolithography and etching techniques. Electrodes and wiring patterns are formed. However, for example, when an electron-emitting device is manufactured on a large-sized substrate of 40 cm square or more by photolithography and etching techniques, a large-scale manufacturing facility including a vapor deposition apparatus, an exposure apparatus, an etching apparatus, etc. is required, which is enormous. In addition to the large cost, it is difficult to increase the size of the manufacturing apparatus itself when the size of the substrate is increased, which causes a problem in terms of the manufacturing method or cost. In addition, the increase in the number of electrodes due to the large area,
There is a problem that the number of steps increases, the number of processes increases, defects such as disconnection and short circuit are likely to occur, and the yield decreases, because of increase in wiring and complication. In view of such a conventional problem, the present invention is an inexpensive method for manufacturing an electron source substrate and an image forming apparatus in which a plurality of surface conduction electron-emitting devices are installed.
By reducing the number of steps and simplifying the configuration of the electrode and wiring parts, the reliability of mutual electrical connection parts can be improved, and high-quality images can be realized by a higher-density pixel array. An object of the present invention is to provide an electron source substrate on which a plurality of type electron-emitting devices are installed, a manufacturing method thereof, and an image forming apparatus.

【0013】[0013]

【課題を解決するための手段】本発明は上記問題を解決
するために、互いに対向する素子電極を有する電子放出
素子が走査側配線と信号側配線の直交する位置に配設さ
れ、かつ該配線の一組または複数組を順次選択すること
により前記電子放出素子に通電される電子放出素子を基
板上に複数個配設することによって構成される単純マト
リクス方式による電子源基板において、前記互いに対向
する素子電極と前記配線の一方との電気的接触を防ぐ補
完絶縁層を具備することを特徴とする電子源基板を提案
するもので、補完絶縁層が前記互いに対向する両素子電
極の少なくとも一端側及び前記配線のいずれか一方を覆
って形成されたものであること、電子放出素子が、電子
放出部形成用薄膜に、通電処理を施すことにより電子放
出部が形成される表面伝導型電子放出素子であることを
含む。
In order to solve the above problems, the present invention provides an electron-emitting device having device electrodes facing each other at a position where a scanning side wiring and a signal side wiring are orthogonal to each other, and the wiring is provided. One set or a plurality of sets are sequentially selected, and a plurality of electron-emitting devices that are energized to the electron-emitting devices are arranged on the substrate. To provide an electron source substrate characterized by comprising a complementary insulating layer for preventing electrical contact between a device electrode and one of the wirings, wherein the complementary insulating layer has at least one end side of both device electrodes facing each other, and The electron-emitting device is formed so as to cover one of the wirings, and the electron-emitting device is formed by subjecting the electron-emitting-device forming thin film to an energization process. Comprising a surface conduction electron-emitting device.

【0014】又本発明は、上記の電子源基板の製造方法
において、走査側配線と信号側配線とを分離する層間絶
縁層と前記補完絶縁層とのいずれか一方の絶縁層を他方
の絶縁層の形成後に形成することを特徴とする電子源基
板の製造方法である。
According to the present invention, in the above-mentioned method for manufacturing an electron source substrate, one insulating layer of the interlayer insulating layer separating the scanning side wiring and the signal side wiring and the complementary insulating layer is replaced with the other insulating layer. The method for manufacturing an electron source substrate is characterized in that the electron source substrate is formed after the formation of.

【0015】又本発明は、上記の電子源基板の製造方法
において、配線、絶縁層、又は電極の形成に厚膜印刷法
を用いることを特徴とする電子源基板の製造方法であ
る。
Further, the present invention is the above-mentioned method for manufacturing an electron source substrate, characterized in that a thick film printing method is used for forming wirings, insulating layers, or electrodes.

【0016】更に本発明は、上記の電子源基板と、前記
電子源基板のそれぞれの電子放出素子と対向して配設し
た電子ビームの照射により可視光を発する蛍光体からな
る画素とを少なくとも有する画像形成装置である。
Further, the present invention has at least the above-mentioned electron source substrate and a pixel made of a phosphor which emits visible light upon irradiation with an electron beam and is arranged so as to face each electron-emitting device of the electron source substrate. The image forming apparatus.

【0017】又更に発明は、上記の電子源基板を組み込
んで成ることを特徴とする画像形成装置である。
Furthermore, the present invention is an image forming apparatus characterized by incorporating the above-mentioned electron source substrate.

【0018】[0018]

【発明の実施の形態】本発明によれば走査側配線と信号
側配線を具備する単純マトリックス構成の配線構造にお
いて、配線を電極に接触することを防ぐための補完絶縁
層を設けることにより、 1.走査側配線と信号側配線の間の絶縁、及び素子電極
とコンタクトの信頼性が向上する。 2.上側配線(走査側もしくは信号側)の層間絶縁層に
対するアライメントずれに対する許容度が拡大される。 3.上側配線(走査側もしくは信号側)による素子電極
間のショートが減少できるため、高密度電子放出素子の
配置が可能となる。
BEST MODE FOR CARRYING OUT THE INVENTION According to the present invention, in a wiring structure of a simple matrix structure having a scanning side wiring and a signal side wiring, by providing a complementary insulating layer for preventing the wiring from coming into contact with electrodes, 1 . The insulation between the scanning side wiring and the signal side wiring and the reliability of the device electrodes and contacts are improved. 2. The tolerance for misalignment of the upper wiring (scanning side or signal side) with respect to the interlayer insulating layer is expanded. 3. Since the short circuit between the device electrodes due to the upper wiring (scanning side or signal side) can be reduced, the high-density electron-emitting devices can be arranged.

【0019】以上の効果により、信頼性の向上、歩留ま
りの向上による製造コストの低減が図れ、また画像形成
装置に応用する際には高精細な画像表示が可能となる。
With the above effects, it is possible to reduce the manufacturing cost by improving reliability and yield, and it becomes possible to display a high-definition image when applied to an image forming apparatus.

【0020】以下、図面を参照して本発明を詳細に説明
する。
The present invention will be described in detail below with reference to the drawings.

【0021】図1に、本発明の電子源基板の代表的な構
成例を示す。又、図12に本発明の電子源基板の製造工
程のフロー図の一例を示す。図中10,11は素子電
極、12は第1の配線層、13は第2の配線層で、これ
らの配線層12、13によって絶縁性基板1上にX方
向、及びY方向の単純マトリックス構成の配線を構成し
ている。14は補完絶縁層で、素子電極10、11の一
端側及び第1の配線層12を横断して覆って形成されて
おり、第1の配線層12及び素子電極11と第2の配線
層13とが接触することを防いでいる。15は前記補完
絶縁層14を一部覆って各素子電極10間に形成された
層間絶縁層で、第1の配線層12と第2の配線層13を
基板表面と垂直な方向に電気的に分離している。16は
電子放出部形成用薄膜である。
FIG. 1 shows a typical configuration example of the electron source substrate of the present invention. Further, FIG. 12 shows an example of a flow chart of the manufacturing process of the electron source substrate of the present invention. In the figure, 10 and 11 are element electrodes, 12 is a first wiring layer, 13 is a second wiring layer, and these wiring layers 12 and 13 form a simple matrix configuration on the insulating substrate 1 in the X and Y directions. The wiring is configured. Reference numeral 14 denotes a complementary insulating layer, which is formed so as to cover one end sides of the device electrodes 10 and 11 and the first wiring layer 12 so as to cover the first wiring layer 12, the device electrode 11 and the second wiring layer 13. Prevents contact with. Reference numeral 15 is an interlayer insulating layer formed between the device electrodes 10 so as to partially cover the complementary insulating layer 14, and electrically connects the first wiring layer 12 and the second wiring layer 13 in a direction perpendicular to the substrate surface. Separated. Reference numeral 16 is a thin film for forming an electron emitting portion.

【0022】以下、図12の工程図に従って電子放出素
子及び電子源基板の製造方法につき説明する。
A method of manufacturing the electron-emitting device and the electron source substrate will be described below with reference to the process chart of FIG.

【0023】まず、予め洗浄された絶縁性基板1に素子
電極10、11を形成する(図12(a))。これら電
極10、11は後述する電子放出部を含む薄膜と配線層
12、13とのオーム接触を良好にするために設けるも
のである。通常、電子放出部を含む薄膜は、配線用の導
体層12、13と比べて著しく薄い膜であるため、「ヌ
レ性」、「段差保持性」等の問題を回避するために設け
ているものである。配線用の導体層を、例えばスパッタ
リング法等により薄膜にて構成する場合は、必ずしも設
ける必要はなく、配線導体と同時に形成することが可能
である。
First, the device electrodes 10 and 11 are formed on the previously washed insulating substrate 1 (FIG. 12A). These electrodes 10 and 11 are provided in order to improve ohmic contact between a thin film including an electron emitting portion described later and the wiring layers 12 and 13. Usually, the thin film including the electron-emitting portion is a film that is significantly thinner than the conductor layers 12 and 13 for wiring, and therefore is provided in order to avoid problems such as "wetting property" and "step-holding property". Is. When the conductor layer for wiring is formed of a thin film by, for example, a sputtering method, it is not always necessary to provide and it can be formed at the same time as the wiring conductor.

【0024】電極10、11の形成方法としては、真空
蒸着法、スパッタリング法、プラズマCVD法等の真空
系を用いる方法や、溶媒に金属成分及びガラス成分を混
合した厚膜ペーストを印刷、焼成することにより形成す
る厚膜印刷法がある。本発明の効果を最大限に引き出す
方法としては、フォトリソ工程を必要としない厚膜印刷
法があり、これを用いることにより最も工程の短縮が図
られる。しかしながら電子放出部近傍の電極は膜厚が薄
いことが望ましい。そこで厚膜印刷法を用いる際使用す
るペーストとしては、有機金属化合物により構成された
所謂MODペーストを使用することが好ましい。もちろ
ん、これ以外の成膜方法を用いても差し支えなく、ま
た、構成材料としては、電気伝導性のある材料であれ
ば、特に限定されるものではない。さらに、本発明の
内、最も簡単な工程を構成する場合には、電子放出部近
傍の電極、さらには外部回路との接続用電極(不図示)
との部分を同時に形成することが可能である。この場合
も、厚膜印刷法を用いることが簡便であるが、もちろん
スパッタリング法等により成膜し、フォトリソ法により
パターンを形成しても良い。
As a method of forming the electrodes 10 and 11, a method using a vacuum system such as a vacuum vapor deposition method, a sputtering method, a plasma CVD method, or a thick film paste in which a solvent is mixed with a metal component and a glass component is printed and fired. There is a thick film printing method that is formed by such a method. As a method for maximizing the effect of the present invention, there is a thick film printing method which does not require a photolithography process, and the use of this method can shorten the process most. However, it is desirable that the electrode near the electron emitting portion has a small film thickness. Therefore, as the paste used when using the thick film printing method, it is preferable to use a so-called MOD paste composed of an organometallic compound. Of course, other film formation methods may be used, and the constituent materials are not particularly limited as long as they are electrically conductive materials. Further, in the case of constituting the simplest process of the present invention, an electrode in the vicinity of the electron emitting portion, and an electrode for connection with an external circuit (not shown)
It is possible to form the parts and at the same time. Also in this case, it is easy to use the thick film printing method, but of course, the film may be formed by the sputtering method or the like and the pattern may be formed by the photolithography method.

【0025】次に第1の配線層12を形成する(図12
(b))。配線層の形成方法には、電子放出部近傍の電
極の形成方法と同様の形成方法が適用可能であるが、配
線層の場合には、電極部分と異なり、膜厚は厚い方が電
気抵抗を低減でき有利である。そこで、厚膜印刷法を用
いるのが有利である。もちろん、薄膜配線の適用も可能
であるが、膜厚を厚くするのには長時間を必要とする。
Next, the first wiring layer 12 is formed (FIG. 12).
(B)). As the method for forming the wiring layer, the same forming method as the method for forming the electrode in the vicinity of the electron-emitting portion can be applied. It can be reduced, which is advantageous. Therefore, it is advantageous to use the thick film printing method. Of course, thin film wiring can be applied, but it takes a long time to increase the film thickness.

【0026】次に本発明の特徴である第1の配線層12
と第2の配線層13とを基板表面に対して平行な方向で
分離するための補完絶縁層14を形成する(図12
(c))。形成方としては、電子放出部近傍電極の形成
方法と同様の形成方法が適用可能であるが、本発明の効
果を最大限に引き出すには厚膜印刷法が好ましい。この
絶縁層14を設けることにより、層間絶縁層15と第2
の配線層13のアライメントが多少ずれたとしても、第
2の配線層13と素子電極10,11及び第2の配線層
13と第1の配線層12の接触が妨げられる。
Next, the first wiring layer 12 which is a feature of the present invention
A complementary insulating layer 14 for separating the second wiring layer 13 and the second wiring layer 13 in a direction parallel to the substrate surface is formed (FIG. 12).
(C)). As a forming method, the same forming method as the forming method of the electron emitting portion vicinity electrode can be applied, but the thick film printing method is preferable in order to maximize the effects of the present invention. By providing this insulating layer 14, the interlayer insulating layer 15 and the second
Even if the wiring layer 13 is slightly misaligned, contact between the second wiring layer 13 and the device electrodes 10 and 11 and between the second wiring layer 13 and the first wiring layer 12 is prevented.

【0027】なお、従来は素子電極10と第2の配線層
13は層間絶縁層にコンタクトホール又は開口部を設け
てこの部分を通して電気的に接続されていたが、層間絶
縁層を厚膜印刷法を用いて形成すると絶縁ペースのだれ
のためにコンタクトホール或いは開口部がつぶれやす
く、十分なコンタクトがとれにくいという問題点があっ
た。しかし、本発明の特徴である第1の配線層12と第
2の配線層13を基板表面に対して平行方向で分離する
ための補完絶縁層14を設けることにより、第2の配線
層13と素子電極10のコンタクトをとるための層間絶
縁層15の形状の自由度を大きくすることができる。例
えば、図12(d)に示すように層間絶縁層15を素子
電極10の上部で切り欠いて存在しないような形状にす
ることで第2の配線層13と素子電極10のコンタクト
が確実になり、また、本発明の特徴である第1の配線層
と第2の配線層を基板表面に対して平行な方向で分離す
るための補完絶縁層14の存在により、素子のY方向で
のショートを防ぐことができる。
Conventionally, the device electrode 10 and the second wiring layer 13 were electrically connected through a contact hole or opening provided in the interlayer insulating layer, but the interlayer insulating layer was formed by a thick film printing method. However, there is a problem in that the contact hole or the opening is easily crushed due to the declining insulation pace, and it is difficult to obtain a sufficient contact. However, by providing the complementary insulating layer 14 for separating the first wiring layer 12 and the second wiring layer 13 which are the features of the present invention in the direction parallel to the substrate surface, The degree of freedom in the shape of the interlayer insulating layer 15 for making contact with the device electrode 10 can be increased. For example, the contact between the second wiring layer 13 and the element electrode 10 can be ensured by forming the inter-layer insulating layer 15 so as not to exist above the element electrode 10 as shown in FIG. In addition, due to the presence of the complementary insulating layer 14 for separating the first wiring layer and the second wiring layer in the direction parallel to the substrate surface, which is a feature of the present invention, the short circuit in the Y direction of the device is prevented. Can be prevented.

【0028】次いで第1の配線層12と第2の配線層1
3を基板表面と垂直な方向に分離するための層間絶縁層
15を形成する(図12(d))。図2では一例として
第1の配線層と第2の配線層を基板表面に対して平行な
方向で分離するための補完絶縁層14を形成した後に層
間絶縁層15を形成しているが、層間絶縁層15を先に
形成した後に第1の配線層と第2の配線層を基板表面に
対して平行な方向で分離するための補完絶縁層14を形
成しても、もちろん構わない。形成法としては第1の配
線層と同様な形成方法が適用可能である。
Next, the first wiring layer 12 and the second wiring layer 1
An interlayer insulating layer 15 is formed to separate 3 in the direction perpendicular to the substrate surface (FIG. 12D). In FIG. 2, as an example, the interlayer insulating layer 15 is formed after forming the complementary insulating layer 14 for separating the first wiring layer and the second wiring layer in the direction parallel to the substrate surface. Of course, the complementary insulating layer 14 for separating the first wiring layer and the second wiring layer in the direction parallel to the substrate surface may be formed after forming the insulating layer 15 first. As a forming method, the same forming method as that for the first wiring layer can be applied.

【0029】次に第2の配線層13を層間絶縁層15の
上に形成する(図12(e))。この第2の配線層は層
間絶縁層15の素子電極10上の切り欠いた不連続部分
において素子電極10と接続している。形成方法として
は第1の配線層と同様な形成方法が適用可能である。
Next, the second wiring layer 13 is formed on the interlayer insulating layer 15 (FIG. 12E). The second wiring layer is connected to the device electrode 10 at the notched discontinuous portion on the device electrode 10 of the interlayer insulating layer 15. As a forming method, the same forming method as that for the first wiring layer can be applied.

【0030】最後に、電子放出部形成用薄膜16を形成
して、電子放出素子用の素子(1素子分)が完成する
(図12(f))。成膜方法及び電子放出部分(表面伝
導型電子放出素子)の形成方法は、従来の方法をそのま
ま適用することが可能である(後述)。
Finally, the electron emission portion forming thin film 16 is formed to complete the element (one element) for the electron emitting element (FIG. 12 (f)). As the film forming method and the electron emitting portion (surface conduction electron-emitting device) forming method, a conventional method can be applied as it is (described later).

【0031】本説明では、1素子について説明したが、
これを複数個、同時に形成するようにすることで、単純
マトリクス構成の電子源基板の構成が完成する。
Although one element has been described in the present description,
By forming a plurality of these at the same time, the structure of the electron source substrate having a simple matrix structure is completed.

【0032】以下、特に、本発明に好適な表面伝導型電
子放出素子の基本的な構成と製造方法及びその特徴(例
えば、特開平2−56822等を参考にして)について
概説する。
In particular, the basic structure and manufacturing method of the surface conduction electron-emitting device suitable for the present invention and its characteristics (for example, refer to JP-A-2-56822) will be outlined below.

【0033】本発明に係わる表面伝導型電子放出素子の
構成、及び製法の特徴は、次のようなものが挙げられ
る。 (1)フォーミングと呼ばれる通電処理前の電子放出部
形成用薄膜は、微粒子分散体を分散し形成された微粒子
からなる薄膜、或いは、有機金属等を加熱焼成し形成さ
れた微粒子からなる薄膜等で、基本的には、微粒子より
構成される。 (2)フォーミングと呼ばれる通電処理後の電子放出部
を含む薄膜は、電子放出部、電子放出部を含む薄膜とと
もに基本的には微粒子より構成される。
The features of the structure and manufacturing method of the surface conduction electron-emitting device according to the present invention are as follows. (1) The thin film for forming an electron emission portion before energization treatment called forming is a thin film made of fine particles formed by dispersing a fine particle dispersion, or a thin film made of fine particles formed by heating and burning an organic metal or the like. , Basically composed of fine particles. (2) The thin film including the electron emitting portion after energization processing called forming is basically composed of fine particles together with the electron emitting portion and the thin film including the electron emitting portion.

【0034】図5(a),(b)は、それぞれ本発明に
係わる基本的な表面伝導型電子放出素子の構成を示す平
面図及び断面図である。図5を用いて、本発明に係わる
素子の基本的な構成を説明するが、本発明の電子源基板
及び画像形成装置では後述するように、この表面伝導型
電子放出素子を多数個、同一基体上に配線電極とともに
形成しているものである。
5 (a) and 5 (b) are a plan view and a sectional view, respectively, showing the construction of a basic surface conduction electron-emitting device according to the present invention. The basic structure of the device according to the present invention will be described with reference to FIG. 5. In the electron source substrate and the image forming apparatus of the present invention, as will be described later, a large number of the surface conduction electron-emitting devices are formed on the same substrate. It is formed together with the wiring electrode.

【0035】図5において1は絶縁性基板、3は電子放
出部、4は電子放出部を含む薄膜、5と6は素子電極で
ある。
In FIG. 5, 1 is an insulating substrate, 3 is an electron emitting portion, 4 is a thin film including the electron emitting portion, and 5 and 6 are device electrodes.

【0036】絶縁性基板1の材料としては、石英ガラ
ス、Na等の不純物含有量を減少したガラス、青板ガラ
ス、青板ガラス上にスパッタ法等によりSiO2 (絶縁
層)を積層したガラス基板等及びアルミナ等のセラミッ
ク等が挙げられる。
Examples of the material of the insulating substrate 1 include quartz glass, glass with a reduced content of impurities such as Na, soda-lime glass, a glass substrate having SiO 2 (insulating layer) laminated on the soda-lime glass by a sputtering method, and the like. Examples thereof include ceramics such as alumina.

【0037】対向する素子電極5,6の材料としては一
般的な導電体が用いられ、例えばNi,Cr,Au,M
o,W,Pt,Ti,Al,Cu,Pd等の金属或いは
合金及びPd,Ag,Au,RuO2 ,Pd−Ag等の
金属或いは金属酸化物とガラス等から構成される印刷導
体、In23 −SnO2 等の透明導電体及びポリシリ
コン等の半導体材料が挙げられる。素子電極間隔L1
は、数オングストロームより数百マイクロメートルであ
り、素子電極の製法の基本となるフォトリソグラフィー
技術、すなわち、露光機の性能とエッチング法等、及び
素子電極間に印加する電圧と電子放出し得る電界強度等
により設定されるが、好ましくは、数マイクロメートル
より数十マイクロメートルである。素子電極長さW1、
素子電極5,6の膜厚dは、電極の抵抗値、後述する
X,Y配線との結線、多数配置された電子源の配置等の
観点から適宜設計され、通常は素子電極長さW1は、数
マイクロメートルより数百マイクロメートルであり、素
子電極5,6の膜厚dは,数百オングストロームより数
千オングストロームである。
As a material for the device electrodes 5 and 6 which face each other, a general conductor is used, for example, Ni, Cr, Au, M.
In, a printed conductor composed of a metal or an alloy of o, W, Pt, Ti, Al, Cu, Pd or the like, a metal or a metal oxide of Pd, Ag, Au, RuO 2 , Pd-Ag or the like, and glass or the like, In 2 Examples include transparent conductors such as O 3 —SnO 2 and semiconductor materials such as polysilicon. Element electrode spacing L1
Is a few angstroms to several hundreds of micrometers, and is a photolithography technology that is the basis of the manufacturing method of the device electrodes, that is, the performance of the exposure machine and the etching method, the voltage applied between the device electrodes and the electric field strength capable of emitting electrons. Etc., but is preferably several micrometers to several tens of micrometers. Element electrode length W1,
The film thickness d of the device electrodes 5 and 6 is appropriately designed from the viewpoints of the resistance value of the electrodes, the connection with X and Y wirings described later, the placement of a large number of arranged electron sources, and the like. , Several micrometers to several hundreds of micrometers, and the film thickness d of the device electrodes 5, 6 is several hundreds of angstroms to several thousand angstroms.

【0038】対向する素子電極5と素子電極6間及び素
子電極5,6上に形成された電子放出部を含む薄膜4
は、電子放出部3を含むものであるが、図5(b)に示
された場合に限られず、素子電極5,6上に形成されな
い場合もある。すなわち、絶縁性基板1上に、後述する
電子放出部形成用薄膜2、対向する素子電極5,6上に
設置されない場合もある。すなわち、絶縁性基板1上
に、図5(b)に示された場合だけでなく、素子電極
5,6の電極順に積層構成した場合である。また、対向
する素子電極5と素子電極6間の全部が、製法によって
は、電子放出部として機能する場合もある。この電子放
出部を含む薄膜4の膜厚は、数オングストロームより数
千オングストロームである。この膜厚は素子電極5,6
へのステップカバレージ、電子放出部3と素子電極5,
6間の抵抗値及び電子放出部3の導電性微粒子の粒径、
後述する通電処理条件等によって、適宜設定される。そ
の抵抗値は103 より107 オーム/□のシート抵抗値
を示す。電子放出部を含む薄膜4を構成する材料の具体
例を挙げるならば、Pd,Pt,Ru,Ag,Au,T
i,In,Cu,Cr,Fe,Zn,Sn,Ta,W,
Pb等の金属、PdO,SnO2 ,In23 ,Pb
O,Sb23 等の酸化物、HfB2 ,ZrB2 ,La
6 ,CeB6 ,YB4 ,GdB4 等のホウ化物、Ti
C,ZrC,HfC,TaC,SiC,WC等の炭化
物、TiN,ZrN,HfN等の窒化物、Si,Ge等
の半導体、カーボン等が挙げられる。
A thin film 4 including an electron emitting portion formed between the device electrodes 5 and 6 facing each other and on the device electrodes 5 and 6.
Includes the electron emitting portion 3, but is not limited to the case shown in FIG. 5B and may not be formed on the device electrodes 5 and 6. In other words, it may not be installed on the insulating substrate 1 on the electron emission portion forming thin film 2 and the opposing device electrodes 5 and 6 which will be described later. That is, not only in the case shown in FIG. 5B, but also in the case where the device electrodes 5 and 6 are laminated in this order on the insulating substrate 1. In addition, the entire space between the opposing device electrodes 5 and 6 may function as an electron emitting portion depending on the manufacturing method. The film thickness of the thin film 4 including the electron emitting portion is several thousand angstroms rather than several angstroms. This film thickness is the device electrode 5,6
Step coverage, electron emission part 3 and device electrode 5,
The resistance value between 6 and the particle size of the conductive fine particles of the electron emission portion 3,
It is appropriately set according to the energization processing conditions and the like described later. The resistance value shows a sheet resistance value of 10 3 to 10 7 ohm / □. Pd, Pt, Ru, Ag, Au, T will be given as specific examples of the material forming the thin film 4 including the electron emitting portion.
i, In, Cu, Cr, Fe, Zn, Sn, Ta, W,
Metals such as Pb, PdO, SnO 2 , In 2 O 3 , Pb
O, Sb 2 O 3 and other oxides, HfB 2 , ZrB 2 , La
Borides such as B 6 , CeB 6 , YB 4 and GdB 4 , Ti
Examples thereof include carbides such as C, ZrC, HfC, TaC, SiC and WC, nitrides such as TiN, ZrN and HfN, semiconductors such as Si and Ge, and carbon.

【0039】なお、ここで述べる微粒子膜とは複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子の互いに
隣接、或いは重なり合った状態(島状も含む)の膜を指
しており、微粒子の粒径は数オングストロームから数千
オングストロームであり、好ましくは10オングストロ
ームから200オングストロームである。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are individually dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (islands). The particle size of the fine particles is several angstroms to several thousand angstroms, preferably 10 angstroms to 200 angstroms.

【0040】電子放出部3は電子放出部を含む薄膜4の
一部に形成された高抵抗の亀裂であり、通電フォーミン
グ等により形成される。また、亀裂内には数オングスト
ロームから数百オングストロームの粒径の導電性微粒子
を有することもある。この導電性微粒子は電子放出部を
含む薄膜4を構成する物質の少なくとも一部の元素を含
んでいる。また、電子放出部3及びその近傍の電子放出
部を含む薄膜4は炭素及び炭素化合物を有することもあ
る。
The electron emitting portion 3 is a high resistance crack formed in a part of the thin film 4 including the electron emitting portion, and is formed by energization forming or the like. In addition, the cracks may contain conductive fine particles having a particle diameter of several angstroms to several hundred angstroms. The conductive fine particles contain at least a part of the elements that constitute the thin film 4 including the electron emitting portion. Further, the thin film 4 including the electron emitting portion 3 and the electron emitting portion in the vicinity thereof may contain carbon and a carbon compound.

【0041】電子放出部3を有する電子放出素子の製造
方法としては様々な方法が考えられるがその一例を図6
に示す。2は電子放出部形成用薄膜で、例えば微粒子膜
が挙げられる。
Various methods are conceivable as a method of manufacturing the electron-emitting device having the electron-emitting portion 3, one example of which is shown in FIG.
Shown in Reference numeral 2 is a thin film for forming an electron emitting portion, and examples thereof include a fine particle film.

【0042】以下、順を追って製造方法の説明を図5及
び図6に基づいて説明する。 (1) 絶縁性基板1を洗剤、純水及び有機溶剤により
十分に洗浄後、真空蒸着法、スパッタ法等により素子電
極材料を堆積後、フォトリソグラフィー技術により該絶
縁性基板1の表面に素子電極5,6を形成する(図6
(a))。 (2) 絶縁性基板1上に設けられた素子電極5と6の
間の、素子電極5と6を形成した絶縁性基板上に有機金
属溶液を塗布して放置することにより、有機金属薄膜を
形成する。なお、有機金属溶液とは、前記Pd,Ru,
Ag,Au,Ti,In,Cu,Cr,Fe,Zn,S
n,Ta,W,Pb等の金属を主元素とする有機化合物
の溶液である。この後、有機金属薄膜を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングし、
電子放出部形成用薄膜2を形成する(図6(b))。
Hereinafter, the manufacturing method will be described step by step with reference to FIGS. (1) After the insulating substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, a device electrode material is deposited by a vacuum deposition method, a sputtering method or the like, and then a device electrode is formed on the surface of the insulating substrate 1 by a photolithography technique. 5 and 6 are formed (Fig. 6)
(A)). (2) The organic metal thin film is formed by applying the organic metal solution on the insulating substrate on which the element electrodes 5 and 6 are formed between the element electrodes 5 and 6 provided on the insulating substrate 1 and leaving it to stand. Form. The organic metal solution means Pd, Ru,
Ag, Au, Ti, In, Cu, Cr, Fe, Zn, S
It is a solution of an organic compound containing a metal such as n, Ta, W, or Pb as a main element. After that, the organometallic thin film is heat-fired and patterned by lift-off, etching, etc.
The thin film 2 for forming the electron emitting portion is formed (FIG. 6B).

【0043】なお、ここでは、有機金属の塗布法により
説明したが、これに限るものではなく、真空蒸着法、ス
パッタ法、化学的気相堆積法、分散塗布法、デッピング
法、スピナー法等によって形成される場合もある。 (3) 続いて、フォーミングと呼ばれる通電処理を行
う。通電フォーミングは素子電極5,6間に不図示の電
源によって電圧を加えることにより通電を行い、電子放
出部形成用薄膜2を局所的に破壊、変形もしくは変質せ
しめ、構造を変化させた部位を形成させるものである。
この局所的に構造変化させた部位を電子放出部3と呼ぶ
(図6(c))。さきに説明したように、電子放出部3
は導電性微粒子で構成されていることを本出願人らは観
察している。
Although the organic metal coating method has been described here, the present invention is not limited to this, and a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a depping method, a spinner method or the like can be used. It may be formed. (3) Subsequently, an energization process called forming is performed. In the energization forming, energization is performed by applying a voltage between the device electrodes 5 and 6 by a power source (not shown), and the thin film 2 for forming the electron-emitting portion is locally destroyed, deformed or altered to form a portion having a changed structure. It is what makes me.
The part where the structure is locally changed is called an electron emitting part 3 (FIG. 6C). As described above, the electron emitting portion 3
Applicants have observed that is composed of conductive fine particles.

【0044】次に上記フォーミング処理の電圧波形の一
例を図7に示す。
Next, FIG. 7 shows an example of the voltage waveform of the forming process.

【0045】電圧波形は特にパルス波形が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図7(a))とパルス波高値を増加させながら、電圧
パルスを印加する場合(図7(b))とがある。まず、
パルス波高値の一定電圧とした場合(図7(a))につ
いて説明する。
A pulse waveform is particularly preferable as the voltage waveform, and a voltage pulse having a constant pulse peak value is continuously applied (FIG. 7A) and a voltage pulse is applied while increasing the pulse peak value ( 7 (b)). First,
A case where the pulse peak value is a constant voltage (FIG. 7A) will be described.

【0046】図7(a)のにおけるT1及びT2は電圧
波形のパルス幅とパルス間隔であり、T1を1マイクロ
秒〜10ミリ秒、T2を10マイクロ秒〜100ミリ秒
とし、三角波の波高値(通電フォーミング時のピーク電
圧)は表面伝導型電子放出素子の形態に応じて適宜選択
し、適当な真空度、例えば10-5torr程度の真空雰
囲気下で、数秒から数十分印加する。なお、素子の電極
間に印加する波形は三角波に限定することはなく、矩形
波等所望の波形を用いても良い。その波高値及びパルス
幅、パルス間隔等についても上述の値に限ることなく、
電子放出部が良好に形成されるような所望の値を選択す
ることができる。
In FIG. 7A, T1 and T2 are the pulse width and pulse interval of the voltage waveform. T1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the peak value of the triangular wave is set. The (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device, and is applied for several seconds to several tens of minutes under an appropriate vacuum atmosphere, for example, in a vacuum atmosphere of about 10 −5 torr. The waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used. The peak value, pulse width, pulse interval, etc. are not limited to the above values,
It is possible to select a desired value such that the electron emitting portion is well formed.

【0047】図7(b)におけるT1及びT2は図7
(a)と同様であり、三角波の波高値(通電フォーミン
グ時のピーク電圧)を、例えば0.1Vステップ程度ず
つ増加させて適当な真空雰囲気下で印加する。なお、こ
の場合通電フォーミング処理はパルス間隔T2中に、電
子放出部形成用薄膜2を局所的に破壊、変形しない程度
の電圧、例えば0.1V程度の電圧を印加しながら素子
電流を測定してその抵抗値を求め、例えば1Mオーム以
上の抵抗を示したときに通電フォーミングを終了する。
T1 and T2 in FIG. 7B are shown in FIG.
As in (a), the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step and applied in an appropriate vacuum atmosphere. In this case, in the energization forming process, the device current is measured during the pulse interval T2 while applying a voltage that does not locally destroy or deform the electron emission portion forming thin film 2, for example, a voltage of about 0.1V. The resistance value is obtained, and the energization forming is terminated when the resistance value is, for example, 1 M ohm or more.

【0048】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば10-4〜10-5torr程度の真空度で、
通電フォーミング同様、パルス波高値が一定の電圧パル
スを繰り返し印加する処理のことであり、真空中に存在
する有機物質に起因する炭素もしくは炭素化合物を電子
放出部形成用薄膜上に堆積させ、素子電流If、放出電
流Ieを著しく変化させる処理である。活性化工程は素
子電流Ifと放出電流Ieを測定しながら、例えば放出
電流Ieが飽和した時点で終了する。また、印加する電
圧パルスは動作駆動電圧で行うことが好ましい。
Next, it is desirable to perform a process called an activation process on the element for which the energization forming has been completed. The activation step is, for example, a vacuum degree of about 10 −4 to 10 −5 torr,
Similar to energization forming, it is a process of repeatedly applying a voltage pulse with a constant pulse peak value.Carbon or a carbon compound derived from an organic substance existing in a vacuum is deposited on a thin film for forming an electron emission portion, and the device current This is a process of remarkably changing If and emission current Ie. The activation process ends while the device current If and the emission current Ie are being measured, for example, when the emission current Ie is saturated. Further, it is preferable that the applied voltage pulse is an operation drive voltage.

【0049】なお、ここで炭素もしくは炭素化合物とは
グラファイト(単、多結晶双方を指す)、非晶質カーボ
ン(非晶質カーボン及び多結晶グラファイトとの混合物
を指す)であり、その膜厚は500オングストローム以
下が好ましく、より好ましくは300オングストローム
以下である。
The carbon or carbon compound is graphite (both single and polycrystalline) or amorphous carbon (a mixture of amorphous carbon and polycrystalline graphite), and its film thickness is It is preferably 500 angstroms or less, more preferably 300 angstroms or less.

【0050】こうして作成した電子放出素子をフォーミ
ング工程、活性化工程における真空度よりも高い真空度
の雰囲気下において動作駆動させることが好ましい。ま
た、さらに高い真空度の雰囲気下で80℃〜150℃の
加熱後、動作駆動させることが望ましい。なお、フォー
ミング工程、活性化処理した真空度より高い真空度と
は、例えば約10-6以上の真空度であり、より好ましく
は超高真空系であり、新たに炭素もしくは炭素化合物が
電子放出部形成用薄膜上に殆ど堆積しない真空度であ
る。このようにすることによって素子電流If、放出電
流Ieを安定化させることが可能になる。
It is preferable that the electron-emitting device thus produced is driven and operated in an atmosphere having a vacuum degree higher than the vacuum degree in the forming step and the activation step. In addition, it is desirable to operate and drive after heating at 80 ° C. to 150 ° C. in an atmosphere of higher vacuum degree. The degree of vacuum higher than the degree of vacuum formed by the forming step or activation is, for example, a degree of vacuum of about 10 −6 or more, more preferably an ultra-high vacuum system, in which carbon or a carbon compound is newly added to the electron-emitting portion. The degree of vacuum is such that it is hardly deposited on the forming thin film. By doing so, the device current If and the emission current Ie can be stabilized.

【0051】次に上述のような素子構成と製造方法によ
って作成された本発明に係わる電子放出素子の基本特性
について図8及び図9を用いて説明する。
Next, the basic characteristics of the electron-emitting device according to the present invention produced by the above device structure and manufacturing method will be described with reference to FIGS. 8 and 9.

【0052】図8は図5で示した構成を有する素子の電
子放出特性を測定するための測定評価装置の概略構成図
である。図8において1は絶縁性基板、5,6は素子電
極、4は電子放出部を含む薄膜、3は電子放出部を示
す。また、91は素子に素子電圧Vfを印加するための
電源、90は素子電極5,6間の電子放出部を含む薄膜
4を流れる素子電流Ifを測定するための電流計、94
は素子の電子放出部3より放出される放出電流Ieを捕
捉するためのアノード電極、93はアノード電極94に
電圧を印加するための高圧電源、92は素子の電子放出
部3より放出される放出電流Ieを測定するための電流
計である。電子放出素子の上記素子電流If、放出電流
Ieの測定にあたっては、素子電極5,6に電源91と
電流計90とを接続し、該電子放出素子の上方に電源9
3と電流計92とを接続したアノード電極94を配置し
ている。また、本電子放出素子及びアノード電極94は
真空装置内に配置され、その真空装置には排気ポンプ及
び真空計等の真空装置に必要な機器が具備されており、
所望の真空下にて本素子の測定評価を行えるようになっ
ている。なお、アノード電極の電圧は1〜10kV、ア
ノード電極と電子放出素子との距離Hは3〜8mmの範
囲で測定できる。
FIG. 8 is a schematic block diagram of a measurement / evaluation apparatus for measuring the electron emission characteristics of the element having the structure shown in FIG. In FIG. 8, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion. Further, 91 is a power source for applying a device voltage Vf to the device, 90 is an ammeter for measuring a device current If flowing through the thin film 4 including an electron emitting portion between the device electrodes 5 and 6, and 94.
Is an anode electrode for capturing the emission current Ie emitted from the electron emission portion 3 of the device, 93 is a high-voltage power supply for applying a voltage to the anode electrode 94, and 92 is emission emitted from the electron emission portion 3 of the device An ammeter for measuring the current Ie. To measure the device current If and the emission current Ie of the electron-emitting device, a power source 91 and an ammeter 90 are connected to the device electrodes 5 and 6, and a power source 9 is provided above the electron-emitting device.
An anode electrode 94 that connects 3 and the ammeter 92 is arranged. Further, the electron-emitting device and the anode electrode 94 are arranged in a vacuum device, and the vacuum device is equipped with equipment necessary for the vacuum device such as an exhaust pump and a vacuum gauge.
The device can be measured and evaluated under a desired vacuum. The voltage of the anode electrode can be measured in the range of 1 to 10 kV, and the distance H between the anode electrode and the electron-emitting device can be measured in the range of 3 to 8 mm.

【0053】図8に示した測定評価装置により測定され
る放出電流Ie及び素子電流Ifと素子電圧Vfの関係
の典型的な例を図9に示す。なお、図9は任意単位で示
されており、放出電流Ieは素子電流Ifのおよそ10
00分の1程度である。図9から明らかなように、本電
子放出素子は放出電流Ieに対して3つの特性を有す
る。
FIG. 9 shows a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf measured by the measurement / evaluation apparatus shown in FIG. Note that FIG. 9 is shown in arbitrary units, and the emission current Ie is approximately 10 times the device current If.
It is about 1/00. As is clear from FIG. 9, this electron-emitting device has three characteristics with respect to the emission current Ie.

【0054】第一に、本素子はある電圧(閾値電圧と呼
ぶ、図9中のVth)以上の素子電圧を印加すると、急
激に放出電流Ieが増加する。一方、閾値電圧以下では
放出電流Ieが殆ど検出されない。すなわち、放出電流
Ieに対する明確な閾値電圧Vthをもった非線形素子
である。
First, when an element voltage higher than a certain voltage (called a threshold voltage, Vth in FIG. 9) is applied to this element, the emission current Ie rapidly increases. On the other hand, below the threshold voltage, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0055】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
Secondly, since the emission current Ie depends on the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.

【0056】第三に、アノード電極94に捕捉される電
荷量は、素子電圧Vfを印加する時間により制御でき
る。
Thirdly, the amount of charge trapped in the anode electrode 94 can be controlled by the time for which the device voltage Vf is applied.

【0057】以上のような特性を有するため、本発明に
係わる電子放出素子は他方面への応用が期待される。ま
た、素子電流Ifは素子電圧Vfに対して単調に増加す
る(M1)特性の例を図9に示したが、この他にも、素
子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗
(VCNR)特性を示す場合もある。この場合も電子放
出素子は上述した3つの特性を有する。なお、予め導電
性微粒子を分散して構成した表面伝導型電子放出素子に
おいては、前記本発明の基本的な素子構成の基本的な製
造方法の一部を変更しても構成できる。
Since the electron-emitting device according to the present invention has the above characteristics, it is expected to be applied to the other surface. In addition, FIG. 9 shows an example of the characteristic (M1) in which the element current If monotonously increases with respect to the element voltage Vf. However, in addition to this, the element current If has a negative voltage control type with respect to the element voltage Vf. It may also exhibit resistance (VCNR) characteristics. Also in this case, the electron-emitting device has the above-mentioned three characteristics. The surface conduction electron-emitting device in which the conductive fine particles are dispersed in advance can be configured by partially modifying the basic manufacturing method of the basic device configuration of the present invention.

【0058】次に、本発明の電子源基板及び画像形成装
置について述べる。
Next, the electron source substrate and the image forming apparatus of the present invention will be described.

【0059】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に並列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続する梯子型配置(以下梯子型配置
電子源基板と呼ぶ)や、表面伝導型電子放出素子の一対
の素子電極にそれぞれX方向配線、Y方向配線を接続し
た単純マトリクス配置(以下マトリクス型配置電子源基
板と呼ぶ)が挙げられる。なお、梯子型配置電子源基板
を有する画像形成装置には電子放出素子からの電子の飛
翔を制御する電極である制御電極(グリッド電極)を必
要とする。
The electron source substrate used in the image forming apparatus is formed by arranging a plurality of surface conduction electron-emitting devices in parallel on the substrate. The arrangement method of the surface conduction electron-emitting devices includes a ladder-type arrangement (hereinafter referred to as a ladder-type arrangement electron source substrate) in which the surface conduction electron-emitting devices are arranged in parallel and both ends of each element are connected by wiring. A simple matrix arrangement (hereinafter referred to as a matrix-type arrangement electron source substrate) in which an X-direction wiring and a Y-direction wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device can be mentioned. An image forming apparatus having a ladder-type arranged electron source substrate requires a control electrode (grid electrode) which is an electrode for controlling the flight of electrons from the electron-emitting device.

【0060】以下この原理に基づき構成した電子源基板
の構成について図10を用いて説明する。111は絶縁
性基板、112はX方向配線、113はY方向配線、1
14は表面伝導型電子放出素子、115は結線である。
同図において、絶縁性基板111は、前述したガラス等
であり、その大きさ及びその厚みは、表面電導型電子放
出素子の個数及び個々の素子の設計上の形状、及び電子
源の使用時の容器の一部を構成する場合には、その容器
を真空に保持するための条件等に依存して適宜設定され
る。
The configuration of the electron source substrate constructed based on this principle will be described below with reference to FIG. 111 is an insulating substrate, 112 is X-direction wiring, 113 is Y-direction wiring, 1
14 is a surface conduction electron-emitting device, and 115 is a wire connection.
In the figure, the insulating substrate 111 is the above-mentioned glass or the like, and the size and the thickness of the insulating substrate 111 depend on the number of surface-conduction type electron-emitting devices and the design shape of each device, and when the electron source is used. When configuring a part of the container, it is appropriately set depending on the conditions for maintaining the container in vacuum.

【0061】m本のX方向配線112は、Dx1,Dx
2,・・・・,Dxmからなり、絶縁性基板111上
に、所望のパターンニングされた導電性金属等からな
り、多数の表面伝導型素子にほぼ均等な電圧が供給され
るように、材料、膜厚、配線幅等が設定される。Y方向
配線113は、Dy1,Dy2,・・・,Dynのn本
の配線よりなり、X方向配線112と同様に、所望のパ
ターンニングされた導電性金属等からなり、多数の表面
伝導型電子放出素子にほぼ均等な電圧が供給されるよう
に、材料、膜厚、配線幅等が設定される。これらm本の
X方向配線112とn本のY方向配線113間には、不
図示の層間絶縁層が設置され、電気的に分離されて、マ
トリクス配線を構成する。なお、このm,nは、共に正
の整数である。 不図示の層間絶縁層は、SiO2 等で
あり、X方向配線112を形成した絶縁性基板111の
全面或いは一部に所望の形状で形成され、特に、X方向
配線112とY方向配線113の交差部の電位差に耐え
得るように、膜厚、材料、製法が適宜設定される。ま
た、X方向配線112とY方向配線113は、それぞれ
外部端子として引き出されている。なお、m本のX方向
配線112の上にn本のY方向配線113を、層間絶縁
層を介して設置した例で説明したが、n本のY方向配線
113の上にm本のX方向配線112を、層間絶縁層を
介して設置する場合もある。
The m X-direction wirings 112 are Dx1 and Dx.
2, ..., Dxm, a desired patterned conductive metal or the like on the insulating substrate 111, and a material such that a substantially uniform voltage is supplied to a large number of surface conduction elements. , Film thickness, wiring width, etc. are set. The Y-direction wiring 113 is composed of n wirings Dy1, Dy2, ..., Dyn. Like the X-direction wiring 112, the Y-direction wiring 113 is composed of a desired patterned conductive metal or the like, and has a large number of surface conduction electrons. The material, film thickness, wiring width, etc. are set so that a substantially uniform voltage is supplied to the emitting element. An interlayer insulating layer (not shown) is provided between the m number of X-direction wirings 112 and the n number of Y-direction wirings 113 and electrically separated to form a matrix wiring. Note that both m and n are positive integers. The interlayer insulating layer (not shown) is SiO 2 or the like, and is formed in a desired shape on the entire surface or a part of the insulating substrate 111 on which the X-direction wiring 112 is formed. In particular, the X-direction wiring 112 and the Y-direction wiring 113 are formed. The film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection. The X-direction wiring 112 and the Y-direction wiring 113 are drawn out as external terminals. Although an example has been described in which the n Y-direction wirings 113 are provided on the m X-direction wirings 112 via the interlayer insulating layer, the m Y-direction wirings 113 are provided on the n Y-direction wirings 113. The wiring 112 may be provided via an interlayer insulating layer.

【0062】さらに、前述と同様にして、表面伝導型電
子放出素子114の対向する素子電極(不図示)のそれ
ぞが、Dx1,Dx2,・・・Dxmのm本のX方向配
線112と、Dy1,Dy2,・・・Dynのn本のY
方向配線113とに、結線115によって電気的に接続
されているものである。
Further, similarly to the above, each of the opposing device electrodes (not shown) of the surface conduction electron-emitting device 114 has m X-direction wirings 112 of Dx1, Dx2, ... Dxm, Dy1, Dy2, ... Dyn n Ys
It is electrically connected to the direction wiring 113 by a connection 115.

【0063】なお、m本のX方向配線112とn本のY
方向配線113と結線115と素子電極の導電性金属
は、その構成元素の一部或いは全部が同一であっても、
またそれぞれ異なってもよく、Ni,Cr,Au,M
o,W,Pt,Ti,Al,Cu,Pd等の金属或いは
合金、及びPd,Ag,Au,RuO2 ,Pd−Ag等
の金属、或いは金属酸化物とガラス等から構成される印
刷導体、In23 −SnO2 等の透明導体、及びポリ
シリコン等の半導体材料等より適宜選択される。また表
面伝導型電子放出素子は、絶縁性基板111或いは、不
図示の層間絶縁層上どちらに形成してもよい。
Note that m X-direction wirings 112 and n Y-direction wirings are provided.
Even if some or all of the constituent elements of the directional wiring 113, the connection 115, and the conductive metal of the device electrode are the same,
In addition, they may be different from each other, Ni, Cr, Au, M
a metal or alloy such as o, W, Pt, Ti, Al, Cu, Pd, or a metal such as Pd, Ag, Au, RuO 2 , Pd-Ag, or a printed conductor composed of metal oxide and glass, It is appropriately selected from a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor material such as polysilicon. The surface conduction electron-emitting device may be formed on either the insulating substrate 111 or an interlayer insulating layer (not shown).

【0064】また、前記X方向配線112には、X方向
に配列する表面伝導型電子放出素子114の行を任意に
走査するための走査信号を印加する不図示の走査信号印
加手段と電気的に接続されている。一方、Y方向配線1
13には、Y方向に配列する表面伝導型電子放出素子1
14の列の各列を任意に変調するための変調信号を印加
する不図示の変調信号発生手段と電気的に接続されてい
る。
The X-direction wiring 112 is electrically connected to a scanning signal applying means (not shown) for applying a scanning signal for arbitrarily scanning the row of the surface conduction electron-emitting devices 114 arranged in the X direction. It is connected. On the other hand, Y-direction wiring 1
13 is a surface conduction electron-emitting device 1 arranged in the Y direction.
It is electrically connected to a modulation signal generating means (not shown) for applying a modulation signal for arbitrarily modulating each of the 14 columns.

【0065】さらに、各表面伝導型電子放出素子に印加
される駆動電圧は、当該素子に印加される走査信号と変
調信号の差電圧として供給されるものである。上記の構
成により、単純なマトリクス配線だけで個別の素子を選
択して独立に駆動可能になる。
Further, the drive voltage applied to each surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device. With the above configuration, individual elements can be selected and driven independently using only simple matrix wiring.

【0066】次に、以上のようにして作成した単純マト
リクス配置の電子源を用いた画像形成装置について、図
2、図3を用いて説明する。図2は画像形成装置の基本
構成図であり、図3は該画像形成装置に用いられ、画素
を構成する蛍光膜のパターンである。
Next, an image forming apparatus using the electron source having the simple matrix arrangement created as described above will be described with reference to FIGS. 2 is a basic configuration diagram of the image forming apparatus, and FIG. 3 is a pattern of a fluorescent film which is used in the image forming apparatus and which constitutes a pixel.

【0067】図2において31は上述のようにして電子
放出素子を基板上に作成した電子源基板、34は電子放
出素子、35,36は表面伝導型電子放出素子の一対の
素子電極と接続されたX方向配線及びY方向配線であ
る。32は電子源基板31を固定したリアプレート、4
0はガラス基板37の内面の蛍光膜38とメタルバック
39等が形成されたフェースプレート、33は支持枠で
あり、リアプレート32、支持枠33及びフェースプレ
ート40にフリットガラス等を塗布し、大気中或いは窒
素中で400〜500℃で10分以上焼成することで封
着して外囲器41を構成する。
In FIG. 2, 31 is an electron source substrate on which an electron-emitting device is formed as described above, 34 is an electron-emitting device, and 35 and 36 are connected to a pair of device electrodes of a surface conduction electron-emitting device. X-direction wiring and Y-direction wiring. 32 is a rear plate to which the electron source substrate 31 is fixed, 4
Reference numeral 0 is a face plate on which the fluorescent film 38 on the inner surface of the glass substrate 37 and the metal back 39 are formed, 33 is a supporting frame, and frit glass or the like is applied to the rear plate 32, the supporting frame 33 and the face plate 40, and the atmosphere The envelope 41 is configured by sealing by firing in air or nitrogen at 400 to 500 ° C. for 10 minutes or more.

【0068】外囲器41は、上述のごとくフェースプレ
ート40、支持枠33、リアプレート32で構成したが
リアプレート32は主に電子源基板31の強度を補強す
る目的で設けられるため、電子源基板31自体で十分な
強度を持つ場合は別体のリアプレート32は不要であ
り、電子源基板31に直接、支持枠33を封着し、フェ
ースプレート40、支持枠33、電子基板31、外囲器
41を構成してもよい。更には、フェースプレート4
0、リアプレート32間にスペーサーと呼ばれる耐大気
圧支持部材を設置することで大気圧に対する十分な強度
をもつ外囲器41にすることもできる。
The envelope 41 is composed of the face plate 40, the support frame 33, and the rear plate 32 as described above, but since the rear plate 32 is provided mainly for the purpose of reinforcing the strength of the electron source substrate 31, the electron source When the substrate 31 itself has a sufficient strength, the separate rear plate 32 is not necessary, and the support frame 33 is directly sealed to the electron source substrate 31, and the face plate 40, the support frame 33, the electronic substrate 31, and the outside. The envelope 41 may be configured. Furthermore, the face plate 4
It is also possible to form the envelope 41 having sufficient strength against atmospheric pressure by installing an atmospheric pressure resistant support member called a spacer between the rear plate 32 and the rear plate 32.

【0069】図2中、38は蛍光膜である。蛍光膜38
は、モノクロームの場合は蛍光体のみからなる。カラー
の蛍光膜38の場合は、図3に示されるように蛍光体4
3の配列と、その間隙を埋めるブラックストライプ或い
はブラックマトリクス等と呼ばれる黒色部材42とで構
成される。ブラックストライプ、ブラックマトリクスが
設けられる目的は、カラー表示の場合、必要となる三原
色蛍光体の各蛍光体43間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜38における
外光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料だけではなく、光の
透過及び反射が少ない材料であればこれに限られるもの
ではない。
In FIG. 2, 38 is a fluorescent film. Fluorescent film 38
In the case of monochrome, is composed of only phosphor. In the case of the color fluorescent film 38, as shown in FIG.
3 and a black member 42 called a black stripe or a black matrix that fills the gap. In the case of color display, the purpose of providing the black stripes and the black matrix is to make the mixed portions between the respective phosphors 43 of the three primary color phosphors black so as to make the color mixture inconspicuous, and in the phosphor film 38. This is to suppress a decrease in contrast due to reflection of external light. The material of the black stripe is not limited to the commonly used material containing graphite as a main component, but is not limited to this as long as the material transmits and reflects little light.

【0070】ガラス基板37に蛍光体43を塗布する方
法はモノクローム、カラーによらず、沈澱法や印刷法等
が用いられる。
As a method of applying the phosphor 43 to the glass substrate 37, a precipitation method, a printing method or the like is used regardless of monochrome or color.

【0071】また、蛍光膜38の内面側には通常メタル
バック39が設けられる。メタルバック39の目的は、
蛍光体43に照射された電子が帯電するのを防止するこ
と、蛍光体43の発光のうち内面側へ向かう光をフェー
スプレート40側へ鏡面反射することにより輝度を向上
すること、電子ビーム加速電圧を印加するための電極と
して作用すること、外囲器内で発生した負イオンの衝突
による蛍光体43のダメージからの保護等である。メタ
ルバック39は、蛍光膜38作成後、蛍光膜38の内面
側表面の平滑化処理(通常フィルミングと呼ばれる)を
行い、その後Alを真空蒸着法等で堆積することにより
作成できる。フェースプレート40には、さらに蛍光膜
38の導電性を高めるため、蛍光膜38の外面側に透明
電極(不図示)を設けてもよい。
Further, a metal back 39 is usually provided on the inner surface side of the fluorescent film 38. The purpose of the metal back 39 is
Preventing the electrons emitted to the phosphor 43 from being charged, improving the brightness by specularly reflecting the light that goes toward the inner surface side of the light emission of the phosphor 43 to the face plate 40 side, the electron beam acceleration voltage Is to act as an electrode for applying a voltage, and to protect the phosphor 43 from damage due to collision of negative ions generated in the envelope. The metal back 39 can be formed by forming the fluorescent film 38, smoothing the inner surface of the fluorescent film 38 (usually called filming), and then depositing Al by a vacuum deposition method or the like. The face plate 40 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 38 in order to further enhance the conductivity of the fluorescent film 38.

【0072】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはならないた
め、十分な位置合わせを行う必要がある。
When performing the above-mentioned sealing, in the case of color, it is necessary to make sufficient alignment because the phosphors of the respective colors and the electron-emitting devices must correspond to each other.

【0073】外囲器41は、不図示の排気管を通じ10
-7torr程度の真空度にされ、封止が行われる。ま
た、外囲器41の封止後の真空度を維持するためにゲッ
ター処理を行う場合もある。これは外囲器41の封止を
行う直前、或いは封止後の抵抗加熱、或いは高周波加熱
等の加熱法により、外囲器41内の所定の位置(不図
示)に配置されたゲッターを加熱し、蒸着膜を形成する
処理である。ゲッターは通常、Ba等が主成分であり、
該蒸着膜の吸着作用により、例えば1×10-5ないしは
1×10-7torrの真空度を維持するものである。な
お、表面伝導型電子放出素子のフォーミング以降の工程
は適宜設定される。
The envelope 41 is connected to an exhaust pipe (not shown) through the exhaust pipe 10.
Vacuum is set to about -7 torr and sealing is performed. Further, a getter process may be performed to maintain the degree of vacuum after the envelope 41 is sealed. This is a method of heating a getter placed at a predetermined position (not shown) in the envelope 41 by a heating method such as resistance heating or high-frequency heating immediately before or after sealing the envelope 41. Then, it is a process of forming a vapor deposition film. The getter usually has Ba as a main component,
The vacuum of 1 × 10 −5 to 1 × 10 −7 torr is maintained by the adsorption action of the deposited film. The steps after the forming of the surface conduction electron-emitting device are appropriately set.

【0074】以上のようしてに完成した本発明の画像形
成装置において、各電子放出素子には、容器外端子Dx
1〜Dxm,Dy1〜Dynを通じ、電圧を印加するこ
とにより、電子放出させ、高圧端子Hvを通じ、メタル
バック39或いは透明電極(不図示)に数kV以上の高
圧を印加し、電子ビームを加速し、蛍光膜38に衝突さ
せ、励起、発光させることで画像を表示することができ
る。
In the image forming apparatus of the present invention completed as described above, each electron-emitting device has a terminal Dx outside the container.
1 to Dxm and Dy1 to Dyn are applied to cause electrons to be emitted, and a high voltage of several kV or more is applied to the metal back 39 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam. An image can be displayed by colliding with the fluorescent film 38 and exciting and emitting light.

【0075】以上述べた構成は、画像表示等に用いられ
る好適な画像形成装置を作成する上で必要な概略構成で
あり、例えば、各部材の材料等、詳細な部分は上述内容
に限られるものではなく、画像形成装置の用途に適する
よう適宜選択する。
The structure described above is a schematic structure necessary for producing a suitable image forming apparatus used for image display and the like. For example, the detailed parts such as the material of each member are limited to the above contents. Instead, it is appropriately selected to suit the application of the image forming apparatus.

【0076】[0076]

【実施例】次に本発明の実施例を説明する。Next, embodiments of the present invention will be described.

【0077】実施例1 本実施例は図1に示したような構成を有する電子源基板
を作成し、これを用いて画像形成装置を作成したもので
ある。
Example 1 In this example, an electron source substrate having the structure shown in FIG. 1 was prepared, and an image forming apparatus was prepared by using the substrate.

【0078】第1の実施例を図12を参照しつつ説明す
る。図12は作成プロセスを説明する工程図である。
The first embodiment will be described with reference to FIG. FIG. 12 is a process diagram illustrating the creation process.

【0079】まず、洗浄された基板(ここでは、ソーダ
ライムガラス基板を使用)に、素子電極10,11を形
成する。本実施例では、膜の成膜方法としては、厚膜印
刷法を使用した。ここで使用した厚膜ペースト材料は、
MODペーストで、金属成分はAuである。印刷の方法
はスクリーン印刷法であった。印刷後、110℃で20
分間乾燥し、次に本焼成を実施した。焼成温度は580
℃で、ピーク保持時間は約8分間である。印刷、焼成後
の膜厚は、0.3μmであった。
First, the device electrodes 10 and 11 are formed on a washed substrate (here, a soda lime glass substrate is used). In this example, the thick film printing method was used as the film forming method. The thick film paste material used here is
In the MOD paste, the metal component is Au. The printing method was a screen printing method. 20 after printing at 110 ℃
After drying for a minute, the main calcination was performed. Firing temperature is 580
At ° C, the peak retention time is about 8 minutes. The film thickness after printing and firing was 0.3 μm.

【0080】また、このとき同時に、外部駆動回路との
接続用引出電極(不図示)を形成する。このことにより
工程が1工程短縮される。
At the same time, a lead electrode (not shown) for connection with an external drive circuit is formed at the same time. This shortens the process by one process.

【0081】次に第1の配線層12を形成する。本実施
例では厚膜スクリーン印刷法を用いた。ペースト材料は
ノリタケ(株)NP−4028Aを用いた。
Next, the first wiring layer 12 is formed. In this example, the thick film screen printing method was used. As the paste material, Noritake NP-4028A was used.

【0082】次に、第1の配線層12と第2の配線層1
3を基板表面に対して平行な方向で分離するための補完
絶縁層14を厚膜スクリーン印刷法を用いて形成した。
この補完絶縁層14は素子電極10、11の一端側を覆
い、更に第1の配線層12を横断して覆うものであっ
た。ペーストはPbOを主成分としてガラスバインダー
を混合したもので、焼成温度は580℃、ピーク保持時
間は8分間である。
Next, the first wiring layer 12 and the second wiring layer 1
A complementary insulating layer 14 for separating 3 in the direction parallel to the substrate surface was formed using a thick film screen printing method.
The complementary insulating layer 14 covers one end side of the device electrodes 10 and 11, and further covers the first wiring layer 12 in a crossing manner. The paste is a mixture of PbO as a main component and a glass binder, the firing temperature is 580 ° C., and the peak holding time is 8 minutes.

【0083】次に厚膜スクリーン印刷法を用いて第1の
配線層と第2の配線層を基板表面と垂直な方向に分離す
るための層間絶縁層15を形成した。この絶縁層15は
各素子電極10の間に形成され、その一部は素子電極1
0の側面に重なっていた。ペーストはPbOを主成分と
してガラスバインダーを混合したもので、焼成温度は5
80℃、ピーク保持時間は8分間であった。十分な絶縁
性を確保するために印刷−焼成を2回繰り返して形成し
た。
Next, an interlayer insulating layer 15 for separating the first wiring layer and the second wiring layer in the direction perpendicular to the substrate surface was formed by using the thick film screen printing method. The insulating layer 15 is formed between the device electrodes 10 and a part of the insulating layer 15 is provided between the device electrodes 1.
It was on the 0 side. The paste is a mixture of PbO and a glass binder, and the firing temperature is 5
The temperature was 80 ° C. and the peak retention time was 8 minutes. Printing and firing were repeated twice to ensure sufficient insulation.

【0084】最後に、第1の配線層と同様にして第2の
配線層13を形成した。この第2の配線層は絶縁層15
に形成されている不連続部を通じて素子電極10と接続
している。形成方法は厚膜スクリーン印刷法を用い、上
記と同様の方法で形成した。
Finally, the second wiring layer 13 was formed in the same manner as the first wiring layer. The second wiring layer is the insulating layer 15
The element electrode 10 is connected through the discontinuous portion formed in the. A thick film screen printing method was used as a forming method, and the film was formed in the same manner as described above.

【0085】以上で、マトリクス配線の部分が完成し
た。もちろんペースト材料、印刷方法等はここに記した
ものに限るものではない。
Thus, the matrix wiring portion is completed. Of course, the paste material, printing method, etc. are not limited to those described here.

【0086】配線完成後、電子放出部形成用薄膜16を
形成した。まず、上記印刷方法で形成された、電子放出
部への素子電極10、11の上層に有機パラジウム(C
CP4230、奥野製薬(株)製)をスピンナーにより
回転塗布後、300℃で10分間加熱処理を行いPdか
らなる電子放出部形成用薄膜16を形成した。このよう
にして形成された電子放出形成用薄膜16は、Pdを主
元素とする微粒子から構成され、その膜厚は10nm、
シート抵抗値は5×10E4Ω/□であった。なお、こ
こで述べる微粒子膜としては複数の微粒子が集合した膜
であり、その微細構造としては微粒子が個々の分散配置
した状態のみならず、微粒子が互いに隣接、或いは、重
なり合った状態(島状も含む)の膜をも指し、その粒径
とは、前記状態で粒子形状が認識可能な微粒子について
の径をいう。
After the wiring was completed, a thin film 16 for forming an electron emitting portion was formed. First, organopalladium (C) is formed on the device electrodes 10 and 11 to the electron emission portion formed by the above-described printing method.
CP4230 and Okuno Seiyaku Co., Ltd. were spin-coated by a spinner, and then heat-treated at 300 ° C. for 10 minutes to form a thin film 16 for forming an electron-emitting portion made of Pd. The electron emission forming thin film 16 thus formed is composed of fine particles containing Pd as a main element and has a film thickness of 10 nm.
The sheet resistance value was 5 × 10E4 Ω / □. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state in which fine particles are individually dispersed and arranged but also in a state in which fine particles are adjacent to each other or overlap each other (also in an island shape. (Including), and the particle size thereof means the size of fine particles whose particle shape can be recognized in the above state.

【0087】このパラジウム膜をフォトリソグラフィー
法を用いて、パターニングすることによりフォーミング
前までの素子の製造工程が完了する。
By patterning this palladium film using the photolithography method, the manufacturing process of the element before forming is completed.

【0088】次に、以上のようにして作成した電子源基
板を用いて画像形成装置を構成した例を、図2と図3を
用いて説明する。
Next, an example in which an image forming apparatus is configured by using the electron source substrate created as described above will be described with reference to FIGS. 2 and 3.

【0089】多数の表面伝導型電子放出素子を作成した
電子源基板31をリアプレート32上に固定した後、基
板31の5mm上方に、フェースプレート40(ガラス
基板37の内面に蛍光膜38とメタルバック39が形成
されて構成される)を支持枠33を介し配置し、フェー
スプレート40、支持枠33、リアプレート32の接合
部にフリットガラスを塗布し、大気中或いは窒素雰囲気
中で400℃ないし500℃で10分間焼成することで
封着した(図2参照)。また、リアプレート32への基
板31の固定もフリットガラスで行った。
After fixing the electron source substrate 31 on which a large number of surface conduction electron-emitting devices are formed on the rear plate 32, the face plate 40 (the fluorescent film 38 and the metal on the inner surface of the glass substrate 37 is placed 5 mm above the substrate 31. (Where the back 39 is formed) is disposed via the support frame 33, frit glass is applied to the joint portion of the face plate 40, the support frame 33, and the rear plate 32, and the temperature is 400 ° C. or more in the atmosphere or the nitrogen atmosphere. It was sealed by baking at 500 ° C. for 10 minutes (see FIG. 2). The substrate 31 was also fixed to the rear plate 32 with frit glass.

【0090】図2において、34は電子放出素子、3
5,36はそれぞれX方向及びY方向の配線である。
In FIG. 2, 34 is an electron-emitting device and 3
Reference numerals 5 and 36 denote wirings in the X direction and the Y direction, respectively.

【0091】蛍光膜38は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状(図3参照)を採用し、先にブラックストライプ42
を形成し、その間隙部に各蛍光体43を塗布し、蛍光膜
38を作製した。ブラックストライプの材料は、通常よ
く用いられている黒鉛を主成分とする材料を用いた。
In the case of monochrome, the fluorescent film 38 is made of only a fluorescent material. In this embodiment, the fluorescent material has a stripe shape (see FIG. 3), and the black stripe 42 is first formed.
Was formed, and each of the phosphors 43 was applied to the gap portion to form the phosphor film 38. As the material of the black stripe, a material which is commonly used and whose main component is graphite was used.

【0092】ガラス基板37に蛍光体を塗布する方法は
スラリー法を用いた。
The method of applying the phosphor to the glass substrate 37 was the slurry method.

【0093】また、蛍光膜38の内面側には通常、メタ
ルバック39が設けられる。メタルバックは、蛍光膜作
製後、蛍光膜の内面側表面の平滑化処理(通常、フィル
ミングと呼ばれる)を行い、その後、Alを真空蒸着す
ることで作製した。
A metal back 39 is usually provided on the inner surface side of the fluorescent film 38. The metal back was produced by performing a smoothing treatment (usually called filming) on the inner surface of the fluorescent film after producing the fluorescent film, and then vacuum-depositing Al.

【0094】フェースプレート40には、さらに蛍光膜
38の導電性を高めるため、蛍光膜38の外面側に透明
電極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
The face plate 40 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 38 in order to further enhance the conductivity of the fluorescent film 38, but in this embodiment, only a metal back is used. It was omitted because sufficient conductivity was obtained.

【0095】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。以上のようにして完成
したガラス容器内の雰囲気を排気管(図示せず)を通じ
真空ポンプにて排気し、十分な真空度に達した後、容器
外端子Dx1〜DxmとDy1〜Dynを通じ、電子放
出素子34の素子電極間に電圧を印加し、電子放出部形
成用薄膜2を通電処理(フォーミング処理)することに
より、電子放出部3を作成した。フォーミング処理の電
圧波形を図7に示す。
At the time of performing the above-mentioned sealing, in the case of color, the phosphors of the respective colors must correspond to the electron-emitting devices, so that sufficient alignment was performed. The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, electrons are transferred through the external terminals Dx1 to Dxm and Dy1 to Dyn. A voltage was applied between the device electrodes of the emitting device 34, and the electron emitting unit forming thin film 2 was energized (forming process) to form the electron emitting unit 3. FIG. 7 shows the voltage waveform of the forming process.

【0096】図7中、T1及びT2は電圧波形のパルス
幅とパルス間隔であり、本実施例ではT1を1ミリ秒、
T2を10ミリ秒とし、三角波の波高値(フォーミング
時のピーク電圧)は14Vとし、フォーミング処理は約
1×10-6torrの真空雰囲気下で60秒間行った。
In FIG. 7, T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 millisecond,
T2 was 10 milliseconds, the peak value of the triangular wave (peak voltage during forming) was 14 V, and the forming treatment was performed for 60 seconds in a vacuum atmosphere of about 1 × 10 −6 torr.

【0097】このように作成された電子放出部3はパラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30オングストローム
であった。
In the electron-emitting portion 3 thus formed, fine particles containing palladium as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 30 Å.

【0098】次に10-6torr程度の真空度で、不図
示の排気管をガスバーナーで熱することで溶着し外囲器
の封止を行った。
Next, at a vacuum degree of about 10 -6 torr, an unillustrated exhaust pipe was heated by a gas burner to weld and seal the envelope.

【0099】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは封止後に抵抗加熱によ
り、画像形成装置内の所定の位置(不図示)に配置され
たゲッターを加熱し、蒸着膜を形成する処理である。ゲ
ッターはBaが主成分であった。該蒸着膜の吸着作用に
より、例えば1×10-5ないし1×10-7torrの真
空度を維持するものである。
Finally, in order to maintain the degree of vacuum after sealing,
Getter processing was performed. This is a process for forming a vapor deposition film by heating a getter arranged at a predetermined position (not shown) in the image forming apparatus by resistance heating after sealing. The getter was mainly composed of Ba. The vacuum function of, for example, 1 × 10 −5 to 1 × 10 −7 torr is maintained by the adsorption action of the vapor deposition film.

【0100】以上のように完成した本発明の画像形成装
置において、各表面伝導型電子放出素子には、容器外端
子Dx1〜Dxm,Dy1〜Dynを通じ、走査信号及
び変調信号を不図示の信号発生手段によりそれぞれ印加
することにより、電子放出させ、高圧端子Hvを通じて
メタルバック39に数kV以上の高圧を印加し、電子ビ
ームを加速して、蛍光膜38に衝突させ、励起、発光さ
せることで画像を表示した。
In the image forming apparatus of the present invention completed as described above, a scanning signal and a modulation signal (not shown) are generated in each surface conduction electron-emitting device through the terminals Dx1 to Dxm and Dy1 to Dyn outside the container. By applying each by means to emit electrons, a high voltage of several kV or more is applied to the metal back 39 through the high voltage terminal Hv, the electron beam is accelerated, collides with the fluorescent film 38, excited, and emits an image. Was displayed.

【0101】また、本実施例の構成によれば、容易に
X,Yマトリクス状に多数の表面伝導型電子放出素子を
配置することができ、大画面の画像形成装置の作成に適
している。
Further, according to the structure of this embodiment, a large number of surface conduction electron-emitting devices can be easily arranged in an X, Y matrix, which is suitable for the production of a large-screen image forming apparatus.

【0102】[0102]

【発明の効果】本発明の構成及び製造方法の実現により 1.走査側配線と信号側配線の間の絶縁、及び素子電極
とコンタクトの信頼性が向上する。
As a result of the realization of the structure and manufacturing method of the present invention, The insulation between the scanning side wiring and the signal side wiring and the reliability of the device electrodes and contacts are improved.

【0103】2.上側配線(走査側もしくは信号側)の
層間絶縁層に対するアライメントずれに対する許容度が
拡大される。
2. The tolerance for misalignment of the upper wiring (scanning side or signal side) with respect to the interlayer insulating layer is expanded.

【0104】3.上側配線(走査側もしくは信号側)に
よる素子電極間のショートが減少できるため、高密度な
電子放出素子の配置が可能となる。
3. Since the short circuit between the device electrodes due to the upper wiring (scanning side or signal side) can be reduced, it is possible to arrange the electron-emitting devices with high density.

【0105】以上の効果により、信頼性の向上、歩留ま
りの向上による製造コストの低減が図れ、また画像形成
装置に応用する際には高精細な画像表示が可能となる。
With the above effects, it is possible to reduce the manufacturing cost by improving the reliability and the yield, and it is possible to display a high-definition image when applied to an image forming apparatus.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1において、X,Yマトリクス
配線して形成した電子源基板の概略構成図である。
FIG. 1 is a schematic configuration diagram of an electron source substrate formed by X, Y matrix wiring in a first embodiment of the present invention.

【図2】本発明の画像形成装置の構成例を示す一部切欠
き斜視図である。
FIG. 2 is a partially cutaway perspective view showing a configuration example of an image forming apparatus of the present invention.

【図3】(a)、(b)はそれぞれ本発明の画像形成装
置における蛍光膜の構成例を示す図である。
3A and 3B are diagrams showing a configuration example of a fluorescent film in the image forming apparatus of the present invention.

【図4】表面伝導型電子放出素子の一例を示す構成図で
ある。
FIG. 4 is a configuration diagram showing an example of a surface conduction electron-emitting device.

【図5】本発明に係わる表面伝導型電子放出素子の実施
態様例を示す概略構成図で、(a)は平面図、(b)は
側面図である。
5A and 5B are schematic configuration diagrams showing an embodiment of a surface conduction electron-emitting device according to the present invention, FIG. 5A being a plan view and FIG. 5B being a side view.

【図6】(a)、(b)、(c)は本発明に係わる表面
伝導型電子放出素子の製造工程の一例を示す概略的な断
面図ある。
6A, 6B, and 6C are schematic cross-sectional views showing an example of a manufacturing process of the surface conduction electron-emitting device according to the present invention.

【図7】(a)、(b)はそれぞれ表面伝導型電子放出
素子の通電フォーミングの電圧波形の一例を示す波形図
である。
7A and 7B are waveform charts each showing an example of a voltage waveform of energization forming of the surface conduction electron-emitting device.

【図8】表面伝導型電子放出素子の電子放出特性の測定
評価用回路を示す概略構成図である。
FIG. 8 is a schematic configuration diagram showing a circuit for measuring and evaluating electron emission characteristics of a surface conduction electron-emitting device.

【図9】表面伝導型電子放出素子の電流−電圧特性を示
すグラフである。
FIG. 9 is a graph showing current-voltage characteristics of the surface conduction electron-emitting device.

【図10】多数の表面伝導型電子放出素子を単純マトリ
クス配線して構成した電子源基板の概略説明図である。
FIG. 10 is a schematic explanatory diagram of an electron source substrate configured by simple matrix wiring of a large number of surface conduction electron-emitting devices.

【図11】本発明の画像形成装置の他の構成例を示す一
部切欠き斜視部である。
FIG. 11 is a partially cutaway perspective view showing another configuration example of the image forming apparatus of the present invention.

【図12】本発明の電子源基板の製造方法の一例を示す
工程図である。
FIG. 12 is a process chart showing an example of a method for manufacturing an electron source substrate of the present invention.

【符号に説明】[Explanation on the sign]

1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5 素子電極 6 素子電極 10 素子電極 11 素子電極 12 第1の配線層 13 第2の配線層 14 補完絶縁層 15 層間絶縁層 16 電子放出部形成用薄膜 31 電子源基板 32 リアプレート 33 支持枠 34 電子放出素子 35 X方向配線 36 Y方向配線 37 ガラス基板 38 蛍光膜 39 メタルバック 40 フェースプレート 41 外囲器 42 黒色部材 43 蛍光体 90 電流計 91 電源 92 電流計 93 高圧電源 94 アノード電極 111 絶縁性基板 112 X方向配線 113 Y方向配線 114 表面伝導型電子放出素子 115 結線 120 電子源基板 121 表面伝導型電子放出素子 130 グリッド電極 131 電子が通過するための空孔 132 Dox,Dox2,・・・Doxmよりなる
容器外端子 133 グリッド電極130と接続されたG1,G
2,・・・Gnからなる容器外端子 134 電子源基板
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Thin film for forming an electron emitting portion 3 Electron emitting portion 4 Thin film including an electron emitting portion 5 Element electrode 6 Element electrode 10 Element electrode 11 Element electrode 12 First wiring layer 13 Second wiring layer 14 Complementary insulating layer 15 Interlayer Insulation Layer 16 Electron Emission Portion Forming Thin Film 31 Electron Source Substrate 32 Rear Plate 33 Support Frame 34 Electron Emitting Element 35 X Direction Wiring 36 Y Direction Wiring 37 Glass Substrate 38 Fluorescent Film 39 Metal Back 40 Face Plate 41 Envelope 42 Black member 43 Phosphor 90 Ammeter 91 Power supply 92 Ammeter 93 High voltage power supply 94 Anode electrode 111 Insulating substrate 112 X direction wiring 113 Y direction wiring 114 Surface conduction electron-emitting device 115 Connection 120 Electron source substrate 121 Surface conduction electron emission Element 130 Grid electrode 131 Holes through which electrons pass 132 ox, Dox2, G1 is connected to the vessel terminals 133 grid electrodes 130 made of · · · Doxm, G
2, ... Gn external terminal made of container 134 Electron source substrate

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 互いに対向する素子電極を有する電子放
出素子が走査側配線と信号側配線の直交する位置に配設
され、かつ該配線の一組または複数組を順次選択するこ
とにより前記電子放出素子に通電される電子放出素子を
基板上に複数個配設することによって構成される単純マ
トリクス方式による電子源基板において、前記互いに対
向する素子電極と前記配線の一方との電気的接触を防ぐ
補完絶縁層を具備することを特徴とする電子源基板。
1. An electron-emitting device having device electrodes facing each other is arranged at a position orthogonal to a scanning-side wiring and a signal-side wiring, and the electron emission is performed by sequentially selecting one set or a plurality of sets of the wiring. In an electron source substrate of a simple matrix type configured by disposing a plurality of electron-emitting devices that are energized on the substrate, a supplement for preventing electrical contact between the device electrodes and one of the wirings facing each other An electron source substrate comprising an insulating layer.
【請求項2】 補完絶縁層が前記互いに対向する両素子
電極の少なくとも一端側及び前記配線のいずれか一方を
覆って形成された請求項1に記載の電子源基板。
2. The electron source substrate according to claim 1, wherein the complementary insulating layer is formed so as to cover at least one end side of both device electrodes facing each other and one of the wirings.
【請求項3】 電子放出素子が、電子放出部形成用薄膜
に、通電処理を施すことにより電子放出部が形成される
表面伝導型電子放出素子である請求項1又は2に記載の
電子源基板。
3. The electron source substrate according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device in which an electron-emitting portion is formed by subjecting a thin film for forming an electron-emitting portion to an energization process. .
【請求項4】 請求項1乃至3のいずれかに記載の電子
源基板の製造方法において、走査側配線と信号側配線と
を分離する層間絶縁層と前記補完絶縁層とのいずれか一
方の絶縁層を他方の絶縁層の形成後に形成することを特
徴とする電子源基板の製造方法。
4. The method of manufacturing an electron source substrate according to claim 1, wherein either one of an interlayer insulating layer for separating a scanning side wiring and a signal side wiring and the complementary insulating layer is insulated. A method for manufacturing an electron source substrate, wherein the layer is formed after the other insulating layer is formed.
【請求項5】 請求項1乃至3のいずれかに記載の電子
源基板の製造方法において、配線、絶縁層、又は電極の
形成に厚膜印刷法を用いることを特徴とする電子源基板
の製造方法。
5. The method of manufacturing an electron source substrate according to claim 1, wherein a thick film printing method is used to form wirings, insulating layers, or electrodes. Method.
【請求項6】 請求項1乃至3のいずれかに記載の電子
源基板と、前記電子源基板のそれぞれの電子放出素子と
対向して配設した電子ビームの照射により可視光を発す
る蛍光体からなる画素とを少なくとも有する画像形成装
置。
6. An electron source substrate according to claim 1, and a phosphor that emits visible light upon irradiation with an electron beam that is arranged so as to face each electron-emitting device of the electron source substrate. Image forming apparatus including at least pixels.
【請求項7】 請求項1乃至3のいずれかに記載の電子
源基板を組み込んで成ることを特徴とする画像形成装
置。
7. An image forming apparatus comprising the electron source substrate according to claim 1 incorporated therein.
JP18711195A 1995-07-24 1995-07-24 Method of manufacturing electron source substrate and method of manufacturing image forming apparatus Expired - Fee Related JP3459705B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18711195A JP3459705B2 (en) 1995-07-24 1995-07-24 Method of manufacturing electron source substrate and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18711195A JP3459705B2 (en) 1995-07-24 1995-07-24 Method of manufacturing electron source substrate and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH0935627A true JPH0935627A (en) 1997-02-07
JP3459705B2 JP3459705B2 (en) 2003-10-27

Family

ID=16200302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18711195A Expired - Fee Related JP3459705B2 (en) 1995-07-24 1995-07-24 Method of manufacturing electron source substrate and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP3459705B2 (en)

Also Published As

Publication number Publication date
JP3459705B2 (en) 2003-10-27

Similar Documents

Publication Publication Date Title
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP3387710B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3372715B2 (en) Image forming device
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JPH09283061A (en) Image forming device and its manufacture
JP3507454B2 (en) Manufacturing method of flat plate type image forming apparatus
JPH09245690A (en) Manufacture of matrix wiring, manufacture of electron source, electron source and image display device provided with this electron source
JP3450581B2 (en) Manufacturing method of wiring board and image forming apparatus
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JPH08180800A (en) Electron source and manufacture of image display apparatus
JPH09244545A (en) Method and device for fixing display panel in planar image forming device
JP3207990B2 (en) Flat plate type image forming apparatus
JPH09245694A (en) Electron-source substrate, its manufacture, and image display device
JPH09219142A (en) Electron emitting element, electron source substrate, electron source, display panel and image forming device
JPH09219147A (en) Manufacture of electron source, electron source and image display device manufactured by the method
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH09283064A (en) Image forming device and its manufacture
JPH09245693A (en) Electron-source substrate, its manufacture, and image display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees