JPH09319442A - Power circuit - Google Patents
Power circuitInfo
- Publication number
- JPH09319442A JPH09319442A JP14018496A JP14018496A JPH09319442A JP H09319442 A JPH09319442 A JP H09319442A JP 14018496 A JP14018496 A JP 14018496A JP 14018496 A JP14018496 A JP 14018496A JP H09319442 A JPH09319442 A JP H09319442A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、定電流源によりト
ランジスタを駆動する電源回路に関し、特に自動車用、
家電用、産業用などの電源回路に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit for driving a transistor by a constant current source, especially for an automobile,
It is related to power supply circuits for home appliances and industries.
【０００２】[0002]
【従来の技術】図５は、従来の定電圧電源回路を示す。
出力用トランジスタのコレクタとエミッタは入力電圧端
子１と出力電圧端子２にそれぞれ接続される。この出力
用トランジスタ４によって電流が制御される。出力電圧
端子２と接地３間には図示せぬ負荷が接続され、この負
荷には前記制御用トランジスタ４によって定電流制御さ
れた電圧が供給される。この出力電圧は出力電圧端子２
と接地３間に直列接続された抵抗５と抵抗６によって分
圧され、この分圧電圧は差動増幅器８の非反転入力端子
に供給される。差動増幅器８の反転入力端子には基準電
圧源７が接続され、分圧電圧は基準電圧と比較される。
出力電圧が変動した場合、その変動分は誤差増幅器とし
ての差動増幅器８により増幅され、エミッタが接地され
たトランジスタ１１のベースに供給される。このトラン
ジスタ１１のコレクタは抵抗１０を介してトランジスタ
９のコレクタ及び出力用トランジスタ４のベースに接続
されている。また、トランジスタ１１のコレクタにはト
ランジスタ１２のベースが接続されている。このトラン
ジスタ１２のエミッタはトランジスタ９のコレクタに接
続され、コレクタは接地される。2. Description of the Related Art FIG. 5 shows a conventional constant voltage power supply circuit.
The collector and emitter of the output transistor are connected to the input voltage terminal 1 and the output voltage terminal 2, respectively. The current is controlled by the output transistor 4. A load (not shown) is connected between the output voltage terminal 2 and the ground 3, and a voltage whose constant current is controlled by the control transistor 4 is supplied to this load. This output voltage is output voltage terminal 2
Is divided by a resistor 5 and a resistor 6 connected in series between the resistor 3 and the ground 3, and the divided voltage is supplied to the non-inverting input terminal of the differential amplifier 8. The reference voltage source 7 is connected to the inverting input terminal of the differential amplifier 8, and the divided voltage is compared with the reference voltage.
When the output voltage fluctuates, the fluctuation is amplified by the differential amplifier 8 as an error amplifier and is supplied to the base of the transistor 11 whose emitter is grounded. The collector of the transistor 11 is connected to the collector of the transistor 9 and the base of the output transistor 4 via the resistor 10. The base of the transistor 12 is connected to the collector of the transistor 11. The emitter of the transistor 12 is connected to the collector of the transistor 9, and the collector is grounded.
【０００３】一方、定電流源１５の一端は入力電圧端子
１に接続され、定電流源１５の他端は、カレントミラー
回路を構成するトランジスタ１４、１６のベースとトラ
ンジスタ１６のコレクタに接続される。トランジスタ１
４、１６のエミッタは接地される。さらに、トランジス
タ１４のコレクタは、カレントミラー回路を構成するト
ランジスタ１３、９のベースとトランジスタ１３のコレ
クタに接続され、トランジスタ１３、９のエミッタは入
力電圧端子１に接続される。On the other hand, one end of the constant current source 15 is connected to the input voltage terminal 1, and the other end of the constant current source 15 is connected to the bases of the transistors 14 and 16 and the collector of the transistor 16 which constitute the current mirror circuit. . Transistor 1
The emitters of 4 and 16 are grounded. Further, the collector of the transistor 14 is connected to the bases of the transistors 13 and 9 and the collector of the transistor 13 which form the current mirror circuit, and the emitters of the transistors 13 and 9 are connected to the input voltage terminal 1.
【０００４】図５において、出力用トランジスタ４は、
トランジスタ９のコレクタ電流Ｉｃ９によりベースバイ
アスが供給されるとともに、差動増幅器８により増幅さ
れた出力電圧の変動信号に応じて駆動され、出力電圧を
負帰還制御する働きをする。トランジスタ９のコレクタ
電流ＩC9は、定電流源１５の電流値をＩ15、トランジス
タ９，１３，１４，１６のエミッタ・ベース間のｐｎ接
合の面積（以下ユニットサイズと呼ぶ）をそれぞれＡ9
，Ａ13，Ａ14，Ａ16とすると、 ＩC9＝（Ａ9 ／Ａ13）×（Ａ14／Ａ16）×Ｉ15 で与えられる。Ｉ15が定電流であることから、ＩC9は定
電流となる。In FIG. 5, the output transistor 4 is
A base bias is supplied by the collector current Ic9 of the transistor 9, and the transistor 9 is driven in response to the fluctuation signal of the output voltage amplified by the differential amplifier 8 to perform negative feedback control of the output voltage. For the collector current IC9 of the transistor 9, the current value of the constant current source 15 is I15, and the area of the pn junction between the emitter and base of the transistors 9, 13, 14, 16 (hereinafter referred to as unit size) is A9.
, A13, A14, and A16, IC9 = (A9 / A13) × (A14 / A16) × I15. Since I15 is a constant current, IC9 is a constant current.
【０００５】また、トランジスタ４のベース電流をＩB
4、抵抗１０を流れる電流値をＩR10、トランジスタ１２
のコレクタ電流をＩC12 とすると、 ＩC9＝ＩB4＋ＩC12 ＋ＩR10 ＝ＩB4＋ＩC12 となる。出力電圧端子２に接続される負荷が軽い場合、 ＩC9＝ＩC12 となり、ドライブ電流ＩC9のほとんどが電源回路内で消
費されることになる。The base current of the transistor 4 is IB
4, current value flowing through resistor 10 is IR10, transistor 12
If the collector current of the IC is IC12, then IC9 = IB4 + IC12 + IR10 = IB4 + IC12. When the load connected to the output voltage terminal 2 is light, IC9 = IC12, and most of the drive current IC9 is consumed in the power supply circuit.
【０００６】[0006]
【発明が解決しようとする課題】出力用トランジスタ４
をドライブするＩC9は、制御用トランジスタ４の最大コ
レクタ電流をＩC4max 、出力用トランジスタ４のエミッ
タ接地電流増幅率をβとすると、 ＩC9＞＝ＩC4max ／β のように設定されなければならない。よって、電源回路
が大電流までドライブする場合、ＩC9を大きく設定する
必要がある。Output transistor 4
The IC9 for driving the IC must be set as follows: IC9> = IC4max / β, where IC4max is the maximum collector current of the control transistor 4 and β is the grounded emitter current amplification factor of the output transistor 4. Therefore, when the power supply circuit drives a large current, it is necessary to set IC9 large.
【０００７】負荷が軽い場合、前述のようにトランジス
タ９のコレクタ電流ＩC9の殆どが電源回路での消費電流
となり、しかもそれは常に流れるので消費電力の損失が
大きい。When the load is light, as described above, most of the collector current IC9 of the transistor 9 becomes the current consumption in the power supply circuit, and moreover, it always flows, so that the power consumption is large.
【０００８】また、前述のようにトランジスタ１２のコ
レクタ電流ＩC12 は、ＩC9とほぼ等しくなるため、トラ
ンジスタ１２のユニットサイズをトランジスタ９のユニ
ットサイズと同程度に大きくする必要があり、集積回路
を作成する場合、面積を多く取ることになる。本発明
は、上記課題に鑑み、負荷が軽い場合に電源回路内の消
費電流を低減し、かつトランジスタ１２のユニットサイ
ズを小さくすることを目的とする。Since the collector current IC12 of the transistor 12 is substantially equal to IC9 as described above, it is necessary to make the unit size of the transistor 12 as large as the unit size of the transistor 9 to form an integrated circuit. In that case, it takes a lot of area. In view of the above problems, it is an object of the present invention to reduce the current consumption in the power supply circuit and the unit size of the transistor 12 when the load is light.
【０００９】[0009]
【課題を解決するための手段】本発明は、上記課題を解
決するため、コレクタが入力電圧端子に接続され、エミ
ッタが出力電圧端子に接続された制御用トランジスタ
と、出力電圧端子とグランド間の電圧の分圧した電圧を
出力する分圧回路と、第１の入力端子に分圧回路の出力
電圧が供給され、第２の入力端子に基準電圧が供給さ
れ、分圧回路の出力電圧と基準電圧との差を増幅して出
力する誤差増幅器と、入力電圧端子に接続された定電流
源と、定電流源から供給される電流の定数倍の電流を出
力するカレントミラー回路と、誤差増幅器の出力信号と
定電流回路の出力電流に応じて、制御用トランジスタの
ベースにバイアス電圧を供給するバイアス回路と、バイ
アス回路を流れる電流に応じて、定電流源から定電流回
路に供給される電流を制御する制御回路とを具備する。In order to solve the above problems, the present invention provides a control transistor having a collector connected to an input voltage terminal and an emitter connected to an output voltage terminal, and a control transistor between the output voltage terminal and ground. A voltage divider circuit that outputs a voltage obtained by dividing the voltage, a first input terminal to which the output voltage of the voltage divider circuit is supplied, and a second input terminal to which the reference voltage is supplied. The error amplifier that amplifies and outputs the difference from the voltage, the constant current source connected to the input voltage terminal, the current mirror circuit that outputs a current that is a constant multiple of the current supplied from the constant current source, and the error amplifier A bias circuit that supplies a bias voltage to the base of the control transistor according to the output signal and the output current of the constant current circuit, and a current that is supplied from the constant current source to the constant current circuit according to the current flowing through the bias circuit. Comprising a Gosuru control circuit.
【００１０】[0010]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の第１の実施例を
示す。この実施例は、図５に示した従来の電源回路に抵
抗１７及びトランジスタ１８を付加したものである。以
下、本回路の構成を説明する。制御用トランジスタ４の
コレクタは入力電圧端子１に接続され、エミッタは出力
電圧端子２に接続される。出力電圧端子２と接地３間に
図示せぬ負荷が接続される。出力電圧端子２と接地３間
に抵抗５と抵抗６が直列接続され、抵抗５と抵抗６の結
合点は、差動増幅器８の非反転入力端子に接続される。
差動増幅器８の反転入力端子と接地間には基準電圧源７
が接続される。差動増幅器８の出力端子は、トランジス
タ１１のベースに接続される。このトランジスタ１１の
コレクタは抵抗１０を介してトランジスタ９のコレクタ
及び制御用トランジスタ４のベースに接続される。ま
た、トランジスタ１１のコレクタにはトランジスタ１２
のベースが接続されている。トランジスタ１２のエミッ
タはトランジスタ９のコレクタに接続される。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the present invention. In this embodiment, a resistor 17 and a transistor 18 are added to the conventional power supply circuit shown in FIG. The configuration of this circuit will be described below. The collector of the control transistor 4 is connected to the input voltage terminal 1, and the emitter is connected to the output voltage terminal 2. A load (not shown) is connected between the output voltage terminal 2 and the ground 3. A resistor 5 and a resistor 6 are connected in series between the output voltage terminal 2 and the ground 3, and the coupling point of the resistor 5 and the resistor 6 is connected to the non-inverting input terminal of the differential amplifier 8.
A reference voltage source 7 is provided between the inverting input terminal of the differential amplifier 8 and the ground.
Is connected. The output terminal of the differential amplifier 8 is connected to the base of the transistor 11. The collector of the transistor 11 is connected to the collector of the transistor 9 and the base of the control transistor 4 via the resistor 10. The collector of the transistor 11 has a transistor 12
The base of is connected. The emitter of the transistor 12 is connected to the collector of the transistor 9.
【００１１】一方、定電流源１５の第１の端子は入力電
圧端子１に接続され、定電流源１５の第２の端子は、カ
レントミラー回路を構成するトランジスタ１４、１６の
ベースとトランジスタ１６のコレクタに接続される。ト
ランジスタ１４、１６のエミッタは接地される。さら
に、トランジスタ１４のコレクタは、カレントミラー回
路を構成するトランジスタ１３、９のベースとトランジ
スタ１３のコレクタに接続され、トランジスタ１３、９
のエミッタは入力電圧端子１に接続される。トランジス
タ９のコレクタは制御用トランジスタ４のベースに接続
される。On the other hand, the first terminal of the constant current source 15 is connected to the input voltage terminal 1, and the second terminal of the constant current source 15 is connected to the bases of the transistors 14 and 16 and the transistor 16 constituting the current mirror circuit. Connected to collector. The emitters of the transistors 14 and 16 are grounded. Further, the collector of the transistor 14 is connected to the bases of the transistors 13 and 9 and the collector of the transistor 13 which form the current mirror circuit.
The emitter of is connected to the input voltage terminal 1. The collector of the transistor 9 is connected to the base of the controlling transistor 4.
【００１２】さらに、トランジスタ１２のコレクタは抵
抗１７を介して接地されるとともに、トランジスタ１２
のベースに接続される。このトランジスタ１２のコレク
タは定電流源１５の第２の端子と接続され、エミッタは
接地されている。Further, the collector of the transistor 12 is grounded via the resistor 17, and the transistor 12
Connected to the base of. The collector of the transistor 12 is connected to the second terminal of the constant current source 15, and the emitter is grounded.
【００１３】以下、本発明の電源回路の動作を説明す
る。上述のように、軽負荷時、ＩC9＝ＩC12 であるか
ら、このときのトランジスタ１８のベース電位ＶB18
は、抵抗１７の抵抗値をＲ17とすると、 ＶB18 ＝Ｒ17・ＩC12 ＝Ｒ17・ＩC9 で与えられる。このとき、ＶB18 をトランジスタ１８が
導通するようなベース・エミッタ間電圧ＶB18(ON) に設
定すると、トランジスタ１８は電流源１５から電流を引
き抜くため、トランジスタ１６のコレクタ電流が減少
し、その結果、ＩC9は減少する。よって、ＩC12 も減少
するため、消費電流を低減することが可能になる。The operation of the power supply circuit of the present invention will be described below. As described above, since IC9 = IC12 at the time of light load, the base potential VB18 of the transistor 18 at this time is
Is given by VB18 = R17IC12 = R17IC9, where R17 is the resistance value of the resistor 17. At this time, if VB18 is set to the base-emitter voltage VB18 (ON) so that the transistor 18 becomes conductive, the transistor 18 draws the current from the current source 15, so that the collector current of the transistor 16 decreases, and as a result, IC9 Decreases. Therefore, IC12 is also reduced, so that the current consumption can be reduced.
【００１４】この場合、 ＩC9＝ＶBE18(ON)／Ｒ17 であり、ＶBE18(ON)は、約０．７Ｖで一定であるので、
Ｒ17を代えることによりＩC9を任意に設定することがで
きる。In this case, IC9 = VBE18 (ON) / R17, and VBE18 (ON) is constant at about 0.7V.
IC9 can be arbitrarily set by replacing R17.
【００１５】一方、負荷が重い場合は、トランジスタ９
のコレクタ電流ＩC9の大部分がトランジスタ４のベース
に流れるため、トランジスタ１２のコレクタ電流ＩC12
が減少する。そのため、トランジスタ１８のベース電位
ＶB18 が低下し、トランジスタ１８はオフされる。その
結果、トランジスタ９のコレクタ電流ＩC9が増大する。On the other hand, when the load is heavy, the transistor 9
Since most of the collector current IC9 of the transistor 12 flows to the base of the transistor 4, the collector current IC12 of the transistor 12
Decrease. Therefore, the base potential VB18 of the transistor 18 drops and the transistor 18 is turned off. As a result, the collector current IC9 of the transistor 9 increases.
【００１６】本実施例において、負荷が軽い場合は、ト
ランジスタ１８をオンとすることにより、トランジスタ
９のコレクタ電流ＩC9を小さくするとともに、トランジ
スタ１２のコレクタ電流ＩC12 も小さくしている。した
がって、軽負荷時の消費電流を減らすことが可能にな
る。また、負荷が重い場合は、トランジスタ１８をオフ
とすることにより、トランジスタ９のコレクタ電流ＩC9
は大きいものの、その大部分はトランジスタ４のベース
電流ＩB4となる。このため、トランジスタ１２のコレク
タ電流ＩC12 は小さくて済む。従って、トランジスタ１
２のサイズをトランジスタ９のサイズよりも小さくする
ことが可能になる。In this embodiment, when the load is light, the transistor 18 is turned on to reduce the collector current IC9 of the transistor 9 and the collector current IC12 of the transistor 12. Therefore, it becomes possible to reduce the current consumption when the load is light. When the load is heavy, the collector current IC9 of the transistor 9 is turned off by turning off the transistor 18.
Is large, most of it becomes the base current IB4 of the transistor 4. Therefore, the collector current IC12 of the transistor 12 can be small. Therefore, transistor 1
2 can be made smaller than the size of the transistor 9.
【００１７】図２は、本発明の第２の実施例を示す。以
下、図１と同一の構成要素には同一の符号を付し、説明
を省略する。図２に示した実施例では、図１に示した抵
抗１７の代わりに抵抗１７と同一の箇所に定電流回路１
９が接続され、それ以外の要素は図１に示した実施例と
同一である。この実施例において、負荷が軽いときのト
ランジスタ９のコレクタ電流ＩC9は、定電流回路１９の
電流値Ｉ19に設定される。よって、Ｉ19を低くすること
で、消費電流を小さくすることができる。FIG. 2 shows a second embodiment of the present invention. Hereinafter, the same components as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. In the embodiment shown in FIG. 2, instead of the resistor 17 shown in FIG. 1, the constant current circuit 1 is provided at the same location as the resistor 17.
9 is connected, and other elements are the same as those in the embodiment shown in FIG. In this embodiment, the collector current IC9 of the transistor 9 when the load is light is set to the current value I19 of the constant current circuit 19. Therefore, the current consumption can be reduced by lowering I19.
【００１８】図３は、本発明の第３の実施例を示す。本
実施例は、図１に示した実施例と同様に接続された定電
流源１５、トランジスタ４、９、１３、１４、１６、抵
抗５、６、定電圧源７、差動増幅器８と、コレクタがト
ランジスタ９のコレクタとトランジスタ４のベースに接
続され、ベースが差動増幅器８の出力端子に接続された
トランジスタ２２と、第１の端子がトランジスタ２２の
エミッタに接続され、第２の端子が接地された抵抗２０
と、ベースがトランジスタ２２のエミッタに接続され、
コレクタが定電流源１５の第２の端子に接続され、エミ
ッタが接地されたトランジスタ２１よりなる。FIG. 3 shows a third embodiment of the present invention. In this embodiment, a constant current source 15, transistors 4, 9, 13, 14, 16, resistors 5, 6, a constant voltage source 7, a differential amplifier 8 which are connected in the same manner as the embodiment shown in FIG. The collector is connected to the collector of the transistor 9 and the base of the transistor 4, the base of which is connected to the output terminal of the differential amplifier 8, and the first terminal of which is connected to the emitter of the transistor 22, and the second terminal of which is connected to the emitter of the transistor 22. Grounded resistor 20
And the base is connected to the emitter of transistor 22,
The transistor 21 has a collector connected to the second terminal of the constant current source 15 and an emitter grounded.
【００１９】図１に示した実施例と同様に軽負荷時にト
ランジスタ２１を導通させる場合、トランジスタ９のコ
レクタ電流ＩC9は、トランジスタ２１の導通時のベース
・エミッタ間電圧をＶBE21(ON)とし、抵抗２０の抵抗値
をＲ20とすると、 ＩC9＝ＶBE21(ON)／Ｒ20 で与えられる。図１に示した実施例と同様に、Ｒ20を調
整することによりＩC9を任意に設定することができ、負
荷が軽い場合電源回路における消費電流を下げることが
できる。Similar to the embodiment shown in FIG. 1, when the transistor 21 is made to conduct at a light load, the collector current IC9 of the transistor 9 is determined by setting the base-emitter voltage at conduction of the transistor 21 to VBE21 (ON), and If the resistance value of 20 is R20, then IC9 = VBE21 (ON) / R20. As in the embodiment shown in FIG. 1, IC9 can be arbitrarily set by adjusting R20, and the current consumption in the power supply circuit can be reduced when the load is light.
【００２０】また、本実施例では、図１に示した実施例
と比べて、回路素子の数を減らすことが可能になる。図
４は、本発明の第４の実施例を示す。図４に示した実施
例では、図３に示した抵抗２０の代わりに抵抗２０と同
一の箇所に定電流回路２３が接続され、それ以外の要素
は図３に示した実施例と同一である。この実施例におい
て、負荷が軽いときのトランジスタ９のコレクタ電流Ｉ
C9は、定電流回路２３の電流値Ｉ23により設定される。
よって、Ｉ23を低くすることで、消費電流を小さくする
ことができる。Further, in this embodiment, the number of circuit elements can be reduced as compared with the embodiment shown in FIG. FIG. 4 shows a fourth embodiment of the present invention. In the embodiment shown in FIG. 4, instead of the resistor 20 shown in FIG. 3, a constant current circuit 23 is connected at the same location as the resistor 20, and other elements are the same as those in the embodiment shown in FIG. . In this embodiment, the collector current I of the transistor 9 when the load is light
C9 is set by the current value I23 of the constant current circuit 23.
Therefore, the current consumption can be reduced by reducing I23.
【００２１】[0021]
【発明の効果】以上説明したように、本発明によれば、
軽負荷時のドライブ電流を任意に設定することができる
ため、消費電流を下げることができる。また、トランジ
スタ１２のコレクタ電流を小さく設定することにより、
トランジスタ１２のサイズを小さくすることができるの
で、チップサイズ上有利になる。As described above, according to the present invention,
Since the drive current at light load can be set arbitrarily, the current consumption can be reduced. Further, by setting the collector current of the transistor 12 to be small,
The size of the transistor 12 can be reduced, which is advantageous in terms of chip size.
【図１】本発明の第１の実施例を示す回路図。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図２】本発明の第２の実施例を示す回路図。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図３】本発明の第３の実施例を示す回路図。FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
【図４】本発明の第４の実施例を示す回路図。FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
【図５】従来例を示す回路図。FIG. 5 is a circuit diagram showing a conventional example.
１…入力電圧端子、 ２…出力電圧端子、 ３…グランド端子、 ４、９、１２、１３、１４、１６、１８…トランジス
タ、 ５、６、１７…抵抗、 ７…基準電圧、 ８…差動増幅器、 １５…定電流源。1 ... Input voltage terminal, 2 ... Output voltage terminal, 3 ... Ground terminal, 4, 9, 12, 13, 14, 16, 18 ... Transistor, 5, 6, 17 ... Resistor, 7 ... Reference voltage, 8 ... Differential Amplifier, 15 ... Constant current source.
Claims (5)
ミッタが出力電圧端子に接続された制御用トランジスタ
と、 前記出力電圧端子とグランド間の電圧の分圧した電圧を
出力する分圧回路と、 第１の入力端子に前記分圧回路の出力電圧が供給され、
第２の入力端子に基準電圧が供給され、分圧回路の出力
電圧と基準電圧との差を増幅して出力する誤差増幅器
と、 前記入力電圧端子に接続された定電流源と、 前記定電流源から供給される電流の定数倍の電流を出力
するカレントミラー回路と、 前記誤差増幅器の出力信号と前記カレントミラー回路の
出力電流に応じて、前記制御用トランジスタのベースに
バイアス電圧を供給する増幅回路と、 前記増幅回路を流れる電流に応じて、前記定電流源から
前記カレントミラー回路に供給される電流を制御する制
御回路とを具備することを特徴とする電源回路。1. A control transistor having a collector connected to an input voltage terminal and an emitter connected to an output voltage terminal, and a voltage dividing circuit for outputting a voltage obtained by dividing a voltage between the output voltage terminal and ground. The output voltage of the voltage dividing circuit is supplied to the first input terminal,
A reference voltage is supplied to the second input terminal, an error amplifier that amplifies and outputs the difference between the output voltage of the voltage dividing circuit and the reference voltage, a constant current source connected to the input voltage terminal, and the constant current A current mirror circuit that outputs a current that is a constant multiple of the current supplied from the source; and an amplifier that supplies a bias voltage to the base of the control transistor according to the output signal of the error amplifier and the output current of the current mirror circuit. A power supply circuit comprising: a circuit; and a control circuit that controls a current supplied from the constant current source to the current mirror circuit according to a current flowing through the amplifier circuit.
電圧端子に接続され、 前記カレントミラー回路は、 コレクタとベースが前記定電流源の第２の端子に接続さ
れ、エミッタが接地された第１のトランジスタと、 ベースが前記定電流源の第２の端子に接続され、エミッ
タが接地された第２のトランジスタと、 コレクタとベースが前記第２のトランジスタのコレクタ
に接続され、エミッタが前記入力電圧端子に接続された
第３のトランジスタと、 ベースが前記第３のトランジスタのコレクタに接続さ
れ、エミッタが前記入力電圧端子に接続され、コレクタ
が前記制御用トランジスタのベース及び前記増幅回路に
接続された第４のトランジスタとを具備し、 前記増幅回路は、 ベースが前記誤差増幅器の出力端子に接続され、エミッ
タが接地された第５のトランジスタと、 第１の端子が前記第５のトランジスタのコレクタに第２
の端子が前記定電流回路の出力端子及び前記制御用トラ
ンジスタのベースに接続された第１の抵抗と、 ベースが前記第５のトランジスタのコレクタに接続さ
れ、エミッタが前記第４のトランジスタのコレクタに接
続された第６のトランジスタとを具備し、 前記制御回路は、 第１の端子が前記第６のトランジスタのコレクタに接続
され、第２の端子が接地された第２の抵抗と、 ベースが前記第２の抵抗の第１の端子に接続され、コレ
クタが前記定電流源の第２の端子に接続され、エミッタ
が接地された第７のトランジスタとを具備することを特
徴とする請求項１記載の電源回路。2. A first terminal of the constant current source is connected to the input voltage terminal, a collector and a base of the current mirror circuit are connected to a second terminal of the constant current source, and an emitter is grounded. A first transistor, a base of which is connected to the second terminal of the constant current source, and an emitter of which is grounded; a collector and a base of which are connected to the collector of the second transistor; A third transistor connected to the input voltage terminal, a base connected to the collector of the third transistor, an emitter connected to the input voltage terminal, a collector connected to the base of the control transistor and the amplifier circuit. The amplifier circuit has a base connected to the output terminal of the error amplifier and an emitter grounded. A fifth transistor, the second to the first terminal the collector of said fifth transistor
A first resistor having a terminal connected to the output terminal of the constant current circuit and the base of the control transistor, a base connected to the collector of the fifth transistor, and an emitter connected to the collector of the fourth transistor. A second transistor whose first terminal is connected to the collector of the sixth transistor and whose second terminal is grounded; 7. A seventh transistor connected to the first terminal of a second resistor, the collector of which is connected to the second terminal of the constant current source, and the emitter of which is grounded. Power circuit.
電圧端子に接続され、 前記カレントミラー回路は、 コレクタとベースが前記定電流源の第２の端子に接続さ
れ、エミッタが接地された第１のトランジスタと、 ベースが前記定電流源の第２の端子に接続され、エミッ
タが接地された第２のトランジスタと、 コレクタとベースが前記第２のトランジスタのコレクタ
に接続され、エミッタが前記入力電圧端子に接続された
第３のトランジスタと、 ベースが前記第３のトランジスタのコレクタに接続さ
れ、エミッタが前記入力電圧端子に接続され、コレクタ
が前記制御用トランジスタのベース及び前記増幅回路に
接続された第４のトランジスタとを具備し、 前記増幅回路は、 ベースが前記誤差増幅器の出力端子に接続され、エミッ
タが接地された第５のトランジスタと、 第１の端子が前記第５のトランジスタのコレクタに第２
の端子が前記定電流回路の出力端子及び前記制御用トラ
ンジスタのベースに接続された第１の抵抗と、 ベースが前記第５のトランジスタのコレクタに接続さ
れ、エミッタが前記第４のトランジスタのコレクタに接
続された第６のトランジスタと、を具備し、 前記制御回路は、 第１の端子が前記第６のトランジスタのコレクタに接続
され、第２の端子が接地された第２の定電流源と、 ベースが前記第２の定電流源の第１の端子に接続され、
コレクタが前記定電流源の第２の端子に接続され、エミ
ッタが接地された第７のトランジスタとを具備すること
を特徴とする請求項１記載の電源回路。3. A first terminal of the constant current source is connected to the input voltage terminal, a collector and a base of the current mirror circuit are connected to a second terminal of the constant current source, and an emitter is grounded. A first transistor, a base of which is connected to the second terminal of the constant current source, and an emitter of which is grounded; a collector and a base of which are connected to the collector of the second transistor; A third transistor connected to the input voltage terminal, a base connected to the collector of the third transistor, an emitter connected to the input voltage terminal, a collector connected to the base of the control transistor and the amplifier circuit. The amplifier circuit has a base connected to the output terminal of the error amplifier and an emitter grounded. A fifth transistor, the second to the first terminal the collector of said fifth transistor
A first resistor having a terminal connected to the output terminal of the constant current circuit and the base of the control transistor, a base connected to the collector of the fifth transistor, and an emitter connected to the collector of the fourth transistor. A sixth transistor connected thereto, wherein the control circuit has a second constant current source having a first terminal connected to the collector of the sixth transistor and a second terminal grounded, A base is connected to the first terminal of the second constant current source,
The power supply circuit according to claim 1, further comprising a seventh transistor having a collector connected to the second terminal of the constant current source and an emitter grounded.
電圧端子に接続され、 前記カレントミラー回路は、 コレクタとベースが前記定電流源の第２の端子に接続さ
れ、エミッタが接地された第１のトランジスタと、 ベースが前記定電流源の第２の端子に接続され、エミッ
タが接地された第２のトランジスタと、 コレクタとベースが前記第２のトランジスタのコレクタ
に接続され、エミッタが前記入力電圧端子に接続された
第３のトランジスタと、 ベースが前記第３のトランジスタのコレクタに接続さ
れ、エミッタが前記入力電圧端子に接続され、コレクタ
が前記制御用トランジスタのベース及び前記増幅回路に
接続された第４のトランジスタとを具備し、 前記増幅回路は、 ベースが前記誤差増幅器の出力端子に接続され、コレク
タが前記第４のトランジスタのコレクタ及び前記制御用
トランジスタのベースに接続された第５のトランジスタ
を具備し、 前記制御回路は、 第１の端子が前記第５のトランジスタのエミッタに接続
され、第２の端子が接地された抵抗と、 ベースが前記抵抗の第１の端子に接続され、コレクタが
前記定電流源の第２の端子に接続され、エミッタが接地
された第６のトランジスタとを具備することを特徴とす
る請求項１記載の電源回路。4. A first terminal of the constant current source is connected to the input voltage terminal, a collector and a base of the current mirror circuit are connected to a second terminal of the constant current source, and an emitter is grounded. A first transistor, a base of which is connected to the second terminal of the constant current source, and an emitter of which is grounded; a collector and a base of which are connected to the collector of the second transistor; A third transistor connected to the input voltage terminal, a base connected to the collector of the third transistor, an emitter connected to the input voltage terminal, a collector connected to the base of the control transistor and the amplifier circuit. The amplifier circuit has a base connected to the output terminal of the error amplifier and a collector connected to the output terminal of the error amplifier. A fifth transistor connected to the collector of the fourth transistor and the base of the control transistor, and the control circuit has a first terminal connected to the emitter of the fifth transistor and a second terminal connected to the second terminal. A sixth transistor having a grounded resistor, a base connected to the first terminal of the resistor, a collector connected to the second terminal of the constant current source, and an emitter grounded. The power supply circuit according to claim 1.
電圧端子に接続され、 前記カレントミラー回路は、 コレクタとベースが前記定電流源の第２の端子に接続さ
れ、エミッタが接地された第１のトランジスタと、 ベースが前記定電流源の第２の端子に接続され、エミッ
タが接地された第２のトランジスタと、 コレクタとベースが前記第２のトランジスタのコレクタ
に接続され、エミッタが前記入力電圧端子に接続された
第３のトランジスタと、 ベースが前記第３のトランジスタのコレクタに接続さ
れ、エミッタが前記入力電圧端子に接続され、コレクタ
が前記制御用トランジスタのベース及び前記増幅回路に
接続された第４のトランジスタとを具備し、 前記増幅回路は、 ベースが前記誤差増幅器の出力端子に接続され、コレク
タが前記第４のトランジスタのコレクタ及び前記制御用
トランジスタのベースに接続された第５のトランジスタ
を具備し、 前記制御回路は、 第１の端子が前記第５のトランジスタのエミッタに接続
され、第２の端子が接地された第２の定電流源と、 ベースが前記第２の定電流源の第１の端子に接続され、
コレクタが前記定電流源の第２の端子に接続され、エミ
ッタが接地された第６のトランジスタとを具備すること
を特徴とする請求項１記載の電源回路。5. A first terminal of the constant current source is connected to the input voltage terminal, a collector and a base of the current mirror circuit are connected to a second terminal of the constant current source, and an emitter is grounded. A first transistor, a base of which is connected to the second terminal of the constant current source, and an emitter of which is grounded; a collector and a base of which are connected to the collector of the second transistor; A third transistor connected to the input voltage terminal, a base connected to the collector of the third transistor, an emitter connected to the input voltage terminal, a collector connected to the base of the control transistor and the amplifier circuit. The amplifier circuit has a base connected to the output terminal of the error amplifier and a collector connected to the output terminal of the error amplifier. A fifth transistor connected to the collector of the fourth transistor and the base of the control transistor, and the control circuit has a first terminal connected to the emitter of the fifth transistor and a second terminal connected to the second terminal. A second constant current source grounded, and a base connected to the first terminal of the second constant current source,
The power supply circuit according to claim 1, further comprising a sixth transistor having a collector connected to the second terminal of the constant current source and an emitter grounded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14018496A JPH09319442A (en) | 1996-06-03 | 1996-06-03 | Power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14018496A JPH09319442A (en) | 1996-06-03 | 1996-06-03 | Power circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09319442A true JPH09319442A (en) | 1997-12-12 |
Family
ID=15262865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14018496A Withdrawn JPH09319442A (en) | 1996-06-03 | 1996-06-03 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09319442A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004581A (en) * | 2005-06-24 | 2007-01-11 | Seiko Epson Corp | Regulator circuit |
-
1996
- 1996-06-03 JP JP14018496A patent/JPH09319442A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004581A (en) * | 2005-06-24 | 2007-01-11 | Seiko Epson Corp | Regulator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3247401B2 (en) | Common emitter amplifier operated from multiple power supplies | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| US20050179496A1 (en) | Operational amplifier | |
| US4922208A (en) | Output stage for an operational amplifier | |
| JPH04315207A (en) | Power supply circuit | |
| US20030038679A1 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| JP3461276B2 (en) | Current supply circuit and bias voltage circuit | |
| JPH09319442A (en) | Power circuit | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US20010009389A1 (en) | Operational amplifier designed to have increased output range | |
| US6806770B2 (en) | Operational amplifier | |
| US5764105A (en) | Push-pull output circuit method | |
| US6154063A (en) | Class AB emitter follower buffers | |
| US6392393B1 (en) | Controlled current, voltage mode driving stage | |
| JP3525620B2 (en) | Battery save circuit | |
| JP3682122B2 (en) | Full-wave rectifier circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2834929B2 (en) | Amplifier circuit | |
| JPH0749541Y2 (en) | Transistor switch circuit | |
| JP3530438B2 (en) | Overdrive prevention drive circuit | |
| JP2001507150A (en) | High efficiency base current helper | |
| JPH0683045B2 (en) | Switching amplifier | |
| JPH0753297Y2 (en) | Differential amplifier circuit | |
| JP3323034B2 (en) | Constant current supply circuit | |
| JPH033404B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |