JPH09312972A - Rectifying circuit - Google Patents

Rectifying circuit

Info

Publication number
JPH09312972A
JPH09312972A JP15172596A JP15172596A JPH09312972A JP H09312972 A JPH09312972 A JP H09312972A JP 15172596 A JP15172596 A JP 15172596A JP 15172596 A JP15172596 A JP 15172596A JP H09312972 A JPH09312972 A JP H09312972A
Authority
JP
Japan
Prior art keywords
current
control signal
voltage
rectifier circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15172596A
Other languages
Japanese (ja)
Inventor
Akira Matsumoto
晃 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Nagano Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Nagano Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd, Nagano Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP15172596A priority Critical patent/JPH09312972A/en
Publication of JPH09312972A publication Critical patent/JPH09312972A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the breakage of a field effect transistor for rectification without dropping rectification efficiency by equipping a rectifying circuit with a field effect transistor which is connected in parallel with a diode for rectifying AC and besides rectifies the input voltage, based on the control signal proportionate to the rectified DC current value. SOLUTION: The current transformer 21 of a rectifying circuit 11 generates a control current I11 of a current value 27 roughly proportionate to the current value of the current I11 rectified with an inner parasitic diode 27, and outputs the generated control current I12 thereby operating a transistor(Tr) 22. For example, if the current I11 ceases to flow, the control current I12 ceases to flow, so the voltage ceases to be applied to the gate of Tr22. In this case, the charge accumulated in the gate is discharged to the ground through a diode 24 and the secondary winding 21b of the current transformer 21, and Tr22 stops.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング電源
装置のスイッチング用トランスの出力巻線側などに配設
可能な整流回路に関し、詳しくは、スイッチングトラン
スの出力巻線から出力される交流に同期してその交流を
整流するのに適した整流回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rectifier circuit that can be arranged on the output winding side of a switching transformer of a switching power supply device, and more specifically, it is synchronized with the alternating current output from the output winding of the switching transformer. The present invention relates to a rectifying circuit suitable for rectifying the alternating current.

【0002】[0002]

【従来の技術】スイッチング電源装置などでは、通常、
スイッチング用トランスの出力巻線から出力される交流
を、出力巻線側に配設されているダイオードおよびコン
デンサによって整流する整流方法が採用されている。そ
の一方、近年、整流時におけるダイオードによる電力損
失を低下させるために、整流用素子としてFETを使用
する整流回路の開発が盛んになっている。このような整
流回路として、例えば、実開平4−58087号公報に
記載されたものが知られている。
2. Description of the Related Art In a switching power supply device, etc.,
A rectification method is used in which an alternating current output from the output winding of a switching transformer is rectified by a diode and a capacitor arranged on the output winding side. On the other hand, in recent years, in order to reduce the power loss due to the diode at the time of rectification, development of a rectification circuit using an FET as a rectification element has become active. As such a rectifier circuit, for example, the one described in Japanese Utility Model Laid-Open No. 4-58087 is known.

【0003】前記公報に記載されている整流回路71
は、いわゆる同期整流回路であって、図7に示すよう
に、フォワード型のスイッチング電源装置におけるスイ
ッチング用のトランス4の二次巻線4b側に配設されて
いる。整流回路71は、主巻線72a、駆動巻線72
b,72cを有するチョークコイル72と、トランス4
の二次巻線4bの正電圧側端子とチョークコイル72の
主巻線72aとの間に接続されたMOS型のFET(電
界効果トランジスタ)22と、FET22のドレインと
グランド端子13との間に接続されたFET73と、正
電圧出力端子12とグランド端子13との間に接続され
た平滑用のコンデンサ26とを備えている。また、整流
回路71は、チョークコイル72の駆動巻線72bの一
端とFET22のゲート間に接続された抵抗74と、駆
動巻線72cの一端とFET73のゲート間に接続され
た抵抗75とを備えている。
Rectifier circuit 71 described in the above publication.
Is a so-called synchronous rectification circuit, and is arranged on the secondary winding 4b side of the switching transformer 4 in the forward type switching power supply device, as shown in FIG. The rectifier circuit 71 includes a main winding 72a and a driving winding 72.
choke coil 72 having b and 72c, and transformer 4
Between the MOS type FET (field effect transistor) 22 connected between the positive voltage side terminal of the secondary winding 4b and the main winding 72a of the choke coil 72, and the drain of the FET 22 and the ground terminal 13. The connected FET 73 and the smoothing capacitor 26 connected between the positive voltage output terminal 12 and the ground terminal 13 are provided. The rectifier circuit 71 also includes a resistor 74 connected between one end of the drive winding 72b of the choke coil 72 and the gate of the FET 22, and a resistor 75 connected between one end of the drive winding 72c and the gate of the FET 73. ing.

【0004】この整流回路71では、図示しないスイッ
チング手段がトランス4の一次側巻線4aに入力する直
流をスイッチングすることによって、トランス4の二次
巻線4bに同図に示す向きの電圧VS1の交流が発生す
る。この場合、交流はFET22の内部寄生ダイオード
27によって整流され、その整流された直流電圧がチョ
ークコイル72の主巻線72aを通過してコンデンサ2
6によって平滑される。この場合、チョークコイル72
の主巻線72aの両端には、電圧VS1からコンデンサ2
6の両端電圧を減算した値にほぼ等しい電圧が発生し、
これに伴い、駆動巻線72b,72cの両端にも、主巻
線72aの両端電圧に各巻線の巻数比に応じた値の電圧
が発生する。駆動巻線72bに発生した電圧は、FET
22のゲートに印加され、これにより、FET22が作
動し、交流は主としてFET22によって整流される。
In this rectifying circuit 71, a switching means (not shown) switches the direct current input to the primary winding 4a of the transformer 4 to cause the secondary winding 4b of the transformer 4 to have a voltage V S1 in the direction shown in the figure. Exchange occurs. In this case, the alternating current is rectified by the internal parasitic diode 27 of the FET 22, and the rectified direct current voltage passes through the main winding 72a of the choke coil 72 and the capacitor 2
Smoothed by 6. In this case, the choke coil 72
At both ends of the main winding 72a of the capacitor from the voltage V S1 2
A voltage approximately equal to the value obtained by subtracting the voltage across 6 is generated,
Along with this, a voltage having a value corresponding to the turn ratio of each winding is generated in the voltage across the main winding 72a at both ends of the drive windings 72b and 72c. The voltage generated in the drive winding 72b is the FET
22 is applied to the gate of FET 22, which causes FET 22 to operate and the alternating current is rectified primarily by FET 22.

【0005】一方、トランス4の二次巻線4bに電圧V
S1とは逆向きの電圧VS2の交流が発生する場合には、内
部寄生ダイオード27が交流を整流せず、かつ駆動巻線
72bに逆電圧が発生するため、FET22は作動停止
状態になる。また、同時に、チョークコイル72の主巻
線72aを流れている電流は、FET73のドレインと
ソースとの間の寄生ダイオード(図示せず)を流れ続け
る。この状態では、駆動巻線72cに発生した逆誘起電
圧がFET73のゲートに印加され、これにより、FE
T73が作動するため、低損失な整流動作が継続され
る。このように、この整流回路71は、二次巻線4bに
発生する交流に同期してFET22を作動させることに
より、交流を半波整流している。この結果、整流の際に
おける電力損失が、整流電流の二乗にFET22のオン
抵抗を乗算した値の電力になり、従来のダイオード整流
方法における電力損失(ダイオードのオン電圧に整流電
流を乗じた電力)と比較して極めて低減されている。
On the other hand, the voltage V is applied to the secondary winding 4b of the transformer 4.
When an alternating current having a voltage V S2 opposite to that of S1 is generated, the internal parasitic diode 27 does not rectify the alternating current and a reverse voltage is generated in the drive winding 72b, so that the FET 22 is in an operation stop state. At the same time, the current flowing through the main winding 72a of the choke coil 72 continues to flow through a parasitic diode (not shown) between the drain and source of the FET 73. In this state, the back electromotive force generated in the drive winding 72c is applied to the gate of the FET 73, which causes the FE
Since T73 operates, the low-loss rectification operation is continued. As described above, the rectifier circuit 71 half-wave rectifies the alternating current by operating the FET 22 in synchronization with the alternating current generated in the secondary winding 4b. As a result, the power loss at the time of rectification becomes the power of the value obtained by multiplying the square of the rectification current by the ON resistance of the FET 22, and the power loss in the conventional diode rectification method (power obtained by multiplying the ON voltage of the diode by the rectification current). It is extremely reduced compared with.

【0006】[0006]

【発明が解決しようとする課題】ところが、この従来の
整流回路71には、以下の問題点がある。すなわち、一
般的に、FETのゲート−ソース間に印加できる最大定
格電圧は、±30V程度と低い値である。このため、こ
の整流回路71では、生成する直流電力の電圧値が最大
定格電圧以下の場合であっても、FET22が破壊され
てしまうことがあるという問題点がある。具体的には、
例えば、交流から直流を生成するフォワード型のスイッ
チング電源装置においては、図6に示すように、トラン
スの二次巻線4bから出力される電圧VS1および電圧V
S2は必ずしも等しくなく、トランス4の一次側に配設さ
れているスイッチング素子がオンしている期間TONに出
力されるエネルギー(同図の符号61に示す斜線部分の
面積に比例する)と、スイッチング素子がオフしている
期間TOFF に出力されるエネルギー(同図の符号62に
示す斜線部分の面積に比例する)とがほぼ等しくなる。
このため、従来の整流回路71では、チョークコイル7
2の主巻線72aの両端電圧に比例するゲート電圧がF
ET22のゲートに印加されるため、そのゲート電圧が
通常時において最大定格電圧以下の場合であっても、ト
ランス4の一次巻線4a側に入力される直流電圧が上昇
したり、スイッチング信号のオン時間TONが短くなった
りしたような場合には、電圧VS1が上昇するため、これ
に伴ってゲート電圧も上昇し、場合によっては、最大定
格電圧以上のゲート電圧がFET22のゲート−ソース
間に印加されることにより、FET22が破壊されてし
まうことがあるという問題点がある。
However, the conventional rectifier circuit 71 has the following problems. That is, generally, the maximum rated voltage that can be applied between the gate and the source of the FET is a low value of about ± 30V. Therefore, the rectifier circuit 71 has a problem that the FET 22 may be destroyed even when the voltage value of the generated DC power is less than or equal to the maximum rated voltage. In particular,
For example, in a forward type switching power supply device that generates direct current from alternating current, as shown in FIG. 6, the voltage V S1 and the voltage V S1 output from the secondary winding 4b of the transformer are
S2 is not necessarily equal, and energy (proportional to the area of the hatched portion indicated by reference numeral 61 in the figure) output during the period T ON during which the switching element arranged on the primary side of the transformer 4 is on, The energy (proportional to the area of the hatched portion indicated by reference numeral 62 in the figure) output during the period T OFF during which the switching element is off is substantially equal.
Therefore, in the conventional rectifier circuit 71, the choke coil 7
The gate voltage proportional to the voltage across the second main winding 72a is F
Since it is applied to the gate of the ET22, the DC voltage input to the primary winding 4a side of the transformer 4 rises and the switching signal turns on even when the gate voltage is below the maximum rated voltage in normal times. When the time T ON is shortened or the like, the voltage V S1 rises, and accordingly the gate voltage also rises. In some cases, a gate voltage higher than the maximum rated voltage is applied between the gate and the source of the FET 22. There is a problem that the FET 22 may be destroyed by being applied to the.

【0007】一方、FET72のゲートとソースとの間
にツェナーダイオードなどを接続することによって、F
ET22の耐圧破壊を防止することも可能である。とこ
ろが、世界中の商用電源に対して所定の電圧を出力可能
ないわゆるオールレンジ電源装置を構成する場合に、商
用電源の電圧値が高いと、ツェナーダイオードが常時電
力損失する結果、整流回路全体としての整流効率が極め
て低下してしまうという問題点がある。
On the other hand, by connecting a Zener diode or the like between the gate and source of the FET 72, the F
It is also possible to prevent breakdown of the ET 22 by pressure. However, when configuring a so-called all-range power supply device that can output a predetermined voltage to commercial power supplies around the world, if the voltage value of the commercial power supply is high, the Zener diode always loses power, resulting in the entire rectifier circuit. However, there is a problem that the rectification efficiency of is extremely reduced.

【0008】また、一般的には、FETは、数百pF〜
数千pFのゲート容量を有しているため、従来の整流回
路71では、抵抗74を介してFET22のゲートに直
流電圧を印加しても直ちには作動しない結果、FET2
2のターンオン時間が長くなっている。また、逆に、直
流電圧の印加が停止された時においても、ゲートに蓄積
されている電荷に起因して、FET22のターンオフ時
間が長くなる結果、FET22のスイッチング動作の立
ち上がりおよび立ち下がりが長くなるために、種々の問
題点が生じている。具体的には、FET22のスイッチ
ング動作の立ち上がりが遅いと、内部寄生ダイオード2
7による整流時間が長くなるために電力損失を低減させ
ることができないという問題点がある。一方、スイッチ
ング動作の立ち下がりが遅いと、トランス4の二次巻線
4bに電圧VS2が発生している時にもFET22がオン
状態になってしまうことがあり、かかる場合には、FE
T22によってコンデンサ26の両端に逆電圧が印加さ
れると共に、トランス4の二次巻線4b側で逆電流が流
れてしまうという問題点がある。
Further, in general, the FET has several hundred pF
Since the conventional rectifier circuit 71 has a gate capacitance of several thousand pF, it does not operate immediately even if a DC voltage is applied to the gate of the FET 22 via the resistor 74.
2 turn-on time is longer. On the contrary, even when the application of the DC voltage is stopped, the turn-off time of the FET 22 becomes long due to the electric charge accumulated in the gate, and as a result, the rise and fall of the switching operation of the FET 22 become long. Therefore, various problems have occurred. Specifically, if the switching operation of the FET 22 rises slowly, the internal parasitic diode 2
There is a problem that the power loss cannot be reduced because the rectification time by 7 becomes long. On the other hand, if the fall of the switching operation is slow, the FET 22 may be turned on even when the voltage V S2 is generated in the secondary winding 4b of the transformer 4, and in such a case, the FE
There is a problem that a reverse voltage is applied across the capacitor 26 by T22 and a reverse current flows through the secondary winding 4b side of the transformer 4.

【0009】本発明は、かかる問題点を解決すべくなさ
れたものであり、整流効率を低下させることなく、整流
用の電界効果トランジスタの破壊を防止することができ
る整流回路を提供することを目的とする。また、整流回
路内での逆電流の発生を防止することができる整流回路
を提供することを他の目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a rectifying circuit capable of preventing the breakdown of the field effect transistor for rectification without lowering the rectification efficiency. And Another object is to provide a rectifier circuit that can prevent the generation of reverse current in the rectifier circuit.

【0010】[0010]

【課題を解決するための手段】上記目的を達成すべく請
求項1記載の整流回路は、入力された入力交流を整流す
るダイオードと、整流された直流電流の電流値に電流値
または電圧値がほぼ比例する制御信号を生成する制御信
号生成手段と、ダイオードと等価的に並列接続され制御
信号に基づいて作動して入力交流を整流する電界効果ト
ランジスタとを備えていることを特徴とする。この場
合、直流電流とは、周期的にその方向を変化させる電流
であって1周期に亘っての平均値が零の電流である交流
電流を含まない他のすべての電流をいい、脈流電流や、
一定電圧値の直流に脈流を重畳させた直流の電流などが
含まれる。また、制御信号は、電流信号であっても電圧
信号であってもよく、整流された直流電流の電流値にほ
ぼ比例する電流信号である制御信号を電圧信号として機
能させる場合には、制御信号が流れる経路に抵抗を接続
し、その抵抗の両端に発生する電圧を制御信号として用
いればよい。
In order to achieve the above object, a rectifier circuit according to a first aspect of the present invention comprises a diode for rectifying an input AC input and a current value or a voltage value in the current value of the rectified DC current. It is characterized in that it is provided with a control signal generating means for generating a control signal which is substantially proportional, and a field effect transistor which is equivalently connected in parallel with the diode and operates based on the control signal to rectify the input alternating current. In this case, the direct current refers to all other currents that do not include alternating current, which is a current whose direction is periodically changed and whose average value over one period is zero, and pulsating current. Or
It includes a direct current in which a pulsating current is superimposed on a direct current having a constant voltage value. The control signal may be a current signal or a voltage signal. When the control signal, which is a current signal that is substantially proportional to the current value of the rectified direct current, functions as a voltage signal, the control signal A resistor may be connected to the path through which the voltage flows and the voltage generated across the resistor may be used as the control signal.

【0011】この整流回路では、制御信号生成手段が、
ダイオードによって整流された直流電流の電流値に電流
値または電圧値がほぼ比例する制御信号を生成し、生成
した制御信号を出力することにより電界効果トランジス
タを作動させる。これにより、電界効果トランジスタ
は、ダイオードが導通しようとする間、つまり、正電圧
の直流電力を生成するときには、交流の正極性部分が入
力されるときにのみ作動する。この結果、交流は、オン
抵抗が小さい電界効果トランジスタのソースからドレイ
ンを通過することにより、電界効果トランジスタによっ
て整流される。このように、この整流回路では、例え
ば、スイッチング電源装置に適用した場合において、ス
イッチング電源装置に入力される交流電圧が高いときで
あっても、スイッチング用トランスの二次巻線から出力
される電圧の高低に関係なく、整流された直流電流の電
流値に電流値または電圧値がほぼ比例する制御信号によ
って電界効果トランジスタのスイッチングが制御され
る。このため、電界効果トランジスタの破壊を確実に防
止することができると共に、いわゆるオールレンジのス
イッチング電源装置における整流回路に適用することが
可能になる。
In this rectifying circuit, the control signal generating means is
A field-effect transistor is operated by generating a control signal whose current value or voltage value is substantially proportional to the current value of the direct current rectified by the diode, and outputting the generated control signal. Thereby, the field effect transistor operates only while the diode is about to conduct, that is, when the positive voltage direct current power is generated, only when the positive polarity part of the alternating current is input. As a result, the alternating current is rectified by the field effect transistor by passing from the source to the drain of the field effect transistor having a small on-resistance. Thus, in this rectifier circuit, for example, when applied to a switching power supply device, the voltage output from the secondary winding of the switching transformer even when the AC voltage input to the switching power supply device is high. The switching of the field effect transistor is controlled by a control signal whose current value or voltage value is substantially proportional to the current value of the rectified direct current regardless of the level of the DC voltage. Therefore, the breakdown of the field effect transistor can be reliably prevented, and the field effect transistor can be applied to a rectifier circuit in a so-called all-range switching power supply device.

【0012】請求項2記載の整流回路は、請求項1記載
の整流回路において、ダイオードは電界効果トランジス
タの内部寄生ダイオードであることを特徴とする。
A rectifier circuit according to a second aspect is the rectifier circuit according to the first aspect, wherein the diode is an internal parasitic diode of a field effect transistor.

【0013】この整流回路では、電界効果トランジスタ
の内部に存在する内部寄生ダイオードが、入力交流を整
流することによって制御信号を生成するための直流電流
を生成する。この結果、別体のダイオードを用いる必要
がなくなるため、回路を簡易に構成することができる。
In this rectifier circuit, the internal parasitic diode existing inside the field effect transistor generates a direct current for generating a control signal by rectifying the input alternating current. As a result, it is not necessary to use a separate diode, so that the circuit can be easily configured.

【0014】請求項3記載の整流回路は、請求項1また
は2記載の整流回路において、電界効果トランジスタの
ゲートと低電位ライン間に接続され、制御信号の出力が
停止されたときに、ゲートに蓄積されている電荷を放出
する電荷放出手段を備えていることを特徴とする。
The rectifier circuit according to a third aspect is the rectifier circuit according to the first or second aspect, wherein the rectifier circuit is connected between the gate of the field effect transistor and the low potential line, and when the output of the control signal is stopped, the gate is connected to the gate. It is characterized in that it is provided with a charge discharging means for discharging the accumulated charges.

【0015】一般的に、電界効果トランジスタは数百p
F〜数千pFのゲート容量を有している。したがって、
制御信号の出力が停止された後であっても、ゲートに蓄
積されている電荷によって電界効果トランジスタのター
ンオフ時間が長くなる。この結果、例えば、この整流回
路がスイッチング用トランスの二次巻線側に配設された
り、整流回路の出力側に平滑用コンデンサが接続された
りしているような場合において、電界効果トランジスタ
がオフすべき時間にオンしていると、二次巻線に誘起す
る逆向き電圧、つまり図6における電圧VS2に基づく電
流が逆向きに流れたり、平滑用コンデンに蓄積されてい
るエネルギーが逆向きに流れたりすることに起因する逆
電流が流れてしまう。この整流回路では、グランドなど
の低電位ラインとゲートとの間に接続されている電荷放
出手段が、制御信号の出力が停止されたときに、ゲート
に蓄積されている電荷を放出する。このため、電界効果
トランジスタのターンオフ時間が短くなるので、逆電流
の発生が確実に防止される。
Generally, a field effect transistor has several hundred p
It has a gate capacitance of F to several thousand pF. Therefore,
Even after the output of the control signal is stopped, the turn-off time of the field effect transistor becomes long due to the charges accumulated in the gate. As a result, for example, when this rectifier circuit is arranged on the secondary winding side of a switching transformer or a smoothing capacitor is connected to the output side of the rectifier circuit, the field effect transistor is turned off. If it is turned on at the time that should be, the reverse voltage induced in the secondary winding, that is, the current based on the voltage V S2 in FIG. 6 flows in the reverse direction, or the energy stored in the smoothing condensate reverses. The reverse current flows due to the current flowing in. In this rectifier circuit, the charge discharging means connected between the low potential line such as the ground and the gate discharges the charge accumulated in the gate when the output of the control signal is stopped. Therefore, the turn-off time of the field effect transistor is shortened, so that the reverse current is reliably prevented from occurring.

【0016】請求項4記載の整流回路は、請求項1から
3のいずれかに記載の整流回路において、制御信号生成
手段は、整流された直流電流の出力ライン間に配設され
た一次巻線と、一次巻線を流れる直流電流に電流値また
は電圧値がほぼ比例する制御信号を出力可能な二次巻線
とを備えているカレントトランスおよび単巻変圧器のい
ずれか一方であることを特徴とする。
A rectifier circuit according to a fourth aspect is the rectifier circuit according to any one of the first to third aspects, wherein the control signal generating means is a primary winding disposed between output lines of the rectified direct current. And a secondary winding capable of outputting a control signal whose current value or voltage value is approximately proportional to the direct current flowing through the primary winding, and either a current transformer or an autotransformer. And

【0017】この整流回路では、カレントトランス、ま
たはいわゆるオートトランスである単巻変圧器の一次巻
線に整流された直流が流れると、カレントトランスの電
流検出側巻線である二次巻線、または単巻変圧器の二次
巻線に整流電流に電流値または電圧値がほぼ比例する制
御信号が発生する。このように、この整流回路によれ
ば、制御信号生成手段を簡易に構成することが可能にな
る。
In this rectifier circuit, when rectified direct current flows through the primary winding of a current transformer or a so-called autotransformer, which is a so-called autotransformer, a secondary winding which is a current detection side winding of the current transformer, or A control signal whose current value or voltage value is approximately proportional to the rectified current is generated in the secondary winding of the autotransformer. Thus, according to this rectifier circuit, the control signal generating means can be easily configured.

【0018】請求項5記載の整流回路は、請求項4記載
の整流回路において、制御信号を電流増幅すると共に電
流増幅した制御信号を電界効果トランジスタのゲートに
出力する電流増幅手段を備えていることを特徴とする。
A rectifier circuit according to a fifth aspect of the present invention is the rectifier circuit according to the fourth aspect, further comprising current amplifying means for current amplifying the control signal and outputting the current amplified control signal to the gate of the field effect transistor. Is characterized by.

【0019】前述したように、電界効果トランジスタは
数百pF〜数千pFのゲート容量を有している。したが
って、電界効果トランジスタのターンオン時間を短くす
るためには、ゲート容量を素早く充電させる必要があ
る。この整流回路では、カレントトランスまたは単巻変
圧器から出力された制御信号を電流増幅し、電流増幅し
た制御信号を電界効果トランジスタのゲートに出力す
る。この結果、電界効果トランジスタのゲート容量が素
早く充電される結果、ターンオン時間を極めて短くする
ことができる。
As described above, the field effect transistor has a gate capacitance of several hundred pF to several thousand pF. Therefore, in order to shorten the turn-on time of the field effect transistor, it is necessary to quickly charge the gate capacitance. In this rectifier circuit, the control signal output from the current transformer or the autotransformer is current-amplified, and the current-amplified control signal is output to the gate of the field effect transistor. As a result, the gate capacitance of the field effect transistor is quickly charged, so that the turn-on time can be extremely shortened.

【0020】請求項6記載の整流回路は、請求項4また
は5記載の整流回路において、制御信号生成手段の出力
部における出力電圧が所定値以下のときに制御信号の電
界効果トランジスタへの出力を停止させる制御信号出力
制御手段を備えていることを特徴とする。
A rectifier circuit according to a sixth aspect is the rectifier circuit according to the fourth or fifth aspect, wherein the control signal is output to the field effect transistor when the output voltage at the output portion of the control signal generating means is equal to or lower than a predetermined value. A control signal output control means for stopping is provided.

【0021】この整流回路では、制御信号出力制御手段
が、制御信号の生成源である制御信号生成手段から出力
される出力電圧が所定値以下のときに、制御信号の電界
効果トランジスタへの出力を停止させる。このため、電
界効果トランジスタは、整流された直流電流がカレント
トランスまたは単巻変圧器の一次巻線を流れ終わる前に
ターンオフを開始する。この結果、制御信号の出力が停
止される前に電界効果トランジスタを確実に作動停止さ
せることが可能になるため、逆電流の発生を確実に阻止
することができる。
In this rectifier circuit, the control signal output control means outputs the control signal to the field effect transistor when the output voltage output from the control signal generation means that is the generation source of the control signal is equal to or lower than a predetermined value. Stop. Therefore, the field effect transistor starts to turn off before the rectified direct current has finished flowing through the primary winding of the current transformer or the autotransformer. As a result, it is possible to surely stop the operation of the field effect transistor before the output of the control signal is stopped, so that it is possible to reliably prevent the generation of the reverse current.

【0022】請求項7記載の整流回路は、請求項6記載
の整流回路において、制御信号出力制御手段は、制御信
号生成手段の出力部と電界効果トランジスタのゲート間
に接続されたツェナーダイオードであることを特徴とす
る。
A rectifier circuit according to a seventh aspect is the rectifier circuit according to the sixth aspect, wherein the control signal output control means is a Zener diode connected between the output section of the control signal generation means and the gate of the field effect transistor. It is characterized by

【0023】通常、制御信号は、電界効果トランジスタ
のゲート電圧と制御信号生成手段の出力電圧との差電圧
に応じた電流値で流れる。この整流回路では、ツェナー
ダイオードが、制御信号生成手段とゲートとの間の差電
圧を、ツェナー電圧分だけ実質的に降下させる。このた
め、制御信号生成手段の出力電圧が、ゲート電圧にツェ
ナー電圧を加えた電圧と等しい電圧になったときには、
両者の間に電圧差がなくなるため、制御信号が流れない
ため、ゲートにゲート電圧が供給されなくなる。このよ
うに、この整流回路では、ツェナーダイオードを制御信
号出力制御手段として用いることによって、簡易に構成
することができる。
Normally, the control signal flows at a current value corresponding to the difference voltage between the gate voltage of the field effect transistor and the output voltage of the control signal generating means. In this rectifier circuit, the Zener diode substantially lowers the difference voltage between the control signal generating means and the gate by the Zener voltage. Therefore, when the output voltage of the control signal generating means becomes equal to the voltage obtained by adding the Zener voltage to the gate voltage,
Since there is no voltage difference between the two, a control signal does not flow, and the gate voltage is not supplied to the gate. As described above, this rectifier circuit can be simply configured by using the Zener diode as the control signal output control means.

【0024】[0024]

【発明の実施の形態】以下、添付図面を参照して、本発
明に係る整流回路をフライバック型のスイッチング電源
装置(以下、「電源装置」という)に適用した実施の形
態について説明する。なお、従来の電源装置71と同一
の構成要素については同一の符号を付してその説明を省
略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which a rectifier circuit according to the present invention is applied to a flyback type switching power supply device (hereinafter referred to as "power supply device") will be described below with reference to the accompanying drawings. The same components as those of the conventional power supply device 71 are designated by the same reference numerals, and the description thereof will be omitted.

【0025】同図に示す電源装置1は、交流電源2から
出力される交流を整流するダイオードブリッジ3、スイ
ッチング用のトランス4、スイッチング用のMOS型電
界効果トランジスタ(以下、「FET」という)5、ス
イッチング信号を出力するスイッチング信号出力回路6
および整流回路11などを備えている。
A power supply device 1 shown in FIG. 1 includes a diode bridge 3 for rectifying an alternating current output from an alternating current power supply 2, a switching transformer 4, and a switching MOS field effect transistor (hereinafter referred to as "FET") 5. , A switching signal output circuit 6 for outputting a switching signal
And a rectifying circuit 11 and the like.

【0026】整流回路11は、電源装置1の一部を構成
しており、カレントトランス(制御信号生成手段)2
1、FET(電界効果トランジスタ)22、抵抗23,
24、ダイオード25およびコンデンサ26を備えてい
る。
The rectifying circuit 11 constitutes a part of the power supply device 1 and includes a current transformer (control signal generating means) 2
1, FET (field effect transistor) 22, resistor 23,
24, a diode 25 and a capacitor 26.

【0027】カレントトランス21は、整流された直流
を外部に出力するための正電圧出力端子12とトランス
4の二次巻線4bの正電圧側端子との間の出力ライン間
に接続された一次巻線21aと、一次巻線21aのn倍
の巻数比を有し電流ピックアップ用巻線として機能する
二次巻線21bとを備えており、一次巻線21aに流れ
る直流電流値I11に対して巻数比の逆数(1/n)の電
流値の制御電流(本発明における制御信号に相当する)
12を二次巻線421bから出力する。
The current transformer 21 is connected between the positive voltage output terminal 12 for outputting rectified direct current to the outside and the primary voltage side terminal of the secondary winding 4b of the transformer 4 connected to the primary line. It is provided with a winding 21a and a secondary winding 21b having a winding ratio of n times that of the primary winding 21a and functioning as a current pickup winding, and with respect to a DC current value I 11 flowing through the primary winding 21a. Control current having a current value which is the reciprocal of the winding ratio (1 / n) (corresponding to the control signal in the present invention)
I 12 is output from the secondary winding 421b.

【0028】FET22は、内部に内部寄生ダイオード
27を有しており、トランス4の二次巻線4bに発生す
る交流が電圧VS11 の向きのときには、内部寄生ダイオ
ード27を介して交流の正極性部分を通過させ、逆に、
二次巻線4bに発生する交流が電圧VS12 の向きのとき
には、交流の通過を阻止する。これにより、FET22
は、交流を整流する。
The FET 22 has an internal parasitic diode 27 therein, and when the alternating current generated in the secondary winding 4b of the transformer 4 is in the direction of the voltage V S11 , the positive polarity of the alternating current is passed through the internal parasitic diode 27. Let the parts pass and vice versa,
When the alternating current generated in the secondary winding 4b is in the direction of the voltage V S12 , the passage of the alternating current is blocked. As a result, the FET 22
Rectifies alternating current.

【0029】抵抗23は、カレントトランス21の二次
巻線21a側の終端抵抗として機能すると共にカレント
トランス21から出力された制御信号I12を電圧信号に
変換する電流−電圧変換器として機能する。また、抵抗
23は、制御電流I12の出力が停止されたときには、F
ET22のゲートに蓄積されている電荷を低電位ライン
であるグランドに放出する電荷放出手段としても機能す
る。
The resistor 23 functions as a terminating resistor on the secondary winding 21a side of the current transformer 21, and also as a current-voltage converter for converting the control signal I 12 output from the current transformer 21 into a voltage signal. Further, the resistance 23 is F when the output of the control current I 12 is stopped.
It also functions as a charge discharging unit that discharges the charges accumulated in the gate of the ET 22 to the ground, which is a low potential line.

【0030】抵抗24は、制御電流I12を供給する際に
電流制限用として機能する。ダイオード25は、制御電
流I12の出力が停止されたときに、FET22のゲート
に蓄積されている電荷をカレントトランス21の二次巻
線21bを介してグランドに放出する電荷放出手段とし
て機能する。
The resistor 24 functions as a current limiter when the control current I 12 is supplied. The diode 25 functions as a charge discharging unit that discharges the charge accumulated in the gate of the FET 22 to the ground via the secondary winding 21b of the current transformer 21 when the output of the control current I 12 is stopped.

【0031】次に、図2を参照して、整流回路11の動
作について説明する。
Next, the operation of the rectifier circuit 11 will be described with reference to FIG.

【0032】交流電源2から交流が出力されると、その
交流はダイオードブリッジ3によって脈流に整流され
る。この脈流がスイッチング信号出力回路6の制御下で
FET5によってスイッチングされることによって、ト
ランス4の一次巻線4aに電流ID (同図(a)参照)
が流れると、トランス4にエネルギーが蓄積される。次
いで、FET5によるスイッチングがオフになると、ト
ランス4に蓄積されているエネルギーに基づいて、トラ
ンス4の二次巻線4bから電流I11(同図(b)参照)
が出力される。この場合、電流I11は、図1に示す向き
で流れようとするため、内部寄生ダイオード27、二次
巻線4b、カレントトランス21の一次巻線21aおよ
びコンデンサ26からなる閉ループを流れることにより
コンデンサ26によって平滑される。この際、一次巻線
21aを電流I11が通過すると、二次巻線21bから制
御電流I12が出力される。この制御電流I12は、FET
22のゲートに流れ込んでゲート容量を充電する。充電
後においては、制御電流I11が二次巻線21bおよび抵
抗24,23からなる閉ループを流れ、これにより抵抗
23の両端に発生した電圧VG (同図(c)参照)がゲ
ート電圧としてFET22のゲートに印加される。な
お、実際には、電圧VG の最低値は、マイナス電圧にな
るが、ここでは、最低値を0Vとしている。
When alternating current is output from the alternating current power source 2, the alternating current is rectified into a pulsating current by the diode bridge 3. The pulsating current is switched by the FET 5 under the control of the switching signal output circuit 6, so that the current I D flows to the primary winding 4a of the transformer 4 (see FIG. 7A).
When the current flows, energy is stored in the transformer 4. Next, when the switching by the FET 5 is turned off, the current I 11 is supplied from the secondary winding 4b of the transformer 4 based on the energy stored in the transformer 4 (see FIG. 7B).
Is output. In this case, since the current I 11 tries to flow in the direction shown in FIG. 1, the current I 11 flows through the closed loop including the internal parasitic diode 27, the secondary winding 4b, the primary winding 21a of the current transformer 21 and the capacitor 26, and Smoothed by 26. At this time, when the current I 11 passes through the primary winding 21a, the control current I 12 is output from the secondary winding 21b. This control current I 12 is
It flows into the gate of 22 to charge the gate capacitance. After charging, the control current I 11 flows in a closed loop composed of the secondary winding 21b and the resistors 24 and 23, and the voltage V G (see FIG. 7C) generated across the resistor 23 as a gate voltage. It is applied to the gate of the FET 22. Although the minimum value of the voltage V G is actually a negative voltage, the minimum value is 0 V here.

【0033】ゲートに印加される電圧VG がFET22
のオン電圧VONよりも高いときには、同図(d)に示す
ように、FET22がオンになり電流11がFET22の
ソース−ドレイン間を通過する。この結果、二次巻線4
bに発生した交流は、主としてFET22によって整流
される。この場合、整流の際における電力損失は、整流
電流の二乗にFET22のオン抵抗を乗じた値の電力に
なり、ダイオード整流方法における電力損失と比較して
極めて低減される。
The voltage V G applied to the gate is the FET 22
When the ON voltage is higher than the ON voltage V ON of the FET 22, the FET 22 is turned on and the current 11 passes between the source and the drain of the FET 22, as shown in FIG. As a result, the secondary winding 4
The alternating current generated in b is rectified mainly by the FET 22. In this case, the power loss at the time of rectification is the power of a value obtained by multiplying the square of the rectification current by the ON resistance of the FET 22, and is extremely reduced as compared with the power loss in the diode rectification method.

【0034】次いで、電流I11が流れなくなると、制御
電流I12も流れなくなるため、FET22のゲートに電
圧が印加されなくなる。この場合、ゲートに蓄積されて
いる電荷がダイオード24およびカレントトランス21
の二次巻線21bを介してグランドに放出されるため、
ゲート電圧VG が直ちに0Vになり、これにより、極め
て短いターンオフ時間でFET22が作動を停止する。
この結果、次に一次巻線4aに電流ID が流れる際に
は、FET22が作動を完全に停止した状態に維持さ
れ、かつその際に二次巻線4bに流れようとする電流の
向きと内部寄生ダイオード27の順方向の向きとが互い
に逆方向になるため、二次巻線4bには電流が流れず、
逆電流の発生が確実に阻止される。
Next, when the current I 11 stops flowing, the control current I 12 also stops flowing, so that no voltage is applied to the gate of the FET 22. In this case, the charge stored in the gate is the diode 24 and the current transformer 21.
Since it is emitted to the ground through the secondary winding 21b of
The gate voltage V G immediately goes to 0V, which causes the FET 22 to stop operating with a very short turn-off time.
As a result, when the current I D flows through the primary winding 4a next time, the FET 22 is maintained in a completely stopped state, and at that time, the direction of the current which tends to flow through the secondary winding 4b is set. Since the forward direction of the internal parasitic diode 27 is opposite to each other, no current flows in the secondary winding 4b,
Generation of reverse current is reliably prevented.

【0035】このように、この整流回路11によれば、
カレントトランス21が、内部寄生ダイオード27によ
って整流された電流I11の電流値にほぼ比例する電流値
の制御電流I12を生成し、生成した制御電流I12を出力
することによりFET22を作動させる。このため、い
わゆるオールレンジ型スイッチング電源装置の整流回路
に適用した場合、入力される交流の電圧値、つまりトラ
ンス4の二次巻線4bから出力される電圧の高低に関係
なく、FET22の整流動作を制御することができる。
この結果、整流効率を低下させることなく、FET22
の破壊を確実に防止することができる。
As described above, according to the rectifier circuit 11,
The current transformer 21 generates the control current I 12 having a current value substantially proportional to the current value of the current I 11 rectified by the internal parasitic diode 27, and outputs the generated control current I 12 to operate the FET 22. Therefore, when applied to a rectifying circuit of a so-called all-range type switching power supply device, the rectifying operation of the FET 22 is performed regardless of the input AC voltage value, that is, the voltage output from the secondary winding 4b of the transformer 4. Can be controlled.
As a result, the FET 22 does not decrease in rectification efficiency.
It is possible to reliably prevent the destruction of the.

【0036】次に、図3を参照して、他の実施形態に係
る整流回路32を適用した電源装置31について説明す
る。なお、同図には、電源装置1におけるトランス4の
二次巻線4b側の構成である整流回路32を主として示
している。また、この実施形態では、電源装置31の構
成要素のうち電源装置1の構成要素と同一の構成要素に
ついては、同一の符号を付してその説明を省略する。
Next, a power supply device 31 to which a rectifying circuit 32 according to another embodiment is applied will be described with reference to FIG. It should be noted that FIG. 1 mainly shows the rectifier circuit 32, which is the configuration of the transformer 4 in the power supply device 1 on the secondary winding 4b side. Further, in this embodiment, of the constituent elements of the power supply device 31, the same constituent elements as those of the power supply apparatus 1 are designated by the same reference numerals, and description thereof will be omitted.

【0037】同図に示すように、整流回路32は、一次
巻線41aがグランド端子13とFET22のソースと
の間に接続され、二次巻線41bの他端がツェナーダイ
オード(制御信号出力制御手段)42のカソードに接続
されたオートトランス41を備えている。オートトラン
ス41は、単巻変圧器であって、一次巻線41aと、一
次巻線41aのn倍の巻数比を有する二次巻線41bと
が分離・絶縁されることなく、かつ一次巻線41aの巻
線部分が二次巻線41bの一部として構成されている。
また、オートトランス41は、一次巻線41aに流れる
直流電流値I21に対して巻数比の逆数(1/n)の電流
値の制御電流I22を二次巻線41bから出力する。この
オートトランス41では、FET22と共にトランス4
の二次巻線4bのグランド側に配置されているため、一
次巻線41aと二次巻線41bとを絶縁する必要がない
結果、両巻線41a,41bを共通に構成することによ
って、両巻線41a,41bの結合が強化されている。
As shown in the figure, in the rectifier circuit 32, the primary winding 41a is connected between the ground terminal 13 and the source of the FET 22, and the other end of the secondary winding 41b is a zener diode (control signal output control). Means) 42 and an autotransformer 41 connected to the cathode. The autotransformer 41 is an autotransformer, and the primary winding 41a and the secondary winding 41b having a winding ratio of n times that of the primary winding 41a are not separated and insulated from each other, and The winding portion of 41a is configured as a part of the secondary winding 41b.
Further, the autotransformer 41 outputs a control current I 22 of the current value of the reciprocal of the turns ratio (1 / n) from the secondary winding 41b relative to the DC current value I 21 flowing through the primary winding 41a. In this auto transformer 41, the transformer 4 together with the FET 22
Since it is arranged on the ground side of the secondary winding 4b, it is not necessary to insulate the primary winding 41a from the secondary winding 41b. As a result, by configuring both windings 41a and 41b in common, The coupling between the windings 41a and 41b is strengthened.

【0038】また、整流回路32は、前述したツェナー
ダイオード42に加えて、ツェナーダイオード42のア
ノードにベースが接続されたnpn型のトランジスタ
(電流増幅手段)43、トランジスタ43のエミッタに
そのエミッタが接続されているpnp型のトランジスタ
(電荷放出手段)44、および抵抗45,46,47を
備えている。
In the rectifier circuit 32, in addition to the Zener diode 42 described above, an npn-type transistor (current amplifying means) 43 whose base is connected to the anode of the Zener diode 42 and its emitter is connected to the emitter of the transistor 43. A pnp type transistor (charge discharging means) 44 and resistors 45, 46 and 47 are provided.

【0039】トランジスタ43は、オートトランス41
の二次巻線41bから出力される制御電流I22を増幅し
増幅した電流を新たな制御電流I23としてFET22の
ゲートに出力する。この場合、トランジスタ43は、整
流された直流電圧VD がコレクタに印加されているた
め、作動時には、FET22のソース−ゲート間にオン
電圧(約5V)よりも高い電圧(直流出力電圧とほぼ等
しい)を印加することができる。このため、FET22
を完全に飽和領域で作動させることが可能になる。この
結果、FET22のソース−ドレイン間電圧が小さくな
るため、FET22による電力損失がさらに低減され
る。
The transistor 43 is the autotransformer 41.
The control current I 22 output from the secondary winding 41 b of the above is amplified, and the amplified current is output to the gate of the FET 22 as a new control current I 23 . In this case, since the rectified DC voltage V D is applied to the collector of the transistor 43, a voltage higher than the on-voltage (about 5 V) between the source and the gate of the FET 22 (approximately equal to the DC output voltage) is applied during operation. ) Can be applied. Therefore, FET22
Can be operated in the fully saturated region. As a result, the source-drain voltage of the FET 22 becomes smaller, and the power loss due to the FET 22 is further reduced.

【0040】トランジスタ44は、FET22のゲート
に蓄積されている電荷をグランドに放出する電荷放出手
段として機能する。具体的には、トランジスタ44は、
トランジスタ43が制御電流I23の出力を停止したとき
に、ゲートに蓄積されている電荷に基づくベース電流を
抵抗45を介してグランドに流すことによって作動を開
始し、作動時には、ゲートに蓄積されている電荷をエミ
ッタからコレクタを介してグランドに放出することによ
って、FET22のターンオフ時間を短縮する。
The transistor 44 functions as a charge discharging means for discharging the charge accumulated in the gate of the FET 22 to the ground. Specifically, the transistor 44 is
When the transistor 43 stops outputting the control current I 23, the base current based on the electric charge accumulated in the gate is caused to flow to the ground through the resistor 45 to start the operation. The turn-off time of the FET 22 is shortened by discharging the stored charge from the emitter to the ground via the collector.

【0041】次に、図4を参照して、整流回路32の動
作について説明する。なお、整流回路11における動作
と同一の点については重複した説明を省略する。
Next, the operation of the rectifier circuit 32 will be described with reference to FIG. Note that duplicated description of the same points as the operation of the rectifier circuit 11 is omitted.

【0042】トランス4の一次巻線4aに電流ID (同
図(a)参照)が流れると、二次巻線4bから電流I21
が出力される。この場合、電流I21は、同図に示す向き
で流れようとするため、オートトランス41の一次巻線
41a、内部寄生ダイオード27、トランス4の二次巻
線4b、およびコンデンサ26からなる閉ループを流れ
ることによりコンデンサ26によって平滑される。この
際、一次巻線41aを電流I21が通過すると、二次巻線
41bから制御電流I22が出力される。この制御電流I
22は、ツェナーダイオード42を介してトランジスタ4
3のベースに入力されると共にトランジスタ43によっ
て増幅され、制御電流I23として、FET22のゲート
に流れ込んでゲート容量を充電し、FET22を作動さ
せる。
When a current I D (see FIG. 7A) flows through the primary winding 4a of the transformer 4, the current I 21 flows from the secondary winding 4b.
Is output. In this case, since the current I 21 tends to flow in the direction shown in the figure, a closed loop composed of the primary winding 41a of the autotransformer 41, the internal parasitic diode 27, the secondary winding 4b of the transformer 4, and the capacitor 26 is formed. By flowing, it is smoothed by the capacitor 26. At this time, when the current I 21 passes through the primary winding 41a, the control current I 22 is output from the secondary winding 41b. This control current I
22 is a transistor 4 via a Zener diode 42
3 is input to the base of the transistor 3, amplified by the transistor 43, and flows into the gate of the FET 22 as the control current I 23 to charge the gate capacitance and operate the FET 22.

【0043】一方、充電後においては、制御電流I23
抵抗46を介してグランドに流れるため、抵抗46の両
端に発生した電圧VG がゲート電圧としてFET22の
ゲートに印加されることによって、FET22はオン状
態を維持する。この結果、二次巻線4bに発生した交流
は、FET22によって整流される。この場合、整流の
際における電力損失は、整流回路11と同じように、整
流電流の二乗にFET22のオン抵抗を乗じた値の電力
になり、ダイオード整流方法における電力損失と比較し
て極めて低減される。また、この場合、制御電流I22
二次巻線41b、ツェナーダイオード42、抵抗45、
内部寄生ダイオード27、トランス4の二次巻線4bお
よびコンデンサ26からなる閉ループを流れ、これによ
り、トランジスタ44は、抵抗45の両端に発生した電
圧によってオフ状態に維持されている。
On the other hand, after charging, the control current I 23 flows to the ground via the resistor 46, so that the voltage V G generated across the resistor 46 is applied to the gate of the FET 22 as the gate voltage, so that the FET 22 Keeps on. As a result, the alternating current generated in the secondary winding 4b is rectified by the FET 22. In this case, the power loss at the time of rectification is the same as the rectification circuit 11 and is the power of a value obtained by multiplying the square of the rectification current by the ON resistance of the FET 22, which is extremely reduced as compared with the power loss in the diode rectification method. It Further, in this case, the control current I 22 is the secondary winding 41b, the Zener diode 42, the resistor 45,
It flows in a closed loop composed of the internal parasitic diode 27, the secondary winding 4b of the transformer 4, and the capacitor 26, whereby the transistor 44 is maintained in the off state by the voltage generated across the resistor 45.

【0044】次いで、電流I21が流れなくなると、制御
電流I22も流れなくなるため、トランジスタ43が作動
を停止する結果、FET22のゲートに電圧VG が印加
されなくなる。この場合、抵抗45の両端電圧が低下す
るため、FET22のゲートに蓄積されている電荷が、
トランジスタ44のベース電流として、エミッタ、ベー
スおよび抵抗45を介してグランドに放出される。この
ため、トランジスタ44が作動することによって、ゲー
トに蓄積されている電荷はトランジスタ44のエミッタ
およびコレクタを介してグランドに放出される。また、
ゲートに蓄積されている電荷は、抵抗46を介してもグ
ランドに放出される。このため、ゲート電圧が直ちに0
Vになるので、極めて短いターンオフ時間でFET22
が作動を停止する。
Next, when the current I 21 stops flowing, the control current I 22 also stops flowing, so that the transistor 43 stops operating, and as a result, the voltage V G is not applied to the gate of the FET 22 . In this case, since the voltage across the resistor 45 decreases, the charge accumulated in the gate of the FET 22 becomes
The base current of the transistor 44 is discharged to the ground via the emitter, the base and the resistor 45. Therefore, when the transistor 44 operates, the electric charge accumulated in the gate is discharged to the ground through the emitter and the collector of the transistor 44. Also,
The electric charge accumulated in the gate is also discharged to the ground through the resistor 46. Therefore, the gate voltage immediately becomes 0.
Since it becomes V, the FET22 can be turned off with an extremely short turn-off time.
Stops working.

【0045】さらに、FET22のゲートに印加される
電圧VG は、オートトランス41の二次巻線41bから
出力される電圧VO からツェナーダイオード42のツェ
ナー電圧分だけドロップされる。このため、トランジス
タ43のベースに入力される電圧は、電圧VO がツェナ
ー電圧以下のときに、0Vとなる。したがって、FET
22は、同図(b)に示すように、電圧VO が、FET
22がオフ状態になるしきい値電圧VS よりもツェナー
電圧分高い電圧である電圧VOFF のときに、オフになる
(同図(c)参照)。この結果、次に一次巻線4aに電
流ID が流れる際には、FET22が作動を完全に停止
した状態に維持され、かつその際に二次巻線4bに流れ
ようとする電流の向きと内部寄生ダイオード27の順方
向の向きとが互いに逆方向になるため、二次巻線4bに
は電流が流れず、逆電流の発生が確実に阻止される。な
お、抵抗47は、ツェナーダイオード42に電流が流れ
ないときに、オートトランス41の二次巻線41b側の
インピーダンス、言い替えれば一次側のインピーダンス
を所定値に終端する。
Further, the voltage V G applied to the gate of the FET 22 is dropped from the voltage V O output from the secondary winding 41b of the autotransformer 41 by the Zener voltage of the Zener diode 42. Therefore, the voltage input to the base of the transistor 43 becomes 0 V when the voltage V O is equal to or lower than the Zener voltage. Therefore, FET
22 indicates that the voltage V O is the FET as shown in FIG.
When the voltage V OFF , which is a voltage higher by the Zener voltage than the threshold voltage V S at which 22 is turned off, is turned off (see FIG. 7C). As a result, when the current I D flows through the primary winding 4a next time, the FET 22 is maintained in a completely stopped state, and at that time, the direction of the current which tends to flow through the secondary winding 4b is set. Since the forward direction of the internal parasitic diode 27 is opposite to that of the forward direction, no current flows through the secondary winding 4b, and the reverse current is reliably prevented from occurring. The resistor 47 terminates the impedance on the secondary winding 41b side of the autotransformer 41, in other words, the primary side impedance, to a predetermined value when no current flows through the Zener diode 42.

【0046】このように、この実施形態によれば、制御
電流I22を増幅した制御電流I23によってFET22を
作動させることにより、FET22を極めて短いターン
オン時間でオンさせることができる。これにより、内部
寄生ダイオード27の整流動作からFET22による整
流動作に短時間で切り替えることができる結果、整流効
率をさらに向上させることができる。
As described above, according to this embodiment, by operating the FET 22 with the control current I 23 obtained by amplifying the control current I 22 , the FET 22 can be turned on in an extremely short turn-on time. As a result, the rectification operation of the internal parasitic diode 27 can be switched to the rectification operation by the FET 22 in a short time, and as a result, the rectification efficiency can be further improved.

【0047】なお、上記実施形態では、トランス4の二
次巻線4bのグランド側にFET22を接続した例につ
いて説明したが、本発明は、これに限定されず、図5に
示すように、FET22を直流出力ライン側に接続して
もよいのは勿論である。なお、同図に示す整流回路51
の各構成要素には、図1における電源装置1における対
応する構成要素と同一の符号を付すものとし、その説明
を省略する。また、整流回路11においてカレントトラ
ンス21の出力部側に、制御信号を電流増幅するトラン
ジスタやFETを接続してもよい。
In the above embodiment, an example in which the FET 22 is connected to the ground side of the secondary winding 4b of the transformer 4 has been described. However, the present invention is not limited to this, and as shown in FIG. Of course may be connected to the DC output line side. The rectifier circuit 51 shown in FIG.
The same reference numerals as those of the corresponding constituent elements of the power supply device 1 in FIG. 1 are given to the respective constituent elements, and the description thereof will be omitted. Further, in the rectifier circuit 11, a transistor or FET that current-amplifies the control signal may be connected to the output side of the current transformer 21.

【0048】さらに、本発明に係る整流回路は、フライ
バック型の電源装置のみならず、フォワード形の電源装
置にも適用可能である。また、リンギングチョーク型ス
イッチング電源装置にも適用が可能であり、かかる場合
には、トランス4の二次巻線4bからエネルギーが出力
し終わった後に電流ID が一次巻線4aに流れる。この
ため、FET22のゲート電荷を放出するための電荷放
出手段(例えば、トランジスタ44)を設けなくても、
FET22がオンしている期間内において逆電流を確実
に阻止することができる。
Further, the rectifier circuit according to the present invention can be applied not only to the flyback type power supply device but also to the forward type power supply device. Further, the present invention can be applied to a ringing choke type switching power supply device, and in such a case, the current ID flows to the primary winding 4a after the energy is completely output from the secondary winding 4b of the transformer 4. Therefore, even if the charge discharging means (for example, the transistor 44) for discharging the gate charge of the FET 22 is not provided,
The reverse current can be surely blocked within the period in which the FET 22 is on.

【0049】また、本実施形態では、FET22の内部
寄生ダイオード27を使用した例について説明したが、
本発明は、これに限定されず、別体のダイオードを使用
してもよいのは勿論である。
In this embodiment, the example in which the internal parasitic diode 27 of the FET 22 is used has been described.
The present invention is not limited to this, and it goes without saying that a separate diode may be used.

【0050】[0050]

【発明の効果】以上のように請求項1記載の整流回路に
よれば、例えば、オールレンジ型のスイッチング電源装
置の同期整流回路として構成した場合などにおいて、入
力される交流の電圧値が変動する場合であっても、スイ
ッチング用トランスの二次巻線から出力される電圧の高
低に関係なく、整流された直流電流の電流値に電流値ま
たは電圧値がほぼ比例する制御信号によって電界効果ト
ランジスタのスイッチングが制御されるため、整流用電
界効果トランジスタの破壊を確実に防止することができ
る。また、電界効果トランジスタのゲート電圧を所定値
以下に制限するために電力を損失されることがないた
め、整流効率を低下させることがない。
As described above, according to the rectifier circuit of the first aspect, the voltage value of the input alternating current fluctuates, for example, when the rectifier circuit is configured as a synchronous rectifier circuit of an all-range type switching power supply device. Even if the voltage output from the secondary winding of the switching transformer is high or low, the control signal whose current value or voltage value is approximately proportional to the current value of the rectified DC current causes Since the switching is controlled, the breakdown of the rectifying field effect transistor can be reliably prevented. Further, since the gate voltage of the field effect transistor is limited to a predetermined value or less, no power is lost, so that the rectification efficiency is not reduced.

【0051】また、請求項2記載の整流回路によれば、
電界効果トランジスタの内部寄生ダイオードが、制御信
号を生成するための直流電流を生成する結果、回路を簡
易に構成することができる。
According to the rectifier circuit of the second aspect,
As a result of the internal parasitic diode of the field effect transistor generating a direct current for generating the control signal, the circuit can be simply configured.

【0052】また、請求項3記載の整流回路によれば、
電界効果トランジスタをオフさせる際に、電荷放出手段
がゲートに蓄積されている電荷を放出させるため、電界
効果トランジスタのターンオフ時間が短縮される結果、
逆電流の発生を確実に防止することができる。
According to the rectifier circuit of the third aspect,
When the field effect transistor is turned off, the charge discharging means discharges the charge accumulated in the gate, so that the turn-off time of the field effect transistor is shortened.
It is possible to reliably prevent the generation of reverse current.

【0053】また、請求項4記載の整流回路によれば、
カレントトランスや単巻変圧器によって、制御信号生成
手段を簡易に構成することができる。
According to the rectifier circuit of the fourth aspect,
The control signal generating means can be simply configured by the current transformer or the autotransformer.

【0054】さらに、請求項5記載の整流回路によれ
ば、増幅した制御信号を電界効果トランジスタのゲート
に出力するため、電界効果トランジスタのターンオン時
間を極めて短くすることができる結果、整流効率を向上
させることができる。
Further, according to the rectifier circuit of the fifth aspect, since the amplified control signal is output to the gate of the field effect transistor, the turn-on time of the field effect transistor can be extremely shortened, resulting in improvement of rectification efficiency. Can be made.

【0055】また、請求項6記載の整流回路によれば、
制御信号出力制御手段が制御信号の出力が停止される前
に電界効果トランジスタの作動を停止させることができ
るため、逆電流の発生をより確実に防止することができ
る。
According to the rectifier circuit of the sixth aspect,
Since the control signal output control means can stop the operation of the field effect transistor before the output of the control signal is stopped, it is possible to more reliably prevent the generation of the reverse current.

【0056】さらに、請求項7記載の整流回路によれ
ば、ツェナーダイオードによって簡易に制御信号出力制
御手段を構成することができる。
Further, according to the rectifier circuit of the seventh aspect, the control signal output control means can be easily constituted by the Zener diode.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態に係る電源装置の回路図で
ある。
FIG. 1 is a circuit diagram of a power supply device according to an embodiment of the present invention.

【図2】(a)はトランスの一次巻線を流れる電流波形
を示す信号波形図であり、(b)は整流回路によって生
成された直流電流波形を示す信号波形図であり、(c)
はFETのゲートに印加されるゲート電圧を示す信号波
形図であり、(d)はFETの動作状態を示す図であ
る。
FIG. 2A is a signal waveform diagram showing a waveform of a current flowing through a primary winding of a transformer, FIG. 2B is a signal waveform diagram showing a DC current waveform generated by a rectifier circuit, and FIG.
FIG. 4A is a signal waveform diagram showing a gate voltage applied to the gate of the FET, and FIG. 7D is a diagram showing an operating state of the FET.

【図3】本発明の他の実施形態に係る整流回路の回路図
である。
FIG. 3 is a circuit diagram of a rectifier circuit according to another embodiment of the present invention.

【図4】(a)は他の実施形態におけるトランスの一次
巻線を流れる電流波形を示す信号波形図であり、(b)
は他の実施形態におけるオートトランスの出力電圧波形
を示す信号波形図であり、(c)は他の実施形態におけ
るFETの動作状態を示す図である。
FIG. 4A is a signal waveform diagram showing a current waveform flowing in a primary winding of a transformer according to another embodiment, and FIG.
[Fig. 6] is a signal waveform diagram showing an output voltage waveform of an auto transformer in another embodiment, and (c) is a diagram showing an operating state of an FET in another embodiment.

【図5】図1における整流回路の変更例である整流回路
の回路図である。
5 is a circuit diagram of a rectifier circuit which is a modified example of the rectifier circuit in FIG.

【図6】スイッチング電源装置におけるスイッチング用
トランスの出力電圧を示す信号波形図である。
FIG. 6 is a signal waveform diagram showing an output voltage of a switching transformer in the switching power supply device.

【図7】従来の整流回路の回路図である。FIG. 7 is a circuit diagram of a conventional rectifier circuit.

【符号の説明】[Explanation of symbols]

11 整流回路 21 カレントトランス 22 FET 23 抵抗 27 内部寄生ダイオード 32 整流回路 41 オートトランス 42 ツェナーダイオード 43 トランジスタ 44 トランジスタ 46 抵抗 11 Rectifier circuit 21 Current transformer 22 FET 23 Resistance 27 Internal parasitic diode 32 Rectifier circuit 41 Autotransformer 42 Zener diode 43 Transistor 44 Transistor 46 Resistor

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 入力された入力交流を整流するダイオー
ドと、当該整流された直流電流の電流値に電流値または
電圧値がほぼ比例する制御信号を生成する制御信号生成
手段と、前記ダイオードと等価的に並列接続され前記制
御信号に基づいて作動して前記入力交流を整流する電界
効果トランジスタとを備えていることを特徴とする整流
回路。
1. A diode for rectifying an input AC input, control signal generating means for generating a control signal whose current value or voltage value is substantially proportional to the current value of the rectified DC current, and equivalent to the diode. And a field-effect transistor that is connected in parallel and that operates according to the control signal to rectify the input alternating current.
【請求項2】 前記ダイオードは前記電界効果トランジ
スタの内部寄生ダイオードであることを特徴とする請求
項1記載の整流回路。
2. The rectifier circuit according to claim 1, wherein the diode is an internal parasitic diode of the field effect transistor.
【請求項3】 前記電界効果トランジスタのゲートと低
電位ライン間に接続され、前記制御信号の出力が停止さ
れたときに、前記ゲートに蓄積されている電荷を放出す
る電荷放出手段を備えていることを特徴とする請求項1
または2記載の整流回路。
3. A charge discharging means connected between the gate of the field effect transistor and a low potential line and discharging the charge accumulated in the gate when the output of the control signal is stopped. Claim 1 characterized by the above.
Alternatively, the rectifier circuit according to item 2.
【請求項4】 前記制御信号生成手段は、前記整流され
た直流電流の出力ライン間に配設された一次巻線と、当
該一次巻線を流れる前記直流電流に電流値または電圧値
がほぼ比例する制御信号を出力可能な二次巻線とを備え
ているカレントトランスおよび単巻変圧器のいずれか一
方であることを特徴とする請求項1から3のいずれかに
記載の整流回路。
4. The control signal generating means has a primary winding arranged between output lines of the rectified DC current, and a current value or a voltage value is substantially proportional to the DC current flowing through the primary winding. The rectifier circuit according to any one of claims 1 to 3, wherein the rectifier circuit is one of a current transformer and an autotransformer having a secondary winding capable of outputting a control signal.
【請求項5】 前記制御信号を電流増幅すると共に当該
電流増幅した制御信号を前記電界効果トランジスタのゲ
ートに出力する電流増幅手段を備えていることを特徴と
する請求項4記載の整流回路。
5. The rectifier circuit according to claim 4, further comprising a current amplifying unit that current-amplifies the control signal and outputs the current-amplified control signal to the gate of the field-effect transistor.
【請求項6】 前記制御信号生成手段の出力部における
出力電圧が所定値以下のときに前記制御信号の前記電界
効果トランジスタへの出力を停止させる制御信号出力制
御手段を備えていることを特徴とする請求項4または5
記載の整流回路。
6. A control signal output control means for stopping the output of the control signal to the field effect transistor when the output voltage at the output part of the control signal generation means is below a predetermined value. Claim 4 or 5
Rectifier circuit described.
【請求項7】 前記制御信号出力制御手段は、前記制御
信号生成手段の出力部と前記電界効果トランジスタのゲ
ート間に接続されたツェナーダイオードであることを特
徴とする請求項6記載の整流回路。
7. The rectifier circuit according to claim 6, wherein the control signal output control means is a Zener diode connected between the output section of the control signal generation means and the gate of the field effect transistor.
JP15172596A 1996-05-22 1996-05-22 Rectifying circuit Pending JPH09312972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15172596A JPH09312972A (en) 1996-05-22 1996-05-22 Rectifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15172596A JPH09312972A (en) 1996-05-22 1996-05-22 Rectifying circuit

Publications (1)

Publication Number Publication Date
JPH09312972A true JPH09312972A (en) 1997-12-02

Family

ID=15524930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15172596A Pending JPH09312972A (en) 1996-05-22 1996-05-22 Rectifying circuit

Country Status (1)

Country Link
JP (1) JPH09312972A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341942A (en) * 1999-05-27 2000-12-08 Ntt Data Corp Switching power supply and synchronous rectifying circuit
US6191965B1 (en) 1999-07-07 2001-02-20 Nagano Japan Radio Co., Ltd. Switching power supply
WO2005034325A1 (en) * 2003-09-30 2005-04-14 Sanken Electric Co., Ltd. Switching power source device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341942A (en) * 1999-05-27 2000-12-08 Ntt Data Corp Switching power supply and synchronous rectifying circuit
US6191965B1 (en) 1999-07-07 2001-02-20 Nagano Japan Radio Co., Ltd. Switching power supply
WO2005034325A1 (en) * 2003-09-30 2005-04-14 Sanken Electric Co., Ltd. Switching power source device
US7372710B2 (en) 2003-09-30 2008-05-13 Sanken Electric Co., Ltd. Switching power source device of the type capable of controlling power loss in generating output voltage from a secondary winding of a transformer

Similar Documents

Publication Publication Date Title
JP4395881B2 (en) Synchronous rectifier circuit for switching power supply
EP1215808B1 (en) A power supply circuit and method thereof to detect demagnitization of the power supply
US6252781B1 (en) Active reset forward converter employing synchronous rectifiers
US7778048B2 (en) Switching power supply apparatus
US7333350B2 (en) Self driven synchronous rectifier shutdown circuit and method
JP4632023B2 (en) Power converter
JPH11285248A (en) Snubber circuit, switching power source using the snubber circuit, and surge voltage absorbing method
JP3274431B2 (en) Switching power supply
JP2002209381A (en) Dc-dc converter and control method therefor
US6580626B2 (en) Switching power supply
JP2001346379A (en) Switching power supply apparatus
JP3691498B2 (en) Self-excited switching power supply circuit
JPH09312972A (en) Rectifying circuit
JP4415364B2 (en) Synchronous rectifier circuit for switching power supply
JP4329113B2 (en) Switching power supply
JP4168674B2 (en) Power converter
JP4395880B2 (en) Synchronous rectifier circuit for switching power supply
JP3294794B2 (en) Power supply
JP4465713B2 (en) Switching power supply device and synchronous rectifier circuit
JP2001037219A (en) Power source unit and its control method
JP3584606B2 (en) RCC switching system power supply circuit
JP2004040901A (en) Insulated power supply unit
JP3262112B2 (en) Synchronous rectifier circuit and power supply
JP2003304684A (en) Forward converter
JPH11206118A (en) Synchronous rectifying circuit and forward converter power unit