JPH09312279A - 半導体装置の製造方法及びその半導体製造装置 - Google Patents

半導体装置の製造方法及びその半導体製造装置

Info

Publication number
JPH09312279A
JPH09312279A JP12618896A JP12618896A JPH09312279A JP H09312279 A JPH09312279 A JP H09312279A JP 12618896 A JP12618896 A JP 12618896A JP 12618896 A JP12618896 A JP 12618896A JP H09312279 A JPH09312279 A JP H09312279A
Authority
JP
Japan
Prior art keywords
storage elevator
chamber
wafer
processing
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12618896A
Other languages
English (en)
Inventor
Shunji Hayashi
俊司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12618896A priority Critical patent/JPH09312279A/ja
Publication of JPH09312279A publication Critical patent/JPH09312279A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】床の占有面積を有効に利用して、省フットプリ
ント化、コストの低減化を図ることができるとともに、
エッチング処理のスループットの向上を図り得る半導体
装置の製造方法及びその半導体製造装置を提供する。 【解決手段】 マルチチャンバー方式のエッチング装置
を用いた半導体装置の製造方法において、カセットから
ウエハをストレージエレベータ下部13へロードする工
程と、ストレージエレベータ部、ローダ部の真空引きを
行う工程と、前記ロードされたウエハを処理チャンバー
へ送り、第1の処理を行う工程と、この第1の処理中に
ストレージエレベータ部、ローダ部を大気状態にし、次
に処理すべきウエハをストレージエレベータ下部13へ
ロードし、真空引きする工程と、前記第1の処理済のウ
エハをストレージエレベータ上部12へロードするとと
もに、ストレージエレベータ下部13へロードさせた次
に処理すべきウエハを前記処理チャンバーへロードする
工程と、前記ストレージエレベータ上部12へロードさ
れたウエハを上昇させ、ストレージエレベータ部におい
て第2の処理を行うようにしたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造装置に
係り、特にマルチチャンバー方式の半導体製造装置のロ
ーダ部をアッシング室として利用する方法及びその製造
装置に関するものである。
【0002】
【従来の技術】従来、このような分野の技術としては、
例えば、特開平4−174511号公報に示すようなも
のがあった。一般に、従来のマルチチャンバー方式のエ
ッチング装置(半導体製造装置)は、2〜4チャンバー
の処理室を有しており、それぞれの目的にあった処理を
行っている。4チャンバー(A、B、C、Dとする)の
メタルエッチング装置の場合は、エッチングチャンバー
2室とアッシングチャンバー2室の組み合わせとなり、
3チャンバー(A、B、C)の場合には、エッチングチ
ャンバー2室とアッシングチャンバー1室という構成で
あった。
【0003】
【発明が解決しようとする課題】しかしながら、上記し
た従来の構成のマルチチャンバー方式のエッチング装置
では、 (1)上記エッチング装置が4チャンバーの場合、エッ
チングチャンバー2室とアッシングチャンバー2室の構
成になるため、床の占有面積が大きく(フットプリント
大)、1台の装置に5台の真空ポンプが必要なため、コ
ストが高くなり、メンテナンス上問題である。
【0004】(2)上記エッチング装置が3チャンバー
の場合、エッチングチャンバー2室とアッシングチャン
バー1室の構成になるため、アッシングチャンバーが処
理律速となり、処理能力が著しく低下する。等の問題点
があった。本発明は、上記問題点を除去し、床の占有面
積を有効に利用して、省フットプリント化、コストの低
減化を図ることができるとともに、エッチング処理のス
ループットの向上を図り得る半導体装置の製造方法及び
その半導体製造装置を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕マルチチャンバー方式のエッチング装置を用いた
半導体装置の製造方法において、カセットからウエハを
ストレージエレベータ下部へロードする工程と、ストレ
ージエレベータ部、ローダ部の真空引きを行う工程と、
前記ロードされたウエハを処理チャンバーへ送り、第1
の処理を行う工程と、この第1の処理中にストレージエ
レベータ部、ローダ部を大気状態にし、次に処理すべき
ウエハをストレージエレベータ下部へロードし、真空引
きする工程と、前記第1の処理済のウエハをストレージ
エレベータ上部へロードするとともに、前記ストレージ
エレベータ下部へロードされた、次に処理すべきウエハ
を前記処理チャンバーへロードする工程と、前記ストレ
ージエレベータ上部へロードされたウエハを上昇させ、
前記ストレージエレベータ部において第2の処理を行う
ようにしたものである。
【0006】〔2〕上記〔1〕記載の半導体装置の製造
方法において、前記第1の処理をエッチング処理、前記
第2の処理をアッシャ処理とするようにしたものであ
る。 〔3〕上記〔1〕記載の半導体装置の製造方法におい
て、前記第1の処理を等方性エッチング処理、前記第2
の処理をエッチング処理とするようにしたものである。
【0007】〔4〕上記〔1〕記載の半導体装置の製造
方法において、前記第1の処理をエッチング処理、前記
第2の処理をライトエッチング処理とするようにしたも
のである。 〔5〕マルチチャンバー方式のエッチング装置におい
て、第1の処理を行う複数のチャンバーと、ローダ部
と、第2の処理を行うチャンバーを有するストレージエ
レベータ部と、このストレージエレベータ部に昇降可能
な仕切り板によって分離されたストレージエレベータ上
部とストレージエレベータ下部を設けるようにしたもの
である。
【0008】〔6〕上記〔5〕記載のマルチチャンバー
方式のエッチング装置において、前記ストレージエレベ
ータ上部とストレージエレベータ下部に少数枚数のウエ
ハを搭載するようにしたものである。上記のように構成
したので、 (A)従来のマルチチャンバー方式のエッチング装置の
搬送用バッファ部(ストレージエレベータ部)をアッシ
ング室やエッチング室として有効利用することができ、
省フットプリント、高スループットが可能になる。
【0009】(B)ストレージエレベータ部を用いて、
ウエハの処理シーケンスを変えることにより、様々なウ
エハの連続エッチングが可能である。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図1は本発明の
第1実施例を示すマルチチャンバー方式のエッチング装
置の概略図である。図1において、チャンバーA3,B
4,C5,D6は処理室で、それぞれ同条件でウエハの
処理を行う。つまり、ウエハ4枚の一括処理を行う。ロ
ーダ部1、ストレージエレベータ部2は大気と真空を繰
り返す。ローダ部1のアームにより、大気中にあるカセ
ットA7、カセットB8からウエハをストレージエレベ
ータ部2(真空引き)→チャンバー→ストレージエレベ
ータ部2(アッシャ)(大気に戻す)→カセットへと移
動する。
【0011】図2は本発明の第1実施例を示すストレー
ジエレベータ部(アッシャ装置を兼ねる)の断面図であ
る。図2において、11はセラミック製の仕切り板であ
り、ストレージエレベータ上部、下部を電気的に分離す
るようにしている。12はアルミニウム製のストレージ
エレベータ上部であり、ウエハ14が多段に搭載されて
いる。また、13はアルミニウム製のストレージエレベ
ータ下部であり、ストレージエレベータ上部と同様に、
ウエハ14が多段に搭載されている。
【0012】15はセラミック製の台座であり、アース
された円筒形の内部電極16を備えている。また、台座
15には排気口18が設けられ、仕切り板11と台座1
5間にはOリング17が設けられている。19はチャン
バーであり、このチャンバー19の回りには、RF(1
3.56MHz)を印加する円筒形の外部電極21が設
置されている。また、チャンバー19の上部にはガス導
入口20が形成され、台座15とチャンバー19間には
Oリング22が設けられている。なお、Dは仕切り板の
駆動範囲、23はウエハの搬送アームを示している。
【0013】上記した装置の上部をアッシャとして使用
する。上記したように、ストレージエレベータ上部と下
部は台座15と仕切り板11で絶縁されている。上部の
アッシャは通常の同軸タイプのアッシャであり、チャン
バー19内部にアースされた円筒形の内部電極16を備
えている。チャンバー19の回りにはRF(13.56
MHz)を印加する円筒形の外部電極21が設置してあ
り、チャンバー19の上部のガス導入口20からガス
(O2 メイン、添加ガス:H2 O、N2 、N2 O、H2
等)が導入され、チャンバー19の下部の排気口18か
ら真空ポンプにより排気される。
【0014】ストレージエレベータの上部12はアルミ
ニウム製であり、アルミナコートの有無は関係ない。ウ
エハ14間は広く、4枚の少数バッチなのでエッチレー
トは極めて高い。アッシングの方式としてはヘリカル等
も単純な構造なので適用可能である。以下、この実施例
の動作について図1及び図2を参照しながら説明する。
【0015】まず、カセットA7またはカセットB8か
ら、ウエハ14を4枚ストレージエレベータ下部13へ
ロードする。次に、ストレージエレベータ部2、ローダ
部1の真空引きを行い、その後、4枚のウエハ14は、
次々にチャンバーA〜Dへ送られ、処理が実施される。
この処理中にストレージエレベータ部2、ローダ部1は
大気状態になり、次の4枚のウエハ14をストレージエ
レベータ下部13へロードし、真空引きする。各チャン
バーの4枚のウエハ14は、ストレージエレベータ上部
12へロードされ、次にストレージエレベータ下部13
の4枚のウエハ14はチャンバーA〜Dへロードされ
る。
【0016】その後、仕切り板11が上部に上がり、処
理済4枚のウエハ14のアッシングを行う。アッシング
が終わると、仕切り板11が下がり、大気状態になり、
アッシング後のウエハをカセットA,Bへ戻し、次の4
枚のウエハはストレージエレベータ下部13へロードさ
れ真空引きされる。アッシングレートが十分に速いた
め、エッチング処理中にアッシング及び搬送が行われる
ため、律速にはならない。
【0017】以上のような構成にすることにより、省フ
ットプリント、高スループットが可能になる。すなわ
ち、従来の方法では、図1に示した(1)A、B、Cが
処理室、Dがアッシャ、(2)または、A、Bが処理
室、Cがアッシャ、Dはなし、(3)A、Bが処理室、
C、Dがアッシャの場合が考えられるが、本発明によれ
ば、フットプリントは変わらずに、上記(1)、(2)
の場合の4倍のスループット、上記(3)の場合の2倍
のスループットが得られる。また、上記(1)、(2)
の場合は、アッシャが律速となるため、処理室が1個の
場合とあまり変わらない。
【0018】次に、本発明の第2実施例について図3を
用いて説明する。構成は第1実施例と同じであるが、ア
ッシング用のガスをCF4 /O2 ガス系にし、また、チ
ャンバーA〜Dでの処理前にストレージエレベータのチ
ャンバーで処理する方法等を組み合わせることにより、
以下のような処理も可能である。 (1)ストレージエレベータ処理→チャンバー処理
の場合 を酸化膜等方性エッチング、を酸化膜異方性エッチ
ングとすることにより、図3に示すような、ワイングラ
スエッチング31が可能になる。
【0019】(2)チャンバー処理→ストレージエレ
ベータ処理の場合 を酸化膜異方性エッチング、をダメージ層除去のラ
イトエッチングとすることにより、エッチングダメージ
除去プロセスが可能になる。上記のように構成すること
により、第1実施例と同様に、スループットが2〜4倍
になるとともに、各種のエッチング処理を行うことがで
きる。
【0020】本発明によれば、以下のような処理が可能
である。 (I)エッチング+アッシャ処理 (II)等方性エッチング+エッチング処理 (III)エッチング+ライトエッチング処理 等の組み合わせが可能であり、基本的に連続エッチング
の工程に全て適用可能である。
【0021】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0022】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (A)従来のマルチチャンバー方式のエッチング装置の
搬送用バッファ部(ストレージエレベータ部)をアッシ
ング室やエッチング室として有効利用することができ、
省フットプリント、高スループットが可能になる。
【0023】(B)ストレージエレベータ部を用いて、
ウエハの処理シーケンスを変えることにより、様々なウ
エハの連続エッチングが可能である。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すマルチチャンバー方
式のエッチング装置の概略図である。
【図2】本発明の第1実施例を示すストレージエレベー
タ部(アッシャ装置を兼ねる)の断面図である。
【図3】本発明の第2実施例を示すワイングラスエッチ
ングを示す図である。
【符号の説明】
1 ローダ部 2 ストレージエレベータ部 3 チャンバーA 4 チャンバーB 5 チャンバーC 6 チャンバーD 7 カセットA 8 カセットB 11 仕切り板 12 ストレージエレベータ上部 13 ストレージエレベータ下部 14 ウエハ 15 台座 16 円筒形の内部電極 17,22 Oリング 18 排気口 19 チャンバー 20 ガス導入口 21 円筒形の外部電極 23 搬送アーム

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 マルチチャンバー方式のエッチング装置
    を用いた半導体装置の製造方法において、(a)カセッ
    トからウエハをストレージエレベータ下部へロードする
    工程と、(b)ストレージエレベータ部、ローダ部の真
    空引きを行う工程と、(c)前記ロードされたウエハを
    処理チャンバーへ送り、第1の処理を行う工程と、
    (d)該第1の処理中にストレージエレベータ部、ロー
    ダ部を大気状態にし、次に処理すべきウエハをストレー
    ジエレベータ下部へロードし、真空引きする工程と、
    (e)前記第1の処理済のウエハをストレージエレベー
    タ上部へロードするとともに、前記ストレージエレベー
    タ下部へロードされた次に処理すべきウエハを前記処理
    チャンバーへロードする工程と、(f)前記ストレージ
    エレベータ上部へロードされたウエハを上昇させ、前記
    ストレージエレベータ部において第2の処理を行うこと
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、前記第1の処理をエッチング処理、前記第2の
    処理をアッシャ処理としたことを特徴とする半導体装置
    の製造方法。
  3. 【請求項3】 請求項1記載の半導体装置の製造方法に
    おいて、前記第1の処理を等方性エッチング処理、前記
    第2の処理をエッチング処理としたことを特徴とする半
    導体装置の製造方法。
  4. 【請求項4】 請求項1記載の半導体装置の製造方法に
    おいて、前記第1の処理をエッチング処理、前記第2の
    処理をライトエッチング処理としたことを特徴とする半
    導体装置の製造方法。
  5. 【請求項5】 マルチチャンバー方式のエッチング装置
    において、(a)第1の処理を行う複数のチャンバー
    と、(b)ローダ部と、(c)第2の処理を行うチャン
    バーを有するストレージエレベータ部と、(d)該スト
    レージエレベータ部に昇降可能な仕切り板によって分離
    されたストレージエレベータ上部とストレージエレベー
    タ下部を具備するマルチチャンバー方式のエッチング装
    置。
  6. 【請求項6】 請求項5記載のマルチチャンバー方式の
    エッチング装置において、前記ストレージエレベータ上
    部とストレージエレベータ下部に少数枚数のウエハを搭
    載するマルチチャンバー方式のエッチング装置。
JP12618896A 1996-05-22 1996-05-22 半導体装置の製造方法及びその半導体製造装置 Withdrawn JPH09312279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12618896A JPH09312279A (ja) 1996-05-22 1996-05-22 半導体装置の製造方法及びその半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12618896A JPH09312279A (ja) 1996-05-22 1996-05-22 半導体装置の製造方法及びその半導体製造装置

Publications (1)

Publication Number Publication Date
JPH09312279A true JPH09312279A (ja) 1997-12-02

Family

ID=14928880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12618896A Withdrawn JPH09312279A (ja) 1996-05-22 1996-05-22 半導体装置の製造方法及びその半導体製造装置

Country Status (1)

Country Link
JP (1) JPH09312279A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360687B1 (en) 1998-11-26 2002-03-26 Speedfam-Ipec Co., Ltd Wafer flattening system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360687B1 (en) 1998-11-26 2002-03-26 Speedfam-Ipec Co., Ltd Wafer flattening system

Similar Documents

Publication Publication Date Title
JP4454234B2 (ja) プラズマ半導体処理装置及び方法
US6467186B2 (en) Transferring device for a vacuum processing apparatus and operating method therefor
US6254721B1 (en) Method and apparatus for processing samples
JP2000315685A (ja) 高アスペクト比開口部の反応性プラズマエッチクリーニング
JPH0666298B2 (ja) ドライエッチング装置
JPH09129612A (ja) エッチングガス及びエッチング方法
JP3121524B2 (ja) エッチング装置
JP2000183037A (ja) 真空処理装置
US6194284B1 (en) Method for forming residue free etched silicon layer
EP0841689A2 (en) Method of processing semiconductor substrate
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JPH09312279A (ja) 半導体装置の製造方法及びその半導体製造装置
JP3259000B2 (ja) 高融点金属含有膜のエッチング方法及び薄膜キャパシタの製造方法
JPH11340208A (ja) プラズマ処理方法
JPH11330064A (ja) 半導体装置の製造工程における薄膜形成方法
JP3429786B2 (ja) 半導体製造装置
JP3162272B2 (ja) プラズマ処理方法
JPH09129611A (ja) エッチング方法
JP2005268244A (ja) 基板処理装置
JP2939378B2 (ja) 真空処理装置
JPH06342776A (ja) プラズマ装置の運転方法
JP2000077389A (ja) プラズマ処理方法及び装置
JP2005286103A (ja) 真空処理装置及び真空処理方法
CN110808228A (zh) 蚀刻方法和半导体器件的制造方法
JPH05140743A (ja) 真空処理装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030805