JPH09306896A - Plasma processor and plasma processing method - Google Patents

Plasma processor and plasma processing method

Info

Publication number
JPH09306896A
JPH09306896A JP31768296A JP31768296A JPH09306896A JP H09306896 A JPH09306896 A JP H09306896A JP 31768296 A JP31768296 A JP 31768296A JP 31768296 A JP31768296 A JP 31768296A JP H09306896 A JPH09306896 A JP H09306896A
Authority
JP
Japan
Prior art keywords
electrode
wafer
annular portion
plasma processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31768296A
Other languages
Japanese (ja)
Inventor
Naritaka Morita
整尚 森田
Toshio Nakanishi
敏雄 中西
Hiroyuki Tanaka
宏幸 田中
Nobuo Okumura
信夫 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP31768296A priority Critical patent/JPH09306896A/en
Publication of JPH09306896A publication Critical patent/JPH09306896A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make it possible to etch without generating etching shape differences at the center and peripheral edge of a wafer by improving an electric field correction at the edge of the wafer. SOLUTION: The plasma processor 10 has a first electrode 11, a second electrode 12 opposed to the electrode 11 to place a wafer 19, and comprises a conductive first annular part 13 protruding on the electrode 12 side and provided on the outer periphery of the surface of the electrode 11 opposed to the electrode 12, and a conductive second annular part 14 provided on the outer periphery of the electrode 12. The wafer is plasma processed by satisfying predetermined conditions at the inner diameter Din and outer diameter Dout of the part 13, protruding amount Hout from the electrode surface, and the size Dsi of the wafer 19 and the distance L between the electrodes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プラズマ処理装置
およびプラズマ処理方法に関し、より詳細には半導体ウ
エハのエッチング等に使用されるプラズマ処理装置およ
びプラズマ処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing apparatus and a plasma processing method, and more particularly to a plasma processing apparatus and a plasma processing method used for etching a semiconductor wafer.

【0002】[0002]

【従来の技術】真空容器内にガスおよび高周波を導入し
てプラズマを発生させ、このプラズマにより半導体ウエ
ハ表面にエッチングやアッシングなどの処理を施すプラ
ズマ処理装置は、高集積半導体装置の製造において欠く
ことのできないものとなっている。
2. Description of the Related Art A plasma processing apparatus in which a gas and a high frequency are introduced into a vacuum chamber to generate plasma, and the surface of a semiconductor wafer is subjected to processing such as etching and ashing by the plasma is indispensable in manufacturing highly integrated semiconductor devices. It cannot be done.

【0003】このプラズマ処理装置の中に、平行平板型
エッチング装置と呼ばれる装置がある。この装置は、反
応容器内部に配置された相対向する2つの電極のいずれ
か一方にウエハを配置し、2つの電極間に処理用ガスを
導入しながら高周波電力を供給し、プラズマを発生させ
て、ウエハに処理を施すものである。
Among these plasma processing apparatuses, there is an apparatus called a parallel plate type etching apparatus. In this apparatus, a wafer is placed on either one of two electrodes facing each other inside a reaction vessel, and high-frequency power is supplied while introducing a processing gas between the two electrodes to generate plasma. The wafer is processed.

【0004】しかし、平行平板型プラズマ処理装置は、
例えばエッチングする場合、ウエハ中央部に比べてウエ
ハ周縁部のエッチングレートの方が小さい傾向があり、
このウエハ面内のエッチングレート分布の不均一が問題
となっていた。
However, the parallel plate type plasma processing apparatus is
For example, when etching, the etching rate of the wafer peripheral portion tends to be smaller than that of the wafer central portion,
This non-uniform etching rate distribution on the wafer surface has been a problem.

【0005】この問題を解決するため、特開平5−29
275号公報には、一方の電極面に環状部を設けた装置
が提案されている。
To solve this problem, Japanese Patent Laid-Open No. 5-29
Japanese Patent No. 275 discloses a device in which an annular portion is provided on one electrode surface.

【0006】図6は、この環状部を備えたプラズマ処理
装置を示す模式的断面図である。反応容器15内には第
1電極31とこれに対向する第2電極32とが配置さ
れ、第2電極32上にはウエハ19が載置されるように
なっている。第1電極31は絶縁体38aを介して反応
容器15内壁面に固定され、また第2電極32は絶縁体
38bを介して反応容器15内壁面に固定されている。
第1電極31および第2電極32は、それぞれ交流電源
31aおよび31bに接続されている。そして、第1電
極31面に環状部33が形成され、ウエハ周縁部19b
の電極間隔を狭く、ウエハ中央部19aの電極間隔を広
くしている。
FIG. 6 is a schematic sectional view showing a plasma processing apparatus provided with this annular portion. A first electrode 31 and a second electrode 32 facing the first electrode 31 are arranged in the reaction container 15, and the wafer 19 is placed on the second electrode 32. The first electrode 31 is fixed to the inner wall surface of the reaction container 15 via an insulator 38a, and the second electrode 32 is fixed to the inner wall surface of the reaction container 15 via an insulator 38b.
The first electrode 31 and the second electrode 32 are connected to AC power supplies 31a and 31b, respectively. Then, the annular portion 33 is formed on the surface of the first electrode 31, and the wafer peripheral portion 19b is formed.
The electrode interval of the wafer central portion 19a is widened.

【0007】このプラズマ処理装置30は、ウエハ周縁
部19bの電極間隔を狭く、ウエハ中央部19aの電極
間隔を広くしているので、従来装置に比べてウエハ中央
部19aとウエハ周縁部19bの電界強度のバランスを
改善することができる。その結果、ウエハ19面内のエ
ッチングレートの均一性を高めることができる。
In this plasma processing apparatus 30, since the electrode interval of the wafer peripheral portion 19b is narrow and the electrode interval of the wafer central portion 19a is wide, the electric field between the wafer central portion 19a and the wafer peripheral portion 19b is larger than that of the conventional apparatus. The balance of strength can be improved. As a result, the uniformity of the etching rate within the surface of the wafer 19 can be improved.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記の
環状部を備えたプラズマ処理装置は、単に一方の電極面
に環状部を備え、ウエハ周縁部の電極間隔を狭くウエハ
中央部の電極間隔を広くしただけであるため、ウエハ周
縁部における電界補正が十分ではなく、ウエハ周縁部と
ウエハ中央部とでエッチングにより形成される孔(ホー
ル)や溝の形状(以下、エッチング形状と呼ぶ。)が異
なってしまうという問題があった。
However, the plasma processing apparatus having the above-described annular portion is simply provided with the annular portion on one electrode surface, and the electrode interval at the wafer peripheral portion is narrow and the electrode interval at the wafer central portion is wide. Therefore, the electric field correction at the peripheral portion of the wafer is not sufficient, and the shapes of holes and grooves (hereinafter referred to as etching shapes) formed by etching are different between the peripheral portion of the wafer and the central portion of the wafer. There was a problem that it would end up.

【0009】特に、電極本体が絶縁膜で被覆された静電
チャック構造の第2電極を備えた装置において、このエ
ッチング形状差の問題が大きかった。
In particular, in an apparatus including the second electrode having an electrostatic chuck structure in which the electrode body is covered with an insulating film, the problem of this etching shape difference is large.

【0010】本発明は、上記課題を解決するためになさ
れたものであり、ウエハ周縁部での電界補正を向上さ
せ、ウエハ中央部とウエハ周縁部とで形状差を生じさせ
ないようにエッチングすることができるプラズマ処理装
置およびプラズマ処理方法を提供することを目的として
いる。
The present invention has been made to solve the above-mentioned problems, and improves the electric field correction at the peripheral portion of the wafer, and performs etching so as not to cause a difference in shape between the central portion of the wafer and the peripheral portion of the wafer. An object of the present invention is to provide a plasma processing apparatus and a plasma processing method capable of performing the above.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
本発明のプラズマ処理装置は、第1電極と、これに対向
するウエハを載置する第2電極とを備えたプラズマ処理
装置であって、前記第1電極の前記第2電極と対向する
面の外周部に前記第2電極側へ突出した導電性の第1環
状部が設けられ、前記第2電極の外周部に導電性の第2
環状部が設けられていることを特徴としている。
To achieve the above object, a plasma processing apparatus of the present invention is a plasma processing apparatus including a first electrode and a second electrode on which a wafer facing the first electrode is mounted. A conductive first annular portion protruding toward the second electrode is provided on an outer peripheral portion of a surface of the first electrode facing the second electrode, and a conductive second annular portion is provided on an outer peripheral portion of the second electrode.
It is characterized in that an annular portion is provided.

【0012】また、本発明のプラズマ処理装置は、前記
第2電極が静電チャック構造を備えた装置に好適であ
る。
The plasma processing apparatus of the present invention is suitable for an apparatus in which the second electrode has an electrostatic chuck structure.

【0013】また、本発明のプラズマ処理方法は、上記
のプラズマ処理装置を用いたプラズマ処理方法であっ
て、第1環状部の内径Din(mm)、外径Dout(m
m)および第1電極の電極面からの突出量Hout(m
m)が、処理されるウエハのウエハサイズDSi(mm)
および第1電極と第2電極の電極間距離L(mm)に対
して、下記の(1)、(2)、(3)式を満足する条件
で、第2電極上に載置されたウエハにプラズマ処理を施
すことを特徴とするプラズマ処理方法。
The plasma processing method of the present invention is a plasma processing method using the above plasma processing apparatus, wherein the inner diameter Din (mm) and the outer diameter Dout (m) of the first annular portion are provided.
m) and the amount of protrusion of the first electrode from the electrode surface Hout (m
m) is the wafer size DSi (mm) of the wafer to be processed
And a wafer placed on the second electrode under the condition that the following formulas (1), (2), and (3) are satisfied with respect to the distance L (mm) between the first electrode and the second electrode. A plasma processing method, characterized in that the plasma processing is performed on the.

【0014】 1.03×DSi≦Din ≦1.09×DSi ・・・(1) 1.10×DSi≦Dout≦1.20×DSi ・・・(2) 0.7×L−2.0≦Hout≦0.7×L+2.0 ・・・(3) 本発明のプラズマ処理装置は、第1電極の外周部に電極
面から突出した形で導電性の第1環状部を備えている。
そのため、第1電極は見かけ上第2電極に近づくので、
ウエハ周縁部での電界強度の減少は抑えられる。
1.03 × DSi ≦ Din ≦ 1.09 × DSi (1) 1.10 × DSi ≦ Dout ≦ 1.20 × DSi (2) 0.7 × L-2.0 ≦ Hout ≦ 0.7 × L + 2.0 (3) The plasma processing apparatus of the present invention includes the conductive first annular portion on the outer peripheral portion of the first electrode so as to project from the electrode surface.
Therefore, since the first electrode apparently approaches the second electrode,
The reduction of the electric field strength at the peripheral portion of the wafer can be suppressed.

【0015】また、第2電極の外周部に導電性の第2環
状部が設けられている。そのため、第2電極は見かけ上
大きくなるので、ウエハ周縁部でも電気力線は均一かつ
ウエハに垂直に形成される。
A conductive second annular portion is provided on the outer peripheral portion of the second electrode. Therefore, the second electrode is apparently large, so that the lines of electric force are formed even in the peripheral portion of the wafer and are perpendicular to the wafer.

【0016】その結果、ウエハ周縁部での電界補正が向
上し、ウエハ全面で均一電界が得られるので、ウエハ中
央部とウエハ周縁部とでエッチングレートを同等とする
のみならずエッチング形状差を生じさせないようにエッ
チングすることができる。
As a result, the electric field correction at the peripheral portion of the wafer is improved, and a uniform electric field is obtained over the entire surface of the wafer. Therefore, not only the etching rate is made equal between the central portion of the wafer and the peripheral portion of the wafer, but also a difference in etching shape is caused. It can be etched to prevent it.

【0017】なお、第1、第2環状部にはシリコンを用
いることが好ましい。シリコンは不純物などによりウエ
ハを汚染させるおそれが少ない材料であるからである。
なお、第1、第2環状部に用いられるシリコンの導電率
を高めるには、ボロン(B)などをドープすれば良い。
Silicon is preferably used for the first and second annular portions. This is because silicon is a material that is less likely to contaminate the wafer with impurities or the like.
In addition, in order to increase the conductivity of silicon used for the first and second annular portions, boron (B) or the like may be doped.

【0018】また、電極本体のウエハ載置面が絶縁膜で
被覆された静電チャック構造を備える第2電極は、その
大きさがウエハの大きさで限定される。すなわち、電極
本体を被覆する絶縁膜がプラズマ照射により破壊される
ことを防ぐため、第2電極の絶縁膜が載置されたウエハ
により完全に被覆されるように、第2電極のウエハ載置
面はウエハより小さくなっている。そのため、ウエハ周
縁部で電気力線を垂直にすることが通常は困難である。
The size of the second electrode having an electrostatic chuck structure in which the wafer mounting surface of the electrode body is covered with an insulating film is limited by the size of the wafer. That is, in order to prevent the insulating film covering the electrode body from being destroyed by plasma irradiation, the wafer mounting surface of the second electrode should be covered so that the insulating film of the second electrode is completely covered by the mounted wafer. Is smaller than the wafer. Therefore, it is usually difficult to make the lines of electric force vertical at the peripheral portion of the wafer.

【0019】本発明のプラズマ処理装置は、第2電極の
外周部に第2環状部を備えることにより、第2電極を見
かけ上大きくするものである。そのため、静電チャック
構造に起因する第2電極の大きさへの制限を守りつつ、
ウエハ周縁部で電気力線を均一かつウエハに垂直に形成
することができる。その結果、ウエハ周縁部での電界補
正を向上させ、ウエハ中央部とウエハ周縁部とで形状差
を生じさせないようにエッチングすることができる。
The plasma processing apparatus of the present invention is provided with the second annular portion on the outer peripheral portion of the second electrode so that the second electrode is apparently enlarged. Therefore, while keeping the restriction on the size of the second electrode due to the electrostatic chuck structure,
Electric lines of force can be formed uniformly at the peripheral portion of the wafer and perpendicular to the wafer. As a result, it is possible to improve the electric field correction at the peripheral portion of the wafer and perform etching so as not to cause a difference in shape between the central portion of the wafer and the peripheral portion of the wafer.

【0020】また、本発明のプラズマ処理方法は、上記
のプラズマ処理装置を用いたプラズマ処理方法であっ
て、第1環状部の内径Din、外径Doutおよび電極面か
らの突出量Houtが、ウエハサイズDSiおよび第1電極
と第2電極の電極間距離Lに対して、上記の(1)、
(2)、(3)式を満足する条件で、第2電極上に載置
されたウエハにプラズマ処理を施す。例えばこの条件で
ウエハにエッチング処理を施せば、エッチングレートの
低下もあまりなく、ウエハ中央部とウエハ周縁部とで形
状差を生じさせないようにエッチングすることができ
る。
Further, the plasma processing method of the present invention is a plasma processing method using the above plasma processing apparatus, wherein the inner diameter Din, the outer diameter Dout and the protrusion amount Hout from the electrode surface of the first annular portion are With respect to the size DSi and the distance L between the first electrode and the second electrode, the above (1),
Plasma processing is performed on the wafer mounted on the second electrode under the condition that the expressions (2) and (3) are satisfied. For example, if the wafer is subjected to an etching process under this condition, the etching rate does not decrease so much and etching can be performed without causing a difference in shape between the wafer central portion and the wafer peripheral portion.

【0021】[0021]

【発明の実施の形態】以下、本発明のプラズマ処理装置
の実施の形態について図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a plasma processing apparatus of the present invention will be described below with reference to the drawings.

【0022】図1は、本発明のプラズマ処理装置を示す
模式的断面図である。
FIG. 1 is a schematic sectional view showing a plasma processing apparatus of the present invention.

【0023】反応容器15は、気密容器により構成さ
れ、排気装置(図示せず)で排気することにより所要の
減圧状態とすることができるようになっている。排気装
置としては、ターボ分子ポンプやロータリーポンプなど
が使用される。
The reaction container 15 is composed of an airtight container, and can be brought to a required reduced pressure state by exhausting with an exhaust device (not shown). A turbo molecular pump, a rotary pump, or the like is used as the exhaust device.

【0024】反応容器15の上部には、第1電極11が
配設されている。第1電極11の材料としては、多結晶
シリコン、単結晶シリコン、アルミニウム、カーボンな
どが用いられる。なかでもウエハ汚染の少ない多結晶シ
リコンや単結晶シリコンを用いることが好ましい。第1
電極11は、アルミニウム製などのシールプレート17
上に電極押さえリング23で押圧固定される。シールプ
レート17と装置内壁面10aとは絶縁体18により絶
縁されている。
The first electrode 11 is provided on the reaction vessel 15. As the material of the first electrode 11, polycrystalline silicon, single crystal silicon, aluminum, carbon or the like is used. Above all, it is preferable to use polycrystalline silicon or single crystal silicon which causes less wafer contamination. First
The electrode 11 is a seal plate 17 made of aluminum or the like.
The electrode pressing ring 23 is pressed and fixed on the top. The seal plate 17 and the device inner wall surface 10a are insulated by an insulator 18.

【0025】シールプレート17の中央部にはガス導入
路16が形成されており、ガス導入路16はガス供給源
(図示せず)に接続されている。また、第1電極11に
形成されたガス導入孔11aから反応容器15内にガス
が供給されるようになっている。
A gas introduction passage 16 is formed in the center of the seal plate 17, and the gas introduction passage 16 is connected to a gas supply source (not shown). In addition, gas is supplied into the reaction vessel 15 through a gas introduction hole 11a formed in the first electrode 11.

【0026】反応容器15の下部には、第1電極11に
対向して第2電極12が配設されている。第2電極12
の上面にはウエハ19が載置される。この例の第2電極
12は静電チャック構造を備えるものであり、アルミニ
ウムなどで形成された電極本体12bのウエハ載置面が
アルミナなどの絶縁膜12aで被覆された構造となって
いる。また、第2電極12の外側面と装置内壁面10a
とは絶縁体18により絶縁されている。
A second electrode 12 is arranged below the reaction vessel 15 so as to face the first electrode 11. Second electrode 12
A wafer 19 is placed on the upper surface of the. The second electrode 12 in this example has an electrostatic chuck structure, and has a structure in which the wafer mounting surface of the electrode body 12b made of aluminum or the like is covered with an insulating film 12a such as alumina. Further, the outer surface of the second electrode 12 and the inner wall surface 10a of the device
Are insulated from each other by an insulator 18.

【0027】第1電極11の電極面の外周部には、第2
電極12側に突出した第1環状部13が配設されてい
る。第1電極11と第1環状部13とは、電極押さえリ
ング23にネジ止めされることにより機械的および電気
的に接合されている。
A second electrode is formed on the outer peripheral portion of the electrode surface of the first electrode 11.
A first annular portion 13 protruding toward the electrode 12 side is provided. The first electrode 11 and the first annular portion 13 are mechanically and electrically joined by being screwed to the electrode pressing ring 23.

【0028】第1環状部13の材料としては、多結晶シ
リコン、単結晶シリコン、アルミニウム、カーボンなど
を用いることができる。不純物などによりウエハを汚染
するおそれが少ない多結晶シリコンや単結晶シリコンを
用いることが好ましい。なお、多結晶シリコンや単結晶
シリコンの導電率を高めるには、ボロン(B)などをド
ープすれば良い。
As the material of the first annular portion 13, polycrystalline silicon, single crystal silicon, aluminum, carbon or the like can be used. It is preferable to use polycrystalline silicon or single crystal silicon which is less likely to contaminate the wafer with impurities. Note that boron (B) or the like may be doped to increase the conductivity of polycrystalline silicon or single crystal silicon.

【0029】第1環状部13の内径Din(mm)、外径
Dout(mm)、第1電極の電極面からの突出量Hout
(mm)について、処理するウエハサイズDSi(mm)
および第1電極11と第2電極12との間の電極間距離
L(mm)に対して次の範囲とするのが好ましい。
The inner diameter Din (mm), the outer diameter Dout (mm) of the first annular portion 13, and the protrusion amount Hout of the first electrode from the electrode surface.
(Mm), wafer size to be processed DSi (mm)
And it is preferable to set the following range with respect to the inter-electrode distance L (mm) between the first electrode 11 and the second electrode 12.

【0030】 1.03×DSi≦Din ≦1.09×DSi ・・・(1) 1.10×DSi≦Dout≦1.20×DSi ・・・(2) 0.7×L−2.0≦Hout≦0.7×L+2.0 ・・・(3) 例えば、ウエハサイズDSiが150mm、電極間距離L
が15mmのとき、内径Din、外径Dout、電極面から
の突出量Houtの好ましい範囲は次のようになる。
1.03 × DSi ≦ Din ≦ 1.09 × DSi (1) 1.10 × DSi ≦ Dout ≦ 1.20 × DSi (2) 0.7 × L-2.0 ≦ Hout ≦ 0.7 × L + 2.0 (3) For example, the wafer size DSi is 150 mm, the distance L between the electrodes is
Is 15 mm, the preferable range of the inner diameter Din, the outer diameter Dout, and the protrusion amount Hout from the electrode surface is as follows.

【0031】 154.5≦Din ≦163.5 ・・・(1’) 165.0≦Dout≦180.0 ・・・(2’) 8.5≦Hout≦12.5 ・・・(3’) 第1環状部13の内径Dinの好ましい範囲を上記の範囲
とする理由は、内径Dinが上記の範囲にあるとき、後述
するようにウエハの周縁部でも良好なエッチング形状が
得られるからである。
154.5 ≦ Din ≦ 163.5 (1 ′) 165.0 ≦ Dout ≦ 180.0 (2 ′) 8.5 ≦ Hout ≦ 12.5 (3 ′) The reason why the preferable range of the inner diameter Din of the first annular portion 13 is set to the above range is that when the inner diameter Din is in the above range, a good etching shape can be obtained even in the peripheral portion of the wafer as described later. .

【0032】外径Doutを上記の範囲とする理由は、外
径Doutが上記下限値より大きいときウエハの周縁部ま
での十分な電界強度の補正が可能になり、また上記上限
値より大きいとき、第1電極の電極面での平均電界強度
が低下し、エッチングレートが低下するためである。
The reason for setting the outer diameter Dout within the above range is that when the outer diameter Dout is larger than the lower limit value, it is possible to sufficiently correct the electric field strength up to the peripheral portion of the wafer, and when it is larger than the upper limit value, This is because the average electric field strength on the electrode surface of the first electrode is lowered and the etching rate is lowered.

【0033】電極面からの突出量Houtを上記の範囲と
する理由は、この範囲でウエハの周縁部でも良好なエッ
チング形状が得られるからである。
The reason why the protrusion amount Hout from the electrode surface is set in the above range is that a good etching shape can be obtained even in the peripheral portion of the wafer in this range.

【0034】第2電極12の外周部には、シリコン製の
第2環状部14が配設されている。第2環状部14と第
2電極12の第1電極11に対向する側の面は高さがほ
ぼ同一で平面となっている。また、第2環状部14は、
フローティング(電気的に接地されていない状態)とさ
れ、第2電極12と高周波的に接続される。
A second annular portion 14 made of silicon is disposed on the outer peripheral portion of the second electrode 12. The surfaces of the second annular portion 14 and the second electrode 12 on the side facing the first electrode 11 have substantially the same height and are flat. In addition, the second annular portion 14 is
It is in a floating state (not electrically grounded) and is connected to the second electrode 12 in high frequency.

【0035】第2環状部14の材料としては、第1環状
部13と同じく、多結晶シリコン、単結晶シリコン、ア
ルミニウム、カーボンなどを用いることができる。なか
でも、不純物などによりウエハを汚染するおそれが少な
い多結晶シリコンや単結晶シリコンを用いることが好ま
しい。なお、多結晶シリコンや単結晶シリコンの導電率
を高めるには、ボロン(B)などをドープすれば良い。
As the material of the second annular portion 14, as with the first annular portion 13, polycrystalline silicon, single crystal silicon, aluminum, carbon or the like can be used. Above all, it is preferable to use polycrystalline silicon or single crystal silicon, which is less likely to contaminate the wafer with impurities. Note that boron (B) or the like may be doped to increase the conductivity of polycrystalline silicon or single crystal silicon.

【0036】第2環状部14の内径は、第2電極12の
外径より大きいのはもちろんであるが、できるだけ小さ
いことが好ましい。その理由は、ウエハの周縁部での電
気力線を垂直にするためである。また、第2電極12と
第2環状部14の隙間で放電が起きないようにして、こ
の放電による第2電極12の絶縁膜12aの破壊を防止
するためである。
The inner diameter of the second annular portion 14 is, of course, larger than the outer diameter of the second electrode 12, but is preferably as small as possible. The reason is that the lines of electric force at the peripheral portion of the wafer are made vertical. This is also for preventing the discharge from occurring in the gap between the second electrode 12 and the second annular portion 14 and preventing the insulating film 12a of the second electrode 12 from being destroyed by this discharge.

【0037】第2環状部14の外径は、第2環状部14
の内径より8mm以上大きくすることが好ましい。ウエ
ハ周縁部の電界を十分に補正するためである。また、第
2環状部14の外径は、第1環状部13の外径Doutと
同じか小さくすることが好ましい。第1電極に供給され
る高周波電力を効率良く第2電極12の電極面に分配す
ることができるからである。
The outer diameter of the second annular portion 14 is
It is preferable to make it 8 mm or more larger than the inner diameter. This is to sufficiently correct the electric field at the peripheral portion of the wafer. The outer diameter of the second annular portion 14 is preferably the same as or smaller than the outer diameter Dout of the first annular portion 13. This is because the high frequency power supplied to the first electrode can be efficiently distributed to the electrode surface of the second electrode 12.

【0038】第2環状部14は、その表面が第2電極1
2の電極面とほぼ面一になるように配置するのが良い。
ウエハの周縁部での電気力線を垂直にするためである。
また、第2電極12側壁の絶縁膜12aのプラズマによ
る破壊を防止するためである。ただし、ウエハがこの第
2環状部14で持ち上がらないようにするため、公差を
考慮して、第2環状部14はその表面が第2電極12の
電極面より若干低くなるように配置することが好まし
い。すなわち、第2環状部14はその表面が第2電極1
2の電極面より0〜0.5mmの範囲で低くなるように
配置することが好ましい。
The surface of the second annular portion 14 is the second electrode 1.
It is preferable to dispose the electrode so that it is substantially flush with the second electrode surface.
This is because the lines of electric force at the peripheral portion of the wafer are vertical.
Further, it is to prevent the insulating film 12a on the side wall of the second electrode 12 from being destroyed by the plasma. However, in order to prevent the wafer from being lifted by the second annular portion 14, in consideration of the tolerance, the second annular portion 14 may be arranged such that the surface thereof is slightly lower than the electrode surface of the second electrode 12. preferable. That is, the surface of the second annular portion 14 is the second electrode 1
It is preferable to arrange it so that it is lower than the second electrode surface in the range of 0 to 0.5 mm.

【0039】第1電極11および第2電極12には整合
器20およびトランス22を介して高周波電源21が接
続されている。また、第2電極12には高周波カットフ
ィルター24を介してウエハ静電吸着用直流電源25が
接続されている。
A high frequency power source 21 is connected to the first electrode 11 and the second electrode 12 via a matching unit 20 and a transformer 22. A DC power supply 25 for wafer electrostatic attraction is connected to the second electrode 12 via a high frequency cut filter 24.

【0040】以下、上記構成のプラズマ処理装置を用い
てシリコン酸化膜を所定のパターンにエッチングする場
合について説明する。ウエハ19には、例えば膜厚1μ
m程度のシリコン酸化膜が形成されており、さらにその
シリコン酸化膜の上にレジストパターンが形成されてい
る。
The case where the silicon oxide film is etched into a predetermined pattern by using the plasma processing apparatus having the above structure will be described below. The wafer 19 has, for example, a film thickness of 1 μm.
A silicon oxide film of about m is formed, and a resist pattern is further formed on the silicon oxide film.

【0041】まず、ウエハ19を第2電極12上に載置
する。第1電極11を降下させて、電極間隔を所定の間
隔に設定する。
First, the wafer 19 is placed on the second electrode 12. The first electrode 11 is lowered to set the electrode interval to a predetermined interval.

【0042】次に、ウエハ静電吸着用直流電源25から
通電し、ウエハ19を静電吸着固定する。このとき、A
r等の不活性ガスを反応容器15内に導入し、高周波電
源21から電力を印加してプラズマを発生させれば、よ
り迅速にウエハを吸着させることができる。
Next, the wafer is electrostatically attracted and fixed by supplying electricity from the wafer electrostatic attraction DC power supply 25. At this time, A
If an inert gas such as r is introduced into the reaction container 15 and electric power is applied from the high frequency power source 21 to generate plasma, the wafer can be adsorbed more quickly.

【0043】反応容器15内にガス導入路16から、例
えばCF4、CHF3、Ar等を所定流量導入し、反応容
器15内を所定の圧力に設定する。高周波電源21から
所定の電力を印加して、導入したガスをプラズマ化す
る。発生したプラズマによりウエハ19上のシリコン酸
化膜がエッチングされる。
A predetermined flow rate of, for example, CF 4 , CHF 3 , Ar or the like is introduced into the reaction vessel 15 from the gas introduction passage 16 to set the inside of the reaction vessel 15 to a predetermined pressure. A predetermined power is applied from the high frequency power source 21 to turn the introduced gas into plasma. The generated plasma etches the silicon oxide film on the wafer 19.

【0044】上記構成の装置および方法を用いることに
より、ウエハ周縁部の電界が十分に補正され、ウエハ中
央部とウエハ周縁部とでエッチング形状差を生じさせな
いエッチングをウエハに施すことができる。
By using the apparatus and method having the above structure, the electric field at the peripheral portion of the wafer can be sufficiently corrected, and etching can be performed on the wafer without causing a difference in etching shape between the central portion of the wafer and the peripheral portion of the wafer.

【0045】[0045]

【実施例】以下、本発明の実施例について説明する。こ
の実施例で用いた装置は、図1に示したプラズマ処理装
置である。
Embodiments of the present invention will be described below. The apparatus used in this embodiment is the plasma processing apparatus shown in FIG.

【0046】第1電極11は、多結晶シリコン製であ
り、その電極面の直径は172.7mmである。第2電
極12は、アルミニウム製の電極本体にアルミナを被覆
して作製されており、ウエハ載置面の直径は147mm
である。
The first electrode 11 is made of polycrystalline silicon, and its electrode surface has a diameter of 172.7 mm. The second electrode 12 is made by coating an aluminum electrode body with alumina, and the diameter of the wafer mounting surface is 147 mm.
It is.

【0047】(試験1)上記のプラズマ処理装置を用い
て、ウエハ上に形成されたシリコン酸化膜をエッチング
し、第1環状部と第2環状部の材質とエッチングレート
の均一性およびウエハ中央部とウエハ周縁部でのエッチ
ング形状の差との関係について評価した。
(Test 1) Using the plasma processing apparatus described above, the silicon oxide film formed on the wafer was etched, and the materials of the first annular portion and the second annular portion, the uniformity of the etching rate, and the wafer central portion. And the difference in etching shape at the wafer peripheral portion were evaluated.

【0048】エッチングレートの均一性は、ウエハ上の
所定箇所のエッチングレートを測定し、そのバラツキを
算出して評価することとした。エッチング形状の差は、
中央部19aと周縁部19bの所定箇所に形成されたホ
ールの底部径を求めて評価することととした。
The uniformity of the etching rate was evaluated by measuring the etching rate at a predetermined position on the wafer and calculating the variation. The difference in etching shape is
The bottom diameters of the holes formed at the predetermined portions of the central portion 19a and the peripheral portion 19b are obtained and evaluated.

【0049】評価に用いたプラズマ処理装置の第1環状
部13および第2環状部14の形状は次の通りである。
第1環状部13の形状は、内径Dinが173mm、外径
Doutが223mm、電極面からの突出量Houtが6.5
mmである。第2環状部14の形状は、内径が147m
m、外径が165mmである。また、第2環状部14
は、第2電極12の電極面とほぼ同一高さになるように
配置され、第2環状部14が導体の場合、電気的にフロ
ーティングとされ、第2電極12と高周波的に接続され
るようにした。
The shapes of the first annular portion 13 and the second annular portion 14 of the plasma processing apparatus used for the evaluation are as follows.
Regarding the shape of the first annular portion 13, the inner diameter Din is 173 mm, the outer diameter Dout is 223 mm, and the protrusion amount Hout from the electrode surface is 6.5.
mm. The inner diameter of the second annular portion 14 is 147 m.
m, and the outer diameter is 165 mm. In addition, the second annular portion 14
Are arranged so as to be substantially flush with the electrode surface of the second electrode 12, and when the second annular portion 14 is a conductor, they are electrically floated and connected to the second electrode 12 at high frequency. I chose

【0050】第1環状部13および第2環状部14に用
いた材料は、導電体であるシリコンと絶縁体であるヴェ
スペル(デュポン社製、商品名:SPI、材質:ポリイ
ミド)である。この2つの組み合わせを変えて、試験を
行った。
The materials used for the first annular portion 13 and the second annular portion 14 are silicon, which is a conductor, and Vespel (a product name: SPI, material: polyimide, manufactured by DuPont), which is an insulator. The test was conducted by changing the combination of the two.

【0051】エッチング条件は、次の通りである。ガス
流量は、CF4:20sccm、CHF3:30sccm、Ar:
350sccmとし、反応容器15内の圧力は250mTorr
とした。高周波の周波数は400kHz、その電力は8
00Wとした。第1電極11と第2電極12の電極間距
離は10mmとした。エッチングレートの均一性の評価
には、膜厚1μmのシリコン酸化膜が形成された6イン
チシリコンウエハを用いた。エッチング形状の差の評価
には、さらにその上に0.5μmのホールパターンを有
するレジストが形成されているシリコンウエハを用い
た。
The etching conditions are as follows. The gas flow rate is CF 4 : 20 sccm, CHF 3 : 30 sccm, Ar:
350 sccm, the pressure inside the reaction vessel 15 is 250 mTorr
And The high frequency is 400 kHz and the power is 8
00W. The distance between the first electrode 11 and the second electrode 12 was 10 mm. To evaluate the uniformity of the etching rate, a 6-inch silicon wafer having a silicon oxide film with a film thickness of 1 μm was used. For the evaluation of the difference in etching shape, a silicon wafer on which a resist having a hole pattern of 0.5 μm was formed was used.

【0052】図2は、第1環状部13、第2環状部14
のいずれか一方または両方の形成材料として、上記シリ
コンまたはヴェスペルを用いた場合のエッチングレート
を示したグラフである。図中Aは、第1環状部13にシ
リコンを第2環状部14にヴェスペルを用いた場合であ
る。図中Bは、第1環状部13、第2環状部14ともに
ヴェスペルを用いた場合である。図中Cは、第1環状部
13、第2環状部14ともにシリコンを用いた場合であ
る。図中Dは、第1環状部13にヴェスペルを、第2環
状部14にシリコンを用いた場合である。
FIG. 2 shows a first annular portion 13 and a second annular portion 14.
3 is a graph showing an etching rate when the above silicon or Vespell is used as a forming material for one or both of the above. In the figure, A shows the case where silicon is used for the first annular portion 13 and Vespell is used for the second annular portion 14. B in the figure is a case where the first annular portion 13 and the second annular portion 14 are made of vespel. C in the figure is a case where silicon is used for both the first annular portion 13 and the second annular portion 14. In the figure, D is a case where Vespell is used for the first annular portion 13 and silicon is used for the second annular portion 14.

【0053】図2から明らかなように、第1環状部1
3、第2環状部14ともにシリコンを用いた場合(C)
は、周縁部におけるエッチングレートの低下はわずかで
あり、ほとんど無視できる程度であった。これに対し
て、第1環状部13、第2環状部14ともにヴェスペル
を用いた場合(B)は、中心からの距離が40mm以上
になるとエッチングレートが極端に低下する。また、第
1環状部13、第2環状部14のいずれか一方にシリコ
ンを用いた場合(A、D)は、第1環状部13、第2環
状部14ともにヴェスペルを用いた場合(B)よりも周
縁部19bのエッチングレートの低下が軽微であった。
ただし、いずれもエッチングレートの均一性という点で
は、不十分であった。
As is apparent from FIG. 2, the first annular portion 1
3 and the second annular portion 14 is made of silicon (C)
, The etching rate at the peripheral edge was slightly decreased, and it was almost negligible. On the other hand, in the case where the first annular portion 13 and the second annular portion 14 are made of Vespell (B), the etching rate is extremely reduced when the distance from the center is 40 mm or more. When silicon is used for either one of the first annular portion 13 and the second annular portion 14 (A, D), when both the first annular portion 13 and the second annular portion 14 are made of vespel (B) The decrease in the etching rate of the peripheral edge portion 19b was slight.
However, all of them were insufficient in terms of uniformity of etching rate.

【0054】エッチング形状の差について調べた結果を
表1に示す。表中には、エッチングレートの均一性の評
価から得られたエッチングレート(平均値)とエッチン
グレートの均一性も併せて記載している。
Table 1 shows the results of examining the difference in etching shape. In the table, the etching rate (average value) obtained from the evaluation of the etching rate uniformity and the etching rate uniformity are also shown.

【0055】[0055]

【表1】 [Table 1]

【0056】表1から明らかなように、第1環状部1
3、第2環状部14ともにシリコンを用いた場合(C)
は、エッチングレートの均一性は±2.88%であり、
また中央部19aと周縁部19bとにおけるホール径の
差は0.01μmであり、良好な結果が得られた。これ
に対して、第1環状部13、第2環状部14ともにヴェ
スペルを用いた場合(B)は、ホール径の差は0.03
μmであり、やや小さいものの、エッチングレートの均
一性は±9.65%と大きかった。また、第1環状部1
3、第2環状部14のいずれか一方にシリコンを用いた
場合(A、D)は、エッチングレートの均一性は±5.
59〜7.88%と、第1環状部13、第2環状部14
ともにヴェスペルを用いた場合(B)よりも改善される
が、ホール径の差は0.05〜0.06μmと大きかっ
た。
As is clear from Table 1, the first annular portion 1
3 and the second annular portion 14 is made of silicon (C)
Has an etching rate uniformity of ± 2.88%,
Further, the difference in hole diameter between the central portion 19a and the peripheral portion 19b was 0.01 μm, which was a good result. On the other hand, when the first annular portion 13 and the second annular portion 14 are both made of Vespell (B), the difference in hole diameter is 0.03.
Although it was μm, which was slightly small, the uniformity of the etching rate was as large as ± 9.65%. Also, the first annular portion 1
3 and the second annular portion 14 is made of silicon (A, D), the etching rate uniformity is ± 5.
59 to 7.88%, first annular portion 13, second annular portion 14
Both were improved compared to the case of using Vespell (B), but the difference in hole diameter was as large as 0.05 to 0.06 μm.

【0057】(試験2)上記のプラズマ処理装置を用
い、第1環状部の形状を変えて、ウエハ上に形成された
シリコン酸化膜をエッチングし、ウエハ中央部とウエハ
周縁部でのエッチング形状について評価した。
(Test 2) Using the plasma processing apparatus described above, the shape of the first annular portion was changed, the silicon oxide film formed on the wafer was etched, and the etching shape at the wafer central portion and the wafer peripheral portion was examined. evaluated.

【0058】評価に用いたプラズマ処理装置の第1環状
部13および第2環状部14は多結晶シリコン製とし
た。第1環状部13は、外径Doutが223mmで内径
Dinが173mmのもの、外径Doutが173mm一定
で、内径Dinが160mm、158mm、156mm、
150mmのものであって、さらに電極面からの突出量
Houtが11.5mm、9.5mm、6.5mmとなる
ものをそれぞれ用意した。第2環状部14は、第2電極
12の第1電極11に対向する面は高さがほぼ同一で平
面となるように配設し、また電気的にフローティングと
し、第2電極12と高周波的に接続した。第2環状部1
4の外径は165mmとした。
The first annular portion 13 and the second annular portion 14 of the plasma processing apparatus used for evaluation were made of polycrystalline silicon. The first annular portion 13 has an outer diameter Dout of 223 mm and an inner diameter Din of 173 mm, a constant outer diameter Dout of 173 mm, and an inner diameter Din of 160 mm, 158 mm, 156 mm,
Those having a diameter of 150 mm and having protrusion amounts Hout from the electrode surface of 11.5 mm, 9.5 mm, and 6.5 mm were prepared. The second annular portion 14 is arranged such that the surface of the second electrode 12 facing the first electrode 11 is substantially the same in height and is a flat surface, and is electrically floated so that the second annular portion 14 and the second electrode 12 have a high frequency. Connected to. Second annular part 1
The outer diameter of 4 was 165 mm.

【0059】エッチング条件は、次の通りである。ガス
流量は、CF4:15sccm、CHF3:18sccm、Ar:
200sccmとし、反応容器15内の圧力は200mTorr
とした。高周波の周波数は400kHz、その電力は8
00Wとした。この評価には、膜厚1μmのシリコン酸
化膜が形成され、その上に0.5μmのホールパターン
を有するレジストが形成されている6インチシリコンウ
エハを用いた。
The etching conditions are as follows. The gas flow rate is CF 4 : 15 sccm, CHF 3 : 18 sccm, Ar:
The pressure inside the reaction vessel 15 is 200 mTorr.
And The high frequency is 400 kHz and the power is 8
00W. For this evaluation, a 6-inch silicon wafer in which a silicon oxide film having a film thickness of 1 μm was formed and on which a resist having a hole pattern of 0.5 μm was formed was used.

【0060】図3は、図4および図5は、ホール形状を
示す模式的断面図である。図3は、第1電極11と第2
電極12の電極間距離が15mm、第1環状部13の電
極面からの突出量Houtが11.5mmのときの結果で
ある。図4は、第1電極11と第2電極12の電極間距
離が13mm、第1環状部13の電極面からの突出量H
outが9.5mmのときの結果である。図5は、第1電
極11と第2電極12の電極間距離が10mm、第1環
状部13の電極面からの突出量Houtが6.5mmのと
きの結果である。なお、ホール断面形状は、走査型電子
顕微鏡(SEM)により観察した。ウエハ中央部はウエ
ハ中心位置であり、ウエハ周縁部はウエハの端から1〜
3mmの位置である。
FIG. 3 is a schematic sectional view showing a hole shape. FIG. 3 shows the first electrode 11 and the second electrode.
The results are obtained when the inter-electrode distance between the electrodes 12 is 15 mm and the protrusion amount Hout from the electrode surface of the first annular portion 13 is 11.5 mm. In FIG. 4, the distance between the first electrode 11 and the second electrode 12 is 13 mm, and the protrusion amount H from the electrode surface of the first annular portion 13 is H.
This is the result when out is 9.5 mm. FIG. 5 shows the results when the distance between the first electrode 11 and the second electrode 12 is 10 mm, and the protrusion amount Hout from the electrode surface of the first annular portion 13 is 6.5 mm. The hole cross-sectional shape was observed with a scanning electron microscope (SEM). The wafer central portion is the wafer central position, and the wafer peripheral portion is 1 to 1 from the wafer edge.
The position is 3 mm.

【0061】図3、図4および図5のホール形状の結果
から、第1環状部13の内径Dinが154.5〜16
3.5mmの間にあるとき、ウエハ周縁部においても良
好なエッチング形状が得られることがわかる。
From the results of the hole shapes shown in FIGS. 3, 4 and 5, the inner diameter Din of the first annular portion 13 is 154.5-16.
It can be seen that when the distance is between 3.5 mm, a good etching shape can be obtained even in the peripheral portion of the wafer.

【0062】すなわち、内径DinをウエハサイズDSiに
対して(1)式を満たす範囲にすることにより、ウエハ
周縁部においても良好なエッチング形状が得られること
を確認した。
That is, it was confirmed that by setting the inner diameter Din within the range satisfying the formula (1) with respect to the wafer size DSi, a good etching shape can be obtained even in the peripheral portion of the wafer.

【0063】同様に、図3、図4および図5のホール形
状の結果から、第1環状部13の電極面からの突出量H
outを第1電極11と第2電極12の電極間距離にあわ
せて変化させることにより、上記の内径Dinの値の範囲
でウエハ周縁部においても良好なエッチング形状が得ら
れることを確認した。
Similarly, from the results of the hole shapes shown in FIGS. 3, 4, and 5, the protrusion amount H from the electrode surface of the first annular portion 13 is obtained.
It was confirmed that by changing out according to the distance between the first electrode 11 and the second electrode 12, a good etching shape can be obtained even in the peripheral portion of the wafer within the above range of the inner diameter Din.

【0064】すなわち、第1環状部13の電極面からの
突出量Houtを第1電極11と第2電極12の電極間距
離Lに対して(3)式を満たす範囲とすることにより、
上記の内径Dinの値の範囲でウエハ周縁部においても良
好なエッチング形状が得られることを確認した。
That is, by setting the protrusion amount Hout from the electrode surface of the first annular portion 13 within the range that satisfies the formula (3) for the interelectrode distance L between the first electrode 11 and the second electrode 12,
It was confirmed that a good etching shape could be obtained even in the peripheral portion of the wafer within the above range of the inner diameter Din.

【0065】以上説明したように、本発明のプラズマ処
理装置は、導電性の第1環状部13および導電性の第2
環状部14を備えている。そのため、ウエハ周縁部19
bの電界が十分に補正され、ウエハ中央部19aとウエ
ハ周縁部19bとでエッチング形状に差を生じない。そ
の結果、エッチングレートの均一性を損なうことなく、
ウエハ中央部19aとウエハ周縁部19bとにおけるエ
ッチング形状に差が生じさせないようエッチングするこ
とができた。
As described above, the plasma processing apparatus of the present invention has the conductive first annular portion 13 and the conductive second annular portion 13.
An annular portion 14 is provided. Therefore, the wafer peripheral portion 19
The electric field of b is sufficiently corrected, and there is no difference in etching shape between the wafer central portion 19a and the wafer peripheral portion 19b. As a result, without impairing the uniformity of the etching rate,
It was possible to perform etching so as not to cause a difference in etching shape between the wafer central portion 19a and the wafer peripheral portion 19b.

【0066】また、本発明のプラズマ処理装置は、第2
電極の外周部に第2環状部を備えることにより、第2電
極を見かけ上大きくするものである。そのため、静電チ
ャック構造を有する第2電極を備えた装置に容易に適用
できることを確認した。
Further, the plasma processing apparatus of the present invention is the second
By providing the second annular portion on the outer peripheral portion of the electrode, the second electrode is apparently enlarged. Therefore, it was confirmed that it can be easily applied to an apparatus provided with a second electrode having an electrostatic chuck structure.

【0067】第1環状部13の内径Din、外径Dout、
電極面からの突出量HoutをウエハサイズDSiおよび電
極間距離Lに対して所定の範囲とすることにより、上記
エッチングの効果を発揮させることができることを確認
した。
The inner diameter Din, the outer diameter Dout of the first annular portion 13,
It was confirmed that the etching effect can be exhibited by setting the protrusion amount Hout from the electrode surface within a predetermined range with respect to the wafer size DSi and the interelectrode distance L.

【0068】第1環状部13、第2環状部14をシリコ
ンで作製することにより、この部分から発生する不純物
によるウエハの汚染が起きないことも確認できた。
It was also confirmed that the first annular portion 13 and the second annular portion 14 were made of silicon so that the wafer was not contaminated by impurities generated from these portions.

【0069】[0069]

【発明の効果】上述したように、本発明のプラズマ処理
装置およびプラズマ処理方法は、ウエハ周縁部での電界
補正を向上させ、ウエハ中央部とウエハ周縁部とでエッ
チングレートが同等でエッチング形状差を生じさせない
ようにエッチングすることができる。
As described above, the plasma processing apparatus and the plasma processing method of the present invention improve the electric field correction at the peripheral portion of the wafer, and the etching rate is equal between the central portion of the wafer and the peripheral portion of the wafer, and the difference in etching shape is caused. Can be etched so as not to generate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のプラズマ処理装置を示す模式的断面図
である。
FIG. 1 is a schematic cross-sectional view showing a plasma processing apparatus of the present invention.

【図2】第1環状部、第2環状部のいずれか一方または
両方の形成材料として、上記シリコンまたはヴェスペル
を用いた場合のエッチングレートを示したグラフであ
る。
FIG. 2 is a graph showing an etching rate when the above silicon or Vespell is used as a material for forming one or both of the first annular portion and the second annular portion.

【図3】ホール形状を示す模式的断面図であり、第1電
極と第2電極の電極間距離が15mm、第1環状部の電
極面からの突出量Houtが11.5mmのときの結果で
ある。
FIG. 3 is a schematic cross-sectional view showing a hole shape, showing the results when the distance between the first electrode and the second electrode is 15 mm, and the protrusion amount Hout from the electrode surface of the first annular portion is 11.5 mm. is there.

【図4】ホール形状を示す模式的断面図であり、第1電
極と第2電極の電極間距離が13mm、第1環状部の電
極面からの突出量Houtが9.5mmのときの結果であ
る。
FIG. 4 is a schematic cross-sectional view showing the shape of a hole, showing the results when the distance between the first electrode and the second electrode is 13 mm and the protrusion amount Hout from the electrode surface of the first annular portion is 9.5 mm. is there.

【図5】ホール形状を示す模式的断面図であり、第1電
極と第2電極の電極間距離が10mm、第1環状部の電
極面からの突出量Houtが6.5mmのときの結果であ
る。
FIG. 5 is a schematic cross-sectional view showing a hole shape, showing the results when the distance between the first electrode and the second electrode is 10 mm and the protrusion amount Hout from the electrode surface of the first annular portion is 6.5 mm. is there.

【図6】環状部を備えた従来のプラズマ処理装置を示す
模式的断面図である。
FIG. 6 is a schematic cross-sectional view showing a conventional plasma processing apparatus having an annular portion.

【符号の説明】[Explanation of symbols]

10 プラズマ処理装置 10a 装置内壁面 11 第1電極 12 第2電極 12a 絶縁膜 12b 電極本体 13 第1環状部 14 第2環状部 15 反応容器 16 ガス導入路 17 シールプレート 18 絶縁体 19 ウエハ 19a ウエハ中央部 19b ウエハ周縁部 20 整合器 21 高周波電源 22 トランス 23 電極押さえリング 24 高周波カットフィルター 25 ウエハ静電吸着用直流電源 30 プラズマ処理装置 31 第1電極 31a 交流電源 31b 交流電源 32 第2電極 33 環状部 38a 絶縁体 38b 絶縁体 Reference Signs List 10 plasma processing apparatus 10a inner wall surface 11 first electrode 12 second electrode 12a insulating film 12b electrode body 13 first annular portion 14 second annular portion 15 reaction vessel 16 gas introduction passage 17 seal plate 18 insulator 19 wafer 19a wafer center Part 19b Wafer peripheral part 20 Matching device 21 High frequency power supply 22 Transformer 23 Electrode pressing ring 24 High frequency cut filter 25 DC power supply for wafer electrostatic attraction 30 Plasma processing device 31 First electrode 31a AC power supply 31b AC power supply 32 Second electrode 33 Ring part 38a insulator 38b insulator

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥村 信夫 大阪府大阪市中央区北浜4丁目5番33号住 友金属工業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Nobuo Okumura 4-53-3 Kitahama, Chuo-ku, Osaka-shi, Osaka Sumitomo Metal Industries, Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】第1電極と、これに対向するウエハを載置
する第2電極とを備えたプラズマ処理装置であって、前
記第1電極の前記第2電極と対向する面の外周部に前記
第2電極側へ突出した導電性の第1環状部が設けられ、
前記第2電極の外周部に導電性の第2環状部が設けられ
ていることを特徴とするプラズマ処理装置。
1. A plasma processing apparatus comprising a first electrode and a second electrode on which a wafer facing the first electrode is mounted, the plasma processing apparatus comprising an outer peripheral portion of a surface of the first electrode facing the second electrode. A conductive first annular portion protruding toward the second electrode is provided,
A plasma processing apparatus, wherein a conductive second annular portion is provided on an outer peripheral portion of the second electrode.
【請求項2】前記第2電極が静電チャック構造を備えて
いることを特徴とする請求項1記載のプラズマ処理装
置。
2. The plasma processing apparatus according to claim 1, wherein the second electrode has an electrostatic chuck structure.
【請求項3】請求項1または請求項2記載のプラズマ処
理装置を用いたプラズマ処理方法であって、第1環状部
の内径Din(mm)、外径Dout(mm)および第1電
極の電極面からの突出量Hout(mm)が、処理される
ウエハのウエハサイズDSi(mm)および第1電極と第
2電極の電極間距離L(mm)に対して、下記の
(1)、(2)、(3)式を満足する条件で、第2電極
上に載置されたウエハにプラズマ処理を施すことを特徴
とするプラズマ処理方法。 1.03×DSi≦Din ≦1.09×DSi ・・・(1) 1.10×DSi≦Dout≦1.20×DSi ・・・(2) 0.7×L−2.0≦Hout≦0.7×L+2.0 ・・・(3)
3. A plasma processing method using the plasma processing apparatus according to claim 1, wherein an inner diameter Din (mm), an outer diameter Dout (mm) of the first annular portion, and an electrode of the first electrode. The amount of protrusion Hout (mm) from the surface is defined by the following (1) and (2) with respect to the wafer size DSi (mm) of the wafer to be processed and the electrode distance L (mm) between the first electrode and the second electrode. ) And (3) are satisfied, the plasma processing is performed on the wafer mounted on the second electrode. 1.03 × DSi ≦ Din ≦ 1.09 × DSi (1) 1.10 × DSi ≦ Dout ≦ 1.20 × DSi (2) 0.7 × L-2.0 ≦ Hout ≦ 0.7 × L + 2.0 (3)
JP31768296A 1996-03-15 1996-11-28 Plasma processor and plasma processing method Pending JPH09306896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31768296A JPH09306896A (en) 1996-03-15 1996-11-28 Plasma processor and plasma processing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5946596 1996-03-15
JP8-59465 1996-03-15
JP31768296A JPH09306896A (en) 1996-03-15 1996-11-28 Plasma processor and plasma processing method

Publications (1)

Publication Number Publication Date
JPH09306896A true JPH09306896A (en) 1997-11-28

Family

ID=26400514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31768296A Pending JPH09306896A (en) 1996-03-15 1996-11-28 Plasma processor and plasma processing method

Country Status (1)

Country Link
JP (1) JPH09306896A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110652A (en) * 2000-10-03 2002-04-12 Rohm Co Ltd Plasma treatment method and its device
DE10050050A1 (en) * 2000-10-10 2002-04-25 Promos Technologies Inc Process for compensating for etching stress during etching of a semiconductor wafer comprises exposing a substrate bead from the edge of the wafer forming a pattern using photolacquer
JP2007081382A (en) * 2005-08-18 2007-03-29 Mitsubishi Materials Corp Silicon ring for use of plasma etcher
KR101028385B1 (en) * 2000-10-13 2011-04-13 램 리써치 코포레이션 Stepped upper electrode for plasma processing uniformity
JP2011518959A (en) * 2008-04-28 2011-06-30 アプライド マテリアルズ インコーポレイテッド Non-planar faceplate for plasma processing chamber
JP2011176361A (en) * 2000-02-24 2011-09-08 Tokyo Electron Ltd Parallel-plate dry etching apparatus and method of dry etching
JP2011243688A (en) * 2010-05-17 2011-12-01 Tokyo Electron Ltd Plasma processing apparatus
JP2018049830A (en) * 2013-01-25 2018-03-29 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Shower head having removable gas distribution plate

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176361A (en) * 2000-02-24 2011-09-08 Tokyo Electron Ltd Parallel-plate dry etching apparatus and method of dry etching
JP2002110652A (en) * 2000-10-03 2002-04-12 Rohm Co Ltd Plasma treatment method and its device
DE10050050A1 (en) * 2000-10-10 2002-04-25 Promos Technologies Inc Process for compensating for etching stress during etching of a semiconductor wafer comprises exposing a substrate bead from the edge of the wafer forming a pattern using photolacquer
DE10050050B4 (en) * 2000-10-10 2006-06-14 Promos Technologies, Inc. Method of reducing the stress effect when etching deep trenches
KR101028385B1 (en) * 2000-10-13 2011-04-13 램 리써치 코포레이션 Stepped upper electrode for plasma processing uniformity
KR101118003B1 (en) * 2000-10-13 2012-02-24 램 리써치 코포레이션 Stepped upper electrode for plasma processing uniformity
JP2007081382A (en) * 2005-08-18 2007-03-29 Mitsubishi Materials Corp Silicon ring for use of plasma etcher
JP4517370B2 (en) * 2005-08-18 2010-08-04 三菱マテリアル株式会社 Silicon ring for plasma etching equipment
JP2011518959A (en) * 2008-04-28 2011-06-30 アプライド マテリアルズ インコーポレイテッド Non-planar faceplate for plasma processing chamber
JP2011243688A (en) * 2010-05-17 2011-12-01 Tokyo Electron Ltd Plasma processing apparatus
JP2018049830A (en) * 2013-01-25 2018-03-29 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Shower head having removable gas distribution plate

Similar Documents

Publication Publication Date Title
JP4141234B2 (en) Plasma processing equipment
US7678225B2 (en) Focus ring for semiconductor treatment and plasma treatment device
KR101450350B1 (en) Apparatus for substrate processing and methods therefor
JP3296292B2 (en) Etching method, cleaning method, and plasma processing apparatus
JPH11317397A (en) Processing device
JPH08335567A (en) Plasma treatment apparatus
JPH11195645A (en) Dry etching device
US20070227666A1 (en) Plasma processing apparatus
JP3499104B2 (en) Plasma processing apparatus and plasma processing method
KR100801580B1 (en) Plasma-enhanced processing apparatus
US6041733A (en) Plasma processing apparatus protected from discharges in association with secondary potentials
JP3205878B2 (en) Dry etching equipment
US8034213B2 (en) Plasma processing apparatus and plasma processing method
WO2002052628A1 (en) Plasma processing method and plasma processor
JPH09306896A (en) Plasma processor and plasma processing method
CN111261511A (en) Plasma processing apparatus and plasma processing method
JP3086362B2 (en) Plasma processing equipment
JP3343629B2 (en) Plasma processing equipment
JP4387801B2 (en) Semiconductor wafer dry etching method
JP3174982B2 (en) Plasma processing equipment
JP3222859B2 (en) Plasma processing equipment
TWI771770B (en) Plasma processor and method for preventing arc damage to confinement rings
JP2003077904A (en) Apparatus and method for plasma processing
JP2004349717A (en) Plasma-etching trearment apparatus
JPH11135483A (en) Manufacture of semiconductor device