JPH09298872A - Resonance type dc-dc converter - Google Patents

Resonance type dc-dc converter

Info

Publication number
JPH09298872A
JPH09298872A JP12932096A JP12932096A JPH09298872A JP H09298872 A JPH09298872 A JP H09298872A JP 12932096 A JP12932096 A JP 12932096A JP 12932096 A JP12932096 A JP 12932096A JP H09298872 A JPH09298872 A JP H09298872A
Authority
JP
Japan
Prior art keywords
circuit
voltage
time
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12932096A
Other languages
Japanese (ja)
Other versions
JP3560100B2 (en
Inventor
Shunichi Chiba
俊一 千葉
Tomoko Kobayashi
智子 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12932096A priority Critical patent/JP3560100B2/en
Publication of JPH09298872A publication Critical patent/JPH09298872A/en
Application granted granted Critical
Publication of JP3560100B2 publication Critical patent/JP3560100B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To attain prevention of overcurrent and switching frequency lowering by a simple circuit formation by changing the time constant setting resistance component of a pulse generating circuit according to error voltage for controlling off-time of a switching element. SOLUTION: A pulse duration control circuit 14 includes an error detection circuit 15. When the error voltage between the output voltage divided by a potential divider 15 and reference voltage 15b is amplified by a differential amplifier 15C, and it is applied to the base of a transistor 16, the current corresponding to it flows through the collector of the transistor 16. Therefore, it is equivalent to an apparent change of the combined resistance consisting of a parallel circuit of a resistor 17 and a resistor 18, and a resistor 19 which is connected to the parallel circuit in series. By the combined resistance and a capacitor 23, the time constant of off-time of a pulse generating circuit 20 is determined. The off-time can be restricted so as to become extremely short in case of overcurrent and become extremely long in case of small load current, therefore, it is possible to attain prevention of overcurrent and switching frequency lowering by a simple circuit formation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、直流入力をスイッ
チ素子でスイッチングすることによって交流に変換し、
この交流出力を直流に変換して出力する共振型DC−D
Cコンバータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention converts a direct current input into an alternating current by switching with a switch element,
Resonant DC-D that converts this AC output into DC and outputs it
It relates to a C converter.

【0002】[0002]

【従来の技術】図2は、従来の共振型DC−DCコンバ
ータの構成を示す回路図である。同図において、直流入
力電圧Vinが入力される入力端子1とアースとの間には
リップル除去用コンデンサ2が接続され、さらに入力端
子1と出力電圧Vout が出力される出力端子3との間に
はチョークコイル4および整流用ダイオード5が直列に
接続されている。
2. Description of the Related Art FIG. 2 is a circuit diagram showing a configuration of a conventional resonance type DC-DC converter. In the figure, a ripple removing capacitor 2 is connected between the input terminal 1 to which the DC input voltage Vin is input and the ground, and further between the input terminal 1 and the output terminal 3 from which the output voltage Vout is output. The choke coil 4 and the rectifying diode 5 are connected in series.

【0003】チョークコイル4および整流用ダイオード
5との接続点とアースとの間にはスイッチ素子6が接続
され、整流用ダイオード5の出力段とアースとの間には
出力平滑用コンデンサ7が接続されている。
A switch element 6 is connected between the connection point of the choke coil 4 and the rectifying diode 5 and the ground, and an output smoothing capacitor 7 is connected between the output stage of the rectifying diode 5 and the ground. Has been done.

【0004】また、差動増幅器8は直流出力電圧の変動
分を検出するものであり、この差動増幅器8の一方の入
力端には分圧器9により分圧された出力電圧が入力さ
れ、差動増幅器8の他方の入力端には基準電圧10が入
力されている。
Further, the differential amplifier 8 detects a variation of the DC output voltage, and the output voltage divided by the voltage divider 9 is input to one input terminal of the differential amplifier 8 to obtain a difference. The reference voltage 10 is input to the other input terminal of the dynamic amplifier 8.

【0005】差動増幅器8で検出された差電圧はパルス
幅変調回路(PWM)11に供給され、差動増幅器8の
差電圧に応じてパルス幅変調されたパルス信号はスイッ
チ素子6に供給される。このパルス信号でスイッチ素子
6をスイッチングすることによって直流入力をチョッピ
ングして交流に変換し、この交流出力をダイオード5に
よって直流に変換し、コンデンサ7によって平滑化して
出力電圧Vout を出力する。
The differential voltage detected by the differential amplifier 8 is supplied to the pulse width modulation circuit (PWM) 11, and the pulse signal whose pulse width is modulated according to the differential voltage of the differential amplifier 8 is supplied to the switch element 6. It By switching the switching element 6 with this pulse signal, the DC input is chopped and converted into AC, the AC output is converted into DC by the diode 5, smoothed by the capacitor 7, and the output voltage Vout is output.

【0006】このように構成されたDC−DCコンバー
タのPWM制御は、スイッチング周期を固定してスイッ
チング素子6のオン/オフ時間比(時比率)を制御して
行うパルス幅変調方式である。
The PWM control of the DC-DC converter configured as described above is a pulse width modulation method which is performed by fixing the switching cycle and controlling the on / off time ratio (duty ratio) of the switching element 6.

【0007】この制御回路方式では、帰還系の分圧器9
で分圧した出力電圧と基準電圧10とを差動増幅器8で
比較し、その差電圧でパルス幅変調回路11を制御し、
出力電圧が低い時には、オン時間のパルス幅を広げ、出
力電圧が高い時には、オン時間のパルス幅を狭くして、
電源の出力電圧を安定化している。
In this control circuit system, the voltage divider 9 in the feedback system is used.
The output voltage divided by is compared with the reference voltage 10 by the differential amplifier 8, and the pulse width modulation circuit 11 is controlled by the difference voltage,
When the output voltage is low, the on-time pulse width is widened, and when the output voltage is high, the on-time pulse width is narrowed.
The output voltage of the power supply is stabilized.

【0008】[0008]

【発明が解決しようとする課題】しかし、時比率制御の
場合、スイッチング周波数を固定しているため、小負荷
電流時に出力電圧の上昇を防止する過電流保護回路や、
過負荷や出力短絡などの過電流保護回路を付加しなけれ
ばならず、コスト、実装面で不利となる。
However, in the case of duty ratio control, since the switching frequency is fixed, an overcurrent protection circuit that prevents the output voltage from rising at a small load current, and
An overcurrent protection circuit such as overload or output short circuit must be added, which is disadvantageous in terms of cost and mounting.

【0009】また、電流共振型DC−DCコンバータ
は、共振周波数をオン時間に対応させて固定するため、
出力電圧の安定化はオフ時間を可変にすることによって
出力電圧の安定化を図る周波数制御となる。
Further, in the current resonance type DC-DC converter, the resonance frequency is fixed in correspondence with the on-time.
Stabilization of the output voltage is frequency control that stabilizes the output voltage by making the off time variable.

【0010】本発明は、スイッチ素子のオフ時間を可変
にすることにより、過電流保護、スイッチング周波数の
低下防止を簡易な回路構成でローコストに、かつ容易に
実現できる、信頼性及び安全性の高い電流共振型DC−
DCコンバータを提供することを目的とする。
According to the present invention, by making the off time of the switch element variable, overcurrent protection and switching frequency reduction prevention can be easily realized at a low cost with a simple circuit configuration, and the reliability and safety are high. Current resonance type DC-
An object is to provide a DC converter.

【0011】[0011]

【課題を解決するための手段】本発明は直流電圧を所定
の周波数でチョッピングして交流に変換するスイッチ素
子と、前記変換された交流を直流に変換し平滑化して直
流出力電圧を生成する整流平滑部とを有する共振型DC
−DCコンバータであって、前記スイッチ素子に所定周
波数のスイッチング用パルス信号を出力するパルス発生
回路と、前記直流出力電圧と基準電圧とを比較して誤差
電圧を検出する誤差検出回路と、前記パルス発生回路の
時定数設定用抵抗成分を前記誤差検出回路で検出された
誤差電圧に応じて変化させることにより前記スイッチ素
子のオフ時間を制御する時定数可変回路とを備えてなる
ものである。
According to the present invention, there is provided a switching element for chopping a direct current voltage at a predetermined frequency to convert it into an alternating current, and a rectifier for converting the converted alternating current to a direct current and smoothing it to generate a direct current output voltage. Resonant DC with smoothing part
A DC converter that outputs a switching pulse signal of a predetermined frequency to the switch element; an error detection circuit that compares the DC output voltage with a reference voltage to detect an error voltage; and the pulse A time constant variable circuit for controlling the off time of the switch element by changing the time constant setting resistance component of the generation circuit according to the error voltage detected by the error detection circuit.

【0012】本発明によれば、過負荷や出力短絡等の過
電流時には、時定数可変回路がパルス発生回路の時定数
を、スイッチ素子のオフ時間が極端に短くならないよう
決定して負荷に過電流が流れるのを防止する。また、小
負荷電流時には、時定数可変回路がパルス発生回路の時
定数を、スイッチ素子のオフ時間が極端に長くなないよ
うに決定してスイッチング周波数が低下するのを防止す
る。
According to the present invention, when an overcurrent such as an overload or an output short circuit occurs, the time constant variable circuit determines the time constant of the pulse generating circuit so that the off time of the switch element does not become extremely short and the load is overloaded. Prevent current from flowing. Further, when the load current is small, the variable time constant circuit determines the time constant of the pulse generating circuit so that the off time of the switch element does not become excessively long, thereby preventing the switching frequency from decreasing.

【0013】[0013]

【発明の実施の形態】本発明の請求項1に記載の発明
は、直流電圧を所定の周波数でチョッピングして交流に
変換するスイッチ素子と、前記変換された交流を直流に
変換し平滑化して直流出力電圧を生成する整流平滑部と
を有する共振型DC−DCコンバータであって、前記ス
イッチ素子に所定周波数のスイッチング用パルス信号を
出力するパルス発生回路と、前記直流出力電圧と基準電
圧とを比較して誤差電圧を検出する誤差検出回路と、前
記パルス発生回路の時定数設定用抵抗成分を前記誤差検
出回路で検出された誤差電圧に応じて変化させることに
より前記スイッチ素子のオフ時間を制御する時定数可変
回路とを備えてなるものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is a switching element for chopping a DC voltage at a predetermined frequency to convert it into an AC, and converting the converted AC into a DC for smoothing. A resonance type DC-DC converter having a rectifying / smoothing unit for generating a DC output voltage, comprising: a pulse generating circuit for outputting a switching pulse signal of a predetermined frequency to the switch element; and the DC output voltage and a reference voltage. An off-time of the switching element is controlled by changing an error detection circuit for comparing and detecting an error voltage and a time constant setting resistance component of the pulse generation circuit according to the error voltage detected by the error detection circuit. And a time constant variable circuit for

【0014】請求項2に記載の発明は、時定数可変回路
が、誤差検出回路からの誤差電圧に応じた電流を生成す
るトランジスタと、前記トランジスタのエミッタに直列
に接続された第1の抵抗と、前記トランジスタのコレク
タに直列に接続された第2の抵抗と、前記トランジスタ
と第1の抵抗との直列回路に並列に接続した第3の抵抗
とから構成されているものである。
According to a second aspect of the present invention, the variable time constant circuit includes a transistor for generating a current according to the error voltage from the error detection circuit, and a first resistor connected in series to the emitter of the transistor. , A second resistor connected in series to the collector of the transistor, and a third resistor connected in parallel to the series circuit of the transistor and the first resistor.

【0015】従って、過負荷や出力短絡等の過電流時に
は、時定数可変回路を構成するトランジスタがオン状態
になるため、パルス発生回路のオフ時間の時定数は、第
1〜第3の抵抗の合成抵抗により決定される。これによ
り、オフ時間が極端に短くなるのを制限し、負荷に過電
流が流れるのを防止する。
Therefore, when an overcurrent such as an overload or an output short circuit occurs, the transistor forming the variable time constant circuit is turned on, so that the time constant of the off time of the pulse generation circuit depends on the first to third resistors. Determined by combined resistance. This limits the off time from becoming extremely short, and prevents an overcurrent from flowing to the load.

【0016】また、小負荷電流時には、時定数可変回路
を構成するトランジスタがオフ状態になるため、パルス
発生回路のオフ時間の時定数は第2の抵抗と第3の抵抗
の合成抵抗により決定される。これにより、オフ時間が
極端に長くなるのを制限し、スイッチング周波数が低下
するのを防止する。
Further, since the transistor forming the variable time constant circuit is turned off at the time of a small load current, the time constant of the off time of the pulse generation circuit is determined by the combined resistance of the second resistance and the third resistance. It This limits the off time from becoming extremely long and prevents the switching frequency from decreasing.

【0017】以下、本発明の実施の形態について、図面
を用いて説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0018】図1は、本発明の実施の形態による電流共
振型DC−DCコンバータの構成を示す回路図で、図2
に示す構成要素と同一部分には同一符号を付して説明す
る。図1において、直流入力電圧Vinが入力される入力
端子1とアースとの間にはリップル除去用コンデンサ2
が接続され、さらに入力端子1と出力電圧Vout を出力
する出力端子3との間には、チョークコイル4および整
流用ダイオード5が直列に接続されている。
FIG. 1 is a circuit diagram showing a configuration of a current resonance type DC-DC converter according to an embodiment of the present invention.
The same parts as those shown in FIG. In FIG. 1, a ripple removing capacitor 2 is provided between the input terminal 1 to which the DC input voltage Vin is input and the ground.
, And a choke coil 4 and a rectifying diode 5 are connected in series between the input terminal 1 and the output terminal 3 that outputs the output voltage Vout.

【0019】また、チョークコイル4および整流用ダイ
オード5の接続点とアースとの間には共振用チョークコ
イル12およびスイッチ素子6が接続され、整流用ダイ
オード5の出力段とアースとの間には出力平滑用コンデ
ンサ7が接続されている。さらに、整流用ダイオード5
と並列に共振用コンデンサ13が接続され、共振用チョ
ークコイル12および共振用コンデンサ13によって電
流共振回路を構成している。
A resonance choke coil 12 and a switch element 6 are connected between the connection point of the choke coil 4 and the rectifying diode 5 and the ground, and between the output stage of the rectifying diode 5 and the ground. The output smoothing capacitor 7 is connected. Furthermore, the rectifying diode 5
A resonance capacitor 13 is connected in parallel with the resonance choke coil 12 and the resonance capacitor 13 to form a current resonance circuit.

【0020】また、スイッチ素子6を制御するパルス幅
制御回路14は、出力電圧Vout を分圧器15aで分圧
した電圧と基準電圧15bとを比較して両者の誤差電圧
を検出する差動増幅器15cを有する誤差検出回路15
を有する。
Further, the pulse width control circuit 14 for controlling the switch element 6 compares the voltage obtained by dividing the output voltage Vout by the voltage divider 15a with the reference voltage 15b and detects the error voltage between them and the differential amplifier 15c. Error detection circuit 15 having
Having.

【0021】さらに、パルス幅制御回路14は誤差検出
回路15から出力される誤差電圧に応じた電流を生成す
るPNPトランジスタ16、このトランジスタ16のエ
ミッタ端子とVcc電源間に直列接続された抵抗17、ト
ランジスタ16のコレクタ端子とVcc電源間に並列接続
されたスイッチング周波数低下防止用の抵抗18、トラ
ンジスタ16のコレクタ端子に直列接続された過電流防
止用の抵抗19、スイッチ素子6にパルス信号を供給す
るIC構成のデュアル単安定マルチバイブレータからな
るパルス発生回路20を有する。
Further, the pulse width control circuit 14 generates a current according to the error voltage output from the error detection circuit 15, a PNP transistor 16, a resistor 17 connected in series between the emitter terminal of the transistor 16 and the Vcc power supply, A pulse signal is supplied to the resistor 18 connected in parallel between the collector terminal of the transistor 16 and the Vcc power supply for preventing switching frequency reduction, the resistor 19 connected in series to the collector terminal of the transistor 16 for preventing overcurrent, and the switch element 6. It has a pulse generation circuit 20 composed of a dual monostable multivibrator having an IC configuration.

【0022】さらに、パルス発生回路20およびVcc電
源間に接続されてパルス発生回路20のオン時間を設定
するコンデンサ21および抵抗22、パルス発生回路2
0とトランジスタ16のコレクタ端子間に接続されてパ
ルス発生回路20のオフ時間を設定するコンデンサ23
を備える。なお、トランジスタ16および抵抗17〜1
9はパルス発生回路20のオフ時間の時定数を設定する
時定数可変回路24を構成する。
Further, the capacitor 21 and the resistor 22 which are connected between the pulse generating circuit 20 and the Vcc power source and set the ON time of the pulse generating circuit 20, the pulse generating circuit 2
A capacitor 23 connected between 0 and the collector terminal of the transistor 16 to set the off time of the pulse generation circuit 20.
Is provided. In addition, the transistor 16 and the resistors 17 to 1
Reference numeral 9 constitutes a time constant variable circuit 24 for setting the time constant of the off time of the pulse generation circuit 20.

【0023】次に、本実施の形態の動作について説明す
る。まず、パルス発生回路20の時定数、すなわちコン
デンサ21と抵抗22とで決定されるオン時間は、チョ
ークコイル12とコンデンサ13による共振電流の共振
周波数に対応させる。
Next, the operation of this embodiment will be described. First, the time constant of the pulse generation circuit 20, that is, the on-time determined by the capacitor 21 and the resistor 22 corresponds to the resonance frequency of the resonance current by the choke coil 12 and the capacitor 13.

【0024】一方、誤差検出回路15において、分圧器
15aで分圧された出力電圧と基準電圧15bとの誤差
電圧は差動増幅器15cで増幅され、この誤差電圧がト
ランジスタ16のベースに加えられると、その誤差電圧
に応じた電流がトランジスタ16のコレクタに流れるた
め、抵抗17と抵抗18の並列回路と、この並列回路に
直列接続された抵抗19の合成抵抗が見かけ上変化した
とことと等価になり、この合成抵抗とコンデンサ23と
により、パルス発生回路20のオフ時間の時定数が決定
される。
On the other hand, in the error detection circuit 15, the error voltage between the output voltage divided by the voltage divider 15a and the reference voltage 15b is amplified by the differential amplifier 15c, and this error voltage is applied to the base of the transistor 16. , A current corresponding to the error voltage flows in the collector of the transistor 16, so that it is equivalent to that the combined resistance of the parallel circuit of the resistors 17 and 18 and the resistor 19 serially connected to the parallel circuit has changed. Therefore, the time constant of the off time of the pulse generation circuit 20 is determined by the combined resistance and the capacitor 23.

【0025】つまり、過負荷や出力短絡等の過電流時に
は、トランジスタ16が完全なオン状態になるため、パ
ルス発生回路20のオフ時間の時定数は、抵抗17と抵
抗18及び抵抗19との合成抵抗とコンデンサ23とに
より決定される。これによりオフ時間が極端に短くなる
のを制限し、負荷に過電流が流れるのを防止する。
That is, since the transistor 16 is completely turned on when an overcurrent such as an overload or an output short circuit occurs, the time constant of the off time of the pulse generation circuit 20 is a combination of the resistance 17, the resistance 18, and the resistance 19. It is determined by the resistance and the capacitor 23. This limits the off time from becoming extremely short and prevents an overcurrent from flowing to the load.

【0026】また、小負荷電流時には、トランジスタ1
6が完全なオフ状態になるため、パルス発生回路20の
オフ時間の時定数は、抵抗14と抵抗19の合成抵抗と
コンデンサ23とにより決定される。これにより、オフ
時間が極端に長くなるのを制限し、スイッチング周波数
が可聴帯域まで低下するのを防止する。
When the load current is small, the transistor 1
Since 6 is completely turned off, the time constant of the off time of the pulse generation circuit 20 is determined by the combined resistance of the resistors 14 and 19 and the capacitor 23. This limits the off time from becoming extremely long and prevents the switching frequency from dropping to the audible band.

【0027】このように本実施の形態によれば、過電流
時には抵抗17〜19の合成抵抗によりオフ時間が短く
なるのを制限することができ、小負荷電流時には抵抗1
8と19の合成抵抗によりオフ時間が短くなるのを制限
して、スイッチング周波数が低下するのを防止できる。
As described above, according to the present embodiment, it is possible to limit the shortening of the off-time by the combined resistance of the resistors 17 to 19 at the time of overcurrent, and the resistor 1 at the time of a small load current.
It is possible to prevent the off time from being shortened by the combined resistance of 8 and 19 and prevent the switching frequency from decreasing.

【0028】[0028]

【発明の効果】本発明によれば、パルス発生回路の時定
数設定用抵抗成分を誤差検出回路で検出された誤差電圧
に応じ変化させてスイッチ素子のオフ時間を制御するこ
とにより、過電流防止及びスイッチング周波数の低下防
止を簡単な回路構成で実現することができ、低コスト化
と実装面で有利となるほか、安全性及び信頼性の高い共
振型DC−DCコンバータを得ることができる。
According to the present invention, the resistance component for setting the time constant of the pulse generation circuit is changed according to the error voltage detected by the error detection circuit to control the off time of the switch element, thereby preventing overcurrent. Further, it is possible to realize the prevention of the decrease of the switching frequency with a simple circuit configuration, which is advantageous in terms of cost reduction and mounting, and it is possible to obtain a resonant DC-DC converter having high safety and reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態による共振型DC−DCコ
ンバータの構成を示す回路図
FIG. 1 is a circuit diagram showing a configuration of a resonance type DC-DC converter according to an embodiment of the present invention.

【図2】従来の共振型DC−DCコンバータの構成を示
す回路図
FIG. 2 is a circuit diagram showing a configuration of a conventional resonance type DC-DC converter.

【符号の説明】[Explanation of symbols]

1 入力端子 2 リップル除去用コンデンサ 3 出力端子 4 チョークコイル 5 整流ダイオード 6 スイッチ素子 7 平滑用コンデンサ 12 共振用チョークコイル 13 共振用コンデンサ 14 パルス幅制御回路 15 誤差検出回路 15a 分圧器 15b 基準電圧 15c 差動増幅器 16 トランジスタ 17 抵抗 18 抵抗 19 抵抗 20 パルス発生回路 21 コンデンサ 22 抵抗 23 コンデンサ 24 時定数可変回路 1 Input Terminal 2 Ripple Removal Capacitor 3 Output Terminal 4 Choke Coil 5 Rectifier Diode 6 Switch Element 7 Smoothing Capacitor 12 Resonance Choke Coil 13 Resonance Capacitor 14 Pulse Width Control Circuit 15 Error Detection Circuit 15a Voltage Divider 15b Reference Voltage 15c Difference Dynamic amplifier 16 Transistor 17 Resistor 18 Resistor 19 Resistor 20 Pulse generating circuit 21 Capacitor 22 Resistor 23 Capacitor 24 Time constant variable circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 直流電圧を所定の周波数でチョッピング
して交流に変換するスイッチ素子と、前記変換された交
流を直流に変換し平滑化して直流出力電圧を生成する整
流平滑部とを有する共振型DC−DCコンバータであっ
て、 前記スイッチ素子に所定周波数のスイッチング用パルス
信号を出力するパルス発生回路と、前記直流出力電圧と
基準電圧とを比較して誤差電圧を検出する誤差検出回路
と、前記パルス発生回路の時定数設定用抵抗成分を前記
誤差検出回路で検出された誤差電圧に応じて変化させる
ことにより前記スイッチ素子のオフ時間を制御する時定
数可変回路とを備えることを特徴とする共振型DC−D
Cコンバータ。
1. A resonance type having a switch element for chopping a DC voltage at a predetermined frequency to convert it into an AC, and a rectifying / smoothing section for converting the converted AC into a DC and smoothing to generate a DC output voltage. A DC-DC converter, comprising: a pulse generation circuit that outputs a switching pulse signal of a predetermined frequency to the switch element; an error detection circuit that compares the DC output voltage with a reference voltage to detect an error voltage; A resonance, comprising a time constant variable circuit for controlling the off time of the switch element by changing the time constant setting resistance component of the pulse generation circuit according to the error voltage detected by the error detection circuit. Type DC-D
C converter.
【請求項2】 時定数可変回路は、誤差検出回路からの
誤差電圧に応じた電流を生成するトランジスタと、前記
トランジスタのエミッタに直列に接続された第1の抵抗
と、前記トランジスタのコレクタに直列に接続された第
2の抵抗と、前記トランジスタと第1の抵抗との直列回
路に並列に接続した第3の抵抗とから構成されているこ
とを特徴とする請求項1記載の共振型DC−DCコンバ
ータ。
2. The variable time constant circuit comprises a transistor for generating a current according to an error voltage from an error detection circuit, a first resistor connected in series to the emitter of the transistor, and a series connection to the collector of the transistor. 2. The resonance type DC- according to claim 1, wherein the resonance type DC- is constituted by a second resistor connected to the first resistor and a third resistor connected in parallel to a series circuit of the transistor and the first resistor. DC converter.
JP12932096A 1996-04-26 1996-04-26 Resonant DC-DC converter Expired - Fee Related JP3560100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12932096A JP3560100B2 (en) 1996-04-26 1996-04-26 Resonant DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12932096A JP3560100B2 (en) 1996-04-26 1996-04-26 Resonant DC-DC converter

Publications (2)

Publication Number Publication Date
JPH09298872A true JPH09298872A (en) 1997-11-18
JP3560100B2 JP3560100B2 (en) 2004-09-02

Family

ID=15006670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12932096A Expired - Fee Related JP3560100B2 (en) 1996-04-26 1996-04-26 Resonant DC-DC converter

Country Status (1)

Country Link
JP (1) JP3560100B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003092146A1 (en) * 2002-04-26 2003-11-06 Fdk Corporation Switching power supply circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003092146A1 (en) * 2002-04-26 2003-11-06 Fdk Corporation Switching power supply circuit
US7072191B2 (en) 2002-04-26 2006-07-04 Fdk Corporation Switching power source circuit for independent per cycle control of ON/OFF time ratio

Also Published As

Publication number Publication date
JP3560100B2 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
US6570368B2 (en) Switching power supply device for suppressing an increase in ripple output voltage
US5408401A (en) Power source circuit with a compact size and operating efficiently at low temperature
US7440297B2 (en) Fault detection for loss of feeback in forced switching power supplies with power factor correction
US5469349A (en) Power supply circuit and control circuit for use in a power supply circuit
JP2000227808A (en) Dc-dc converter provided with inductor current detector and its adjusting method
KR100622941B1 (en) Switching power supply apparatus
US6683798B2 (en) Switching power supply with transfer function control circuit
JP2946091B2 (en) Switching regulator
JP3196554B2 (en) Current mode switching stabilized power supply
JP3560100B2 (en) Resonant DC-DC converter
JPH10215568A (en) Dc-dc converter
US20040169977A1 (en) Overcurrent protection switched mode power supply
JPH08149804A (en) Switching regulator power supply circuit
JP2000148265A (en) Switching power source
JP2000341936A (en) Power supply
JP2968670B2 (en) DC-DC converter with protection circuit
JP2009055695A (en) Switching power supply
JPH10215569A (en) Dc-dc converter
JP5151966B2 (en) Switching power supply
JP3475415B2 (en) DC-DC converter
JP2593250Y2 (en) Switching power supply
JP3161514B2 (en) DC power supply
JPH0336222Y2 (en)
JPH09182425A (en) Dc-dc converter
JP3029037B2 (en) Converter control method

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040216

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040224

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040519

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090604

LAPS Cancellation because of no payment of annual fees