JP3560100B2 - Resonant DC-DC converter - Google Patents

Resonant DC-DC converter Download PDF

Info

Publication number
JP3560100B2
JP3560100B2 JP12932096A JP12932096A JP3560100B2 JP 3560100 B2 JP3560100 B2 JP 3560100B2 JP 12932096 A JP12932096 A JP 12932096A JP 12932096 A JP12932096 A JP 12932096A JP 3560100 B2 JP3560100 B2 JP 3560100B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
time
switch element
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12932096A
Other languages
Japanese (ja)
Other versions
JPH09298872A (en
Inventor
俊一 千葉
智子 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP12932096A priority Critical patent/JP3560100B2/en
Publication of JPH09298872A publication Critical patent/JPH09298872A/en
Application granted granted Critical
Publication of JP3560100B2 publication Critical patent/JP3560100B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、直流入力をスイッチ素子でスイッチングすることによって交流に変換し、この交流出力を直流に変換して出力する共振型DC−DCコンバータに関する。
【0002】
【従来の技術】
図2は、従来の共振型DC−DCコンバータの構成を示す回路図である。同図において、直流入力電圧Vinが入力される入力端子1とアースとの間にはリップル除去用コンデンサ2が接続され、さらに入力端子1と出力電圧Vout が出力される出力端子3との間にはチョークコイル4および整流用ダイオード5が直列に接続されている。
【0003】
チョークコイル4および整流用ダイオード5との接続点とアースとの間にはスイッチ素子6が接続され、整流用ダイオード5の出力段とアースとの間には出力平滑用コンデンサ7が接続されている。
【0004】
また、差動増幅器8は直流出力電圧の変動分を検出するものであり、この差動増幅器8の一方の入力端には分圧器9により分圧された出力電圧が入力され、差動増幅器8の他方の入力端には基準電圧10が入力されている。
【0005】
差動増幅器8で検出された差電圧はパルス幅変調回路(PWM)11に供給され、差動増幅器8の差電圧に応じてパルス幅変調されたパルス信号はスイッチ素子6に供給される。このパルス信号でスイッチ素子6をスイッチングすることによって直流入力をチョッピングして交流に変換し、この交流出力をダイオード5によって直流に変換し、コンデンサ7によって平滑化して出力電圧Vout を出力する。
【0006】
このように構成されたDC−DCコンバータのPWM制御は、スイッチング周期を固定してスイッチング素子6のオン/オフ時間比(時比率)を制御して行うパルス幅変調方式である。
【0007】
この制御回路方式では、帰還系の分圧器9で分圧した出力電圧と基準電圧10とを差動増幅器8で比較し、その差電圧でパルス幅変調回路11を制御し、出力電圧が低い時には、オン時間のパルス幅を広げ、出力電圧が高い時には、オン時間のパルス幅を狭くして、電源の出力電圧を安定化している。
【0008】
【発明が解決しようとする課題】
しかし、時比率制御の場合、スイッチング周波数を固定しているため、小負荷電流時に出力電圧の上昇を防止する過電流保護回路や、過負荷や出力短絡などの過電流保護回路を付加しなければならず、コスト、実装面で不利となる。
【0009】
また、電流共振型DC−DCコンバータは、共振周波数をオン時間に対応させて固定するため、出力電圧の安定化はオフ時間を可変にすることによって出力電圧の安定化を図る周波数制御となる。
【0010】
本発明は、スイッチ素子のオフ時間を可変にすることにより、過電流保護、スイッチング周波数の低下防止を簡易な回路構成でローコストに、かつ容易に実現できる、信頼性及び安全性の高い電流共振型DC−DCコンバータを提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は直流電圧を所定の周波数でチョッピングして交流に変換するスイッチ素子と、前記変換された交流を直流に変換し平滑化して直流出力電圧を生成する整流平滑部とを有する共振型DC−DCコンバータであって、前記スイッチ素子に所定周波数のスイッチング用パルス信号を出力するパルス発生回路と、前記直流出力電圧と基準電圧とを比較して誤差電圧を検出する誤差検出回路と、前記スイッチ素子のオフ時間を制御する時定数可変回路とを備え、前記時定数可変回路は、前記誤差検出回路で検出された前記直流出力電圧と基準電圧との誤差電圧に応じて前記パルス発生回路の時定数設定用抵抗成分を変化させることにより前記スイッチ素子のオフ時間を制御するのである。
【0012】
本発明によれば、過負荷や出力短絡等の過電流時には、時定数可変回路がパルス発生回路の時定数を、スイッチ素子のオフ時間が極端に短くならないよう決定して負荷に過電流が流れるのを防止する。また、小負荷電流時には、時定数可変回路がパルス発生回路の時定数を、スイッチ素子のオフ時間が極端に長くなないように決定してスイッチング周波数が低下するのを防止する。
【0013】
【発明の実施の形態】
本発明の請求項1に記載の発明は、直流電圧を所定の周波数でチョッピングして交流に変換するスイッチ素子と、前記変換された交流を直流に変換し平滑化して直流出力電圧を生成する整流平滑部とを有する共振型DC−DCコンバータであって、前記スイッチ素子に所定周波数のスイッチング用パルス信号を出力するパルス発生回路と、前記直流出力電圧と基準電圧とを比較して誤差電圧を検出する誤差検出回路と、前記パルス発生回路の時定数設定用抵抗成分を前記誤差検出回路で検出された誤差電圧に応じて変化させることにより前記スイッチ素子のオフ時間を制御する時定数可変回路とを備えてなるものである。
【0014】
請求項2に記載の発明は、時定数可変回路が、誤差検出回路からの誤差電圧に応じた電流を生成するトランジスタと、前記トランジスタのエミッタに直列に接続された第1の抵抗と、前記トランジスタのコレクタに直列に接続された第2の抵抗と、前記トランジスタと第1の抵抗との直列回路に並列に接続した第3の抵抗とから構成されているものである。
【0015】
従って、過負荷や出力短絡等の過電流時には、時定数可変回路を構成するトランジスタがオン状態になるため、パルス発生回路のオフ時間の時定数は、第1〜第3の抵抗の合成抵抗により決定される。これにより、オフ時間が極端に短くなるのを制限し、負荷に過電流が流れるのを防止する。
【0016】
また、小負荷電流時には、時定数可変回路を構成するトランジスタがオフ状態になるため、パルス発生回路のオフ時間の時定数は第2の抵抗と第3の抵抗の合成抵抗により決定される。これにより、オフ時間が極端に長くなるのを制限し、スイッチング周波数が低下するのを防止する。
【0017】
以下、本発明の実施の形態について、図面を用いて説明する。
【0018】
図1は、本発明の実施の形態による電流共振型DC−DCコンバータの構成を示す回路図で、図2に示す構成要素と同一部分には同一符号を付して説明する。図1において、直流入力電圧Vinが入力される入力端子1とアースとの間にはリップル除去用コンデンサ2が接続され、さらに入力端子1と出力電圧Vout を出力する出力端子3との間には、チョークコイル4および整流用ダイオード5が直列に接続されている。
【0019】
また、チョークコイル4および整流用ダイオード5の接続点とアースとの間には共振用チョークコイル12およびスイッチ素子6が接続され、整流用ダイオード5の出力段とアースとの間には出力平滑用コンデンサ7が接続されている。さらに、整流用ダイオード5と並列に共振用コンデンサ13が接続され、共振用チョークコイル12および共振用コンデンサ13によって電流共振回路を構成している。
【0020】
また、スイッチ素子6を制御するパルス幅制御回路14は、出力電圧Vout を分圧器15aで分圧した電圧と基準電圧15bとを比較して両者の誤差電圧を検出する差動増幅器15cを有する誤差検出回路15を有する。
【0021】
さらに、パルス幅制御回路14は誤差検出回路15から出力される誤差電圧に応じた電流を生成するPNPトランジスタ16、このトランジスタ16のエミッタ端子とVcc電源間に直列接続された抵抗17、トランジスタ16のコレクタ端子とVcc電源間に並列接続されたスイッチング周波数低下防止用の抵抗18、トランジスタ16のコレクタ端子に直列接続された過電流防止用の抵抗19、スイッチ素子6にパルス信号を供給するIC構成のデュアル単安定マルチバイブレータからなるパルス発生回路20を有する。
【0022】
さらに、パルス発生回路20およびVcc電源間に接続されてパルス発生回路20のオン時間を設定するコンデンサ21および抵抗22、パルス発生回路20とトランジスタ16のコレクタ端子間に接続されてパルス発生回路20のオフ時間を設定するコンデンサ23を備える。なお、トランジスタ16および抵抗17〜19はパルス発生回路20のオフ時間の時定数を設定する時定数可変回路24を構成する。
【0023】
次に、本実施の形態の動作について説明する。まず、パルス発生回路20の時定数、すなわちコンデンサ21と抵抗22とで決定されるオン時間は、チョークコイル12とコンデンサ13による共振電流の共振周波数に対応させる。
【0024】
一方、誤差検出回路15において、分圧器15aで分圧された出力電圧と基準電圧15bとの誤差電圧は差動増幅器15cで増幅され、この誤差電圧がトランジスタ16のベースに加えられると、その誤差電圧に応じた電流がトランジスタ16のコレクタに流れるため、抵抗17と抵抗18の並列回路と、この並列回路に直列接続された抵抗19の合成抵抗が見かけ上変化したとことと等価になり、この合成抵抗とコンデンサ23とにより、パルス発生回路20のオフ時間の時定数が決定される。
【0025】
つまり、過負荷や出力短絡等の過電流時には、トランジスタ16が完全なオン状態になるため、パルス発生回路20のオフ時間の時定数は、抵抗17と抵抗18及び抵抗19との合成抵抗とコンデンサ23とにより決定される。これによりオフ時間が極端に短くなるのを制限し、負荷に過電流が流れるのを防止する。
【0026】
また、小負荷電流時には、トランジスタ16が完全なオフ状態になるため、パルス発生回路20のオフ時間の時定数は、抵抗14と抵抗19の合成抵抗とコンデンサ23とにより決定される。これにより、オフ時間が極端に長くなるのを制限し、スイッチング周波数が可聴帯域まで低下するのを防止する。
【0027】
このように本実施の形態によれば、過電流時には抵抗17〜19の合成抵抗によりオフ時間が短くなるのを制限することができ、小負荷電流時には抵抗18と19の合成抵抗によりオフ時間が短くなるのを制限して、スイッチング周波数が低下するのを防止できる。
【0028】
【発明の効果】
本発明によれば、スイッチ素子のオフ時間をパルス発生回路の時定数設定用抵抗成分を誤差検出回路で検出された誤差電圧に応じ変化させて制御することにより、過電流防止及びスイッチング周波数の低下防止を簡単な回路構成で実現することができ、低コスト化と実装面で有利となるほか、安全性及び信頼性の高い共振型DC−DCコンバータを得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による共振型DC−DCコンバータの構成を示す回路図
【図2】従来の共振型DC−DCコンバータの構成を示す回路図
【符号の説明】
1 入力端子
2 リップル除去用コンデンサ
3 出力端子
4 チョークコイル
5 整流ダイオード
6 スイッチ素子
7 平滑用コンデンサ
12 共振用チョークコイル
13 共振用コンデンサ
14 パルス幅制御回路
15 誤差検出回路
15a 分圧器
15b 基準電圧
15c 差動増幅器
16 トランジスタ
17 抵抗
18 抵抗
19 抵抗
20 パルス発生回路
21 コンデンサ
22 抵抗
23 コンデンサ
24 時定数可変回路
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a resonant DC-DC converter that converts a DC input into AC by switching with a switch element, converts this AC output into DC, and outputs the DC.
[0002]
[Prior art]
FIG. 2 is a circuit diagram showing a configuration of a conventional resonance type DC-DC converter. In FIG. 1, a ripple removing capacitor 2 is connected between an input terminal 1 to which a DC input voltage Vin is input and the ground, and a capacitor between the input terminal 1 and an output terminal 3 from which an output voltage Vout is output. Has a choke coil 4 and a rectifying diode 5 connected in series.
[0003]
A switch element 6 is connected between the connection point of the choke coil 4 and the rectifying diode 5 and the ground, and an output smoothing capacitor 7 is connected between the output stage of the rectifying diode 5 and the ground. .
[0004]
The differential amplifier 8 detects a variation of the DC output voltage, and the output voltage divided by the voltage divider 9 is input to one input terminal of the differential amplifier 8. The reference voltage 10 is input to the other input terminal of the switch.
[0005]
The differential voltage detected by the differential amplifier 8 is supplied to a pulse width modulation circuit (PWM) 11, and a pulse signal that has been pulse width modulated in accordance with the differential voltage of the differential amplifier 8 is supplied to the switch element 6. By switching the switch element 6 with this pulse signal, the DC input is chopped and converted into AC. The AC output is converted into DC by the diode 5 and smoothed by the capacitor 7 to output the output voltage Vout.
[0006]
The PWM control of the DC-DC converter configured as described above is a pulse width modulation method performed by controlling the on / off time ratio (time ratio) of the switching element 6 while fixing the switching cycle.
[0007]
In this control circuit system, the output voltage divided by the voltage divider 9 of the feedback system is compared with the reference voltage 10 by the differential amplifier 8, and the difference voltage controls the pulse width modulation circuit 11, and when the output voltage is low, When the output voltage is high, the pulse width of the ON time is narrowed to stabilize the output voltage of the power supply.
[0008]
[Problems to be solved by the invention]
However, in the case of the duty ratio control, the switching frequency is fixed, so it is necessary to add an overcurrent protection circuit that prevents the output voltage from rising at a small load current, and an overcurrent protection circuit that prevents an overload or output short circuit. This is disadvantageous in terms of cost and mounting.
[0009]
Further, in the current resonance type DC-DC converter, the resonance frequency is fixed in accordance with the on-time, so that the stabilization of the output voltage is frequency control for stabilizing the output voltage by making the off-time variable.
[0010]
The present invention provides a highly reliable and safe current resonance type which can easily realize overcurrent protection and prevention of a decrease in switching frequency at low cost and easily by making the off time of a switch element variable. It is an object to provide a DC-DC converter.
[0011]
[Means for Solving the Problems]
The present invention relates to a resonance type DC-DC converter having a switch element for chopping a DC voltage at a predetermined frequency and converting the converted AC to an AC, and a rectifying and smoothing unit for converting the converted AC to a DC and smoothing to generate a DC output voltage. a DC converter, an error detection circuit for detecting an error voltage by comparing a pulse generating circuit for outputting a pulse signal for switching a predetermined frequency to said switching element and said DC output voltage and a reference voltage, the switching element A time constant variable circuit for controlling an off time of the pulse generation circuit, the time constant variable circuit comprising a time constant of the pulse generation circuit according to an error voltage between the DC output voltage detected by the error detection circuit and a reference voltage. by also in the range for controlling the off time of the switching element by changing the setting resistor component.
[0012]
According to the present invention, at the time of an overcurrent such as an overload or an output short circuit, the time constant variable circuit determines the time constant of the pulse generation circuit so that the off time of the switch element is not extremely short, and the overcurrent flows to the load. To prevent Further, at the time of a small load current, the time constant variable circuit determines the time constant of the pulse generation circuit so that the off time of the switch element does not become extremely long, thereby preventing the switching frequency from lowering.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the first aspect of the present invention, there is provided a switch element for chopping a DC voltage at a predetermined frequency and converting it to AC, and a rectifier for converting the converted AC to DC and smoothing the converted AC to generate a DC output voltage. A resonance type DC-DC converter having a smoothing unit, comprising: a pulse generation circuit that outputs a switching pulse signal having a predetermined frequency to the switch element; and detecting an error voltage by comparing the DC output voltage with a reference voltage. An error detection circuit, and a time constant variable circuit that controls an off time of the switch element by changing a time constant setting resistance component of the pulse generation circuit according to an error voltage detected by the error detection circuit. It is provided.
[0014]
The invention according to claim 2, wherein the time constant variable circuit generates a current corresponding to an error voltage from the error detection circuit, a first resistor connected in series to an emitter of the transistor, and the transistor , And a third resistor connected in parallel to a series circuit of the transistor and the first resistor.
[0015]
Therefore, at the time of an overcurrent such as an overload or an output short circuit, the transistor constituting the time constant variable circuit is turned on, and the time constant of the off time of the pulse generation circuit is determined by the combined resistance of the first to third resistors. It is determined. This limits the off time from becoming extremely short and prevents an overcurrent from flowing to the load.
[0016]
Further, at the time of a small load current, the transistor forming the time constant variable circuit is turned off, so that the time constant of the off time of the pulse generation circuit is determined by the combined resistance of the second resistance and the third resistance. This limits the off time from becoming extremely long and prevents the switching frequency from lowering.
[0017]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0018]
FIG. 1 is a circuit diagram showing a configuration of a current resonance type DC-DC converter according to an embodiment of the present invention. The same components as those shown in FIG. In FIG. 1, a ripple removing capacitor 2 is connected between an input terminal 1 to which a DC input voltage Vin is input and the ground, and furthermore, between the input terminal 1 and an output terminal 3 for outputting an output voltage Vout. , A choke coil 4 and a rectifying diode 5 are connected in series.
[0019]
A resonance choke coil 12 and a switching element 6 are connected between the connection point of the choke coil 4 and the rectifier diode 5 and the ground, and an output smoothing is provided between the output stage of the rectifier diode 5 and the ground. The capacitor 7 is connected. Further, a resonance capacitor 13 is connected in parallel with the rectifier diode 5, and the resonance choke coil 12 and the resonance capacitor 13 form a current resonance circuit.
[0020]
Further, the pulse width control circuit 14 for controlling the switch element 6 compares the reference voltage 15b with a voltage obtained by dividing the output voltage Vout by the voltage divider 15a and has a differential amplifier 15c for detecting an error voltage between the two. It has a detection circuit 15.
[0021]
Further, the pulse width control circuit 14 includes a PNP transistor 16 for generating a current corresponding to the error voltage output from the error detection circuit 15, a resistor 17 connected in series between the emitter terminal of the transistor 16 and the Vcc power supply, and a An IC configured to supply a pulse signal to the switching element 6, a resistor 18 for preventing a decrease in switching frequency connected in parallel between the collector terminal and the Vcc power supply, a resistor 19 for preventing an overcurrent connected in series to the collector terminal of the transistor 16, and the switch element 6. It has a pulse generation circuit 20 composed of a dual monostable multivibrator.
[0022]
Further, a capacitor 21 and a resistor 22, which are connected between the pulse generating circuit 20 and the Vcc power supply to set the ON time of the pulse generating circuit 20, are connected between the pulse generating circuit 20 and the collector terminal of the transistor 16, and A capacitor 23 for setting the off time is provided. The transistor 16 and the resistors 17 to 19 constitute a time constant variable circuit 24 for setting the time constant of the off time of the pulse generation circuit 20.
[0023]
Next, the operation of the present embodiment will be described. First, the time constant of the pulse generation circuit 20, that is, the on-time determined by the capacitor 21 and the resistor 22 corresponds to the resonance frequency of the resonance current generated by the choke coil 12 and the capacitor 13.
[0024]
On the other hand, in the error detection circuit 15, an error voltage between the output voltage divided by the voltage divider 15a and the reference voltage 15b is amplified by the differential amplifier 15c. When this error voltage is added to the base of the transistor 16, the error Since a current according to the voltage flows to the collector of the transistor 16, this is equivalent to an apparent change in the parallel resistance of the resistor 17 and the resistance 18 and the combined resistance of the resistance 19 connected in series to this parallel circuit. The time constant of the off time of the pulse generation circuit 20 is determined by the combined resistance and the capacitor 23.
[0025]
That is, at the time of an overcurrent such as an overload or an output short circuit, the transistor 16 is completely turned on. Therefore, the time constant of the off time of the pulse generation circuit 20 is determined by the combined resistance of the resistor 17 and the resistor 18 and the resistor 19 and the capacitor. 23. This limits an extremely short off-time and prevents an overcurrent from flowing to the load.
[0026]
At the time of a small load current, the transistor 16 is completely turned off, so that the time constant of the off time of the pulse generation circuit 20 is determined by the combined resistance of the resistors 14 and 19 and the capacitor 23. This limits the extremely long off-time and prevents the switching frequency from dropping to the audible band.
[0027]
As described above, according to the present embodiment, it is possible to limit the shortening of the off-time due to the combined resistance of the resistors 17 to 19 at the time of an overcurrent, and the off-time due to the combined resistance of the resistors 18 and 19 at the time of a small load current. Limiting the shortening can prevent the switching frequency from lowering.
[0028]
【The invention's effect】
According to the present invention, by Gosuru system by changing depending OFF time of the switching element to the error voltage to a constant setting resistor component detected by the error detection circuit when the pulse generation circuit, the overcurrent prevention and Switching Frequency The reduction can be prevented with a simple circuit configuration, which is advantageous in terms of cost reduction and mounting, and also provides a safe and reliable resonant DC-DC converter.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a resonance type DC-DC converter according to an embodiment of the present invention. FIG. 2 is a circuit diagram showing a configuration of a conventional resonance type DC-DC converter.
DESCRIPTION OF SYMBOLS 1 Input terminal 2 Ripple removal capacitor 3 Output terminal 4 Choke coil 5 Rectifier diode 6 Switch element 7 Smoothing capacitor 12 Resonance choke coil 13 Resonance capacitor 14 Pulse width control circuit 15 Error detection circuit 15a Voltage divider 15b Reference voltage 15c Difference Dynamic amplifier 16 Transistor 17 Resistance 18 Resistance 19 Resistance 20 Pulse generation circuit 21 Capacitor 22 Resistance 23 Capacitor 24 Time constant variable circuit

Claims (2)

直流電圧を所定の周波数でチョッピングして交流に変換するスイッチ素子と、前記変換された交流を直流に変換し平滑化して直流出力電圧を生成する整流平滑部とを有する共振型DC−DCコンバータであって、
前記スイッチ素子に所定周波数のスイッチング用パルス信号を出力するパルス発生回路と、前記直流出力電圧と基準電圧とを比較して誤差電圧を検出する誤差検出回路と、前記スイッチ素子のオフ時間を制御する時定数可変回路とを備え、前記時定数可変回路は、前記誤差検出回路で検出された前記直流出力電圧と基準電圧との誤差電圧に応じて前記パルス発生回路の時定数設定用抵抗成分を変化させることにより前記スイッチ素子のオフ時間を制御することを特徴とする共振型DC−DCコンバータ。
A resonant DC-DC converter having a switch element for chopping a DC voltage at a predetermined frequency and converting it to AC, and a rectifying and smoothing unit for converting the converted AC to DC and smoothing to generate a DC output voltage. So,
A pulse generation circuit that outputs a switching pulse signal having a predetermined frequency to the switch element; an error detection circuit that compares the DC output voltage with a reference voltage to detect an error voltage; and controls an off time of the switch element. A time constant variable circuit, wherein the time constant variable circuit changes a time constant setting resistance component of the pulse generation circuit according to an error voltage between the DC output voltage detected by the error detection circuit and a reference voltage. The resonant DC-DC converter controls the off time of the switch element by causing the switch element to turn off .
時定数可変回路は、誤差検出回路からの誤差電圧に応じた電流を生成するトランジスタと、前記トランジスタのエミッタに直列に接続された第1の抵抗と、前記トランジスタのコレクタに直列に接続された第2の抵抗と、前記トランジスタと第1の抵抗との直列回路に並列に接続した第3の抵抗とから構成されていることを特徴とする請求項1記載の共振型DC−DCコンバータ。The time constant variable circuit includes a transistor that generates a current corresponding to an error voltage from the error detection circuit, a first resistor connected in series to an emitter of the transistor, and a first resistor connected in series to a collector of the transistor. 2. The resonant DC-DC converter according to claim 1, comprising a second resistor and a third resistor connected in parallel to a series circuit of the transistor and the first resistor. 3.
JP12932096A 1996-04-26 1996-04-26 Resonant DC-DC converter Expired - Fee Related JP3560100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12932096A JP3560100B2 (en) 1996-04-26 1996-04-26 Resonant DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12932096A JP3560100B2 (en) 1996-04-26 1996-04-26 Resonant DC-DC converter

Publications (2)

Publication Number Publication Date
JPH09298872A JPH09298872A (en) 1997-11-18
JP3560100B2 true JP3560100B2 (en) 2004-09-02

Family

ID=15006670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12932096A Expired - Fee Related JP3560100B2 (en) 1996-04-26 1996-04-26 Resonant DC-DC converter

Country Status (1)

Country Link
JP (1) JP3560100B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947682B2 (en) 2002-04-26 2007-07-25 Fdk株式会社 Switching power supply circuit

Also Published As

Publication number Publication date
JPH09298872A (en) 1997-11-18

Similar Documents

Publication Publication Date Title
JP3574394B2 (en) Switching power supply
US5408401A (en) Power source circuit with a compact size and operating efficiently at low temperature
US7440297B2 (en) Fault detection for loss of feeback in forced switching power supplies with power factor correction
US5469349A (en) Power supply circuit and control circuit for use in a power supply circuit
JP2000227808A (en) Dc-dc converter provided with inductor current detector and its adjusting method
US6683798B2 (en) Switching power supply with transfer function control circuit
WO2012084845A1 (en) Control device for a dc-dc converter.
JP3484904B2 (en) Power factor improvement circuit
JP3560100B2 (en) Resonant DC-DC converter
JPH10215568A (en) Dc-dc converter
US20040169977A1 (en) Overcurrent protection switched mode power supply
JP2000341936A (en) Power supply
JP2000148265A (en) Switching power source
JP3472517B2 (en) DC stabilized power supply
JPH0787744A (en) Voltage converter circuit
JP2968670B2 (en) DC-DC converter with protection circuit
JP2666408B2 (en) Induction heating device
JP3475415B2 (en) DC-DC converter
JPH0336222Y2 (en)
JP2593250Y2 (en) Switching power supply
JP5151966B2 (en) Switching power supply
JP3391201B2 (en) DC-DC converter
JPH09182425A (en) Dc-dc converter
KR100415186B1 (en) Power factor compensation circuit using inverse saw tooth wave
KR19990058750A (en) Switching control circuit of boost converter for soft switching power factor control

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040519

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees