JPH09294330A - Power circuit of information communication terminal - Google Patents

Power circuit of information communication terminal

Info

Publication number
JPH09294330A
JPH09294330A JP8106782A JP10678296A JPH09294330A JP H09294330 A JPH09294330 A JP H09294330A JP 8106782 A JP8106782 A JP 8106782A JP 10678296 A JP10678296 A JP 10678296A JP H09294330 A JPH09294330 A JP H09294330A
Authority
JP
Japan
Prior art keywords
battery
voltage
information communication
secondary battery
communication terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8106782A
Other languages
Japanese (ja)
Inventor
Takayasu Ito
隆康 伊藤
Taku Oono
太久 大野
Koichi Yamamoto
浩市 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Ltd
Priority to JP8106782A priority Critical patent/JPH09294330A/en
Publication of JPH09294330A publication Critical patent/JPH09294330A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Abstract

PROBLEM TO BE SOLVED: To prevent the deterioration of a secondary battery due to overcharging, by serially connecting a specified resistor to the secondary battery and judging that the secondary battery is fully charged when the voltage across the resistor becomes nearly zero, and installing a circuit for stopping the charging of the secondary battery. SOLUTION: When the capacity of a main battery 1 is full and is connected, a backup battery 2 is charged and a selector 5 selects an A side and a power circuit 3 for stabilization supplies power to a clock function implementation means 6 and SRAM 7. When the capacity of the main battery 1 decreases or is disconnected, the selector 5 selects a B side and the backup battery 20 supplies power to the clock function implementation means 6 and the SRAM 7. At that time, a transistor 12 is turned off since transistor 14, 15 are turned off. By this method, the charging of the secondary battery 2 can be stopped when the battery 2 is fully charged, and thereby preventing overcharging.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はバックアップ用とし
て、電池を備えた電源回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit having a battery for backup.

【0002】[0002]

【従来の技術】携帯電話等の情報通信端末では、時計機
能あるいは、メッセージ記録機能等を持つものが増えて
きている。これら情報通信端末は、機動性を重視するも
のであり、バッテリで電源供給するものであるため、そ
の持続時間の長時間化が重要課題である。しかし、時計
機能、メッセージ記録機能については、バッテリの電圧
低下時、或いは、バッテリの取り外し時においても、所
定時間バックアップすることが必要になる。そこで、こ
れらのバックアップを、二次電池を用いて実現する。
2. Description of the Related Art In information communication terminals such as mobile phones, those having a clock function or a message recording function are increasing. Since these information communication terminals place importance on mobility and supply power with a battery, it is an important issue to prolong the duration of the operation. However, with regard to the clock function and the message recording function, it is necessary to back up for a predetermined time even when the battery voltage drops or when the battery is removed. Therefore, these backups are realized by using a secondary battery.

【0003】二次電池を用いてメモリ回路等をバックア
ップする回路として関連するものは、トランジスタ技術
編集部編、「電池活用ハンドブック」、CQ出版社、pp
119-pp122、1994年1月、が挙げられる。
A related circuit for backing up a memory circuit or the like using a secondary battery is described in "Technology Editing Department", "Battery Utilization Handbook", CQ Publisher, pp.
119-pp122, January 1994.

【0004】[0004]

【発明が解決しようとする課題】本発明が解決しようと
する課題の第1は、バックアップのための二次電池で
は、その過充電、過放電を防止することがその寿命のア
ップにつながる。本発明では、その満充電状態を検出し
てその充電を停止することにより、過充電による二次電
池の劣化を防止することにある。
The first problem to be solved by the present invention is to prevent the overcharge and overdischarge of the secondary battery for backup, which leads to the extension of its life. In the present invention, the deterioration of the secondary battery due to overcharging is prevented by detecting the fully charged state and stopping the charging.

【0005】その課題の第2は、異常充電電流が流れて
も、その負荷に供給する電流に影響無いように、また異
常負荷電流が流れても、その充電電流に影響無い電源回
路を供給することにある。
The second problem is to supply a power supply circuit which does not affect the charging current even if an abnormal charging current flows, and does not affect the current supplied to the load. Especially.

【0006】その課題の第3は、そのバックアップ電池
は寿命を持つものであるため、その電池の交換時期の目
安を知ることにより、使用者にその寿命を知らせること
にある。
The third problem is that the backup battery has a life, so that the user is informed of the life of the backup battery by knowing the standard of the replacement time.

【0007】[0007]

【課題を解決するための手段】第1の課題を解決するた
めの手段は、二次電池と直列に所定の抵抗を接続し、そ
の両端に発生する電圧がほぼ零になるところを満充電状
態とし、その充電を停止する回路を設けることである。
その充電停止後は漏れ電流程度の電流で放電する。その
漏れ電流による放電で所定の電圧まで二次電池の出力電
圧が低下したときに、その充電を再開する。このように
して、過充電を防止することができる。
[Means for Solving the Problem] A means for solving the first problem is to connect a predetermined resistor in series with a secondary battery, and fully charge the battery at a place where the voltage generated at both ends becomes almost zero. And to provide a circuit for stopping the charging.
After the charging is stopped, the battery is discharged with a leak current. When the output voltage of the secondary battery drops to a predetermined voltage due to the discharge caused by the leakage current, the charging is restarted. In this way, overcharging can be prevented.

【0008】第2の課題を解決するための手段は、二次
電池の充電電流と、負荷に供給する電流を分離して供給
する電源回路を構成することである。
A means for solving the second problem is to construct a power supply circuit for separately supplying the charging current of the secondary battery and the current supplied to the load.

【0009】第3の課題を解決するための手段は、メイ
ン電源からの電流供給とバックアップ電池からの電流供
給で負荷端の電圧が異なることを利用して、その負荷端
電圧の変化の回数と、そのバックアップ電池からの供給
時間を測定することにより、その寿命を予測して、使用
者に知らせる手段を備えるものである。また、メイン電
源からの電源供給を再開したときのバックアップ電池の
端子電圧から、そのバックアップ電池の供給時間を予測
することも可能である。
The means for solving the third problem is to utilize the fact that the voltage at the load end differs between the current supply from the main power supply and the current supply from the backup battery, and By measuring the supply time from the backup battery, the life of the battery is predicted and means for notifying the user is provided. It is also possible to predict the supply time of the backup battery from the terminal voltage of the backup battery when the power supply from the main power supply is restarted.

【0010】[0010]

【発明の実施の形態】本発明の実施例を図1を用いて説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG.

【0011】図1は本発明の一実施例のブロック図であ
る。図1で1はメインバッテリ、2はバックアップ電
池、3,4は安定化電源回路、5は選択手段、6は時計
機能実現手段、7はSRAM、8はCPU、9はバック
アップ電池2の満充電検出手段、10はバックアップ電
池2の電池電圧検出手段、11はコンデンサ、12〜1
6はトランジスタ、17〜19は抵抗である。
FIG. 1 is a block diagram of one embodiment of the present invention. In FIG. 1, 1 is a main battery, 2 is a backup battery, 3 and 4 are stabilized power supply circuits, 5 is a selection means, 6 is a clock function realizing means, 7 is an SRAM, 8 is a CPU, and 9 is a full charge of the backup battery 2. Detecting means, 10 is battery voltage detecting means for the backup battery 2, 11 is a capacitor, and 12 to 1
6 is a transistor, and 17 to 19 are resistors.

【0012】情報通信端末の電源スイッチ(図示せず)
が押されると、その情報がCPU8に入力されて、CP
U8からトランジスタ16をオンする信号が出力され
る。
Power switch of the information communication terminal (not shown)
When is pressed, the information is input to the CPU 8 and the CP
A signal for turning on the transistor 16 is output from U8.

【0013】一方、バックアップ電池2の電池電圧を、
その電池電圧検出手段10により検出して、所定電圧に
達していない場合は、バックアップ電池2は安定化電源
回路3、及びトランジスタ12を介してメインバッテリ
1から充電される。更に、そのバックアップ電池2の充
電状態を、その満充電検出手段9により検出する。例え
ば、抵抗17に流れる充電電流による電圧降下がほぼ零
になる状態を満充電と判断する。また、バックアップ電
池2の端子電圧を検出することにより、所定電圧に達し
た状態を満充電と判断する事も可能である。バックアッ
プ電池2が満充電状態にあると判断した場合には、トラ
ンジスタ15,12をオフすることにより、充電を停止
する。その後の放電は、トランジスタ12、選択手段5
のリーク電流である。この放電により所定電圧よりもバ
ックアップ電池の電池電圧が降下した場合には、電池電
圧検出手段10によりトランジスタ14,12がオンし
て充電が再開される。
On the other hand, the battery voltage of the backup battery 2 is
When the battery voltage detection means 10 detects that the voltage has not reached the predetermined voltage, the backup battery 2 is charged from the main battery 1 via the stabilized power supply circuit 3 and the transistor 12. Furthermore, the charge state of the backup battery 2 is detected by the full charge detecting means 9. For example, it is determined that the battery is fully charged when the voltage drop due to the charging current flowing through the resistor 17 becomes almost zero. Further, by detecting the terminal voltage of the backup battery 2, it is possible to determine that the state in which the voltage has reached the predetermined voltage is fully charged. When it is determined that the backup battery 2 is fully charged, the transistors 15 and 12 are turned off to stop charging. After that, the transistor 12 and the selection means 5 are discharged.
Is the leakage current of When the battery voltage of the backup battery drops below the predetermined voltage due to this discharge, the battery voltage detection means 10 turns on the transistors 14 and 12, and the charging is restarted.

【0014】メインバッテリ1の容量が十分あり、それ
が取り付けられているときには、上述のようにバックア
ップ電池2が充電され、選択手段5は図示のようにA側
を選択し、安定化電源回路3により時計機能実現手段
6、SRAM7に電源を供給する。
When the main battery 1 has a sufficient capacity and is attached, the backup battery 2 is charged as described above, the selecting means 5 selects the A side as shown, and the stabilizing power supply circuit 3 is selected. Then, power is supplied to the clock function realizing means 6 and the SRAM 7.

【0015】メインバッテリ1の容量が低下したとき、
或いは取り外されたときは、選択手段5はB側を選択
し、バックアップ電池2から時計機能実現手段6、SR
AM7に電源を供給する。その時、トランジスタ12
は、トランジスタ14,15がオフするためオフする。
When the capacity of the main battery 1 decreases,
Alternatively, when removed, the selecting means 5 selects the B side, and the backup battery 2 to the clock function realizing means 6, SR
Supply power to AM7. At that time, the transistor 12
Is turned off because the transistors 14 and 15 are turned off.

【0016】このようにして、バックアップ電池2が満
充電状態になったところで、その充電を停止することが
できるので、過充電を防止することができる。
In this way, when the backup battery 2 is fully charged, its charging can be stopped, so that overcharging can be prevented.

【0017】また、バックアップ電池2の充電時に、そ
の充電電流と負荷電流を分離することによって、異常充
電電流の負荷6,7への影響、異常負荷電流のバックア
ップ電池2への影響を皆無にすることができる。
By separating the charging current and the load current when the backup battery 2 is charged, the influence of the abnormal charging current on the loads 6 and 7 and the influence of the abnormal load current on the backup battery 2 are eliminated. be able to.

【0018】この時計機能実現手段6については、基準
信号を形成する発振器とそのカウンタとから構成し、そ
の発振周波数から1秒間隔を計測し、更に1分、1時間
を計測することによりその時計機能を実現するものであ
る。情報通信端末のテンキー21からの入力による設定
した時刻をスタート時刻として、時計機能を実現しディ
スプレイ20に表示する。
The timepiece function realizing means 6 comprises an oscillator for forming a reference signal and its counter, and measures one second intervals from its oscillation frequency, and further one minute and one hour to measure the timepiece. It realizes a function. The clock function is realized and displayed on the display 20 with the time set by the input from the numeric keypad 21 of the information communication terminal as the start time.

【0019】また、SRAM7については、携帯電話等
で送信側、受信側の音声を記憶して、メモ機能を実現す
る。この機能を図2、図3を用いて簡単に説明する。
With regard to the SRAM 7, voices on the transmitting side and the receiving side are stored by a mobile phone or the like to realize a memo function. This function will be briefly described with reference to FIGS.

【0020】図2はアナログ方式の携帯電話でメモ機能
を実現するブロック図である。31はレシーバ、32は
マイク、33は選択手段、34はDA変換器、35,3
6はAD変換器、37は信号処理部、38は高周波部、
39はアンテナである。
FIG. 2 is a block diagram for realizing a memo function in an analog type mobile phone. 31 is a receiver, 32 is a microphone, 33 is a selection means, 34 is a DA converter, 35, 3
6 is an AD converter, 37 is a signal processing unit, 38 is a high frequency unit,
39 is an antenna.

【0021】本携帯電話については、マイク32から入
力された送信側の音声は、信号処理部37で信号処理さ
れた後、高周波部38で高周波信号に変換され、アンテ
ナ39から送信される。このとき、マイク32からの音
声をAD変換器36でディジタル信号に変換し、その信
号をSRAM7に記憶する。そこで、この記憶した音声
を再生するためには、SRAM7の記憶データをDA変
換器34に転送し、アナログ信号に変換した後、選択手
段33を図示のようにA側を選択してレシーバ31から
その記憶音声を出力する。
In this mobile phone, the voice on the transmitting side input from the microphone 32 is processed by the signal processing unit 37, converted into a high frequency signal by the high frequency unit 38, and transmitted from the antenna 39. At this time, the voice from the microphone 32 is converted into a digital signal by the AD converter 36, and the signal is stored in the SRAM 7. Therefore, in order to reproduce the stored voice, the data stored in the SRAM 7 is transferred to the DA converter 34 and converted into an analog signal, and then the selecting means 33 selects the A side as shown in the drawing and the receiver 31 outputs it. The memorized voice is output.

【0022】一方、受信側の音声はアンテナ39と高周
波部38で受信した信号を、信号処理部37で音声信号
に変換し、その信号を選択手段33でB側を選択するこ
とで、受信音声はレシーバ31から出力される。このと
き受信した音声信号を、AD変換器35でディジタル信
号に変換し、その信号をSRAM7に記憶する。そこ
で、この記憶した音声を再生するためには、SRAM7
の記憶データをDA変換器34に転送し、アナログ信号
に変換した後、選択手段33を図示のようにA側を選択
してレシーバ31からその記憶音声を出力する。
On the other hand, as for the voice on the receiving side, the signal received by the antenna 39 and the high frequency section 38 is converted into a voice signal by the signal processing section 37, and the signal is selected by the selecting means 33 on the B side. Is output from the receiver 31. The voice signal received at this time is converted into a digital signal by the AD converter 35, and the signal is stored in the SRAM 7. Therefore, in order to reproduce the stored voice, the SRAM 7
After transferring the stored data to the DA converter 34 and converting it to an analog signal, the selecting unit 33 selects the A side as shown in the figure and outputs the stored voice from the receiver 31.

【0023】次に、図3でディジタル方式の携帯電話で
メモ機能の実現について説明する。
Next, the implementation of the memo function in the digital mobile phone will be described with reference to FIG.

【0024】図3はディジタル方式の携帯電話でメモ機
能を実現するブロック図である。40はDA変換器、4
1はAD変換器、42は選択手段、43は信号処理部、
44は変復調部、45は高周波部である。
FIG. 3 is a block diagram for realizing a memo function in a digital mobile phone. 40 is a DA converter, 4
1 is an AD converter, 42 is a selection means, 43 is a signal processing unit,
Reference numeral 44 is a modulation / demodulation unit, and 45 is a high frequency unit.

【0025】本携帯電話については、マイク32から入
力された送信側の音声は、AD変換器41でディジタル
信号に変換され、信号処理部43で所定の信号処理をさ
れた後、変復調部44で変調されて、高周波部45で高
周波信号に変換後アンテナ39から送信される。このと
き、信号処理部43に入力される信号、或いは、処理途
中のディジタル信号をSRAM7に記憶する。そこで、
この記憶した音声を再生するためには、SRAM7の記
憶データを選択手段42を介して(B側を選択して)、
DA変換器40に転送し、アナログ信号に変換した後、
レシーバ31からその記憶音声を出力する。
In this mobile phone, the voice on the transmitting side input from the microphone 32 is converted into a digital signal by the AD converter 41, subjected to predetermined signal processing by the signal processing unit 43, and then by the modulation / demodulation unit 44. The signal is modulated and converted into a high frequency signal by the high frequency unit 45 and transmitted from the antenna 39. At this time, the signal input to the signal processing unit 43 or the digital signal being processed is stored in the SRAM 7. Therefore,
In order to reproduce the stored voice, the data stored in the SRAM 7 is selected by the selecting means 42 (selecting the B side).
After transferring to the DA converter 40 and converting into an analog signal,
The stored voice is output from the receiver 31.

【0026】一方、受信側の音声はアンテナ39と高周
波部45で受信した信号を、変復調部44で復調した
後、信号処理部43で音声信号(ディジタル信号)に変
換する。その信号を選択手段42でA側を選択し、DA
変換器40でアナログ信号に変換することで、受信音声
はレシーバ31から出力される。このとき信号処理部4
3で処理されている受信ディジタル信号で適当な段階で
の信号を、SRAM7に記憶する。そこで、この記憶し
た音声を再生するためには、SRAM7の記憶データを
選択手段42を介して(B側を選択して)、DA変換器
40に転送し、アナログ信号に変換した後、レシーバ3
1からその記憶音声を出力する。
On the other hand, for the voice on the receiving side, the signal received by the antenna 39 and the high frequency section 45 is demodulated by the modulation / demodulation section 44 and then converted into a voice signal (digital signal) by the signal processing section 43. The signal is selected by the selecting means 42 on the A side, and DA
The received voice is output from the receiver 31 by being converted into an analog signal by the converter 40. At this time, the signal processing unit 4
The received digital signal processed in step 3 is stored in the SRAM 7 at an appropriate stage. Therefore, in order to reproduce the stored voice, the data stored in the SRAM 7 is transferred to the DA converter 40 via the selection means 42 (selecting the B side) and converted into an analog signal, and then the receiver 3 is used.
The stored voice is output from 1.

【0027】以上がメモ機能の概要であるが、マイク3
1からの音声を記憶することにより、所定時刻にこの記
憶した音声を所定の電話番号に送信することで、自動で
の所定メッセージの送信も可能になる。
The above is the outline of the memo function.
By storing the voice from No. 1, by transmitting the stored voice to a predetermined telephone number at a predetermined time, it is possible to automatically transmit a predetermined message.

【0028】次に、図4、図5で本発明の具体的な回路
について説明する。
Next, a specific circuit of the present invention will be described with reference to FIGS.

【0029】図4は本発明の回路図であり、図5はその
動作の説明図である。51,52はコンパレータ、5
3,54はトランジスタ、55はダイオード、56〜5
8は抵抗、59は発振子、60はカウンタ手段である。
FIG. 4 is a circuit diagram of the present invention, and FIG. 5 is an explanatory diagram of its operation. 51, 52 are comparators, 5
3, 54 are transistors, 55 are diodes, 56 to 5
Reference numeral 8 is a resistor, 59 is an oscillator, and 60 is a counter means.

【0030】図4の回路図では、図1の満充電検出手段
9をコンパレータ51で実現している。本回路では満充
電の検出を、抵抗17に流れる充電電流が、満充電時に
ほぼ零になることを検出して行う。充電電流は、トラン
ジスタ12からバックアップ電池2に充電電流が流れ
る。このバックアップ電池2の端子電圧は、図5に示す
ように充電時間と共に上昇する。よってこの抵抗17の
両端電圧は、時間と共に減少する。すなわち、コンパレ
ータ51では、マイナス入力が時間と共に上昇してくる
ことになる。よってこのマイナス入力が所定レベルに達
するまでは、その出力信号はハイレベルになり、トラン
ジスタ15,12がオンして、バックアップ電池2への
充電が維持される。更に、充電が進みバックアップ電池
2の端子電圧が上昇して所定レベルに達したところで、
コンパレータ51の出力信号はローレベルに反転し、ト
ランジスタ15はオフして充電が停止する。その後はト
ランジスタ12から、トランジスタ14或いは15に流
れるリーク電流だけで、バックアップ電池2が放電す
る。この放電中は、電流の流れる向きが充電時と逆にな
るので、コンパレータ51の出力は、ローレベルのまま
でハイレベルに反転することはない。しかし、リーク電
流で放電を続けた場合、図中a点の電圧が低下すること
になる。そこで、その電圧を電池電圧検出手段10で検
出する。本実施例では、電池電圧検出手段10をコンパ
レータ52で実現する。a点の電圧を、コンパレータ5
2のマイナス入力に入力し、抵抗57,58で決まる電
圧をプラス入力に入力して比較する。すなわち、マイナ
ス入力が所定電圧まで低下すると、コンパレータ52の
出力がハイレベルに反転し、トランジスタ14を介し
て、トランジスタ12がオンする事でメインバッテリ1
からバックアップ電池2が充電される。
In the circuit diagram of FIG. 4, the full charge detecting means 9 of FIG. 1 is realized by the comparator 51. In this circuit, full charge is detected by detecting that the charging current flowing through the resistor 17 becomes almost zero when fully charged. The charging current flows from the transistor 12 to the backup battery 2. The terminal voltage of the backup battery 2 increases with the charging time as shown in FIG. Therefore, the voltage across the resistor 17 decreases with time. That is, in the comparator 51, the negative input increases with time. Therefore, until the minus input reaches a predetermined level, the output signal thereof becomes high level, the transistors 15 and 12 are turned on, and the charging of the backup battery 2 is maintained. Further, when charging progresses and the terminal voltage of the backup battery 2 rises to reach a predetermined level,
The output signal of the comparator 51 is inverted to the low level, the transistor 15 is turned off, and the charging is stopped. After that, the backup battery 2 is discharged only by the leak current flowing from the transistor 12 to the transistor 14 or 15. During this discharging, the direction of current flow is opposite to that during charging, so the output of the comparator 51 remains low level and is not inverted to high level. However, if the discharge is continued by the leak current, the voltage at the point a in the figure decreases. Then, the voltage is detected by the battery voltage detecting means 10. In this embodiment, the battery voltage detection means 10 is realized by the comparator 52. The voltage at point a is calculated by the comparator 5
2 is input to the minus input, and the voltage determined by the resistors 57 and 58 is input to the plus input for comparison. That is, when the negative input drops to a predetermined voltage, the output of the comparator 52 is inverted to a high level, and the transistor 12 is turned on via the transistor 14 to turn on the main battery 1.
The backup battery 2 is charged from.

【0031】メインバッテリ1の出力電圧が低下した場
合、或いは取り外された場合は、安定化電源回路3の出
力電圧が低下して、バックアップ電池2の出力電圧より
も低下し、このバックアップ電池2からバックアップが
実現される。
When the output voltage of the main battery 1 drops or is removed, the output voltage of the stabilized power supply circuit 3 drops and drops below the output voltage of the backup battery 2. Backup is realized.

【0032】また、図1の選択手段5をトランジスタ5
3,54、ダイオード55、抵抗56で実現する。ここ
で、メインバッテリ1が所定の電圧を出力しているとき
は、トランジスタ53がオンして時計機能実現手段6、
SRAM7に電源が供給される。このときダイオード5
5を設けることにより、バックアップ電池2から負荷
(時計機能実現手段6、SRAM7)に電流供給される
ことは無い。従って、このときバックアップ電池2は、
メインバッテリ1から充電されるのみである。また、メ
インバッテリ1の出力電圧が低下した場合、或いは取り
外された場合は、バックアップが実現される。このと
き、トランジスタ14,15,16,54がオフするこ
とによりバックアップ電池2の出力電流は負荷に電流供
給される。このようにして、負荷に供給する電流の供給
元が、メインバッテリ1か、バックアップ電池2かの選
択を実現している。
Further, the selection means 5 in FIG.
3, 54, diode 55, and resistor 56. Here, when the main battery 1 outputs a predetermined voltage, the transistor 53 is turned on and the clock function realizing means 6,
Power is supplied to the SRAM 7. At this time diode 5
By providing 5, the current is not supplied from the backup battery 2 to the load (clock function realizing means 6, SRAM 7). Therefore, at this time, the backup battery 2
It is only charged from the main battery 1. Further, when the output voltage of the main battery 1 drops or is removed, backup is realized. At this time, the output current of the backup battery 2 is supplied to the load by turning off the transistors 14, 15, 16 and 54. In this way, the main battery 1 or the backup battery 2 is selected as the source of the current supplied to the load.

【0033】また、本実施例では時計機能実現手段6と
して、発振子59とカウンタ手段60で実現する例を示
している。これは、発振子59で発振する信号の周波数
をカウンタ手段60で計測することにより、1秒、1
分、1時間を計測して、時計機能を実現する。ここで
は、時計機能実現手段6のカウンタ手段60をCPU8
とは別物として示しているが、CPU8の一部として本
カウンタ手段を実現することもできる。その場合バック
アップ電池2でバックアップするものは、時計機能を実
現するための部分だけをバックアップすればよい。
In this embodiment, the clock function realizing means 6 is realized by the oscillator 59 and the counter means 60. This is achieved by measuring the frequency of the signal oscillated by the oscillator 59 with the counter means 60 for 1 second, 1 second.
Realize the clock function by measuring minutes and 1 hour. Here, the counter means 60 of the clock function realizing means 6 is replaced by the CPU 8
However, the counter means can be realized as a part of the CPU 8. In that case, what is backed up by the backup battery 2 only needs to back up the portion for realizing the clock function.

【0034】本発明の他の実施例を図6で説明する。Another embodiment of the present invention will be described with reference to FIG.

【0035】図6は本発明の第二の実施例の回路図であ
る。図6で65は温度検出手段、66〜68は抵抗、6
9はコンパレータ、70はANDゲートである。
FIG. 6 is a circuit diagram of the second embodiment of the present invention. In FIG. 6, 65 is a temperature detecting means, 66 to 68 are resistors, 6
Reference numeral 9 is a comparator, and 70 is an AND gate.

【0036】図6では図1の満充電検出手段9を図4の
実施例に加えて、バックアップ電池2に近接して配置し
たサーミスタ等の温度検出手段65を用いて、バックア
ップ電池2の温度上昇を検出し、過充電を検出する。充
電状態では、バックアップ電池2の温度も上昇する。そ
の温度が所定温度を越えた場合、温度検出手段65の抵
抗値が増加し、コンパレータ69の出力信号が反転して
ローレベルになる。その信号をANDゲート70に入力
して、トランジスタ15を介して、トランジスタ12を
オフする。このようにして温度上昇まで検出することに
より、過充電状態の検出精度が上がる。
In FIG. 6, the temperature rise of the backup battery 2 is increased by using the temperature detecting means 65 such as a thermistor arranged in the vicinity of the backup battery 2 in addition to the full charge detecting means 9 of FIG. To detect overcharge. In the charged state, the temperature of the backup battery 2 also rises. When the temperature exceeds a predetermined temperature, the resistance value of the temperature detecting means 65 increases, and the output signal of the comparator 69 is inverted and becomes low level. The signal is input to the AND gate 70 to turn off the transistor 12 via the transistor 15. By thus detecting the temperature rise, the accuracy of detecting the overcharged state is increased.

【0037】次に、第2の課題を解決する発明の実施例
について図7を用いて説明する。
Next, an embodiment of the invention for solving the second problem will be described with reference to FIG.

【0038】図7は本発明の第三の実施例の回路図であ
る。図7で、76はダイオード、77はトランジスタで
ある。
FIG. 7 is a circuit diagram of the third embodiment of the present invention. In FIG. 7, 76 is a diode and 77 is a transistor.

【0039】バックアップ電池2の充電時には、バック
アップの必要な回路6,7には、充電電流とは別に、ダ
イオード76を介して電流を供給する。一方、メインバ
ッテリ1の電圧降下時或いは、メインバッテリ1が取り
外されたときには、トランジスタ77がオフするため
に、トランジスタ12もオフする。したがって、バック
アップが必要な回路6,7には、バックアップ電池2か
らダイオード55を介して電流が供給される。このよう
にして、バックアップ電池2の充電時に、その充電電流
と負荷電流を分離することによって、異常充電電流の負
荷6,7への影響、異常負荷電流のバックアップ電池2
への影響を皆無にすることができる。
At the time of charging the backup battery 2, in addition to the charging current, a current is supplied via the diode 76 to the circuits 6 and 7 that require backup. On the other hand, when the voltage of the main battery 1 drops or when the main battery 1 is removed, the transistor 77 is turned off, so the transistor 12 is also turned off. Therefore, current is supplied from the backup battery 2 to the circuits 6 and 7 that require backup through the diode 55. In this way, by separating the charging current and the load current when the backup battery 2 is charged, the influence of the abnormal charging current on the loads 6 and 7 and the backup battery 2 having the abnormal load current
Can have no effect on.

【0040】次に、第3の課題を解決する発明の実施例
について図8、図9を用いて説明する。
Next, an embodiment of the invention which solves the third problem will be described with reference to FIGS.

【0041】図8は本発明の第四の実施例の回路図、図
9はその動作説明図である。図8で、80はコンパレー
タ、81,82は抵抗、83はAD変換器、84はカウ
ンタ手段である。
FIG. 8 is a circuit diagram of the fourth embodiment of the present invention, and FIG. 9 is an operation explanatory diagram thereof. In FIG. 8, 80 is a comparator, 81 and 82 are resistors, 83 is an AD converter, and 84 is a counter means.

【0042】本実施例では、メインバッテリ1から負荷
6,7に電流が供給される場合とバックアップ電池2か
ら負荷6,7に電流が供給される場合で、その負荷6,
7に印加される電圧が変化することを利用する。その電
圧変化を検出してそれが何回生じたかをカウンタ手段8
4でカウントすることにより、そのバックアップ電池2
の寿命を推定する。その負荷6,7に印加される電源電
圧の変化を、コンパレータ80で検出しその出力信号を
カウンタ手段84に入力する。このカウンタ手段84と
コンパレータ80の電源は、メインバッテリ1から供給
し、その電圧降下時、或いは、メインバッテリ1の取り
外し時には、コンデンサ11でカウンタ手段84でカウ
ントできる時間だけバックアップする(図9f)こと
で、その電圧変化の回数をカウントする。そのカウンタ
手段84のデータを、CPU8を介して、SRAM7に
記憶することも可能である。更に、このとき、どのくら
いの時間バックアップ電池2から電流が供給されたか
を、そのメインバッテリ1が復帰したときのバックアッ
プ電池2の端子電圧を検出することで、その寿命検出の
精度を上げることができる。すなわち、メインバッテリ
1が復帰したときのバックアップ電池2の端子電圧をA
D変換器83でディジタルデータに変換し、CPU8に
入力することで、そのバックアップ電池2のバックアッ
プ時間を推定し、寿命を推測する。このようにして、推
測したバックアップ電池2の寿命をディスプレイ等を利
用して、使用者に知らせることにより、その交換の目安
を知らせることができる。
In this embodiment, the load 6 and the load are supplied from the main battery 1 and the load 6 and 7 respectively.
The fact that the voltage applied to 7 changes is used. The counter means 8 detects the voltage change and detects how many times it has occurred.
By counting at 4, the backup battery 2
Estimate the lifespan of. The change in the power supply voltage applied to the loads 6 and 7 is detected by the comparator 80 and the output signal is input to the counter means 84. The power supply for the counter means 84 and the comparator 80 is supplied from the main battery 1, and when the voltage drops or when the main battery 1 is removed, the capacitor 11 backs up for a time that can be counted by the counter means 84 (FIG. 9f). Then, the number of times of the voltage change is counted. It is also possible to store the data of the counter means 84 in the SRAM 7 via the CPU 8. Further, at this time, by detecting the terminal voltage of the backup battery 2 when the main battery 1 is restored, how long the current is supplied from the backup battery 2 can improve the accuracy of life detection. . That is, the terminal voltage of the backup battery 2 when the main battery 1 is restored is A
By converting it into digital data by the D converter 83 and inputting it to the CPU 8, the backup time of the backup battery 2 is estimated and the life is estimated. In this way, the user can be informed of the estimated life of the backup battery 2 by using a display or the like to inform the user of the replacement.

【0043】なお、本発明の適用電池は、乾電池等の一
次電池にも適用可能である。
The applicable battery of the present invention can also be applied to a primary battery such as a dry battery.

【0044】[0044]

【発明の効果】本発明では、その満充電状態を検出して
その充電を停止することにより、過充電による二次電池
の劣化を防止することができる。
According to the present invention, deterioration of the secondary battery due to overcharging can be prevented by detecting the fully charged state and stopping the charging.

【0045】本発明では、異常充電電流が流れても、そ
の負荷に供給する電流に影響無いように、また異常負荷
電流が流れても、その充電電流に影響無い電源回路を実
現できる。
According to the present invention, it is possible to realize a power supply circuit that does not affect the current supplied to the load even if an abnormal charging current flows, and does not affect the charging current even when an abnormal load current flows.

【0046】本発明では、そのバックアップ電池の交換
時期の目安を知ることができ、使用者にその寿命を知ら
せることができる。
In the present invention, it is possible to know the standard of the replacement time of the backup battery, and to inform the user of the life of the backup battery.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のブロック図。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】アナログ方式の携帯電話でメモ機能を実現する
ブロック図。
FIG. 2 is a block diagram for realizing a memo function on an analog mobile phone.

【図3】ディジタル方式の携帯電話でメモ機能を実現す
るブロック図。
FIG. 3 is a block diagram for realizing a memo function on a digital mobile phone.

【図4】本発明の回路図。FIG. 4 is a circuit diagram of the present invention.

【図5】図4の動作の説明図。FIG. 5 is an explanatory diagram of the operation in FIG. 4;

【図6】本発明の第二の実施例の回路図。FIG. 6 is a circuit diagram of a second embodiment of the present invention.

【図7】本発明の第三の実施例の回路図。FIG. 7 is a circuit diagram of a third embodiment of the present invention.

【図8】本発明の第四の実施例の回路図。FIG. 8 is a circuit diagram of a fourth embodiment of the present invention.

【図9】図8の動作の説明図。9 is an explanatory diagram of the operation of FIG.

【符号の説明】[Explanation of symbols]

1…メインバッテリ、 2…バックアップ電池、 3,4…安定化電源回路、 5…選択手段、 6…時計機能実現手段、 7…SRAM、 8…CPU、 9…満充電検出手段、 10…電池電圧検出手段、 11…コンデンサ、 12〜16…トランジスタ、 17〜19…抵抗。 DESCRIPTION OF SYMBOLS 1 ... Main battery, 2 ... Backup battery, 3, 4 ... Stabilized power supply circuit, 5 ... Selection means, 6 ... Clock function realization means, 7 ... SRAM, 8 ... CPU, 9 ... Full charge detection means, 10 ... Battery voltage Detection means, 11 ... Capacitor, 12-16 ... Transistor, 17-19 ... Resistor.

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H02J 7/34 H02J 9/06 503A 9/06 503 G06F 1/00 335C (72)発明者 山本 浩市 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI Technical indication location H02J 7/34 H02J 9/06 503A 9/06 503 G06F 1/00 335C (72) Inventor Hiroshi Yamamoto Yokohama, Kanagawa Prefecture Hitachi Image Information Systems Co., Ltd. 292 Yoshida-cho, Totsuka-ku, Yokohama

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】バッテリで駆動される情報通信端末におい
て、所定回路をバックアップするための二次電池と、上
記バッテリから上記二次電池への充電をオン/オフする
制御手段と、上記バッテリの出力と、上記二次電池の出
力とを選択して、上記所定回路に供給する選択手段とを
備えてなることを特徴とする情報通信端末の電源回路。
1. In a battery-driven information communication terminal, a secondary battery for backing up a predetermined circuit, control means for turning on / off charging from the battery to the secondary battery, and output of the battery. And a selecting means for selecting the output of the secondary battery and supplying the selected output to the predetermined circuit, the power supply circuit of the information communication terminal.
【請求項2】バッテリで駆動される情報通信端末におい
て、所定回路をバックアップするための二次電池と、上
記二次電池の充電状態検出する充電状態検出手段と、上
記二次電池の電池電圧を検出する電池電圧検出手段と、
上記充電状態検出手段と、電池電圧検出手段の出力に応
じて、上記バッテリから上記二次電池への充電をオン/
オフする制御手段と、上記バッテリ出力と、上記二次電
池出力とを選択して、上記所定回路に供給する選択手段
とを備えてなることを特徴とする情報通信端末の電源回
路。
2. In an information communication terminal driven by a battery, a secondary battery for backing up a predetermined circuit, a charge state detecting means for detecting a charge state of the secondary battery, and a battery voltage of the secondary battery are provided. Battery voltage detecting means for detecting,
Depending on the outputs of the charging state detecting means and the battery voltage detecting means, the charging of the secondary battery from the battery is turned on / off.
A power supply circuit for an information communication terminal, comprising: control means for turning off, the battery output, and a selection means for selecting the secondary battery output and supplying the selected output to the predetermined circuit.
【請求項3】請求項2の上記充電状態検出手段を、満充
電検出手段とする情報通信端末の電源回路。
3. A power supply circuit of an information communication terminal, wherein the charge state detecting means of claim 2 is a full charge detecting means.
【請求項4】請求項2の上記充電状態検出手段を、満充
電検出手段と、電池の温度検出手段とする情報通信端末
の電源回路。
4. A power supply circuit of an information communication terminal, wherein the charge state detecting means of claim 2 is a full charge detecting means and a battery temperature detecting means.
【請求項5】バッテリで駆動される情報通信端末におい
て、所定回路をバックアップするための電池と、上記所
定回路の電源電圧の変動回数をカウントする手段と、上
記カウント手段の出力信号を記憶する記憶手段とを備え
てなることを特徴とする情報通信端末の電源回路。
5. In an information communication terminal driven by a battery, a battery for backing up a predetermined circuit, a means for counting the number of times the power supply voltage of the predetermined circuit fluctuates, and a memory for storing an output signal of the counting means. A power supply circuit for an information communication terminal, comprising:
【請求項6】請求項5において、バッテリ復帰時に、そ
のバックアップ電池の端子電圧を検出する検出手段を備
えてなる情報通信端末の電源回路。
6. The power supply circuit for an information communication terminal according to claim 5, further comprising detection means for detecting the terminal voltage of the backup battery when the battery is restored.
JP8106782A 1996-04-26 1996-04-26 Power circuit of information communication terminal Pending JPH09294330A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8106782A JPH09294330A (en) 1996-04-26 1996-04-26 Power circuit of information communication terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8106782A JPH09294330A (en) 1996-04-26 1996-04-26 Power circuit of information communication terminal

Publications (1)

Publication Number Publication Date
JPH09294330A true JPH09294330A (en) 1997-11-11

Family

ID=14442479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8106782A Pending JPH09294330A (en) 1996-04-26 1996-04-26 Power circuit of information communication terminal

Country Status (1)

Country Link
JP (1) JPH09294330A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000033751A (en) * 1998-06-29 2000-02-02 Samsung Electronics Co Ltd Printer
JP2004140926A (en) * 2002-10-17 2004-05-13 Seiko Epson Corp Charging control apparatus
US7085594B2 (en) 2000-10-04 2006-08-01 Nec Corporation Portable telephone apparatus
JP2009540783A (en) * 2006-06-06 2009-11-19 メドトロニック・ミニメッド・インコーポレーテッド Method and apparatus for providing backup power to portable electronic devices
JP2012005160A (en) * 2010-06-14 2012-01-05 Hitachi Ltd Charge/discharge circuit and built-in controller

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000033751A (en) * 1998-06-29 2000-02-02 Samsung Electronics Co Ltd Printer
US7085594B2 (en) 2000-10-04 2006-08-01 Nec Corporation Portable telephone apparatus
JP2004140926A (en) * 2002-10-17 2004-05-13 Seiko Epson Corp Charging control apparatus
JP2009540783A (en) * 2006-06-06 2009-11-19 メドトロニック・ミニメッド・インコーポレーテッド Method and apparatus for providing backup power to portable electronic devices
JP2012005160A (en) * 2010-06-14 2012-01-05 Hitachi Ltd Charge/discharge circuit and built-in controller

Similar Documents

Publication Publication Date Title
CA2154282C (en) Apparatus for determining battery type and modifying operating characteristics
US20020028701A1 (en) Power switching unit of a portable telephone
WO1995013643A1 (en) Method and apparatus for determining external power supply type
US5592095A (en) Charge measurement circuit for a battery in which oscillators are used to indicate mode of operation
JPH0927836A (en) Cordless telephone set with power failure detection function
US6194870B1 (en) System for automatically indicating that battery should be replaced and method thereof
JP2004364445A (en) Discharge control device of backup battery
JPH1094185A (en) Battery charger
JPH09294330A (en) Power circuit of information communication terminal
US5467007A (en) Charging apparatus
US6969973B2 (en) Apparatus for calculating remaining battery capacity
EP1381138A1 (en) Electronic apparatus having charging function
JPH04351428A (en) Charging controller
JP2006148997A (en) Charging apparatus and charging method
JP3612495B2 (en) Mobile communication terminal with battery level indicator
JPS59139828A (en) Monitoring system for preliminary power source of terminal device
JP2867003B2 (en) Cordless phone cordless charger
US6051958A (en) Apparatus and method for charging rechargeable battery using charge characteristic of two-way pager
JPH0752893B2 (en) Callable time display device for cordless handset
JP2000032673A (en) Portable telephone device with battery remainder display function
JPH08251098A (en) Portable communication equipment
KR200186006Y1 (en) Apparatus for control of charge and discharge in a cordless telephone
JPH04359636A (en) Charger
JPH07163058A (en) Battery life signalling system
JPH08149708A (en) Charger for secondary battery