JPH09292977A

JPH09292977A - 対数関数の近似値生成回路

Info

Publication number: JPH09292977A
Application number: JP10679696A
Authority: JP
Inventors: Yasuhiro Akiyama; 靖浩秋山; Tadashi Onishi; 忠志大西
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-04-26
Filing date: 1996-04-26
Publication date: 1997-11-11

Abstract

(57)【要約】【課題】対数関数の近似値生成回路において除算器や乗
算器等の回路を用いず、回路構成を簡素化し、かつ近似
値生成の所要時間を短縮する。【解決手段】入力データを仮数部ｂと２の累乗で表現さ
れる指数部ｃに分割し、ｂおよびｃを入力パラメータと
する対数関数値をそれぞれテーブル化して、近似値生成
過程の演算を加算のみによって実施する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は自然対数関数および
常用対数関数の近似値生成回路に関する。

【０００２】

【従来の技術】従来技術の一例として特開昭61−283962
号公報には、入力データを所定の範囲で分割して、それ
ぞれの範囲毎に対数関数の直線近似式から求めた近似値
をテーブル化し、更に真値との差を補正するための補正
係数等の別の２個のテーブルを参照して最終的な近似値
を生成する方法が記載されている。

【０００３】また、特開平2−216583 号公報には、浮動
小数点で表現された入力データを内部で固定少数点表現
の仮数部と指数部に分離し、仮数部の値から導かれる対
数関数値を格納した１個のテーブルと、異なる２種類の
演算回路を用いて近似値を生成する方法が記載されてい
る。

【０００４】

【発明が解決しようとする課題】特開昭61−283962号公
報による方法では、入力データから導かれる近似値テー
ブルの他に、補正係数として近似値テーブルと同容量の
テーブルが２個必要なため、高い計算精度が必要な場合
には補正係数のために大容量の記憶領域が必要となる。
さらに、対数関数の近似値を生成する過程において、加
算回路，減算回路および乗算回路が必要なため、回路の
構成規模が大きく、演算の所要時間も長いという課題が
ある。

【０００５】また、特開平2−216583 号公報による方法
では、入力データから導かれる対数関数近似値を格納す
るテーブルは１個であるが、近似値を生成する過程にお
いて異なる２種類の演算回路を用いており、その回路に
は、加算，減算，乗算および除算のための回路が必要な
ため、構成が複雑で、演算の所要時間が長いという課題
がある。

【０００６】

【課題を解決するための手段】本発明の回路は、上記課
題を解決するために、被演算数Ｘが０〜２のＮ乗の範囲
における２のＸ乗の対数関数値をテーブル化した第１の
対数関数値格納手段と、被演算数Ｙが０〜Ｌの範囲にお
ける２のＹ乗の対数関数値をテーブル化した第２の対数
関数値格納手段と、対数関数値に変換する入力データの
符号ビットの正，負を判定するための符号判定手段と、
入力データのビット中の最も上位のビットを検出する最
上位ビット位置検出手段と、入力データの最上位ビット
から所定の長さのビット列を切り出すためのビット切り
出し手段と、切り出したビット列の値に基づいて決定す
るアドレスにより第１の対数関数値格納部から該当する
対数関数値を読出すための第１の対数関数値読出し手段
と、最上位ビット位置に基づいて決定するアドレスによ
り第２の対数関数値格納部から該当する対数関数値を読
出すための第２の対数関数値読出し手段と、最上位ビッ
ト位置に基づいて第２の対数関数読出し部の動作を制御
する演算制御手段と、読出した２個の対数関数値を加算
するための加算手段を備える。

【０００７】

【発明の実施の形態】図１は、本発明による対数関数の
近似値生成回路の一実施例を示したブロック図である。
本発明の回路は、対数関数の公式である数１に着目し、
入力データを仮数部ｂと２の累乗で表現される指数部ｃ
に分割し、ｂおよびｃを入力パラメータとする対数関数
値をそれぞれテーブル化して、近似値生成過程の演算を
テーブルから読出した２個の対数関数値の加算のみによ
って実現するものである。本発明の回路で扱う対数関数
はａを底とする対数であり、なおかつａ＞０，ａ≠１で
ある。

【０００８】

【数１】 log_a（ｂ・ｃ）＝log_a（ｂ）＋log_a（ｃ） …（数１）この方法によれば、従来技術による方法と同等の精度を
得るのに際し、除算器や乗算器等の回路を用いる必要が
ないため、回路構成を簡素化でき、なおかつ近似値生成
の所要時間を著しく短縮することができる。

【０００９】同回路の第１の対数関数格納部１０５に
は、仮数部ｂに相当するテーブルとして、被演算数Ｘが
０〜２のＮ乗の範囲における２のＸ乗の対数関数値を持
つ２のＸ乗個の対数関数値を格納する。第２の対数関数
値格納部１０６には、対数関数値に変換する入力データ
のビット長をＬビットとした場合、指数部ｃに相当する
テーブルとして、被演算数Ｙが０〜Ｌの範囲における２
のＹ乗の対数関数値を持つＬ個の対数関数値を格納す
る。

【００１０】対数関数は入力データが０でない正の値を
扱う場合のみ有効であり、０を含む負の値をとることは
あり得ない。符号判定部１００は、対数関数に変換する
ための入力データの符号ビットを検査する部分であり、
符号が正（符号ビットが０）ならば対数関数値演算の処
理を実行し、負（符号ビットが１）ならば入力データが
誤りであることを外部へ出力して、処理を中断するよう
に制御する。

【００１１】入力データが正の値ならば、最上位ビット
位置検出部１０１によって入力データのビット列を符号
ビット側から１ビット毎に検査し、符号ビットに最も近
い「１」のビットが立っている位置を検出する。ビット
切り出し部１０２は、最上位ビット位置検出部１０１で
検出したビット位置から所定の長さのビット列を切り出
す。仮に切り出しビット長をＳビットとすると、この切
り出したビット列の値は数１における仮数部ｂに相当
し、第１の対数関数格納部１０５から前記数１の右辺の
log_a（ｂ）に該当する対数関数値を読出すためのアドレ
ス１（１０９）となる。

【００１２】第１の対数関数読出し部１０３は、アドレ
ス１（１０９）に該当する対数関数値を読出して加算部
１０７へ出力する。第１の対数関数格納部１０５の対数
関数値の個数は切り出しビット数のＳ（Ｓ≦入力ビット
長Ｌ）によって決定され、Ｓの値を大きくとる程、生成
する対数関数近似値の精度を上げることができる。一
方、さほど精度を必要としない条件下においては、許容
できる精度の範囲内にＳの値を小さくすることで第１の
対数関数格納部１０５の容量を小さくすることが可能と
なる。

【００１３】第２の対数関数読出し部１０４は、数１右
辺のlog_a（ｃ）に該当する対数関数値を第２の対数関数
格納部１０６から読出して加算部１０７へ出力する。こ
の時、指数部ｃに相当する読出しアドレス２（１１０）
は、最上位ビット位置検出部１０１で検出したビット位
置から切り出しビット数Ｓを減算した値となる。ただ
し、最上位ビット位置検出部１０１の出力ビット位置が
Ｓビット以下の場合は、第１の対数関数読出し部１０３
から読出した値がそのまま対数関数の近似値となること
から、この場合は第２の対数関数読出し部１０４からは
０を加算器１０７へ出力すればよく、第２の対数関数格
納部１０６から対数関数値を読出す必要はない。

【００１４】上記の制御は演算制御部１０８で行う。加
算部１０７は、第１の対数関数読出し部１０３および第
２の対数関数読出し部１０４の出力値を加算し、入力デ
ータに対する対数関数の近似結果として出力する。

【００１５】以後、本発明の回路における実施の形態の
一例として、入力データは１６ビット長の固定小数点，
ビット切り出し部１０２における切り出しビット数を４
ビット，第１の対数関数格納部１０５に格納する対数関
数値の個数を１６個（切り出しビット数が４ビットであ
るから、参照される対数関数値の個数は２の４乗個），
第２の対数関数格納部１０６に格納する対数関数値の個
数を１６個（入力データが１６ビットのため）と仮定し
て説明する。また、第１および第２の対数関数格納部に
記憶される値を理解しやすく説明するために実数値表現
として記載するが、実際の実施の形態の回路では固定小
数点表現の値に変換して記憶される。

【００１６】図２は、入力データの一例を示す図であ
る。図１の説明で述べたように符号判定部１００は、入
力データの符号を検査する部分である。符号ビットは入
力データの最も左のビット、すなわち、ｂ１５の位置２
０１である。符号ビットが０で入力データが正の値なら
ば対数関数演算処理を実行し、符号ビットが０で入力デ
ータが０または符号ビットが１すなわち負の値ならば入
力データが誤りであることを外部へ出力して処理を中断
する。

【００１７】符号ビットが０ならば、最上位ビット位置
検出部１０１によって入力データのビット列を符号ビッ
ト側から１ビット毎に検査し、ビット列中の最も上位ビ
ット位置（符号ビットに最も近い「１」のビットが立っ
ている位置）を検出する。同図の例では、ｂ１１の位置
２０２が最上位ビット位置に該当する。

【００１８】図３は、Ｓビット切り出し部１０２の動作
の一例を示す図である。ビット切り出し部１０２は、入
力データ２００のビット列の中から最上位ビット位置２
０２であるｂ１１から４ビット分を切り出す。この切り
出した値が第１の対数関数格納部１０５から対数関数値
を読出すためのアドレス１（１０９）となる。同図の例
のアドレス１（１０９）は、２進数で１０１０となる。
また、第２の対数関数格納部１０６から対数関数値を読
出すためのアドレス２（１１０）は、最上位ビット位置
２０２の位置のアドレス演算係数２０３から切り出しビ
ット数のＳを減算した値となる。同図の例では、１２
（アドレス演算係数）−４（切り出しビット数）である
から、アドレス２（１１０）は２進数で１０００とな
る。

【００１９】図４は、第１の対数関数格納部１０５の内
容の一例を示した図である。同図の例では、第１の対数
関数格納部１０５に格納されている対数関数値の個数
は、求める対数関数の仮数部の引数（前記数１の中の
ｂ）に相当する切り出しビット数が４ビットであるから
１６個となる。読出される対数関数値４０１は、引数が
１〜１５の対数関数であり、その引数はアドレス（４０
０）の値と一致する。従って、ビット切り出し部１０２
で決定したアドレス１（１０９）によって直接参照する
だけで、仮数部の対数関数値を求めることができる。同
図の例ではアドレス１（１０９）が２進数で１０１０で
あるので、log_a（１０）の対数関数値が読出される。な
お、実際に参照されることはないが、アドレス値が０の
部分に格納される対数関数値は現実にはあり得ない数値
となるため、ダミーの値として０を格納する。

【００２０】図５は、第２の対数関数格納部１０６の内
容の一例を示した図である。同図の例では、第２の対数
関数格納部１０６に格納されている対数関数値の個数
は、入力データ２００のビット数が１６ビットであるか
ら、被演算数Ｙが０〜１５の範囲における２のＹ乗の１
６個の対数関数値を格納する。読出される対数関数値５
０１はアドレス２（１１０）によって指定され、その値
は図３の説明で述べたとおり、最上位ビット位置２０２
の位置のアドレス演算係数２０３から切り出しビット数
Ｓを減算した値となる。同図の例では、アドレス２（１
１０）の値が２進数で１０００であるので、log_a（２の
８乗）の対数関数値が読出される。

【００２１】最後に、第１の対数関数読出し部１０３の
出力と第２の対数関数読出し部104の出力を加算部１０
７によって加算し、入力データに対する対数関数近似値
の結果として出力する。

【００２２】図６は本発明の回路による対数関数近似値
生成の処理手順を示すフローである。まず始めにアドレ
ス１（１０９）を決定するための切り出しビット数を設
定し、これをＳとする（６００）。次に入力データ値を
入力し（６０１）、これをＰＩＮとする。ＰＩＮの符号
の正，負を判定し（６０２）、符号が負ならばエラーで
あることを出力して終了する（６１３）。符号が正なら
ばＰＩＮのビット列中で最上位ビットに最も近い「１」
の位置(最上位ビット位置)を検出し(６０３)、検出した
ビット位置からＳビット切り出し、これをアドレス１と
する(６０４)。さらに、第１の対数関数格納部からアド
レス１に該当する対数関数値を読出して、これをＰＯＵ
Ｔ１とし（６０５）、加算部へ出力する（６０６）。

【００２３】次に最上位ビット位置が切り出しビット数
以上であるかを判定し（６０７）、切り出しビット数Ｓ
以上の場合は、最上位ビット位置と相関のあるアドレス
２演算係数−切り出しビット数Ｓを計算し、これをアド
レス２とする（６０８）。さらに、第２の対数関数格納
部からアドレス２に該当する対数関数値を読出して、こ
れをＰＯＵＴ２とし（６０９）、加算部へ出力する（６
１０）。最上位ビット位置が切り出しビット数Ｓ以下の
場合は、ＰＯＵＴ２に０を代入して加算部へ出力する
（６１２）。最後に、ＰＯＵＴ１とＰＯＵＴ２を加算
し、これを対数関数の近似値として出力する（６１
１）。

【００２４】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えばビット切り出し部の切り出し
ビット数を増やし、第１の対数関数値格納部のテーブル
内容をそれに対応するべく拡張することによって、より
精度よく対数関数の近似値を生成すること等への適用が
可能となる。また、本発明の要旨を変更しない範囲内に
おいて種々の設計変更を施すことが可能である。

【００２５】

【発明の効果】本発明の方法は、入力データを仮数部ｂ
と２の累乗で表現される指数部ｃに分割し、ｂおよびｃ
を入力パラメータとする対数関数値をそれぞれテーブル
化して、近似値生成過程の演算をテーブルから読出した
２個の値の加算のみによって実現する。従って、本発明
の方法によれば、従来技術による方法と同等の精度を得
るのに際し、除算器や乗算器等の回路を用いる必要がな
いため、回路構成を簡素化でき、なおかつ近似値生成の
所要時間を著しく短縮することができる。

【図面の簡単な説明】

【図１】本発明による対数関数の近似値生成回路の一実
施例を示すブロック図。

【図２】入力データの一例を示す説明図。

【図３】ビット切り出し部の動作の一例を示す説明図。

【図４】第１の対数関数格納部の内容の一例を示す説明
図。

【図５】第２の対数関数格納部の内容の一例を示す説明
図。

【図６】本発明の回路による対数関数近似値生成の処理
手順を示すフローチャート。

【符号の説明】

１００…符号判定部、１０１…最上位ビット位置検出
部、１０２…ビット切り出し部、１０３…第１の対数関
数読出し部、１０４…第２の対数関数読出し部、１０５
…第１の対数関数格納部、１０６…第２の対数関数格納
部、１０７…加算部、１０８…演算制御部、１０９…ア
ドレス１、１１０…アドレス２。

Claims

【特許請求の範囲】

【請求項１】固定小数点で表現されたＬビット長の入力
データに対して、固定小数点で表現されたＬビット長の
近似対数関数値を生成する回路であって、被演算数Ｘが
０〜２のＮ乗の範囲における２のＸ乗の対数関数値をテ
ーブル化した第１の対数関数値格納手段と、被演算数Ｙ
が０〜Ｌの範囲における２のＹ乗の対数関数値をテーブ
ル化した第２の対数関数値格納手段と、対数関数値に変
換する入力データの符号ビットの正，負を判定するため
の符号判定手段と、入力データのビット中の最も上位の
ビットを検出する最上位ビット位置検出手段と、入力デ
ータの最上位ビットから所定の長さのビット列を切り出
すためのビット切り出し手段と、切り出したビット列の
値に基づいて決定するアドレスにより前記第１の対数関
数値格納部から該当する対数関数値を読出すための第１
の対数関数値読出し手段と、最上位ビット位置に基づい
て決定するアドレスにより前記第２の対数関数値格納部
から該当する対数関数値を読出すための第２の対数関数
値読出し手段と、最上位ビット位置に基づいて前記第２
の対数関数読出し部の動作を制御する演算制御手段と、
読出した２個の対数関数値を加算するための加算手段を
備え、テーブルから読出した２個の値の加算のみによっ
て所定の対数関数値を算出することを特徴とする対数関
数の近似値生成回路。