JPH09284110A - 半導体スイッチ回路 - Google Patents
半導体スイッチ回路Info
- Publication number
- JPH09284110A JPH09284110A JP8115783A JP11578396A JPH09284110A JP H09284110 A JPH09284110 A JP H09284110A JP 8115783 A JP8115783 A JP 8115783A JP 11578396 A JP11578396 A JP 11578396A JP H09284110 A JPH09284110 A JP H09284110A
- Authority
- JP
- Japan
- Prior art keywords
- series
- circuit
- semiconductor switch
- switch circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08148—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 複数の高速半導体スイッチを直列接続した構
成の半導体スイッチ回路であって、高速で且つ高電圧の
スイッチングに耐え得るものを提供する。 【解決手段】 非線形リアクトル３２等のローパスフィ
ルタを複数個の半導体スイッチから成るグループに対し
て１個、またグループ間の段間に１個直列に設ける。あ
るいは、直列接続された半導体スイッチの両端間に直列
接続されたキャパシタと抵抗からなる共振抑制回路を並
列に接続する。
成の半導体スイッチ回路であって、高速で且つ高電圧の
スイッチングに耐え得るものを提供する。 【解決手段】 非線形リアクトル３２等のローパスフィ
ルタを複数個の半導体スイッチから成るグループに対し
て１個、またグループ間の段間に１個直列に設ける。あ
るいは、直列接続された半導体スイッチの両端間に直列
接続されたキャパシタと抵抗からなる共振抑制回路を並
列に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体を用いた高
速スイッチに関する。特に、ジャイロトロン高周波発振
装置、レーザ発振装置及びＸ線発生装置などの高電圧回
路においてオン・オフを高速に行わせて給電させ、これ
らの装置の異常時に給電を高速に遮断して保護するスイ
ッチに適するものである。
速スイッチに関する。特に、ジャイロトロン高周波発振
装置、レーザ発振装置及びＸ線発生装置などの高電圧回
路においてオン・オフを高速に行わせて給電させ、これ
らの装置の異常時に給電を高速に遮断して保護するスイ
ッチに適するものである。
【０００２】
【発明が解決しようとする課題】自己消弧形半導体デバ
イスには、ＧＴＯなどの５０〜１５０μＳと比較的オン
・オフ時間即ちいわゆるスイッチング時間の長いもの
と、近年開発されたＩＧＢＴのようにほぼ１．５μＳ程
度とスイッチング時間の短い半導体デバイスとがある。
このような自己消弧形半導体デバイスを直列接続化して
高電圧用の半導体スイッチを構成して直流電圧源と上記
のような装置との間に直列に接続した保護回路は、スイ
ッチング時間の比較的長いＧＴＯなどを従来用いてい
た。この場合、直列スイッチ内部に構成される並列共振
回路の共振周波数とスイッチング周波数とは重なること
がなかったので、ＧＴＯなどの素子が破壊することはな
かった。しかし、ＧＴＯなどの比較的スイッチング時間
が長い半導体デバイスを用いることは、負荷の装置の異
常時に給電を高速に遮断するという保護回路としての本
来的な目的の点で不十分であった。
イスには、ＧＴＯなどの５０〜１５０μＳと比較的オン
・オフ時間即ちいわゆるスイッチング時間の長いもの
と、近年開発されたＩＧＢＴのようにほぼ１．５μＳ程
度とスイッチング時間の短い半導体デバイスとがある。
このような自己消弧形半導体デバイスを直列接続化して
高電圧用の半導体スイッチを構成して直流電圧源と上記
のような装置との間に直列に接続した保護回路は、スイ
ッチング時間の比較的長いＧＴＯなどを従来用いてい
た。この場合、直列スイッチ内部に構成される並列共振
回路の共振周波数とスイッチング周波数とは重なること
がなかったので、ＧＴＯなどの素子が破壊することはな
かった。しかし、ＧＴＯなどの比較的スイッチング時間
が長い半導体デバイスを用いることは、負荷の装置の異
常時に給電を高速に遮断するという保護回路としての本
来的な目的の点で不十分であった。
【０００３】本発明は、複数の高速半導体スイッチを直
列接続した構成のスイッチ回路であって、高速で且つ高
電圧のスイッチングに耐え得る半導体スイッチ回路を提
供することを目的とする。
列接続した構成のスイッチ回路であって、高速で且つ高
電圧のスイッチングに耐え得る半導体スイッチ回路を提
供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の一つの半導体スイッチ回路は、直列接続さ
れた複数の高速半導体スイッチから成り、且つ前記複数
の半導体スイッチに直列接続された１つ以上のローパス
フィルタを備えることを特徴とする。
め、本発明の一つの半導体スイッチ回路は、直列接続さ
れた複数の高速半導体スイッチから成り、且つ前記複数
の半導体スイッチに直列接続された１つ以上のローパス
フィルタを備えることを特徴とする。
【０００５】上記目的を達成するため、本発明の別の半
導体スイッチ回路は、直列接続された複数の高速半導体
スイッチから成り、且つ前記直列接続された複数の高速
半導体スイッチの両端間に並列接続され且つ直列接続さ
れたコンデンサと抵抗とから成る共振抑制回路を備える
ことを特徴とする。
導体スイッチ回路は、直列接続された複数の高速半導体
スイッチから成り、且つ前記直列接続された複数の高速
半導体スイッチの両端間に並列接続され且つ直列接続さ
れたコンデンサと抵抗とから成る共振抑制回路を備える
ことを特徴とする。
【０００６】
【発明の実施の形態】初めに、ＧＴＯのようなスイッチ
時間の比較的長い半導体スイッチをＩＧＢＴのようなス
イッチング時間の短い半導体スイッチに単に置換する場
合に生じる問題を説明し、次いで、その問題を克服した
本発明の好適な実施形態を説明する。かかる単なる置換
は、高速遮断の目的は達成できるが、直列スイッチ内部
に構成される並列共振回路により共振し、直列化したＩ
ＧＢＴの素子の一部を共振による過電圧で破壊してしま
う問題が生じる。かかる問題を、ジャイロトロン高周波
発振装置に直流電圧源から給電している系において、該
装置の異常時に給電を高速に遮断するための半導体スイ
ッチにＩＧＢＴを用いた場合を例に以下に説明する。
時間の比較的長い半導体スイッチをＩＧＢＴのようなス
イッチング時間の短い半導体スイッチに単に置換する場
合に生じる問題を説明し、次いで、その問題を克服した
本発明の好適な実施形態を説明する。かかる単なる置換
は、高速遮断の目的は達成できるが、直列スイッチ内部
に構成される並列共振回路により共振し、直列化したＩ
ＧＢＴの素子の一部を共振による過電圧で破壊してしま
う問題が生じる。かかる問題を、ジャイロトロン高周波
発振装置に直流電圧源から給電している系において、該
装置の異常時に給電を高速に遮断するための半導体スイ
ッチにＩＧＢＴを用いた場合を例に以下に説明する。
【０００７】核融合プラズマに用いられるジャイロトロ
ン高周波発振装置の高速保護のための半導体スイッチと
しては、ＤＣ１００ＫＶ程度の電圧を遮断する必要があ
る。一方１つのＩＧＢＴの耐圧は高いものでも１０００
Ｖのオーダーであるので、当然のことながら１つのＩＧ
ＢＴでは耐圧が不足する。従って、かかる目的のための
半導体スイッチを構成するには、ＩＧＢＴを１００個程
度直列接続する必要がある。図１は、ＩＧＢＴを１００
個直列に接続して構成した半導体スイッチ回路及びその
制御系を、該半導体スイッチ回路を試験する試験回路と
共に示す。図１において、１０は最大１００ｋＶの可変
直流電圧源を、Ｒ１はジャイロトロン高周波発振装置に
相当する負荷抵抗をそれぞれ示す。図１に示されるイン
ダクターＬ１、ダイオードＤ１及び抵抗Ｒ２から構成さ
れる回路は公知の限流リアクトル１２である。半導体ス
イッチ回路１４は、図１に示されるように＃１から＃１
００までの１００個のＩＧＢＴが直列接続された構成を
有し、直流電圧源１０、負荷抵抗Ｒ１及び限流リアクト
ル１２と直列接続されている。なお、ＩＧＢＴは１７０
０Ｖ、３６０Ａ定格の東芝製ＭＧ３６０Ｖ１ＵＳ４１で
あり、抵抗Ｒ１及びＲ２、及びインダクターＬ１の値は
それぞれ１６．５Ω、１．５Ω及び３ｍＨである。各Ｉ
ＧＢＴのコレクタとエミッタ間には、図１に示されるよ
うにダイオードＤ２、キャパシタＣ１及び抵抗Ｒ３及び
Ｒ４から成る公知のスナバー回路１６が接続されてい
る。なお、キャパシタＣ１、及び抵抗Ｒ３及びＲ４の値
は、それぞれ１μＦ、５Ω及び１００ｋΩである。各Ｉ
ＧＢＴのゲートには該ゲートを制御するためのゲート回
路１８が接続されている。一方、交流電力を受け取るた
めの絶縁変圧器２０に高周波電力発生装置２２が接続さ
れており、該高周波電力発生装置２２は絶縁変圧器２０
からの電力を高周波電力に変換する。高周波電力発生装
置２２には、各ゲート回路１８に１つ設けられているゲ
ート回路用変圧器Ｔ＃１〜Ｔ＃１００が直列接続されて
おり、高周波電力発生装置２２で発生した高周波電力が
ゲート回路用変圧器Ｔ＃１〜Ｔ＃１００を介して、＃１
〜＃１００のゲート回路１８にゲート駆動電力として供
給される。
ン高周波発振装置の高速保護のための半導体スイッチと
しては、ＤＣ１００ＫＶ程度の電圧を遮断する必要があ
る。一方１つのＩＧＢＴの耐圧は高いものでも１０００
Ｖのオーダーであるので、当然のことながら１つのＩＧ
ＢＴでは耐圧が不足する。従って、かかる目的のための
半導体スイッチを構成するには、ＩＧＢＴを１００個程
度直列接続する必要がある。図１は、ＩＧＢＴを１００
個直列に接続して構成した半導体スイッチ回路及びその
制御系を、該半導体スイッチ回路を試験する試験回路と
共に示す。図１において、１０は最大１００ｋＶの可変
直流電圧源を、Ｒ１はジャイロトロン高周波発振装置に
相当する負荷抵抗をそれぞれ示す。図１に示されるイン
ダクターＬ１、ダイオードＤ１及び抵抗Ｒ２から構成さ
れる回路は公知の限流リアクトル１２である。半導体ス
イッチ回路１４は、図１に示されるように＃１から＃１
００までの１００個のＩＧＢＴが直列接続された構成を
有し、直流電圧源１０、負荷抵抗Ｒ１及び限流リアクト
ル１２と直列接続されている。なお、ＩＧＢＴは１７０
０Ｖ、３６０Ａ定格の東芝製ＭＧ３６０Ｖ１ＵＳ４１で
あり、抵抗Ｒ１及びＲ２、及びインダクターＬ１の値は
それぞれ１６．５Ω、１．５Ω及び３ｍＨである。各Ｉ
ＧＢＴのコレクタとエミッタ間には、図１に示されるよ
うにダイオードＤ２、キャパシタＣ１及び抵抗Ｒ３及び
Ｒ４から成る公知のスナバー回路１６が接続されてい
る。なお、キャパシタＣ１、及び抵抗Ｒ３及びＲ４の値
は、それぞれ１μＦ、５Ω及び１００ｋΩである。各Ｉ
ＧＢＴのゲートには該ゲートを制御するためのゲート回
路１８が接続されている。一方、交流電力を受け取るた
めの絶縁変圧器２０に高周波電力発生装置２２が接続さ
れており、該高周波電力発生装置２２は絶縁変圧器２０
からの電力を高周波電力に変換する。高周波電力発生装
置２２には、各ゲート回路１８に１つ設けられているゲ
ート回路用変圧器Ｔ＃１〜Ｔ＃１００が直列接続されて
おり、高周波電力発生装置２２で発生した高周波電力が
ゲート回路用変圧器Ｔ＃１〜Ｔ＃１００を介して、＃１
〜＃１００のゲート回路１８にゲート駆動電力として供
給される。
【０００８】各ゲート回路１８にはフォトディテクタ
（図示せず）が設けられている。トリガコントロールユ
ニット２４は、上位の制御系から半導体スイッチ回路１
４の各ＩＧＢＴへのオン／オフ信号を受け、それぞれの
ゲート回路１８（＃１〜＃１００）へトリガ信号を光フ
ァイバー線を介して分配している。
（図示せず）が設けられている。トリガコントロールユ
ニット２４は、上位の制御系から半導体スイッチ回路１
４の各ＩＧＢＴへのオン／オフ信号を受け、それぞれの
ゲート回路１８（＃１〜＃１００）へトリガ信号を光フ
ァイバー線を介して分配している。
【０００９】図２は、図１に示される構成の半導体スイ
ッチ回路の１つのＩＧＢＴのオン時及びオフ時の過渡電
圧波形を示すオシロ波形の写真で、（Ａ）はオン時の波
形を、（Ｂ）はオフ時の波形をそれぞれ示す。なお、
（Ｂ）のオフ時の波形は安定状態に至る前の過渡状態を
示す。また、写真内の上側に見える横線はこの電圧波形
の測定とは関係ないものである。１００個ものＩＧＢＴ
を直列接続した半導体スイッチ回路全体は、各ＩＧＢＴ
が有する接合部の静電容量、各ＩＧＢＴに付加されたス
ナバー回路１６の静電容量、更に１００個の直列のＩＧ
ＢＴの配線により半導体スイッチ回路そのものに生じる
インダクタンスとによりＬＣの分布定数回路を厳密には
形成しているが、図２の（Ａ）の共振波形から、近似的
にＬＣの並列共振回路と見做すことが可能である。
ッチ回路の１つのＩＧＢＴのオン時及びオフ時の過渡電
圧波形を示すオシロ波形の写真で、（Ａ）はオン時の波
形を、（Ｂ）はオフ時の波形をそれぞれ示す。なお、
（Ｂ）のオフ時の波形は安定状態に至る前の過渡状態を
示す。また、写真内の上側に見える横線はこの電圧波形
の測定とは関係ないものである。１００個ものＩＧＢＴ
を直列接続した半導体スイッチ回路全体は、各ＩＧＢＴ
が有する接合部の静電容量、各ＩＧＢＴに付加されたス
ナバー回路１６の静電容量、更に１００個の直列のＩＧ
ＢＴの配線により半導体スイッチ回路そのものに生じる
インダクタンスとによりＬＣの分布定数回路を厳密には
形成しているが、図２の（Ａ）の共振波形から、近似的
にＬＣの並列共振回路と見做すことが可能である。
【００１０】図３は、そのような観点から見た図１に示
す回路の等価回路である。図３において、図１と同じ参
照番号及び符号は同じ構成要素を示す。また、３０は、
図１の直列形スイッチである半導体スイッチ回路１４の
等価回路である。等価回路３０の中のＳは直列形スイッ
チのスイッチ機能部分を示すスイッチを、ＣSは直列形
スイッチ内部の静電容量を、ＬSは直列形スイッチ内部
のインダクタンスをそれぞれ示す。
す回路の等価回路である。図３において、図１と同じ参
照番号及び符号は同じ構成要素を示す。また、３０は、
図１の直列形スイッチである半導体スイッチ回路１４の
等価回路である。等価回路３０の中のＳは直列形スイッ
チのスイッチ機能部分を示すスイッチを、ＣSは直列形
スイッチ内部の静電容量を、ＬSは直列形スイッチ内部
のインダクタンスをそれぞれ示す。
【００１１】図３に示されるような等価回路３０で表し
得る図１の半導体スイッチ回路１４の図１の試験回路に
おいて、トリガコントロールユニット２４にオン信号を
受けると、前述したように、各ゲート回路１８を介して
各ＩＧＢＴはターン・オンされ、即ち図３においてスイ
ッチＳが投入されるので、図２の（Ａ）に示されるよう
に振動電圧即ち一種の寄生振動が生じる。実際にこの試
験を行った後に各ＩＧＢＴの健全性を調べたところ６７
個目のＩＧＢＴが破壊されていることがわかった。な
お、スイッチのオフ時は、オン時よりはＩＧＢＴへの影
響は少ないが、それでも図２の（Ｂ）に示されるように
大きくハングした後に収斂しておりＩＧＢＴへの影響が
無視できないことがわかる。
得る図１の半導体スイッチ回路１４の図１の試験回路に
おいて、トリガコントロールユニット２４にオン信号を
受けると、前述したように、各ゲート回路１８を介して
各ＩＧＢＴはターン・オンされ、即ち図３においてスイ
ッチＳが投入されるので、図２の（Ａ）に示されるよう
に振動電圧即ち一種の寄生振動が生じる。実際にこの試
験を行った後に各ＩＧＢＴの健全性を調べたところ６７
個目のＩＧＢＴが破壊されていることがわかった。な
お、スイッチのオフ時は、オン時よりはＩＧＢＴへの影
響は少ないが、それでも図２の（Ｂ）に示されるように
大きくハングした後に収斂しておりＩＧＢＴへの影響が
無視できないことがわかる。
【００１２】図２のオンあるいはオフ時の電圧振動波形
及び図３に示される半導体スイッチ回路１４の等価回路
から、ＩＧＢＴの破壊を回避するには、かかる電圧振動
を抑制すればよいことがわかる。
及び図３に示される半導体スイッチ回路１４の等価回路
から、ＩＧＢＴの破壊を回避するには、かかる電圧振動
を抑制すればよいことがわかる。
【００１３】本発明の１つは、図３に示される等価回路
３０において、直列形スイッチ内部のインダクタンスＬ
Sに直列に高周波領域において抵抗成分に見え、低周波
領域でできるだけ低インピーダンスになるようなローパ
スフィルタＬＰＦ３２を同図に示すように挿入すること
により、共振作用をダンプしようとするものである。こ
のローパスフィルタが、実際に直列接続された複数のＩ
ＧＢＴのような高速半導体スイッチに対して、ＩＧＢＴ
のような高速半導体スイッチ間に適宜直列に挿入される
ことにより、スイッチングの際に生じる電圧振動を抑制
即ち共振波を吸収し、共振波によって高速半導体スイッ
チが破壊されるのを防止する作用する。
３０において、直列形スイッチ内部のインダクタンスＬ
Sに直列に高周波領域において抵抗成分に見え、低周波
領域でできるだけ低インピーダンスになるようなローパ
スフィルタＬＰＦ３２を同図に示すように挿入すること
により、共振作用をダンプしようとするものである。こ
のローパスフィルタが、実際に直列接続された複数のＩ
ＧＢＴのような高速半導体スイッチに対して、ＩＧＢＴ
のような高速半導体スイッチ間に適宜直列に挿入される
ことにより、スイッチングの際に生じる電圧振動を抑制
即ち共振波を吸収し、共振波によって高速半導体スイッ
チが破壊されるのを防止する作用する。
【００１４】図４は、本発明の一つであるかかる技術思
想を図１に示される半導体スイッチ回路に適用した好適
実施形態の一つを示す。図４において、図１と同一の参
照番号及び符号のものは同一の構成要素を示す。また、
図４において、３４は、本発明により挿入されたローパ
スフィルタの一形態であって、フェライトのコアに巻線
した非線形リアクトルを示す。フェライトのコアを用い
た非線形リアクトルは、高周波領域でｔａｎδにより低
周波領域より高い損失特性を有するのでローパスフィル
タとしての作用を有する。本実施形態では、かかる非線
形リアクトル３４が、１０個の直列接続されたＩＧＢＴ
に対して１個を１０個のＩＧＢＴから成る一つのグルー
プに対してそのグループ内の中央に挿入し、またグルー
プとグループの段間に１個挿入されている。従って、非
線形リアクトル３４は、ＩＧＢＴが１００個であるの
で、１０のグループに対して１０個と、グループ段間に
９個と計１９個用いられている。
想を図１に示される半導体スイッチ回路に適用した好適
実施形態の一つを示す。図４において、図１と同一の参
照番号及び符号のものは同一の構成要素を示す。また、
図４において、３４は、本発明により挿入されたローパ
スフィルタの一形態であって、フェライトのコアに巻線
した非線形リアクトルを示す。フェライトのコアを用い
た非線形リアクトルは、高周波領域でｔａｎδにより低
周波領域より高い損失特性を有するのでローパスフィル
タとしての作用を有する。本実施形態では、かかる非線
形リアクトル３４が、１０個の直列接続されたＩＧＢＴ
に対して１個を１０個のＩＧＢＴから成る一つのグルー
プに対してそのグループ内の中央に挿入し、またグルー
プとグループの段間に１個挿入されている。従って、非
線形リアクトル３４は、ＩＧＢＴが１００個であるの
で、１０のグループに対して１０個と、グループ段間に
９個と計１９個用いられている。
【００１５】図４に示される非線形リアクトル３４を挿
入した場合について、図１の構成の場合と同様の要領で
得たオン時あるいはオフ時の過渡電圧波形を示すオシロ
波形の写真を図５に示す。図５の（Ａ）はオン時を、ま
た（Ｂ）はオフ時をそれぞれ示す。なお、（Ｂ）のオフ
時の波形は安定状態に至る前の過渡状態を示す。また、
図５の波形は、測定上の都合で５個のＩＧＢＴ間のもの
である。さらに、写真内の上側に見える横線はこの電圧
波形の測定とは関係ないものである。図５の過渡電圧波
形から、電圧の振動は殆ど抑制されていることがわか
る。この実験後においても、全部のＩＧＢＴの健全性に
異常はみられず、正常に高速のスイッチ機能が実現して
いることがわかった。
入した場合について、図１の構成の場合と同様の要領で
得たオン時あるいはオフ時の過渡電圧波形を示すオシロ
波形の写真を図５に示す。図５の（Ａ）はオン時を、ま
た（Ｂ）はオフ時をそれぞれ示す。なお、（Ｂ）のオフ
時の波形は安定状態に至る前の過渡状態を示す。また、
図５の波形は、測定上の都合で５個のＩＧＢＴ間のもの
である。さらに、写真内の上側に見える横線はこの電圧
波形の測定とは関係ないものである。図５の過渡電圧波
形から、電圧の振動は殆ど抑制されていることがわか
る。この実験後においても、全部のＩＧＢＴの健全性に
異常はみられず、正常に高速のスイッチ機能が実現して
いることがわかった。
【００１６】なお、本発明は、ローパスフィルタの数と
挿入個所に限定されず、要はローパスフィルタが共振を
抑制して半導体スイッチの破壊を防止するように、直列
接続された半導体スイッチに対して直列に挿入されるこ
とにある。
挿入個所に限定されず、要はローパスフィルタが共振を
抑制して半導体スイッチの破壊を防止するように、直列
接続された半導体スイッチに対して直列に挿入されるこ
とにある。
【００１７】図６は、ローパスフィルタの本発明の他の
実施形態を示す。図６の（Ａ）は、抵抗とキャパシタを
並列接続したものであり、（Ｂ）は、フェライトのコア
に巻線を二重巻きにし、２次側に抵抗を接続したもので
ある。
実施形態を示す。図６の（Ａ）は、抵抗とキャパシタを
並列接続したものであり、（Ｂ）は、フェライトのコア
に巻線を二重巻きにし、２次側に抵抗を接続したもので
ある。
【００１８】これらのローパスフィルタの構成は、例示
であって、本発明を限定するものではなく、本発明のロ
ーパスフィルタは、高周波領域において抵抗成分に見
え、低周波領域でできるだけ低インピーダンスになるよ
うな特性を示すいずれのタイプのものでもよい。
であって、本発明を限定するものではなく、本発明のロ
ーパスフィルタは、高周波領域において抵抗成分に見
え、低周波領域でできるだけ低インピーダンスになるよ
うな特性を示すいずれのタイプのものでもよい。
【００１９】また、高速半導体スイッチのグループ内あ
るいはその段間に挿入されるローパスフィルタは同一の
タイプのものに限定されず、種種のタイプのものを組み
合わせても良い。
るいはその段間に挿入されるローパスフィルタは同一の
タイプのものに限定されず、種種のタイプのものを組み
合わせても良い。
【００２０】本発明の別のものは、図３に示される等価
回路において、図７に示されるようにキャパシタＣCと
抵抗ＲCとの直列接続された共振抑制回路である外部補
償回路３６を半導体スイッチ回路の等価回路３０の両端
間に並列に接続して、共振を抑制しようとするものであ
る。図１の構成の半導体スイッチ回路に対しては、実際
には図８に示されるように、＃１のＩＧＢＴのコレクタ
と＃１００のＩＧＢＴのエミッタ間に直列接続されたキ
ャパシタＣCと抵抗ＲCとを接続する。この構成におい
て、前述のオンあるいはオフの試験をした結果、いずれ
のＩＧＢＴも破壊されてなく、正常なスイッチ機能を有
することが確認された。
回路において、図７に示されるようにキャパシタＣCと
抵抗ＲCとの直列接続された共振抑制回路である外部補
償回路３６を半導体スイッチ回路の等価回路３０の両端
間に並列に接続して、共振を抑制しようとするものであ
る。図１の構成の半導体スイッチ回路に対しては、実際
には図８に示されるように、＃１のＩＧＢＴのコレクタ
と＃１００のＩＧＢＴのエミッタ間に直列接続されたキ
ャパシタＣCと抵抗ＲCとを接続する。この構成におい
て、前述のオンあるいはオフの試験をした結果、いずれ
のＩＧＢＴも破壊されてなく、正常なスイッチ機能を有
することが確認された。
【００２１】以上説明したように、本発明によれば、複
数の直列接続された高速半導体スイッチからなる半導体
スイッチ回路において、半導体スイッチ間に直列にロー
パスフィルタを適宜挿入、あるいは直列接続された高速
半導体スイッチの両端間に直列接続された抵抗とキャパ
シタとを並列に接続することにより、これらの要素が挿
入されない時に半導体スイッチ回路内に発生する共振波
の発生が抑制され、その結果高速のスイッチ機能が支障
なく実現できる。特に、半導体スイッチが直列に接続さ
れているので、本発明の半導体スイッチ回路は、高電圧
回路のスイッチングに適している。
数の直列接続された高速半導体スイッチからなる半導体
スイッチ回路において、半導体スイッチ間に直列にロー
パスフィルタを適宜挿入、あるいは直列接続された高速
半導体スイッチの両端間に直列接続された抵抗とキャパ
シタとを並列に接続することにより、これらの要素が挿
入されない時に半導体スイッチ回路内に発生する共振波
の発生が抑制され、その結果高速のスイッチ機能が支障
なく実現できる。特に、半導体スイッチが直列に接続さ
れているので、本発明の半導体スイッチ回路は、高電圧
回路のスイッチングに適している。
【図１】ＩＧＢＴを１００個直列に接続して構成した半
導体スイッチ回路及びその制御系を、該スイッチ回路を
試験する試験回路と共に示す図である。
導体スイッチ回路及びその制御系を、該スイッチ回路を
試験する試験回路と共に示す図である。
【図２】図１に示される構成の半導体スイッチ回路のオ
ン時及びオフ時の過渡電圧波形を示すオシロ波形の写真
で、（Ａ）はオン時の波形を、（Ｂ）はオフ時の波形を
それぞれ示す。
ン時及びオフ時の過渡電圧波形を示すオシロ波形の写真
で、（Ａ）はオン時の波形を、（Ｂ）はオフ時の波形を
それぞれ示す。
【図３】図１に示す回路の等価回路及び本発明によるロ
ーパスフィルタを挿入して共振作用を抑制することを説
明するための図である。
ーパスフィルタを挿入して共振作用を抑制することを説
明するための図である。
【図４】図１に示される半導体スイッチ回路に本発明を
適用した一実施形態を示す図である。
適用した一実施形態を示す図である。
【図５】図４に示される構成の本発明の一実施形態の半
導体スイッチ回路のオン時及びオフ時の過渡電圧波形を
示すオシロ波形の写真で、（Ａ）はオン時の波形を、
（Ｂ）はオフ時の波形をそれぞれ示す。
導体スイッチ回路のオン時及びオフ時の過渡電圧波形を
示すオシロ波形の写真で、（Ａ）はオン時の波形を、
（Ｂ）はオフ時の波形をそれぞれ示す。
【図６】ローパスフィルタの本発明の他の実施形態を示
す。
す。
【図７】図３に示す等価回路の両端間に並列に共振抑制
回路を接続して共振作用を抑制することを説明するため
の図である。
回路を接続して共振作用を抑制することを説明するため
の図である。
【図８】キャパシタＣCと抵抗ＲCとの直列接続された共
振抑制回路を設けた本発明の一実施形態を示す図であ
る。
振抑制回路を設けた本発明の一実施形態を示す図であ
る。
３２：ローパスフィルタ ３４：非線形リアクトル ３６：共振抑制回路
Claims (3)
- 【請求項１】 直列接続された複数の高速半導体スイッ
チから成るスイッチ回路において、 前記複数の半導体スイッチに直列接続された１つ以上の
ローパスフィルタを備えることを特徴とする半導体スイ
ッチ回路。 - 【請求項２】 請求項１記載の半導体スイッチ回路にお
いて、前記直列接続された複数の高速半導体スイッチの
両端間に並列接続され、且つ直列接続されたコンデンサ
と抵抗とから成る共振抑制回路を更に備える半導体スイ
ッチ回路。 - 【請求項３】 直列接続された複数の高速半導体スイッ
チから成るスイッチ回路において、 前記直列接続された複数の高速半導体スイッチの両端間
に並列接続され、且つ直列接続されたコンデンサと抵抗
とから成る共振抑制回路を備えることを特徴とする半導
体スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115783A JP2928159B2 (ja) | 1996-04-12 | 1996-04-12 | 高速半導体スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115783A JP2928159B2 (ja) | 1996-04-12 | 1996-04-12 | 高速半導体スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284110A true JPH09284110A (ja) | 1997-10-31 |
| JP2928159B2 JP2928159B2 (ja) | 1999-08-03 |
Family
ID=14670961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8115783A Expired - Fee Related JP2928159B2 (ja) | 1996-04-12 | 1996-04-12 | 高速半導体スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928159B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167535A (ja) * | 2003-12-02 | 2005-06-23 | Fuji Electric Holdings Co Ltd | 半導体スイッチング回路 |
| WO2012053314A1 (ja) * | 2010-10-19 | 2012-04-26 | パナソニック株式会社 | 高電圧発生回路、イオン発生装置及び静電霧化装置 |
| KR20190119110A (ko) * | 2017-02-24 | 2019-10-21 | 지멘스 악티엔게젤샤프트 | Dc 전압 네트워크에 대한 전압을 제한하기 위한 장치 |
| KR20190121829A (ko) * | 2017-02-28 | 2019-10-28 | 지멘스 악티엔게젤샤프트 | 전류 경로를 분리하기 위한 스위칭 디바이스 |
-
1996
- 1996-04-12 JP JP8115783A patent/JP2928159B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167535A (ja) * | 2003-12-02 | 2005-06-23 | Fuji Electric Holdings Co Ltd | 半導体スイッチング回路 |
| WO2012053314A1 (ja) * | 2010-10-19 | 2012-04-26 | パナソニック株式会社 | 高電圧発生回路、イオン発生装置及び静電霧化装置 |
| KR20190119110A (ko) * | 2017-02-24 | 2019-10-21 | 지멘스 악티엔게젤샤프트 | Dc 전압 네트워크에 대한 전압을 제한하기 위한 장치 |
| US11289904B2 (en) | 2017-02-24 | 2022-03-29 | Siemens Energy Global GmbH & Co. KG | Apparatus for limiting voltage for a DC voltage network |
| KR20190121829A (ko) * | 2017-02-28 | 2019-10-28 | 지멘스 악티엔게젤샤프트 | 전류 경로를 분리하기 위한 스위칭 디바이스 |
| US11258437B2 (en) | 2017-02-28 | 2022-02-22 | Siemens Energy Global GmbH & Co. KG | Switching device for disconnecting a current path |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2928159B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2222092C2 (ru) | Устройство преобразовательной цепи с промежуточной цепью переменного тока | |
| RU2355089C2 (ru) | Коммутация электрической мощности с эффективной защитой переключателя | |
| US4843515A (en) | Surge undershoot eliminator | |
| CN100541948C (zh) | 具有光触发的功率半导体元件的火花隙 | |
| JP2928159B2 (ja) | 高速半導体スイッチ回路 | |
| EP3355456A1 (en) | A protection arrangement for an mmc-hvdc sub-module | |
| Xu et al. | Lightning impulse protection for grid-connected solid-state transformers | |
| EP0446526A2 (en) | Differential current protection circuits | |
| EP0034018B1 (en) | Power conditioning apparatus | |
| Xu et al. | Development of 8 MW power supply based on pulse step modulation technique for auxiliary heating system on HL-2A | |
| JP2000164441A (ja) | 計器用変圧装置 | |
| JPH0353873B2 (ja) | ||
| JP3185541B2 (ja) | 高電圧遮断器の合成試験装置 | |
| KR100191621B1 (ko) | 서지전압 차단회로 | |
| JP3134608B2 (ja) | 遮断器の合成試験法 | |
| KR0180480B1 (ko) | 스위칭 방식 전원 공급장치(smps)의 라인 필터회로 | |
| KR100343983B1 (ko) | 고전압, 대전류 펄스 발생장치의 출력제어 및 보호회로 | |
| Oicles et al. | Low-jitter, hydrogen thyratron Pockels cell driver | |
| JPH01302882A (ja) | パルス放電レーザ用電源装置 | |
| SU1690179A1 (ru) | Устройство питани электровакуумного прибора | |
| JPH08146068A (ja) | 遮断器合成試験回路 | |
| JPH0686563A (ja) | 電力変換装置 | |
| JP3360305B2 (ja) | テレビジョン受像機 | |
| JPS59127821A (ja) | 計器用変圧装置 | |
| KR20000031468A (ko) | 인버터 구동 전동기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |