JPH09283490A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH09283490A
JPH09283490A JP8646096A JP8646096A JPH09283490A JP H09283490 A JPH09283490 A JP H09283490A JP 8646096 A JP8646096 A JP 8646096A JP 8646096 A JP8646096 A JP 8646096A JP H09283490 A JPH09283490 A JP H09283490A
Authority
JP
Japan
Prior art keywords
metal layer
silicon
aluminum
mixed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8646096A
Other languages
Japanese (ja)
Inventor
Hidekatsu Saito
英勝 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP8646096A priority Critical patent/JPH09283490A/en
Publication of JPH09283490A publication Critical patent/JPH09283490A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, wherein wet etching velocity to a metallic layer in which silicon is mixed to aluminum is extremely rapid and an element can be prepared in a short period of time. SOLUTION: A semiconductor device is manufactured by a method including a process for forming a metallic layer on at least one main surface of a semiconductor board, a process for forming a mask layer exposing a selected region on a metallic layer, a process for removing a selected region of a metallic layer by a mask layer by wet etching (at least etchant containing phosphoric acid) method and a process for removing a mask layer. In the method, a metallic layer is a metallic layer [Al-Si (0.5 to 1.5%)] wherein silicon is mixed to aluminum which is formed by sputtering deposition, and the method includes a process for carrying out at least one heat treatment at a temperature exceeding 200 deg.C while a metallic layer is formed or after it is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体基板上に形成された金属層のウエ
ットエッチング速度が大きく、素子の作製時間の短縮が
可能な半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device which has a high wet etching rate of a metal layer formed on a semiconductor substrate and can reduce the time required for manufacturing an element. .

【0002】[0002]

【発明が解決しようとする課題】従来の半導体装置の製
造方法において、例えば、半導体基板上に、アルミニウ
ムにシリコンを混合した金属層を形成する場合に、シリ
コンの濃度は上記金属層の機械的特性および電気的特性
が所望の値が得られるように調整される。このシリコン
の濃度は、重量%で0〜2%の範囲が好ましいとされ、
通常の場合は0.5%から1.5%の範囲が最も好ましい
とされている。このアルミニウムにシリコンを混ぜた金
属層は、例えばスパッタ蒸着法により成膜されるが、ス
パッ夕蒸着法による金属層の形成温度は、通常の場合、
0℃から200℃の範囲である。そして、上記金属層上
に、ホトレジストからなるマスク層を所定のパターンに
形成し、少なくともリン酸を用いたウエットエッチング
法により被エッチング部分を選択的に除去されるが、こ
の場合のエッチング液の好ましい温度は、ホトレジスト
からなるマスク層がエッチング除去されない条件で、し
かもエッチング速度が最も速い40℃から60℃の範囲
が選択され、特に45℃から55℃の範囲が最も好まし
いとされている。次に、酸素プラズマ等を用いてマスク
層を除去し、半導体基板上に、アルミニウムにシリコン
を混合した金属層のパターンが形成される。上記従来技
術による半導体装置の製造方法において、スバッタ蒸着
法により成膜したアルミニウムにシリコンを混合した金
属層のリン酸によるウエットエッチング速度が低く、半
導体装置の製造に多大の時間がかかるという問題があっ
た。
In the conventional method for manufacturing a semiconductor device, for example, when a metal layer in which aluminum is mixed with silicon is formed on a semiconductor substrate, the silicon concentration is the mechanical characteristics of the metal layer. And the electrical properties are adjusted to obtain the desired values. The concentration of this silicon is preferably in the range of 0 to 2% by weight,
In the usual case, the range of 0.5% to 1.5% is the most preferable. The metal layer in which silicon is mixed with aluminum is formed by, for example, the sputter vapor deposition method, but the formation temperature of the metal layer by the sputter vapor deposition method is usually
It is in the range of 0 ° C to 200 ° C. Then, a mask layer made of photoresist is formed in a predetermined pattern on the metal layer, and at least a portion to be etched is selectively removed by a wet etching method using phosphoric acid. In this case, an etching solution is preferable. The temperature is selected from the range of 40 ° C. to 60 ° C., which has the highest etching rate under the condition that the mask layer made of photoresist is not removed by etching, and the range of 45 ° C. to 55 ° C. is particularly preferable. Next, the mask layer is removed using oxygen plasma or the like, and a pattern of a metal layer in which aluminum is mixed with silicon is formed on the semiconductor substrate. In the method of manufacturing a semiconductor device according to the above-mentioned conventional technique, there is a problem that the wet etching rate by phosphoric acid of a metal layer in which silicon is mixed with aluminum formed by a Svatta vapor deposition method is low, and it takes a lot of time to manufacture the semiconductor device. It was

【0003】本発明の目的は、上記従来技術の問題点を
解消するものであって、アルミニウムにシリコンを混合
した金属層に対するウエットエッチング速度が極めて大
きく、短時間で素子の作製が可能な半導体装置の製造方
法を提供することにある。
An object of the present invention is to solve the above-mentioned problems of the prior art, that is, a semiconductor device capable of producing an element in a short time because the wet etching rate for a metal layer in which aluminum is mixed with silicon is extremely high. It is to provide a manufacturing method of.

【0004】[0004]

【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項1に記
載のように、半導体基板の少なくとも1主面上に金属層
を形成する工程と、上記金属層上に選択された領域を露
出するマスク層を形成する工程と、上記金属層を、上記
マスク層により選択された領域をウエットエッチングに
より除去する工程と、上記マスク層を除去する工程を少
なくとも含む半導体装置の製造方法であって、 上記金
属層は、スパッ夕蒸着法により形成されたアルミニウム
にシリコンを混合した金属層であり、該金属層を成膜
中、もしくは成膜した後、少なくとも1回200℃を超
える温度で加熱処理を行い、上記ウエットエッチング
は、少なくともリン酸を含むエッチング液を用いる半導
体装置の製造方法とするものである。また、本発明は請
求項2に記載のように、請求項1において、スパッ夕蒸
着法により形成するアルミニウムにシリコンを混合した
金属層は、シリコンの含有率が重量%で0.5%ないし
1.5%の範囲とした半導体装置の製造方法とするもの
である。本発明の半導体装置の製造方法において、スパ
ッ夕蒸着法によって形成するアルミニウムにシリコンを
混合した金属層を、蒸着中もしくは蒸着後に、少なくと
も1回、200℃を超える温度で加熱処理を行うことに
より、上記金属層は、少なくともリン酸を使用したウエ
ットエッチング速度が、従来の場合よりも4〜5倍速く
なることを見出し本発明がなされたものであり、これに
より半導体素子の作製時間を著しく短縮できる効果があ
る。
In order to achieve the above-mentioned object of the present invention, the present invention has a constitution as set forth in the claims. That is, according to the present invention, as described in claim 1, a step of forming a metal layer on at least one main surface of a semiconductor substrate, and a step of forming a mask layer exposing a selected region on the metal layer. A method for manufacturing a semiconductor device, comprising: a step of removing the metal layer by wet etching in a region selected by the mask layer; and a step of removing the mask layer, wherein the metal layer is formed by sputtering vapor deposition. Which is a metal layer formed by mixing silicon into aluminum formed by the method, and during or after film formation of the metal layer, heat treatment is performed at a temperature of more than 200 ° C. at least once, and the wet etching is performed at least. A method of manufacturing a semiconductor device using an etching solution containing phosphoric acid. Further, according to the present invention, as described in claim 2, in the metal layer formed by the sputtering deposition method according to claim 1, in which the aluminum is mixed with silicon, the content of silicon is 0.5% to 1% by weight. The manufacturing method of the semiconductor device is within the range of 0.5%. In the method for manufacturing a semiconductor device of the present invention, by performing a heat treatment at a temperature of more than 200 ° C. at least once during or after vapor deposition, a metal layer formed by mixing silicon with aluminum formed by a sputtering vapor deposition method, The present invention has been made to find that the metal layer has a wet etching rate of at least 4 to 5 times faster than that of the conventional case using phosphoric acid, and thus the manufacturing time of a semiconductor element can be significantly shortened. effective.

【0005】[0005]

【発明の効果】本発明は請求項1に記載のように、スパ
ッ夕蒸着法により成膜したアルミニウムにシリコンを混
合した金属層を、該金属層の成膜中、もしくは成膜した
後に、200℃を超える温度に加熱処理する工程を用い
ることにより、上記金属層は、リン酸を用いるウエット
エッチングにおいて、従来法よりも4〜5倍エッチング
速度が高くなり、半導体素子の作製時間を著しく短縮で
きる効果がある。また、本発明は請求項2に記載のよう
に、スパッ夕蒸着法により成膜するアルミニウムにシリ
コンを混合した金属層中のシリコン濃度(重量%)を
0.5%〜1.5%の範囲とすることにより、機械的特性
ならびに電気的特性が良好な金属層が得られ、しかも従
来技術よりも4〜5倍のエッチング速度でパターニング
することが可能となり、性能に優れた半導体素子を短時
間で作製できる効果がある。
According to the present invention, as described in claim 1, a metal layer in which silicon is mixed with aluminum formed by the sputtering vapor deposition method is used during or after the formation of the metal layer. By using the step of performing heat treatment at a temperature higher than ° C, the metal layer has an etching rate which is 4 to 5 times higher than that of the conventional method in wet etching using phosphoric acid, and the manufacturing time of a semiconductor element can be significantly shortened. effective. Further, according to the present invention, as described in claim 2, the silicon concentration (% by weight) in the metal layer obtained by mixing silicon with aluminum formed by the sputtering deposition method is in the range of 0.5% to 1.5%. By doing so, it is possible to obtain a metal layer having good mechanical properties and electrical properties, and it is possible to perform patterning at an etching rate 4 to 5 times higher than that of the conventional technique, and to obtain a semiconductor element having excellent performance in a short time. There is an effect that can be produced in.

【0006】[0006]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〈第1の実施の形態〉本実施の形態について、図1およ
び図2に基づいて説明する。なお、図1は、本発明の半
導体装置の製造過程を示す工程図で、図2は、ウエット
エッチング速度とスパッタ蒸着温度との関係を示す。図
1において、半導体基板1上に、アルミニウムにシリコ
ンを混合した金属層2を形成する。この金属層2におけ
るシリコンの濃度(重量%)は、アルミニウムにシリコ
ンを混合した金属層2の機械的特性と電気的特性を所望
の値にする好ましい濃度が選択される。この好ましい濃
度は、例えば、アルミニウムに対するシリコンの濃度は
0%から2%の範囲であって、通常、0.5%から1.5
%の範囲が最も好ましい。そして、このアルミニウムに
シリコンを混合した金属層2はスパッ夕蒸着法により成
膜する。このスパッ夕蒸着による成膜時における金属層
2の温度を200℃を超える温度とした。次に、ホトレ
ジストからなるマスク層3を所定のパターンに形成する
〔図1(a)〕。次に、少なくともリン酸を使用したウ
エットエッチング法により、被エッチング部4を選択的
に除去する〔図1(b)〕。図2は、スバッタ蒸着法に
より、蒸着中にそれぞれ、50℃、100℃、150
℃、200℃、250℃または300℃の蒸着温度
(℃)として成膜したアルミニウムにシリコンを0.5
%〜1.5%混合した金属層に対し、リン酸(温度50
℃)を用いてエッチングした場合のウエットエッチング
速度〔nm(ナノメートル)/min〕を示す。従来技
術における蒸着温度は、50℃、100℃、150℃ま
たは200℃以下の温度であり、この蒸着温度で成膜し
たアルミニウムにシリコンを混合した金属層に対する5
0℃のリン酸によるエッチング速度は、図2に示すよう
に1分間当たり約200nm程度のエッチング速度であ
る。これに対して、200℃を超える蒸着温度、すなわ
ち250℃または300℃等の蒸着温度でスパッ夕蒸着
法により成膜した金属層に対するりン酸(温度50℃)
によるウエットエッチング速度は、図2に示すように1
分間当たり約900nmのエッチング速度を示し、本発
明の200℃を超える蒸着温度でスパッ夕蒸着した金属
層は、従来技術よりも約4〜5倍のウエットエッチング
速度を示すようになり、半導体素子の作製時間を大幅に
短縮することが可能となる。次に、酸素プラズマ等を用
いてマスク層3を除去する。以上のような製造工程によ
り、半導体基板1上に、従来技術と比較して約4〜5倍
速いエッチング速度でアルミニウムにシリコンを混合し
た金属層のパターン5を形成することができ〔図1
(c)〕、半導体素子の作製時間を著しく短縮すること
が可能となる。
<First Embodiment> The present embodiment will be described with reference to FIGS. 1 and 2. 1 is a process diagram showing the manufacturing process of the semiconductor device of the present invention, and FIG. 2 shows the relationship between the wet etching rate and the sputter deposition temperature. In FIG. 1, a metal layer 2 in which aluminum is mixed with silicon is formed on a semiconductor substrate 1. The concentration of silicon (% by weight) in the metal layer 2 is selected so that the mechanical and electrical characteristics of the metal layer 2 in which aluminum is mixed with silicon have desired values. This preferred concentration is, for example, that the concentration of silicon relative to aluminum is in the range of 0% to 2%, usually 0.5% to 1.5%.
The range of% is the most preferable. Then, the metal layer 2 in which this aluminum is mixed with silicon is formed by a sputtering evaporation method. The temperature of the metal layer 2 at the time of film formation by this sputtering deposition was set to a temperature exceeding 200 ° C. Next, the mask layer 3 made of photoresist is formed into a predetermined pattern [FIG. 1 (a)]. Next, the etched portion 4 is selectively removed by a wet etching method using at least phosphoric acid [FIG. 1 (b)]. FIG. 2 shows that by the scutter vapor deposition method, during vapor deposition, 50 ° C., 100 ° C., and 150 ° C., respectively.
0.5% silicon on aluminum deposited at a deposition temperature (° C) of 200 ° C, 200 ° C, 250 ° C or 300 ° C.
% -1.5% mixed metal layer, phosphoric acid (temperature 50
Shows the wet etching rate [nm (nanometer) / min] when etching is performed using (° C.). The vapor deposition temperature in the prior art is a temperature of 50 ° C., 100 ° C., 150 ° C. or 200 ° C. or less, and 5 for a metal layer in which silicon is mixed with aluminum formed at this vapor deposition temperature.
The etching rate with phosphoric acid at 0 ° C. is about 200 nm per minute as shown in FIG. On the other hand, phosphoric acid (temperature: 50 ° C.) for a metal layer formed by a sputtering vapor deposition method at a vapor deposition temperature exceeding 200 ° C., that is, 250 ° C. or 300 ° C.
As shown in FIG. 2, the wet etching rate by
The metal layer of the present invention, which has an etching rate of about 900 nm per minute and is deposited at a deposition temperature of more than 200 ° C., has a wet etching rate of about 4 to 5 times higher than that of the prior art. It is possible to significantly reduce the manufacturing time. Next, the mask layer 3 is removed using oxygen plasma or the like. By the manufacturing process as described above, the pattern 5 of the metal layer in which silicon is mixed with aluminum can be formed on the semiconductor substrate 1 at an etching rate about 4 to 5 times higher than that of the conventional technique [FIG.
(C)], the manufacturing time of the semiconductor element can be significantly shortened.

【0007】〈第2の実施の形態〉本実施の形態につい
て、図3および図4に基づいて説明する。なお、図3
は、本発明の半導体装置の製造過程を示す工程図で、図
4は、ウエットエッチング速度とスパッ夕蒸着後の加熱
温度との関係を示す。半導体基板6上に、アルミニウム
にシリコンを混合した金属層7を形成する。上記金属層
7のシリコン濃度(重量%)は、アルミニウムにシリコ
ンを混合した金属層7の機械的特性と電気的特性が所望
の値となるように選択される。このシリコン濃度は0%
から2%の範囲であって、通常の場合は0.5%から1.
5%の範囲が最も好ましい。このアルミニウムにシリコ
ンを混合した金属層7をスバッタ蒸着法により成膜す
る。なお、このスバッタ蒸着の成膜温度は0℃から20
0℃の範囲である〔図3(a)〕。次に、アルミニウム
にシリコンを混合した金属層7を、200℃を超える温
度に加熱する。なお、200℃を超える温度における加
熱時間は10分以上が好ましい。200℃を超えた温度
に加熱した後のアルミニウムにシリコンを混合した金属
層8を図3(b)に示す。ついで、ホトレジストからな
るマスク層9に所定のパターンを形成する。〔図3
(b)〕。次に、リン酸を使用したウエットエッチング
法により、被エッチング部10を選択的に除去する〔図
3(c)〕。図4は、スバッタ蒸着法により、アルミニ
ウムにシリコンを0.5〜1.5重量%混合した金属層
を、例えば従来技術である90℃から110℃の温度範
囲でスバッタ蒸着して成膜した後、それぞれ、50℃、
100℃、150℃、200℃、250℃または300
℃の温度で、約10分間加熱処理をした金属層に対する
リン酸(温度50℃)によるウエットエッチング速度を
示す。アルミニウムにシリコンを混合した金属層を50
℃、100℃、150℃または200℃のそれぞれの温
度に約10分間加熱処理をした金属層は、図4に示すよ
うに1分間当たり約200nm程度のウエットエッチン
グ速度であるのに対し、本発明の200℃を超える温度
である250℃または300℃に約10分間加熱した金
属層は1分間当たり約900nmのウエットエッチング
速度となり、従来技術よりも約4〜5倍高いウエットエ
ッチング速度を示している。したがって、半導体素子の
作製時間を著しく短縮することが可能となる。ここで、
Al−Si(1.0%)スパッタ膜エッチングレート
(nm/min)のエッチャント(リン酸)温度依存性
を、図5に示す。なお、エッチング圧力は40(mBa
r)であり、図中の○印はアフターアニール300℃で
20分加熱、□印はアフターアニールなし、の場合を示
す。図から明らかなように、リン酸の温度が高いほどエ
ッチングレートは速くなり、アフターアニールしたもの
は、アフターアニールなしの場合に比べ、約4〜5倍高
いエッチングレートを示している。次に、酸素プラズマ
等により、マスク層9を除去する。以上の製造方法によ
り、半導体基板6上に、従来技術と比較して4〜5倍以
上速いエッチング速度で、アルミニウムにシリコンを混
合した金属層のパターン11を形成することができる
〔図4(d)〕。
<Second Embodiment> The present embodiment will be described with reference to FIGS. 3 and 4. Note that FIG.
FIG. 4 is a process diagram showing the manufacturing process of the semiconductor device of the present invention, and FIG. 4 shows the relationship between the wet etching rate and the heating temperature after sputtering deposition. A metal layer 7 in which aluminum is mixed with silicon is formed on the semiconductor substrate 6. The silicon concentration (wt%) of the metal layer 7 is selected so that the mechanical and electrical characteristics of the metal layer 7 in which aluminum is mixed with silicon have desired values. This silicon concentration is 0%
To 2%, usually 0.5% to 1.
The range of 5% is the most preferable. A metal layer 7 in which silicon is mixed with aluminum is formed by a scatter vapor deposition method. In addition, the film formation temperature of this sutter vapor deposition is from 0 ° C to 20 ° C.
It is in the range of 0 ° C [Fig. 3 (a)]. Next, the metal layer 7 in which aluminum is mixed with silicon is heated to a temperature exceeding 200 ° C. The heating time at a temperature above 200 ° C. is preferably 10 minutes or longer. FIG. 3B shows the metal layer 8 in which aluminum is mixed with silicon after being heated to a temperature exceeding 200 ° C. Then, a predetermined pattern is formed on the mask layer 9 made of photoresist. [Fig.
(B)]. Next, the etched portion 10 is selectively removed by a wet etching method using phosphoric acid [FIG. 3 (c)]. FIG. 4 shows a metal layer obtained by mixing 0.5 to 1.5% by weight of aluminum with aluminum by a scutter vapor deposition method, for example, by scutter vapor deposition in a temperature range of 90 ° C. to 110 ° C. which is a conventional technique. , 50 ℃,
100 ° C, 150 ° C, 200 ° C, 250 ° C or 300
The wet etching rate by phosphoric acid (temperature 50 ° C.) for the metal layer heat-treated for about 10 minutes at a temperature of ° C. is shown. 50 layers of metal mixed with silicon in aluminum
The metal layer heat-treated at each temperature of 100 ° C., 100 ° C., 150 ° C. or 200 ° C. for about 10 minutes has a wet etching rate of about 200 nm per minute as shown in FIG. The metal layer heated to 250 ° C. or 300 ° C. which is higher than 200 ° C. for about 10 minutes has a wet etching rate of about 900 nm per minute, which is about 4 to 5 times higher than that of the prior art. . Therefore, the manufacturing time of the semiconductor element can be significantly shortened. here,
FIG. 5 shows the etchant (phosphoric acid) temperature dependence of the Al-Si (1.0%) sputtered film etching rate (nm / min). The etching pressure is 40 (mBa
r), and ○ in the figure indicates the case of after-annealing at 300 ° C. for 20 minutes, and □ indicates the case of no after-annealing. As is clear from the figure, the higher the phosphoric acid temperature, the faster the etching rate, and the one after-annealed shows an etching rate about 4 to 5 times higher than that without post-annealing. Next, the mask layer 9 is removed by oxygen plasma or the like. By the above manufacturing method, the pattern 11 of the metal layer in which silicon is mixed with aluminum can be formed on the semiconductor substrate 6 at an etching rate which is 4 to 5 times faster than that of the conventional technique [FIG. )].

【0008】〈第3の実施の形態〉第2の実施の形態に
おいて、〔図4(b)〕に示した、200℃を超えた温
度に加熱した後のアルミニウムにシリコンを混合した金
属層8を形成する場合に、ホットプレート等の直接加熱
装置を用いて、200℃を超えた温度に加熱する。
<Third Embodiment> In the second embodiment, the metal layer 8 shown in FIG. 4 (b), which is a mixture of aluminum and silicon after being heated to a temperature exceeding 200 ° C. When forming, a direct heating device such as a hot plate is used to heat to a temperature exceeding 200 ° C.

【0009】〈第4の実施の形態〉第2の実施の形態に
おいて、〔図4(b)〕に示した、200℃を超えた温
度に加熱した後のアルミニウムにシリコンを混合した金
属層8を形成する場合に、オーブン等の間接加熱装置に
より200℃を超えた温度に加熱する。
<Fourth Embodiment> In the second embodiment, the metal layer 8 shown in FIG. 4B, which is a mixture of aluminum and silicon after being heated to a temperature exceeding 200 ° C. In the case of forming, the material is heated to a temperature exceeding 200 ° C. by an indirect heating device such as an oven.

【0010】〈第5の実施の形態〉第2の実施の形態に
おいて、〔図4(b)〕に示した、200℃を超えた温
度に加熱した後のアルミニウムにシリコンを混合した金
属層8を形成する場合に、高周波の印加により200℃
を超えた温度に加熱する。
<Fifth Embodiment> In the second embodiment, a metal layer 8 shown in FIG. 4 (b), which is a mixture of aluminum and silicon after being heated to a temperature exceeding 200 ° C. 200 ° C by applying high frequency when forming
Heat to a temperature above.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態で例示した本発明の
半導体装置の製作過程を示す工程図。
FIG. 1 is a process diagram showing a manufacturing process of a semiconductor device of the present invention, which is exemplified in the first embodiment of the present invention.

【図2】本発明の第1の実施の形態で例示したスパッタ
蒸着温度とウエットエッチング速度との関係を示すグラ
フ。
FIG. 2 is a graph showing the relationship between the sputter deposition temperature and the wet etching rate exemplified in the first embodiment of the present invention.

【図3】本発明の第2の実施の形態で例示した本発明の
半導体装置の製作過程を示す工程図。
FIG. 3 is a process drawing showing a manufacturing process of the semiconductor device of the present invention exemplified in the second embodiment of the present invention.

【図4】本発明の第2の実施の形態で例示したスパッタ
蒸着後の加熱温度とウエットエッチング速度との関係を
示すグラフ。
FIG. 4 is a graph showing the relationship between the heating temperature after the sputter deposition and the wet etching rate as exemplified in the second embodiment of the present invention.

【図5】本発明の第2の実施の形態で例示したAl−S
i(1.0%)スパッタ膜エッチングレートの温度依存
性を示すグラフ。
FIG. 5 is an Al-S exemplified in the second embodiment of the invention.
The graph which shows the temperature dependence of i (1.0%) sputtered film etching rate.

【符号の説明】[Explanation of symbols]

1…半導体基板 2…アルミニウムにシリコンを
混合した金属層 3…マスク層 4…被エッチング部 5…アルミニウムにシリコンを混合した金属層のパター
ン 6…半導体基板 7…アルミニウムにシリコンを
混合した金属層 8…200℃を超えた温度に加熱した後のアルミニウム
にシリコンを混合した金属層 9…マスク層 10…被エッチング部 11…アルミニウムにシリコンを混合した金属層のパタ
ーン
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 2 ... Metal layer in which aluminum is mixed with silicon 3 ... Mask layer 4 ... Etched portion 5 ... Pattern of metal layer in which aluminum is mixed with silicon 6 ... Semiconductor substrate 7 ... Metal layer in which aluminum is mixed with silicon 8 ... Metal layer in which silicon is mixed with aluminum after being heated to a temperature exceeding 200 ° C. 9 ... Mask layer 10 ... Etched portion 11 ... Pattern of metal layer in which silicon is mixed with aluminum

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の少なくとも1主面上に金属層
を形成する工程と、 上記金属層上に選択された領域を露出するマスク層を形
成する工程と、 上記金属層を、上記マスク層により選択された領域をウ
エットエッチングにより除去する工程と、 上記マスク層を除去する工程を少なくとも含む半導体装
置の製造方法であって、 上記金属層は、スパッ夕蒸着
法により形成されたアルミニウムにシリコンを混合した
金属層であり、該金属層を成膜中、もしくは成膜した
後、少なくとも1回200℃を超える温度で加熱処理を
行い、 上記ウエットエッチングは、少なくともリン酸を含むエ
ッチング液を用いることを特徴とする半導体装置の製造
方法。
1. A step of forming a metal layer on at least one main surface of a semiconductor substrate, a step of forming a mask layer exposing a selected region on the metal layer, the metal layer being the mask layer. A method of manufacturing a semiconductor device, which comprises at least a step of removing a region selected by wet etching by wet etching, and a step of removing the mask layer, wherein the metal layer includes silicon formed on aluminum formed by a spat evaporation method. A mixed metal layer, which is subjected to heat treatment at a temperature of more than 200 ° C. at least once during or after the formation of the metal layer, and the wet etching uses an etching solution containing at least phosphoric acid. A method for manufacturing a semiconductor device, comprising:
【請求項2】請求項1において、スパッ夕蒸着法により
形成するアルミニウムにシリコンを混合した金属層は、
シリコンの含有率が重量%で0.5%ないし1.5%の範
囲であることを特徴とする半導体装置の製造方法。
2. The metal layer in which silicon is mixed with aluminum formed by the sputtering vapor deposition method according to claim 1,
A method of manufacturing a semiconductor device, wherein the content of silicon is in the range of 0.5% to 1.5% by weight.
JP8646096A 1996-04-09 1996-04-09 Manufacture of semiconductor device Pending JPH09283490A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8646096A JPH09283490A (en) 1996-04-09 1996-04-09 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8646096A JPH09283490A (en) 1996-04-09 1996-04-09 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09283490A true JPH09283490A (en) 1997-10-31

Family

ID=13887571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8646096A Pending JPH09283490A (en) 1996-04-09 1996-04-09 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09283490A (en)

Similar Documents

Publication Publication Date Title
JPH02244507A (en) Etching method for indium tin oxide thin layer and formation method for transporent conductive pattern
US4634495A (en) Dry etching process
JPH09283490A (en) Manufacture of semiconductor device
JPH05335216A (en) X-ray mask and its manufacture
JPH11111695A (en) Method of forming platinum thin-film pattern and method of manufacturing semiconductor device
JPH0444259A (en) Manufacture of semiconductor device
JPS59114829A (en) Formation of silicon nitride film
JPS6390832A (en) Formation of pattern
JP3169654B2 (en) Method for manufacturing semiconductor device
JPS5935451A (en) Forming method for inter-layer insulating film
JP2522389B2 (en) Method for manufacturing semiconductor device
JPS58110044A (en) Pattern formation
JPH02109335A (en) Pattern forming method
JPS5925245A (en) Manufacture of semiconductor device
JPS62179122A (en) Formation of insulating film
JPS59114828A (en) Formation of silicon oxide film
JPH10229163A (en) Manufacture of semiconductor device
JPS59119728A (en) Manufacture of semiconductor device
JPS5884446A (en) Conduction guide and formation thereof
JPS5913331A (en) Forming method for pattern
JPS6249982B2 (en)
JPH0758108A (en) Formation of cu wiring
JPS6348829A (en) Dry etching
JPS58220428A (en) Manufacture of semiconductor device
JPS6358835A (en) Manufacture of semiconductor device