JPH09283062A - Image forming device and manufacture thereof - Google Patents

Image forming device and manufacture thereof

Info

Publication number
JPH09283062A
JPH09283062A JP9535896A JP9535896A JPH09283062A JP H09283062 A JPH09283062 A JP H09283062A JP 9535896 A JP9535896 A JP 9535896A JP 9535896 A JP9535896 A JP 9535896A JP H09283062 A JPH09283062 A JP H09283062A
Authority
JP
Japan
Prior art keywords
wiring
wirings
electron
intersecting
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9535896A
Other languages
Japanese (ja)
Inventor
Yoshio Suzuki
義勇 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9535896A priority Critical patent/JPH09283062A/en
Publication of JPH09283062A publication Critical patent/JPH09283062A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/50Reuse, recycling or recovery technologies
    • Y02W30/82Recycling of waste of electrical or electronic equipment [WEEE]

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image forming device, wiring board and a method of manufacturing these device and board capable of easily repairing a short defect by current carrying repair, even when the short defect is generated in a crossing part of wiring, and capable of performing manufacture in good yield rate by reducing a cost without increasing a number of processes. SOLUTION: In this device, a plurality of electron emitting elements comprising an electron emitting part 005 and a pair of element electrodes 002, 003 are arranged in a matrix shape, in order to drive the concerned electron emitting element, an element substrate 001, formed by insulating a plurality of X, Y directional wirings (lower/upper wiring) 72, 73 formed of a thick film connected to element electrodes 002, 003 by an interlayer insulating layer 76 in a crossing part of the wirings, is used. Here, at least one of the X, Y directional wirings 72, 73 is divided into a plurality in the crossing part.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】TECHNICAL FIELD OF THE INVENTION

【0002】本発明は厚膜配線を用いた電子源基板を用
いた画像形成装置および配線基板、並びにそれらの製造
方法に関する。
The present invention relates to an image forming apparatus and a wiring board using an electron source substrate using thick film wiring, and a manufacturing method thereof.

【0003】[0003]

【従来の技術】従来より電子放出素子には大別して熱陰
極電子放出素子と冷陰極電子放出素子を用いた2種類の
ものが知られている。このうち冷陰極電子放出素子では
表面伝導型電子放出素子や電界放出型電子放出素子(以
下、「FE型」と記す。)や、金属/絶縁層/金属型電
子放出素子(以下、「MIM型」と記す。)等が知られ
ている。表面伝導型電子放出素子型の例としては、M.
I.Elinson,Radio Eng.Elect
ron Phys.,10,1290(1965)等に
開示されたものや後述する他の例がある。表面伝導型電
子放出素子は、基板上に形成された小面積の薄膜に膜面
に平行に電流を流すことにより、電子放出が生ずる。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer:Thin Solid Fil
ms,9,317(1972)]、In23 /SnO
2 薄膜によるもの[M.Hartwell andC.
G.Fonstad:IEEE Trans.ED C
onf.,519(1975)]、カーボン薄膜による
もの[荒木久 他:真空、第26巻、第1号、22頁
(1983)]等が報告されている。この表面伝導型電
子放出素子は構造が単純で製造も容易であることから、
大面積にわたって多数素子を配列形成できる利点があ
る。そこでこの特徴を活かした荷電ビーム源、表示装置
等の応用研究がなされている。多数の表面伝導型放出素
子を配列形成した例としては、後述する様に梯子型配置
と呼ぶ並列に表面伝導型電子放出素子を配列し、個々の
素子の両端を配線(共通配線とも呼ぶ)で、それぞれ結
線した行を多数行配列した電子源があげられる。(例え
ば、特開昭64−031332、特開平1−28374
9、特開平2−257552等)また、特に表示装置等
の画像形成装置においては、近年、液晶を用いた平板型
表示装置がCRTに替わって普及してきたが、自発光型
でないためバックライトを持たなければならない等の問
題点があり、自発光型の表示装置の開発が望まれてき
た。自発光型表示装置としては表面伝導型電子放出素子
を多数配置した電子源と電子源より放出された電子によ
って、可視光を発光せしめる蛍光体とを組み合わせた表
示装置である画像形成装置があげられる。(例えば、U
SP5066883)
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, which are roughly classified into a hot cathode electron-emitting device and a cold cathode electron-emitting device. Among them, the cold cathode electron-emitting device is a surface conduction electron-emitting device, a field-emission electron-emitting device (hereinafter referred to as “FE type”), a metal / insulating layer / metal-type electron-emitting device (hereinafter referred to as “MIM type”). , Etc.) are known. As an example of the surface conduction electron-emitting device type, see,
I. Elinson, Radio Eng. Elect
ron Phys. , 10, 1290 (1965) and the like and other examples described later. In the surface conduction electron-emitting device, electrons are emitted by passing a current through a thin film of a small area formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al. And a device using an Au thin film [G. Dittmer: Thin Solid Fil
ms, 9, 317 (1972)], In 2 O 3 / SnO
2 Thin film [M. Hartwell and C.I.
G. FIG. Fonstad: IEEE Trans. ED C
onf. , 519 (1975)], a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, page 22 (1983)] and the like. Since this surface conduction electron-emitting device has a simple structure and is easy to manufacture,
There is an advantage that many elements can be arrayed over a large area. Therefore, applied research on charged beam sources, display devices, and the like, which make use of this feature, has been conducted. As an example in which a large number of surface conduction electron-emitting devices are formed in an array, as will be described later, surface conduction electron-emission devices are arranged in parallel, which is called a ladder-type arrangement, and both ends of each device are wired (also called common wiring). , An electron source in which a large number of connected lines are arranged. (For example, JP-A-64-031332 and JP-A-1-28374.
(9, JP-A-2-257552, etc.) In particular, in image forming apparatuses such as display devices, flat panel display devices using liquid crystal have become popular in recent years in place of CRTs. There are problems such as having to have it, and development of a self-luminous display device has been desired. An example of the self-luminous display device is an image forming device which is a display device in which an electron source having a large number of surface conduction electron-emitting devices arranged therein and a phosphor that emits visible light by electrons emitted from the electron source are combined. . (For example, U
(SP5066883)

【0004】[0004]

【発明が解決しようとする課題】しかしながら、以上説
明したような表面伝導型電子放出素子を画像表示装置と
して大面積化するには以下のような問題点がある。前記
表面伝導型電子放出素子の製造工程において電極や配線
パターンに薄膜を用いた場合、基板上に電極及び配線材
料の金属薄膜を真空蒸着等により成膜する。これを通常
のフォトリソグラフィー、エッチング技術を用いてパタ
ーン加工し、電極や配線パターンが形成される。しかし
ながら、例えば、40cm角以上の大型基板上にフォト
リソグラフィー、エッチング技術により製造する場合、
蒸着装置を初め、露光装置、エッチング装置等を含む大
型製造設備が必要となり莫大な費用がかかるだけでな
く、基板を大型化した場合、製造装置自体の大型化が困
難となり製造方法上、あるいはコスト上の問題があっ
た。また、大面積化することで電極数の増加、配線の増
加及び複雑化により、工程数が増え、断線や短絡等の欠
陥が発生しやすくなり、歩留まりが低下する等の問題が
あった。また大面積化により配線長が伸び、且つ高密度
配線を行うために配線を細くする必要があり、1〜数μ
m程度の厚さの薄膜を用いた場合、配線抵抗の増加が問
題となる場合があった。画像形成装置における電子源基
板の作製手段としてフォトリソグラフィー法に代えて導
電体ペーストと絶縁体ペーストの印刷法を工程の一部ま
たは全部に用い、数μm〜数十μmの厚膜よりなる配線
を用いた場合、フォトリソグラフィー法に比べ、厚膜化
が容易で配線の低抵抗化が可能であり、また低コストで
製造可能である。従来より配線間に生じたショート欠陥
をリペアするために、ショート配線間に大電流を流す通
電法が用いられることがあった。しかしながら印刷法に
より形成した配線は厚く、特にマトリクス状に配列形成
した配線の交差部の層間絶縁部分において生じたショー
ト欠陥は、場合によっては低抵抗化する場合があり、大
電流の通電法でリペアした場合、ショート箇所のみなら
ず配線自体が断線してしまうことがあった。本発明は、
配線の交差部にショート欠陥が発生しても、通電リペア
により簡単にショート欠陥を修復することができ、安価
に工程数を増やすことなく歩留まりよく製造できる画像
形成装置および配線基板、並びにこれらの製造方法を提
供することを目的とする。
However, there are the following problems in increasing the area of the surface conduction electron-emitting device as described above as an image display device. When a thin film is used for an electrode or a wiring pattern in the manufacturing process of the surface conduction electron-emitting device, a metal thin film of the electrode and the wiring material is formed on the substrate by vacuum vapor deposition or the like. This is subjected to pattern processing using ordinary photolithography and etching techniques to form electrodes and wiring patterns. However, for example, when manufacturing by photolithography and etching technology on a large substrate of 40 cm square or more,
In addition to vapor deposition equipment, large-scale manufacturing equipment including exposure equipment, etching equipment, etc. are required, and not only enormous cost is required, but also when the substrate is enlarged, it is difficult to enlarge the manufacturing equipment itself, and the manufacturing method or cost. There was a problem above. In addition, the increase in the area leads to an increase in the number of electrodes, an increase in the number of wirings, and a complication, resulting in an increase in the number of steps, a defect such as a disconnection or a short circuit is likely to occur, and there is a problem that the yield is reduced. In addition, the wiring length is increased due to the increase in area, and it is necessary to make the wiring thin in order to perform high-density wiring.
When a thin film having a thickness of about m is used, an increase in wiring resistance may be a problem. As a means for producing an electron source substrate in an image forming apparatus, a printing method of a conductor paste and an insulator paste is used for some or all of the steps in place of the photolithography method, and wiring made of a thick film of several μm to several tens of μm is used. When used, compared with the photolithography method, it is possible to easily increase the film thickness, reduce the resistance of the wiring, and manufacture at a low cost. Conventionally, an energization method in which a large current is caused to flow between short-circuited wires has been used in order to repair a short-circuit defect generated between the wires. However, the wiring formed by the printing method is thick, and in particular, a short-circuit defect that occurs in the interlayer insulating portion at the intersection of the wiring arranged in a matrix may reduce the resistance in some cases. In that case, not only the short-circuited portion but also the wiring itself may be broken. The present invention
Even if a short-circuit defect occurs at an intersection of wirings, the short-circuit defect can be easily repaired by energization repair, and an image forming apparatus and a wiring board which can be manufactured at low cost with a high yield without increasing the number of steps, and manufacturing thereof. The purpose is to provide a method.

【0005】[0005]

【課題を解決するための手段】即ち本発明は、厚膜より
なる交差する複数の配線を有し、該配線間の交差部が層
間絶縁層で絶縁された配線基板において、前記交差する
配線が、少なくとも前記交差部では複数本に分割されて
いることを特徴とする配線基板に関する。
That is, according to the present invention, in a wiring board having a plurality of intersecting wirings made of a thick film, and the intersecting portions between the wirings are insulated by an interlayer insulating layer, the intersecting wirings are , At least at the intersection, the wiring board is divided into a plurality of lines.

【0006】さらに本発明は、電子放出部と一対の素子
電極からなる電子放出素子がマトリクス状に複数配列さ
れ、該電子放出素子を駆動するために前記素子電極と接
続された厚膜よりなる複数のX方向配線(下配線)と複
数のY方向配線(上配線)が、配線の交差部にて層間絶
縁層にて絶縁されて形成されている電子源基板を使用す
る画像形成装置において、前記X方向配線および前記Y
方向配線の少なくとも一方が、少なくとも前記交差部で
は複数本に分割されていることを特徴とする画像形成装
置に関する。
Further, according to the present invention, a plurality of electron-emitting devices each having an electron-emitting portion and a pair of device electrodes are arranged in a matrix, and a plurality of thick films are connected to the device electrodes for driving the electron-emitting devices. In the image forming apparatus using the electron source substrate, the X-direction wiring (lower wiring) and the plurality of Y-direction wirings (upper wiring) are insulated by the interlayer insulating layer at the intersection of the wirings. X-direction wiring and Y
At least one of the directional wirings is divided into a plurality of lines at least at the intersection portion, and relates to an image forming apparatus.

【0007】さらに本発明は、厚膜よりなる交差する複
数の配線を有し、該配線間の交差部が層間絶縁層で絶縁
された配線基板の製造方法において、前記交差する配線
の少なくとも一方の配線を、少なくとも前記交差部では
複数本に分割して形成し、交差部に配線間のショートが
あったときに、該ショート部分で交差する2本の配線間
に大電流を流して前記ショートを修復することを特徴と
する配線基板の製造方法に関する。
Furthermore, the present invention is a method of manufacturing a wiring board having a plurality of intersecting wirings made of a thick film, wherein the intersections between the wirings are insulated by an interlayer insulating layer, and at least one of the intersecting wirings. The wiring is divided into a plurality of lines at least at the intersecting portion, and when there is a short circuit between the wiring at the intersecting portion, a large current is caused to flow between the two wirings intersecting at the shorting portion to reduce the short circuit. The present invention relates to a method for manufacturing a wiring board, which is characterized by repairing.

【0008】さらに本発明は、電子放出部と一対の素子
電極からなる電子放出素子がマトリクス状に複数配列さ
れ、該電子放出素子を駆動するために前記素子電極と接
続された厚膜よりなる複数のX方向配線(下配線)と複
数のY方向配線(上配線)が、配線の交差部にて層間絶
縁層にて絶縁されて形成されている電子源基板を使用す
る画像形成装置の製造方法において、前記X方向配線お
よび前記Y方向配線の少なくとも一方を、少なくとも前
記交差部では複数本に分割して形成し、交差部に配線間
のショートがあったときに、該ショート部分で交差する
2本の配線間に大電流を流して前記ショートを修復する
ことを特徴とすることを特徴とする画像形成装置の製造
方法に関する。
Further, according to the present invention, a plurality of electron-emitting devices each having an electron-emitting portion and a pair of device electrodes are arranged in a matrix, and a plurality of thick films are connected to the device electrodes for driving the electron-emitting devices. Method for manufacturing an image forming apparatus using an electron source substrate in which the X-direction wiring (lower wiring) and the plurality of Y-direction wirings (upper wiring) are insulated from each other by an interlayer insulating layer at intersections of the wirings 2. At least one of the X-direction wiring and the Y-direction wiring is divided into a plurality of lines at least at the intersection, and when there is a short between the wirings at the intersection, the two intersect at the short portion. The present invention relates to a method for manufacturing an image forming apparatus, characterized in that a large current is passed between the wirings of a book to repair the short circuit.

【0009】交差する配線間が交差部にてショートして
いた場合、本発明のように配線の少なくとも一方を交差
部にて複数本に分割しておくと、大電流を通電する修復
方法を用いても、配線を断線することなくショート箇所
を修復できる。即ち、大電流の通電によって生じた微小
破壊によって、もし配線が断裂した場合においても、分
割されたいくつかの線の断裂で済み、残された他の分割
線により電気信号供給が維持されるからである。画像形
成装置の電子源基板は多数の配線が交差しているのでこ
の方法を適用すると、より低コストな画像形成装置を歩
留まり良く作製することができるので特に好適である。
尚、本発明の説明では、便宜上X方向配線を下配線と
し、Y方向配線を上配線とするが、いずれの方向の配線
が下になっても上になっても本願発明の範囲である。
When the intersecting wirings are short-circuited at the intersecting portions, if at least one of the wirings is divided into a plurality of wirings at the intersecting portions as in the present invention, a repairing method of applying a large current is used. However, the short-circuited portion can be repaired without breaking the wiring. In other words, even if the wiring breaks due to a minute breakage caused by the application of a large current, it is only necessary to break some of the divided lines, and the remaining split lines maintain the electrical signal supply. Is. Since the electron source substrate of the image forming apparatus has a large number of wirings intersecting with each other, applying this method is particularly preferable because a lower cost image forming apparatus can be manufactured with high yield.
In the description of the present invention, the X-direction wiring is referred to as the lower wiring and the Y-direction wiring is referred to as the upper wiring for the sake of convenience. However, it is within the scope of the present invention whether the wiring in any direction is the lower wiring or the upper wiring.

【0010】[0010]

【発明の実施の形態】以下、図面を参照しながら本発明
を説明する。図1は、本発明の画像形成装置の1例の電
子源基板を示した図である。電子放出素子として表面伝
導型電子放出素子を用いた例であるが、本発明を適用で
きる電子放出素子は表面伝導型に限らず、電界放出型や
MIM型、あるいは半導体電子源などが適用可能であ
る。図1において001は絶縁体から成る基板、00
2、003は電気的接続を得るための素子電極である。
004は導電性薄膜である。この表面伝導型電子放出素
子において、前記一対の素子電極002、003の電極
間隔は数μmより数百μm、膜厚は数百オングストロー
ムより数千オングストロームで、真空蒸着法やスパッタ
蒸着法等によって形成された金属薄膜をフォトリソグラ
フィ法によってパターニングするか、あるいは印刷法等
により適宜形成される。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an electron source substrate of an example of the image forming apparatus of the present invention. This is an example in which a surface conduction electron-emitting device is used as the electron-emitting device, but the electron-emitting device to which the present invention can be applied is not limited to the surface-conduction type, and a field emission type, MIM type, semiconductor electron source, or the like can be applied. is there. In FIG. 1, 001 is a substrate made of an insulator, 00
Designated by reference numeral 20033 are element electrodes for obtaining electrical connection.
Reference numeral 004 is a conductive thin film. In this surface conduction electron-emitting device, the pair of device electrodes 002 and 003 have an electrode interval of several μm to several hundred μm and a film thickness of several hundred angstroms to several thousand angstroms, and are formed by a vacuum deposition method or a sputter deposition method. The formed metal thin film is patterned by a photolithography method or is appropriately formed by a printing method or the like.

【0011】また導電性薄膜004の膜厚は数十オング
ストロームより数千オングストロームの範囲が好ましく
適宜設定することができ、導電性薄膜004もフォトリ
ソグラフィや印刷法等によってパターン形成され、個々
に分離されている。72は素子電極002と接続するX
方向配線(下配線)である。76は層間絶縁層であり、
前記X方向配線(下配線)72上のY方向配線(上配
線)との交差部に設けられている。73はY方向配線
(上配線)であり素子電極003と接続し、前記層間絶
縁層76上の位置において前記X方向配線(下配線)7
2と交差している。図1では、Y方向配線(上配線)が
2本に分割されているが、これに限らず少なくとも交差
部で複数本に分割されていればよく、例えば図3のよう
に交差部で2本に分割されていればよい。分割の本数は
限定はされないが、実用上は2〜5本、好ましくは2〜
3本である。X方向配線、Y方向配線および層間絶縁層
はいずれも膜厚が数μmから数十μmの厚膜であり、ス
クリーン印刷等のいわゆる厚膜形成技術によって形成さ
れたものである。005は電子放出部であり導電性薄膜
004中に形成された極微小な亀裂である。以上の構造
を単位として、これが1個の表面伝導型電子放出素子7
4となり、これが基板001上に多数設けられ電子源基
板71が形成されている。
The thickness of the conductive thin film 004 is preferably set in the range of several tens of angstroms to several thousands of angstroms, and the conductive thin film 004 is patterned by photolithography, printing method or the like, and is individually separated. ing. 72 is X connected to the device electrode 002
Directional wiring (lower wiring). 76 is an interlayer insulating layer,
It is provided at the intersection of the X-direction wiring (lower wiring) 72 and the Y-direction wiring (upper wiring). Reference numeral 73 is a Y-direction wiring (upper wiring), which is connected to the element electrode 003, and which is located on the interlayer insulating layer 76 and which has the X-direction wiring (lower wiring) 7
It intersects with 2. Although the Y-direction wiring (upper wiring) is divided into two lines in FIG. 1, the present invention is not limited to this, and it is sufficient that the Y-direction wiring (upper wiring) is divided into a plurality of lines at least at the intersections. For example, as shown in FIG. It should be divided into. Although the number of divisions is not limited, it is practically 2 to 5, preferably 2 to
There are three. Each of the X-direction wiring, the Y-direction wiring, and the interlayer insulating layer is a thick film having a film thickness of several μm to several tens μm, and is formed by a so-called thick film forming technique such as screen printing. Reference numeral 005 denotes an electron emitting portion, which is an extremely minute crack formed in the conductive thin film 004. With the above structure as a unit, this is one surface conduction electron-emitting device 7
4, and a large number of these are provided on the substrate 001 to form the electron source substrate 71.

【0012】以下、図2(a)から(e)を用いて本実
施態様の電子源基板の製造方法を説明する。良く洗浄し
た基板001上に金属材料よりなる導電膜を印刷し、素
子電極002、003を形成する(同図(a))。次
に、導電性ペーストを印刷し、X方向配線(下配線)7
2を形成する。これらのX方向配線(下配線)72は素
子電極002の一部と接触するように配置する(同図
(b))。この上に絶縁体ペーストを印刷、焼成し、後
に形成するY方向配線(上配線)との交差位置に層間絶
縁層16を形成する(同図(c))。尚、ここでは、層
間絶縁層16はX方向配線(下配線)72と後述するY
方向配線(上配線)73との交差部のみに形成したが、
これに限ることなく、例えば、Y方向配線の下部全域に
わたって形成しても良い。
The method of manufacturing the electron source substrate of this embodiment will be described below with reference to FIGS. A conductive film made of a metal material is printed on the well-cleaned substrate 001 to form element electrodes 002 and 003 (FIG. 9A). Next, a conductive paste is printed, and wiring in the X direction (lower wiring) 7
Form 2 These X-direction wirings (lower wirings) 72 are arranged so as to be in contact with part of the device electrodes 002 (FIG. 8B). An insulating paste is printed and baked on this, and an interlayer insulating layer 16 is formed at a position where it intersects with a Y-direction wiring (upper wiring) to be formed later (FIG. 7C). In addition, here, the interlayer insulating layer 16 includes an X-direction wiring (lower wiring) 72 and a Y described later.
Although it was formed only at the intersection with the direction wiring (upper wiring) 73,
The invention is not limited to this, and may be formed over the entire lower portion of the Y-direction wiring, for example.

【0013】次に同図(d)のように、更に層間絶縁層
16上に、導電性ペーストを印刷、焼成することによ
り、本発明の主たる構成であるところの2本のY方向配
線(上配線)73を形成する。このY方向配線(上配
線)73は、前記層間絶縁層16よりX方向配線(下配
線)72と絶縁され、素子電極003とは導通するよう
に配置されている。尚、ここでは、Y方向配線(上配
線)73を2本で形成しているが、本発明は、これに限
ることなく、複数本で形成しても良く、さらに、X方向
配線(下配線)72でも同様に複数本にしても良く、さ
らに、X、Y方向配線とも複数本に形成しても良い。次
に同図(e)に示すように、この上に微粒子からなる薄
膜を全面あるいは所望の箇所に形成する。その後フォト
リソグラフィによりパターンニングを行い前記図1のよ
うな導電性薄膜004とする。さらに、フォーミング処
理、および好ましくは活性化処理をして、電子源基板を
形成する。フォーミング処理とは、導電性薄膜を予め通
電フォーミングと呼ばれる通電処理によって電子放出部
を形成する処理で、導電性薄膜の両端にパルス電圧等を
印加通電し、導電性薄膜を局所的に破壊、変形もしくは
変質せしめ、電気的に高抵抗な状態にした電子放出部を
形成することである。尚、電子放出部は導電性薄膜の一
部に亀裂が発生しその亀裂付近から電子放出が行われ
る。活性化処理とは、脂肪族炭化水素類、芳香族炭化水
素類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、有機酸類等の有機物質のガスを含有す
る雰囲気下で、通電フォーミングと同様に、パルスの印
加を繰り返すことで行うことができる。活性化処理を施
すことにより、炭素、あるいは炭素化合物が素子上に堆
積して素子電流If、放出電流Ieが著しく変化する。
Next, as shown in FIG. 3D, a conductive paste is further printed and baked on the interlayer insulating layer 16 to form two Y-direction wirings (upper part) which is the main constitution of the present invention. Wiring) 73 is formed. The Y-direction wiring (upper wiring) 73 is arranged so as to be insulated from the X-direction wiring (lower wiring) 72 by the interlayer insulating layer 16 and to be electrically connected to the element electrode 003. Although the Y-direction wiring (upper wiring) 73 is formed by two lines here, the present invention is not limited to this, and may be formed by a plurality of lines, and further, the X-direction wiring (lower wiring). ) 72, a plurality of wires may be similarly formed, and further, a plurality of wires in the X and Y directions may be formed. Next, as shown in FIG. 3E, a thin film of fine particles is formed on the entire surface or at a desired position. Then, patterning is performed by photolithography to form the conductive thin film 004 as shown in FIG. Further, a forming process and preferably an activating process are performed to form an electron source substrate. The forming process is a process of forming an electron emission portion by conducting a current-carrying process called a current-carrying forming process on the conductive thin film, and applying a pulse voltage or the like to both ends of the conductive thin film to locally destroy or deform the conductive thin film. Alternatively, it is to form an electron-emitting portion which is made to have a high electrical resistance by being altered. In the electron emitting portion, a crack is generated in a part of the conductive thin film, and electrons are emitted from the vicinity of the crack. The activation treatment refers to energization forming under an atmosphere containing a gas of an organic substance such as an aliphatic hydrocarbon, an aromatic hydrocarbon, an alcohol, an aldehyde, a ketone, an amine, a phenol, or an organic acid. Similarly, the application of pulses can be repeated. By performing the activation treatment, carbon or a carbon compound is deposited on the device, and the device current If and the emission current Ie are significantly changed.

【0014】本発明で用いられる基板001としては、
石英ガラス、Na等の不純物含有量を低減させたガラ
ス、青板ガラス、青板ガラスにスパッタ法等により形成
したSiO2を積層したガラス基板等、及びアルミナ等
のセラミックス等があげられる。素子電極002、00
3の材料としては導電性を有する物であればどのような
ものであっても構わないが、例えば、Ni,Cr,A
u,Mo,W,Pt,Ti,Al,Cu,Pd等の金属
あるいは合金、及びPd,Ag,Au,RuO2,Pd
−Ag等の金属あるいは金属酸化物とガラス等から構成
される印刷導体、及びポリシリコン等の半導体導体材
料、及びポリシリコン等の半導体材料、及びIn23
SnO2等の透明導電体等があげられる。
The substrate 001 used in the present invention is
Examples thereof include quartz glass, glass having a reduced content of impurities such as Na, soda-lime glass, a glass substrate in which SiO 2 is formed on soda-lime glass by sputtering or the like, and ceramics such as alumina. Element electrodes 002, 00
Any material may be used as the material of 3 as long as it has conductivity. For example, Ni, Cr, A
Metals or alloys such as u, Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd
Metal or metal oxide and printed conductor composed of glass or the like, such as -ag, and semiconductor conductive materials such as polysilicon, and semiconductor materials such as polysilicon, and an In 2 O 3 -
Examples thereof include transparent conductors such as SnO 2 .

【0015】X方向配線およびY方向配線を形成するた
めの導電性ペーストは、Pd,Ag,Au,RuO2
Pd−Ag等の金属あるいは金属酸化物、フリットガラ
ス、バインダーとしてのポリマーおよび適当な溶媒等か
らなる印刷ペーストである。
The conductive pastes for forming the X-direction wiring and the Y-direction wiring are Pd, Ag, Au, RuO 2 ,
A printing paste comprising a metal or metal oxide such as Pd-Ag, frit glass, a polymer as a binder and a suitable solvent.

【0016】層間絶縁層16の材料としては一般的なガ
ラスペーストを用いることができる。導電性薄膜004
を構成する材料の具体例を挙げるならばPt,Ru,A
g,Au,Ti,In,Cu,Cr,Fe,Zn,S
n,Ta,W,Pd等の金属、PdO,SnO2,In2
3,PbO,Sb23等の酸化物、HfB2,Zr
2,LaB6,CeB6,YB4,GdB4等のホウ化
物、TiC,ZrC,HfC,TaC,SiC,WC等
の炭化物、TiN,ZrN,HfN等の窒化物、Si,
Ge等の半導体、カーボン、AgMg,NiCu,P
b,Sn等であり、微粒子膜からなる。なお、ここで述
べる微粒子とは、複数の微粒子が集合した膜であり、そ
の微細構造として、微粒子が個々に分散配置した状態の
みならず、微粒子が互いに隣接、あるいは重なり合った
状態(島状も含む)の膜をさす。
As a material for the interlayer insulating layer 16, a general glass paste can be used. Conductive thin film 004
Pt, Ru, A can be given as specific examples of the materials constituting
g, Au, Ti, In, Cu, Cr, Fe, Zn, S
n, Ta, W, Pd and other metals, PdO, SnO 2 , In 2
O 3, PbO, oxides such as Sb 2 O 3, HfB 2, Zr
B 2, LaB 6, CeB 6 , YB 4, GdB 4 , etc. borides, TiC, ZrC, HfC, TaC , SiC, and WC, etc., TiN, ZrN, nitrides such as HfN, Si,
Semiconductors such as Ge, carbon, AgMg, NiCu, P
b, Sn, etc., and is composed of a fine particle film. Note that the fine particles described here are a film in which a plurality of fine particles are aggregated, and as a fine structure, not only a state in which the fine particles are individually dispersed and arranged but also a state in which the fine particles are adjacent to each other or overlap each other (including an island shape) ) Membrane.

【0017】以上の工程により本発明の画像形成装置の
電子源基板が製造されるが、このようにして製造した電
子源基板の配線間に、ショート欠陥があった場合は、X
方向配線とY方向配線の間に例えば0.1〜1.0A、
好ましくは0.3〜0.5Aの大電流を流すことで、シ
ョート部を完全に断線することができる。このとき断線
するのは分割された1線だけであるので、残りの線で通
常通りに信号を送ることができる。
The electron source substrate of the image forming apparatus of the present invention is manufactured through the above steps. If there is a short-circuit defect between the wirings of the electron source substrate manufactured in this way, X
Between the direction wiring and the Y direction wiring, for example, 0.1 to 1.0 A,
Preferably, a short current can be completely broken by passing a large current of 0.3 to 0.5 A. At this time, only one divided line is broken, so that the remaining lines can send signals as usual.

【0018】その後、この電子源基板を、図4に示すよ
うにリアプレート81上に固定した後、フェースプレー
ト86(ガラス基板83の内面に蛍光膜84とメタルバ
ック85が形成されて構成される)を支持枠82を介し
て配置し、フェースプレート86、支持枠82、リアプ
レート81の接合部にフリットガラスを塗布し、焼成す
ることで封着し、画像形成装置を製造することができ
る。フェースプレート86、支持枠82およびリアプレ
ート81で構成される外囲器中は、1×10-5〜1×1
-7torr程度の真空度が維持されており、電子放出
素子から放出された電子がメタルバック(加速電極)に
加えられた数kVの高電圧で加速され、蛍光膜に衝突し
て発光が生ずる。
Thereafter, the electron source substrate is fixed on a rear plate 81 as shown in FIG. 4, and then a face plate 86 (a fluorescent film 84 and a metal back 85 are formed on the inner surface of a glass substrate 83). ) Is disposed via the support frame 82, and the frit glass is applied to the joint portion of the face plate 86, the support frame 82, and the rear plate 81, and the frit glass is baked to seal the frit glass, whereby the image forming apparatus can be manufactured. 1 × 10 −5 to 1 × 1 in the envelope constituted by the face plate 86, the support frame 82 and the rear plate 81.
The degree of vacuum of about 0 -7 torr is maintained, and the electrons emitted from the electron-emitting device are accelerated by the high voltage of several kV applied to the metal back (accelerating electrode) and collide with the fluorescent film to emit light. Occurs.

【0019】また、本発明の配線基板も、上記の画像形
成装置の電子源基板と同様に製造できる。配線基板に用
いる基板材料としては、前述したのと同じように、石英
ガラス、Na等の不純物含有量を減少したガラス、青板
ガラス、青板ガラスにスパッタ法等により形成したSi
2 を積層したガラス基板等、及びアルミナ等のセラミ
ック等をあげることができる。また、配線材料、層間絶
縁材料等も前述の材料を用いることができる。この配線
基板は、回路用の基板(プリント基板)として広く使用
することができる。
The wiring board of the present invention can be manufactured in the same manner as the electron source board of the image forming apparatus. As the substrate material used for the wiring substrate, quartz glass, glass having a reduced content of impurities such as Na, soda-lime glass, or Si formed on the soda-lime glass by sputtering or the like, as described above.
Examples thereof include a glass substrate on which O 2 is laminated, a ceramic such as alumina, and the like. Moreover, the above-mentioned materials can be used as the wiring material, the interlayer insulating material, and the like. This wiring board can be widely used as a circuit board (printed board).

【0020】[0020]

【実施例】【Example】

[実施例1]図1、図2、図4を用いて表面伝導型電子
放出素子とマトリクス配線を用いて形成した本発明の第
一の実施例を示す。図1において、001は青板ガラス
から成る基板であり、有機金属ペーストの印刷、焼成に
より素子電極002、003を形成した。材質は100
0オングストロームのAu薄膜から成っており、中央部
で電極間隔20μm、電極幅300μmである。
[Embodiment 1] A first embodiment of the present invention formed by using surface conduction electron-emitting devices and matrix wiring will be described with reference to FIGS. 1, 2 and 4. In FIG. 1, reference numeral 001 is a substrate made of soda-lime glass, and element electrodes 002 and 003 were formed by printing and firing an organic metal paste. Material is 100
It is composed of an Au thin film of 0 angstrom, and has an electrode interval of 20 μm and an electrode width of 300 μm in the central portion.

【0021】X方向配線(下配線)72はAgペースト
インキ(ノリタケ(株)製4028A)の印刷後480
℃前後の焼成で得られた印刷配線であり、厚さ約13μ
m、幅120μmとした。このX方向配線(下配線)7
2は素子電極002と接続している。76はガラスを主
成分とするペースト(ノリタケ(株)製7723B)を
印刷後480℃前後の焼成によって形成される絶縁体で
あり、Y方向配線(上配線)との交差部を覆うように形
成されている。厚み約15μm、横300μm、縦40
0μmとした。73は本発明による2本のY方向配線
(上配線)である。これらはAgペーストインキ(ノリ
タケ(株)製4028A)の印刷後、480℃前後の焼
成で得られた印刷配線であり、層間絶縁層76の上部で
X方向配線(下配線)72交差しており、素子電極00
3と接続している。各々厚さ約10μm、幅90μm、
間隔50μmとした。なおこれらの2本のY方向配線
(上配線)同士が部分的な接触点を有していても構わな
い。
The X-direction wiring (lower wiring) 72 is 480 after printing Ag paste ink (4028A manufactured by Noritake Co., Ltd.).
Printed wiring obtained by firing at around ℃, thickness about 13μ
m and width 120 μm. This X-direction wiring (lower wiring) 7
2 is connected to the device electrode 002. 76 is an insulator formed by printing a paste containing glass as a main component (Noritake Co., Ltd. 7723B) and firing it at about 480 ° C., and is formed so as to cover the intersection with the Y-direction wiring (upper wiring). Has been done. Thickness about 15μm, width 300μm, length 40
It was set to 0 μm. Reference numeral 73 denotes two Y-direction wirings (upper wirings) according to the present invention. These are printed wirings obtained by printing Ag paste ink (4028A manufactured by Noritake Co., Ltd.) and firing at about 480 ° C., and intersect with the X-direction wiring (lower wiring) 72 above the interlayer insulating layer 76. , Element electrode 00
3 is connected. Each thickness is about 10μm, width 90μm,
The spacing was 50 μm. Note that these two Y-direction wirings (upper wirings) may have partial contact points.

【0022】004は導電性薄膜であり、Pdの有機金
属溶液(奥野製薬(株)製CCP4230)の塗布焼成
で得られた厚み約200オングストロームのPdO粒子
から成る薄膜である。全面に塗布成膜した後フォトリソ
グラフィによりパターンニングを行い、図1に示すよう
に素子電極002、003上の位置に形成した。本実施
例の電子源基板71を40cm角の大きさとして、電子
放出素子74の素子配列ピッチを1mm、素子数を36
0個×360個のマトリクス状に配置した。このような
電子源基板を10枚作製し、XY配線交差部のショート
箇所を通電法によりリペアしても断線不良は生じなかっ
た。
Reference numeral 004 denotes a conductive thin film, which is a thin film made of PdO particles having a thickness of about 200 Å obtained by coating and baking an organic metal solution of Pd (CCP4230 manufactured by Okuno Chemical Industries Co., Ltd.). After coating and forming a film on the entire surface, patterning was performed by photolithography to form at positions on the device electrodes 002 and 003 as shown in FIG. The electron source substrate 71 of this embodiment has a size of 40 cm square, the electron-emitting devices 74 have an element array pitch of 1 mm, and the number of elements is 36.
They were arranged in a matrix of 0 × 360. Even if 10 such electron source substrates were produced and the short-circuited portion of the XY wiring crossing portion was repaired by the energization method, the disconnection defect did not occur.

【0023】以上のようにして作製した後、図4のよう
に電子源基板71の上部に、フェースプレート86を5
mm隔てて対抗させた。このフェースプレート86の基
板は青板ガラスを使用した。蛍光膜84は赤(R)、緑
(G)、青(B)の各色の色分けを行ったものであり、
感光性樹脂に蛍光体を混合したスラリーを基板に塗布、
乾燥し、フォトリソグラフィ法によってパターンニング
して形成した。メタルバック85は蛍光膜上にフィルミ
ングを行った後、真空蒸着によって厚さ約300オング
ストロームのAl薄膜を形成し、ついで焼成によりフィ
ルム層を焼失させて作成した。
After the fabrication as described above, the face plate 86 is formed on the electron source substrate 71 as shown in FIG.
They were opposed at a distance of mm. A blue plate glass was used as the substrate of the face plate 86. The fluorescent film 84 is color-coded into red (R), green (G), and blue (B).
Coating the substrate with a slurry in which a phosphor is mixed with a photosensitive resin,
It was dried and patterned by photolithography. The metal back 85 was formed by performing filming on the fluorescent film, forming an Al thin film having a thickness of about 300 angstrom by vacuum deposition, and then burning the film layer to burn it off.

【0024】以上を真空外囲器の中に配置した後、X方
向配線(下配線)72、Y方向配線(上配線)73に電
圧を印加して素子電極002、003間の導電性薄膜0
04に通電処理を行い亀裂状の電子放出部005を得
た。この後メタルバック85をアノード電極として電子
の引き出し電圧5kVを印加し、XY配線電極72、7
3を通して素子電極002、003から電子放出部00
5へ14Vの電圧を印加したところ、電子が放出され
た。この放出電子を蛍光体へ照射させ、放出電子量を調
整することにより蛍光体を任意の強度で発光させ画像を
表示できた。
After arranging the above in a vacuum envelope, a voltage is applied to the X-direction wiring (lower wiring) 72 and the Y-direction wiring (upper wiring) 73 to form a conductive thin film between the device electrodes 002 and 003.
04 was energized to obtain a crack-shaped electron emitting portion 005. Thereafter, an electron extraction voltage of 5 kV is applied using the metal back 85 as an anode electrode, and the XY wiring electrodes 72, 7 are formed.
3 through the device electrodes 002 and 003 to the electron emission portion 00.
When a voltage of 14 V was applied to 5, electrons were emitted. By irradiating the phosphor with the emitted electrons and adjusting the amount of the emitted electrons, the phosphor was made to emit light at an arbitrary intensity and an image could be displayed.

【0025】[実施例2]本発明を用いた他の実施例を
図3を用いて説明する。本実施例1におけるY方向配線
(上配線)73の形成に際して、ショート発生の可能性
のあるX方向配線(下配線)72との交差部の層間絶縁
層16上のみY方向配線(上配線)73を二分割し分割
部77としたものである。このような構造を用いること
により実施例1の場合と同様の効果を得ることができ、
更に上配線の抵抗をより下げることが可能である。
[Embodiment 2] Another embodiment of the present invention will be described with reference to FIG. When forming the Y-direction wiring (upper wiring) 73 in the first embodiment, only the Y-direction wiring (upper wiring) on the interlayer insulating layer 16 at the intersection with the X-direction wiring (lower wiring) 72 in which a short circuit may occur. 73 is divided into two to form a dividing unit 77. By using such a structure, it is possible to obtain the same effect as that of the first embodiment,
Furthermore, it is possible to further reduce the resistance of the upper wiring.

【0026】[実施例3]以下に本発明を配線基板(プ
リント基板、回路基板)に用いた例を図5にて説明す
る。X方向配線(下配線) 72はAgペーストインキ
(ノリタケ(株)製4028A)の印刷後480℃前後
の焼成で得られた印刷配線であり、厚さ約13μm、幅
120μmとした(図5(a))。76はガラスを主成
分とするペースト(ノリタケ(株)製7723B)を印
刷後480℃前後の焼成によって形成される絶縁体であ
り、Y方向配線(上配線)との交差部を覆うように形成
されている。厚み約15μm、横300μm、縦400
μmとした(図5(b))。73は本発明による2本の
Y方向配線(上配線)である。これらはAgペーストイ
ンキ(ノリタケ(株)製4028A)の印刷後、480
℃前後の焼成で得られた印刷配線であり、層間絶縁層7
6の上部でX方向配線(下配線)72交差している。各
々厚さ約10μm、幅90μm、間隔50μmとした。
なおこれらの2本のY方向配線(上配線)同士が部分的
な接触点を有していても構わない(図5(c))。以上
の工程によりプリント基板を作成した。このようなプリ
ントを10枚作製し、XY配線交差部のショート箇所を
通電法によりリペアしても断線不良は生じなかった。
[Embodiment 3] An example in which the present invention is applied to a wiring board (printed board, circuit board) will be described below with reference to FIG. The X-direction wiring (lower wiring) 72 is a printed wiring obtained by baking Ag paste ink (4028A manufactured by Noritake Co., Ltd.) after firing at about 480 ° C., and has a thickness of about 13 μm and a width of 120 μm (see FIG. a)). 76 is an insulator formed by printing a paste containing glass as a main component (Noritake Co., Ltd. 7723B) and firing it at about 480 ° C., and is formed so as to cover the intersection with the Y-direction wiring (upper wiring). Has been done. Thickness about 15μm, width 300μm, length 400
μm (FIG. 5 (b)). Reference numeral 73 denotes two Y-direction wirings (upper wirings) according to the present invention. These are 480 after printing Ag paste ink (4028A manufactured by Noritake Co., Ltd.)
It is a printed wiring obtained by baking at around ℃,
The X direction wiring (lower wiring) 72 intersects at the upper part of 6. The thickness was about 10 μm, the width was 90 μm, and the interval was 50 μm.
Note that these two Y-direction wirings (upper wirings) may have partial contact points (FIG. 5C). A printed circuit board was created through the above steps. Even if 10 such prints were produced and the short-circuited portion at the XY wiring crossing portion was repaired by the energization method, no disconnection defect occurred.

【0027】[0027]

【発明の効果】本発明によれば、配線の交差部にショー
ト欠陥が発生しても、通電リペアにより簡単にショート
欠陥を修復することができ、安価に工程数を増やすこと
なく歩留まりよく製造できる画像形成装置および配線基
板、並びにこれらの製造方法を提供するができる。
According to the present invention, even if a short-circuit defect occurs at the intersection of wirings, the short-circuit defect can be easily repaired by conducting repair and can be manufactured inexpensively with a high yield without increasing the number of steps. An image forming apparatus, a wiring board, and a manufacturing method thereof can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の画像形成装置の電子源基板の1例を示
す図である。
FIG. 1 is a diagram showing an example of an electron source substrate of an image forming apparatus of the present invention.

【図2】本発明の画像形成装置の電子源基板の製造工程
の1例を示す図である。
FIG. 2 is a diagram showing an example of a manufacturing process of an electron source substrate of the image forming apparatus of the present invention.

【図3】本発明の画像形成装置の電子源基板の1例を示
す図である。
FIG. 3 is a diagram showing an example of an electron source substrate of the image forming apparatus of the present invention.

【図4】本発明の画像形成装置の表示パネルの一例を示
す模式図である。
FIG. 4 is a schematic view showing an example of a display panel of the image forming apparatus of the present invention.

【図5】本発明の配線基板の製造工程の1例を示す図で
ある。
FIG. 5 is a diagram showing an example of a manufacturing process of the wiring board of the present invention.

【符号の説明】[Explanation of symbols]

001 基板 002、003 素子電極 004 導電性薄膜 005 電子放出部 71 電子源基板 72 X方向配線(下配線) 73 Y方向配線(上配線) 74 表面伝導型電子放出素子 75 結線 76 層間絶縁層 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 88 外囲器 001 substrate 002, 003 element electrode 004 conductive thin film 005 electron emission part 71 electron source substrate 72 X-direction wiring (lower wiring) 73 Y-direction wiring (upper wiring) 74 surface conduction electron-emitting device 75 connection wire 76 interlayer insulation layer 81 rear Plate 82 Support Frame 83 Glass Substrate 84 Fluorescent Film 85 Metal Back 86 Face Plate 88 Envelope

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 厚膜よりなる交差する複数の配線を有
し、該配線間の交差部が層間絶縁層で絶縁された配線基
板において、 前記交差する配線が、少なくとも前記交差部では複数本
に分割されていることを特徴とする配線基板。
1. A wiring board having a plurality of intersecting wirings made of a thick film, wherein the intersecting portions between the wirings are insulated by an interlayer insulating layer, and the intersecting wirings are plural at least at the intersecting portions. A wiring board characterized by being divided.
【請求項2】 前記交差する配線のうち層間絶縁層の上
に形成される配線(上配線)が、少なくとも前記交差部
では複数本に分割されていることを特徴とする請求項1
記載の配線基板。
2. The wiring (upper wiring) formed on the interlayer insulating layer among the intersecting wirings is divided into a plurality of wirings at least at the intersecting portions.
The wiring board as described.
【請求項3】 電子放出部と一対の素子電極からなる電
子放出素子がマトリクス状に複数配列され、該電子放出
素子を駆動するために前記素子電極と接続された厚膜よ
りなる複数のX方向配線(下配線)と複数のY方向配線
(上配線)が、配線の交差部にて層間絶縁層にて絶縁さ
れて形成されている電子源基板を使用する画像形成装置
において、 前記X方向配線および前記Y方向配線の少なくとも一方
が、少なくとも前記交差部では複数本に分割されている
ことを特徴とする画像形成装置。
3. A plurality of electron-emitting devices, each of which is composed of an electron-emitting portion and a pair of device electrodes, arranged in a matrix, and a plurality of thick films connected to the device electrodes for driving the electron-emitting devices. In an image forming apparatus using an electron source substrate, a wiring (lower wiring) and a plurality of Y-direction wirings (upper wirings) are insulated by an interlayer insulating layer at intersections of the wirings. An image forming apparatus, wherein at least one of the Y-direction wiring is divided into a plurality of lines at least at the intersection.
【請求項4】 前記Y方向配線(上配線)のみが、少な
くとも前記交差部では複数本に分割されていることを特
徴とする請求項3記載の画像形成装置。
4. The image forming apparatus according to claim 3, wherein only the Y-direction wiring (upper wiring) is divided into a plurality of lines at least at the intersection.
【請求項5】 前記電子放出素子が表面伝導型電子放出
素子であり、該素子を有する電子源基板と対向する基板
(フェースプレート)上に蛍光体と加速電極が配置され
ており、これらが真空中に保持されている請求項3また
は4に記載の画像形成装置。
5. The electron-emitting device is a surface conduction electron-emitting device, and a phosphor and an accelerating electrode are arranged on a substrate (face plate) facing an electron source substrate having the device, and these are vacuum. The image forming apparatus according to claim 3, which is held inside.
【請求項6】 厚膜よりなる交差する複数の配線を有
し、該配線間の交差部が層間絶縁層で絶縁された配線基
板の製造方法において、 前記交差する配線の少なくとも一方の配線を、少なくと
も前記交差部では複数本に分割して形成し、交差部に配
線間のショートがあったときに、該ショート部分で交差
する2本の配線間に大電流を流して前記ショートを修復
することを特徴とする配線基板の製造方法。
6. A method for manufacturing a wiring board, comprising: a plurality of intersecting wirings made of a thick film, wherein the intersecting portions between the wirings are insulated by an interlayer insulating layer, wherein at least one of the intersecting wirings is At least the crossing portion is formed by dividing into a plurality of lines, and when there is a short circuit between wirings at the crossing portion, a large current is caused to flow between two wirings intersecting at the shorting portion to repair the short circuit. And a method for manufacturing a wiring board.
【請求項7】 電子放出部と一対の素子電極からなる電
子放出素子がマトリクス状に複数配列され、該電子放出
素子を駆動するために前記素子電極と接続された厚膜よ
りなる複数のX方向配線(下配線)と複数のY方向配線
(上配線)が、配線の交差部にて層間絶縁層にて絶縁さ
れて形成されている電子源基板を使用する画像形成装置
の製造方法において、 前記X方向配線および前記Y方向配線の少なくとも一方
を、少なくとも前記交差部では複数本に分割して形成
し、交差部に配線間のショートがあったときに、該ショ
ート部分で交差する2本の配線間に大電流を流して前記
ショートを修復することを特徴とすることを特徴とする
画像形成装置の製造方法。
7. A plurality of electron-emitting devices, each of which is composed of an electron-emitting portion and a pair of device electrodes, arranged in a matrix, and a plurality of thick films connected to the device electrodes for driving the electron-emitting devices. A method of manufacturing an image forming apparatus using an electron source substrate, wherein a wiring (lower wiring) and a plurality of Y-direction wirings (upper wiring) are formed by being insulated by an interlayer insulating layer at intersections of the wirings, At least one of the X-direction wiring and the Y-direction wiring is divided into a plurality of lines at least at the intersecting portion, and when there is a short circuit between the wirings at the intersecting portion, two wirings intersect at the shorted portion. A method of manufacturing an image forming apparatus, characterized in that a large current is passed between the electrodes to repair the short circuit.
JP9535896A 1996-04-17 1996-04-17 Image forming device and manufacture thereof Pending JPH09283062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9535896A JPH09283062A (en) 1996-04-17 1996-04-17 Image forming device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9535896A JPH09283062A (en) 1996-04-17 1996-04-17 Image forming device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH09283062A true JPH09283062A (en) 1997-10-31

Family

ID=14135427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9535896A Pending JPH09283062A (en) 1996-04-17 1996-04-17 Image forming device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH09283062A (en)

Similar Documents

Publication Publication Date Title
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JPH09283062A (en) Image forming device and manufacture thereof
JPH09245649A (en) Manufacture of flat-panel for display, flat-panel display panel and flat-panel image forming device
JP3397738B2 (en) Electron source and image forming apparatus
JP3450581B2 (en) Manufacturing method of wiring board and image forming apparatus
JPH09283061A (en) Image forming device and its manufacture
JP3740296B2 (en) Image forming apparatus
JP2961477B2 (en) Electron emitting element, electron beam generator, and method of manufacturing image forming apparatus
JP3313888B2 (en) Electron-emitting device substrate, method of manufacturing the same, and image forming apparatus incorporating the same
JPH0765708A (en) Manufacture of electron emission element and image formng device
JP2000244079A (en) Matrix wiring board, electron source board and picture image formation device
JP3478661B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3387710B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3135813B2 (en) Image forming apparatus and method of manufacturing the same
JP3044434B2 (en) Method of manufacturing electron source and image forming apparatus
JPH09272220A (en) Electron source, image formation device and its production
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JPH09283064A (en) Image forming device and its manufacture
JP2000340112A (en) Manufacture of image display device
JPH09245690A (en) Manufacture of matrix wiring, manufacture of electron source, electron source and image display device provided with this electron source
JPH0927288A (en) Image forming device
JPH07130280A (en) Manufacture of electron source material and electron source, and electron source and image forming device