JPH0927692A - Interface structure - Google Patents
Interface structureInfo
- Publication number
- JPH0927692A JPH0927692A JP7176052A JP17605295A JPH0927692A JP H0927692 A JPH0927692 A JP H0927692A JP 7176052 A JP7176052 A JP 7176052A JP 17605295 A JP17605295 A JP 17605295A JP H0927692 A JPH0927692 A JP H0927692A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- connector
- power supply
- pattern
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、制御装置間等における
不要な電磁放射を抑制するインタフェース構造に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface structure for suppressing unnecessary electromagnetic radiation between control devices and the like.
【０００２】[0002]
【従来の技術】最近のパーソナルコンピュータに代表さ
れるように、マイクロプロセッサを内臓した制御装置等
では、インタフェースケーブルを用いて外部と接続する
外部インタフェースを採用するものが多くなっている。
ところが、このインタフェースケーブルからの不要な電
磁放射（以下、ＥＭＩという）が他の装置等に影響を与
えるので、問題となっている。そのため、インタフェー
スケーブルに、シールド付きケーブル（以下、単にシー
ルケーブルという）を使用し、少しでも、不要なＥＭＩ
を減じるようにしている。しかしながら、シールドケー
ブルを使用しても、コモンモードでシールドケーブルに
乗って外部に放射されるＥＭＩに対しては効果がなく、
対策できない場合が多かった。そこで、多くの装置で
は、インタフェースケーブルにトロイダルコアを巻き付
けて、コモンモードのＥＭＩを減じる対策を採ってい
た。2. Description of the Related Art As typified by recent personal computers, control devices and the like having a built-in microprocessor are often using an external interface for connecting to the outside using an interface cable.
However, this is a problem because unnecessary electromagnetic radiation (hereinafter referred to as EMI) from this interface cable affects other devices and the like. Therefore, a shielded cable (hereinafter simply referred to as a seal cable) is used as the interface cable, and even a little unnecessary EMI
I am trying to reduce. However, even if a shielded cable is used, it has no effect on the EMI emitted to the outside by riding on the shielded cable in the common mode,
There were many cases where we could not take measures. Therefore, in many devices, a toroidal core is wound around the interface cable to reduce the common mode EMI.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
インタフェース構造を有した制御装置では、次の（１）
〜（３）のような課題があった。 （１） トロイダルコアをインタフェースケーブルに巻
き付けることが、コストアップの要因になっていた。 （２） トロイダルコアをインタフェースケーブルに巻
き付けることにより、ケーブル重量が増加すると共に、
特殊なケーブル押えが必要となり、筐体が複雑になって
いた。 （３） 高速伝送用のインタフェースでは、その伝送特
性保証の必要性から、トロイダルコアそのものを使用す
ることができない。よって、コモンモードのＥＭＩに対
する対策が困難となっていた。However, in the control device having the conventional interface structure, the following (1)
There was a problem like (3). (1) Winding the toroidal core around the interface cable has been a factor in increasing costs. (2) By winding the toroidal core around the interface cable, the cable weight increases and
A special cable presser was required, and the housing became complicated. (3) In the interface for high speed transmission, the toroidal core itself cannot be used because of the necessity of guaranteeing its transmission characteristics. Therefore, it has been difficult to take measures against common-mode EMI.
【０００４】[0004]
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、インタフェース信号伝達用インタフ
ェースケーブルを収容するインタフェースコネクタと、
前記インタフェースコネクタを搭載しそのインタフェー
スコネクタを該装置本体に接続する多層基板であって、
前記インタフェース信号を送受信するインタフェース回
路と該インタフェース回路及び該インタフェースコネク
タ間を接続するインタフェース信号パターンと該インタ
フェース回路に対する電源パターンとを搭載するインタ
フェース基板とで、構成されたインタフェース構造にお
いて、次のような構造を講じている。即ち、前記多層基
板の中層に形成された前記電源パターンは、前記インタ
フェース基板のインタフェースコネクタの搭載部と前記
インタフェース信号パターンの形成部分とを避けて形成
している。第２の発明は、第１の発明における前記イン
タフェース基板の表層或いは中層に形成されたパターン
で構成され、前記インタフェース回路及び前記電源パタ
ーンの周辺をシールドするシールド手段か、前記インタ
フェース基板の表層或いは中層に形成されたパターンで
構成され、前記インタフェースコネクタの周辺を囲むと
共に前記装置の筐体に接続し、前記インタフェース回路
及び電源パターンと該インタフェースコネクタ間の電磁
界を分断するアイソレーション手段か、または、前記シ
ールド手段と前記アイソレーション手段の両方を設けて
いる。In order to solve the above-mentioned problems, a first invention is an interface connector for accommodating an interface cable for transmitting an interface signal,
A multilayer board for mounting the interface connector and connecting the interface connector to the apparatus main body,
In an interface structure constituted by an interface circuit for transmitting and receiving the interface signal, an interface signal pattern for connecting the interface circuit and the interface connector, and a power supply pattern for the interface circuit, the interface structure is as follows. The structure is taken. That is, the power supply pattern formed in the middle layer of the multilayer substrate is formed so as to avoid the interface connector mounting portion and the interface signal pattern forming portion of the interface substrate. 2nd invention is comprised by the pattern formed in the surface layer or middle layer of the said interface board | substrate in 1st invention, The shield means which shields the periphery of the said interface circuit and the said power supply pattern, or the surface layer or middle layer of the said interface board. Or an isolation means for connecting the interface circuit and the power supply pattern and the electromagnetic field between the interface connector, which is formed by a pattern formed on the interface connector and surrounds the interface connector. Both the shield means and the isolation means are provided.
【０００５】[0005]
【作用】第１の発明によれば、以上のようにインターフ
ェース構造を構成したので、多層基板のインタフェース
基板に搭載されたインタフェース回路は、その中層に形
成された電源パターンから供給された電源で動作し、外
部機器に対してインタフェース信号を送受信する。イン
タフェース信号は、インタフェース信号パターン、イン
タフェースコネクタ、及びインタフェースケーブルを介
して外部機器と送受信される。ここで、多層基板の中層
に形成された電源パターンは、インタフェース信号パタ
ーンの形成部分とインタフェースコネクタの搭載部分と
から、避けて形成されている。即ち、コモンモードのＥ
ＭＩを誘起する電源パターンと、それらインタフェース
信号パターン及びインタフェースコネクタとの距離が離
される。第２の発明によれば、インタフェース基板の表
層或いは中層に形成されたパターンによって、シールド
手段或いはアイソレーション手段が構成される。第１の
発明のインターフェース構造にシールド手段を設けるこ
とによって、インタフェース回路及び電源パターンの周
辺がシールドされる。また、アイソレーション手段を設
けることによって、インタフェースコネクタの周辺が囲
まれて装置の筐体に接続され、インタフェース回路及び
電源パターンとインタフェースコネクタ間の電磁界が分
断される。従って、前記課題を解決できるのである。According to the first aspect of the invention, since the interface structure is configured as described above, the interface circuit mounted on the interface board of the multi-layer board operates with the power supplied from the power supply pattern formed in the middle layer. Interface signals to and from external devices. The interface signal is transmitted / received to / from an external device via the interface signal pattern, the interface connector, and the interface cable. Here, the power supply pattern formed in the middle layer of the multilayer substrate is formed avoiding the interface signal pattern forming portion and the interface connector mounting portion. That is, common mode E
The power pattern that induces MI is separated from the interface signal pattern and the interface connector. According to the second aspect of the invention, the shield means or the isolation means is constituted by the pattern formed on the surface layer or the intermediate layer of the interface board. By providing the shield structure in the interface structure of the first invention, the periphery of the interface circuit and the power supply pattern is shielded. Further, by providing the isolation means, the periphery of the interface connector is surrounded and connected to the housing of the device, and the electromagnetic field between the interface circuit and the power supply pattern and the interface connector is separated. Therefore, the above problem can be solved.
【０００６】[0006]
【実施例】図１は、本発明の実施例を示すインタフェー
ス構造の説明図である。このインタフェース構造は、図
示しないマイクロプロセッサを備えた制御装置等に採用
されるものである。制御装置本体のマザーボード１に結
合部２Ａを介して接続されるインタフェース基板２の表
面には、インタフェース信号を送受信するインタフェー
ス回路部３と、該インタフェース回路部３の周辺を囲ん
で太く形成されたフレームグランド（以下、ＦＧ信号パ
ターンという）４が形成されている。インタフェース回
路部３に、ドライバレシーバＩＣ５（ＤＲ）等のＩＣ回
路が搭載されている。基板２の結合部２Ａと反対側に端
部には、インタフェースコネクタ６が搭載されている。
コネクタ６の周囲にも、ＦＧ信号パターン７が太く形成
されている。ＦＧ信号パターン４とＦＧ信号パターン７
の間は、所定の間隔ｔが設けられている。ＦＧ信号パタ
ーン４は、マザーボード１を介して本体装置のフレーム
グランド（ＦＧ）に接続される構成になっている。ま
た、この基板２のコネクタ６側の端部には、本体装置の
筐体８に該基板２を取り付けるための、金属ブラケット
９がネジ１０で固定されている。ネジ１０で固定するこ
とにより、ＦＧ信号パターン７が金属ブラケット９を介
して本体装置の筐体８に接続され、結果として、ＦＧ信
号パターン７は、本体装置のＦＧとして大地に接続され
る構成になっている。なお、コネクタ６の外装も金属で
作成されており、コネクタ６の外装もＦＧ信号パターン
７と同電位となる構成である。ドライバレシーバＩＣ５
とコネクタ６が接続されている。コネクタ６は、インタ
フェースケーブル１１を収容するものであり、インタフ
ェースケーブル１１とコネクタ６とドライバレシーバＩ
Ｃ５とを介してインタフェース信号Ｓioが送受信される
構成である。1 is an explanatory diagram of an interface structure showing an embodiment of the present invention. This interface structure is adopted in a control device having a microprocessor (not shown). An interface circuit unit 3 for transmitting and receiving an interface signal and a frame formed around the periphery of the interface circuit unit 3 on the surface of the interface substrate 2 connected to the mother board 1 of the control device main body via the coupling unit 2A. A ground (hereinafter referred to as FG signal pattern) 4 is formed. An IC circuit such as a driver receiver IC 5 (DR) is mounted on the interface circuit unit 3. An interface connector 6 is mounted on the end of the board 2 opposite to the connecting portion 2A.
The FG signal pattern 7 is also formed thickly around the connector 6. FG signal pattern 4 and FG signal pattern 7
A predetermined interval t is provided between them. The FG signal pattern 4 is configured to be connected to the frame ground (FG) of the main body device via the mother board 1. Further, a metal bracket 9 for attaching the board 2 to the housing 8 of the main body is fixed to the end of the board 2 on the connector 6 side with a screw 10. By fixing with the screw 10, the FG signal pattern 7 is connected to the housing 8 of the main body device via the metal bracket 9, and as a result, the FG signal pattern 7 is connected to the ground as the FG of the main body device. Has become. The exterior of the connector 6 is also made of metal, and the exterior of the connector 6 has the same potential as the FG signal pattern 7. Driver receiver IC5
And the connector 6 are connected. The connector 6 accommodates the interface cable 11, and includes the interface cable 11, the connector 6, and the driver receiver I.
The interface signal Sio is transmitted and received via C5.
【０００７】図２は、図１中のインタフェース基板の構
造を示す断面図であり、図１と共通の要素には、共通符
号が付されている。インタフェース基板２は多層基板で
あり、該基板２の中層には、２つの電源パターン２１，
２２が形成されている。例えば、電源パターン２１は５
Ｖ、電源パターン２２はグランド（ＧＮＤ）にそれぞれ
設定されるようになっている。基板２の表面に、各ＦＧ
信号パターン４，７及びインタフェース回路部３が形成
され、コネクタ６もこの表面に搭載されている。一方、
基板２の裏面にも、金属等の導電体で構成された２つの
遮蔽膜２３，２４が形成されている。遮蔽膜２３はスル
ーホール２５を介してＦＧ信号パターン４に接続され、
遮蔽膜２４は、基板２の中層に導電体で形成された導電
壁２６でＦＧ信号パターン７に接続されている。基板２
の中層において、ドライバレシーバＩＣ５の各端子５
ａ，５ｂとコネクタ６の各端子６ａ，６ｂの間は、イン
タフェース信号パターン２７ａ，２７ｂでそれぞれ接続
されている。導電壁２６は、基板２を横切る壁のような
形状となっており、ドライバレシーバＩＣ５とコネクタ
６を繋ぐインタフェース信号パターン２７ａ，２７ｂの
部分以外において、導電壁２６は電源パターン２１，２
２及びドライバレシーバＩＣ５とコネクタ６間で発生す
る電磁界を、分断するようになっている。電源パターン
２１，２２は、導電壁２６の手前でカットされ、基板２
のインタフェースコネクタ６の搭載部と、インタフェー
ス信号Ｓioを伝達するインタフェース信号パターン２７
ａ，２７ｂの形成された部分とを、避けて形成されてい
る。結果的に、本体装置のＦＧに接続されるＦＧ信号パ
ターン４、遮蔽膜２３が、シールド手段を構成し、イン
タフェース回路部３と電源パターン２１，２２が、シー
ルドバリアで囲まれる構成となっている。又、コネクタ
６の周辺では、ＦＧ信号パターン７と導電壁２６と金属
ブラケット９と遮蔽膜２４がアイソレーション手段を構
成し、コネクタ６が、電源パターン２１，２２に対して
シールドされている。FIG. 2 is a cross-sectional view showing the structure of the interface board shown in FIG. 1. Elements common to those in FIG. 1 are designated by common reference numerals. The interface board 2 is a multi-layer board, and two power supply patterns 21,
22 are formed. For example, the power supply pattern 21 is 5
The V and power supply patterns 22 are set to be ground (GND), respectively. Each FG on the surface of the substrate 2
The signal patterns 4 and 7 and the interface circuit section 3 are formed, and the connector 6 is also mounted on this surface. on the other hand,
Two shield films 23, 24 made of a conductor such as metal are also formed on the back surface of the substrate 2. The shielding film 23 is connected to the FG signal pattern 4 through the through hole 25,
The shielding film 24 is connected to the FG signal pattern 7 by a conductive wall 26 formed of a conductor in the middle layer of the substrate 2. Substrate 2
In the middle layer, each terminal 5 of the driver receiver IC 5
Interface signal patterns 27a and 27b connect between a and 5b and the terminals 6a and 6b of the connector 6, respectively. The conductive wall 26 has a shape like a wall that traverses the substrate 2, and the conductive wall 26 has power source patterns 21 and 2 other than the interface signal patterns 27a and 27b connecting the driver receiver IC 5 and the connector 6.
2 and the driver / receiver IC 5 and the connector 6 are divided into electromagnetic fields. The power supply patterns 21 and 22 are cut before the conductive wall 26,
And the interface signal pattern 27 for transmitting the interface signal Sio.
It is formed so as to avoid the portions where a and 27b are formed. As a result, the FG signal pattern 4 and the shielding film 23 connected to the FG of the main body device constitute a shield means, and the interface circuit unit 3 and the power supply patterns 21 and 22 are surrounded by the shield barrier. . In the vicinity of the connector 6, the FG signal pattern 7, the conductive wall 26, the metal bracket 9 and the shielding film 24 constitute an isolation means, and the connector 6 is shielded from the power supply patterns 21 and 22.
【０００８】図３は、図１，２の各部の機能を説明する
図であり、図１及び図２に共通する要素には、共通符号
が付されている。この図３を参照しつつ、図１の動作を
説明する。ドライバレシーバＩＣ５は、電源パターン２
１，２２から与えられた電圧５Ｖで動作し、インタフェ
ース信号Ｓioの送受信処理を行なう。例えば、ドライバ
レシーバＩＣ５の出力する送信用のインタフェース信号
が、インターフェース信号パターン２７ａに与えられて
コネクタ６に伝達される。ドライバレシーバＩＣ５から
出力されたインタフェース信号は、さらにコネクタ６か
らインタフェースケーブル１１を介して外部機器に伝達
される。受信するインタフェース信号は、インタフェー
スケーブル１１を介してコネクタ６に与えられ、それ
が、例えばインターフェース信号パターン２７ｂを介し
て、ドライバレシーバＩＣ５に供給されて受信される。
ここで、シールド手段のＦＧ信号パターン４と遮蔽膜２
３は、電源パターン２１，２２に誘起されて発生するコ
モンモードのＥＭＩに対し、ルーティングエリアとして
働き、図３のように、ＥＭＩを本体装置のＦＧに落す。
また、アイソレーション手段の導電壁２６、ＦＧ信号パ
ターン７、コネクタ６の外装、及び金属ブラケット９
は、アイソレーションバリアとして働き、インタフェー
ス回路部３から誘起されるＥＭＩを本体装置のＦＧに落
す。これらシールドとアイソレーションバリアによっ
て、電源パターン２１，２２に誘起されるコモンモード
系のＥＭＩが、インタフェース信号Ｓioに乗って、外部
に放射されることが回避される。また、僅かに漏れた微
小なＥＭＩ成分も、アイソレーションバリアにて高周波
的に筐体８にドロップするので、外部に放出されるＥＭ
Ｉが、さらに軽減される。FIG. 3 is a diagram for explaining the function of each part of FIGS. 1 and 2, and elements common to FIGS. 1 and 2 are designated by common reference numerals. The operation of FIG. 1 will be described with reference to FIG. The driver receiver IC 5 has a power supply pattern 2
It operates at a voltage of 5 V given by 1 and 22, and performs transmission / reception processing of the interface signal Sio. For example, the transmission interface signal output from the driver receiver IC 5 is given to the interface signal pattern 27 a and transmitted to the connector 6. The interface signal output from the driver receiver IC 5 is further transmitted from the connector 6 to the external device via the interface cable 11. The interface signal to be received is given to the connector 6 via the interface cable 11 and supplied to the driver receiver IC 5 via the interface signal pattern 27b, for example, to be received.
Here, the FG signal pattern 4 and the shielding film 2 of the shield means
3 acts as a routing area for the common-mode EMI induced by the power supply patterns 21 and 22, and drops the EMI to the FG of the main body apparatus as shown in FIG.
Further, the conductive wall 26 of the isolation means, the FG signal pattern 7, the exterior of the connector 6, and the metal bracket 9
Acts as an isolation barrier and drops the EMI induced from the interface circuit unit 3 into the FG of the main body device. These shields and isolation barriers prevent the common mode EMI induced in the power supply patterns 21 and 22 from riding on the interface signal Sio and being radiated to the outside. Further, a minute leaked minute EMI component is also dropped into the housing 8 at a high frequency by the isolation barrier, so that it is emitted to the outside.
I is further reduced.
【０００９】以上のように、本実施例では、多層基板の
中層に形成される電源パターン２１，２２を途中でカッ
トし、基板２のインタフェースコネクタ６の搭載部と、
インタフェース信号Ｓioを伝達するインタフェース信号
パターン２７ａ，２７ｂの形成された部分とを、避けて
形成している。また、シールド手段とアイソレーション
手段を設けた構成にしている。そのため、次の（１）〜
（５）のような効果が、期待できる。 （１） 電源パターン２１，２２から信号２７ａ，２７
ｂに誘起されるＥＭＩが低く抑えられるので、インタフ
ェースケーブル１１にトロイダルコアを巻き付ける必要
がなくなり、制御装置等のコストを低くすることができ
る。 （２） トロイダルコアを使用できないような高速のイ
ンタフェースに対しても、伝送特性に影響を与えずに、
ＥＭＩを低減できる。 （３） ＥＭＩを低減する構成が、ＦＧ系パターンで構
成されているので、特別の部品を必要としない。即ち、
低コストでＥＭＩ対策が実現される。 （４） インタフェースケーブル１１にトロイダルコア
を巻き付けないので、特別なケーブル押さえの機構を筐
体に持つ必要がなく、装置の構造が簡素化できる。 （５） 制御装置等の電源自身に、フィルタ等の特別な
回路が不要であり、制御装置内等の電源装置のコストを
低減できる。 なお、本発明は、上記実施例に限定されず種々の変形が
可能である。多層基板でなく、表面層に電源パターを有
した場合にも、それをカットし、該表面層にシールドバ
リアとアイソレーションバリアを形成することで、上記
と同様の効果が得られることは言うまでもないが、コモ
ンモードのＥＭＩのレベルによっては、シールドバリア
或いはアイソレーションバリアのいずれか一方を省略す
ることも可能である。また、多層基板に形成された電源
ライン２１，２２を、コネクタ６周辺或いはインタフェ
ースパターン２７ａ，２７ｂを避けて形成するだけで
も、電源ライン２１，２２の誘起するＥＭＩを低減でき
る。As described above, in this embodiment, the power supply patterns 21 and 22 formed in the middle layer of the multi-layer board are cut in the middle, and the interface connector 6 mounting portion of the board 2 is formed.
It is formed avoiding the portions where the interface signal patterns 27a and 27b for transmitting the interface signal Sio are formed. Further, the shield means and the isolation means are provided. Therefore, the following (1)-
The effect (5) can be expected. (1) Signals 27a, 27 from the power supply patterns 21, 22
Since the EMI induced in b is suppressed low, it is not necessary to wind the toroidal core around the interface cable 11, and the cost of the control device and the like can be reduced. (2) Even for a high-speed interface that cannot use a toroidal core, without affecting the transmission characteristics,
EMI can be reduced. (3) Since the structure for reducing EMI is composed of the FG system pattern, no special parts are required. That is,
EMI countermeasures are realized at low cost. (4) Since the toroidal core is not wound around the interface cable 11, it is not necessary to have a special cable holding mechanism in the housing, and the structure of the device can be simplified. (5) No special circuit such as a filter is required for the power supply itself such as the control device, and the cost of the power supply device such as in the control device can be reduced. The present invention is not limited to the above-described embodiment, and various modifications are possible. It is needless to say that even when the surface layer has a power source pattern instead of the multilayer substrate, by cutting it and forming the shield barrier and the isolation barrier on the surface layer, the same effect as the above can be obtained. However, it is possible to omit either the shield barrier or the isolation barrier depending on the level of the common-mode EMI. Further, the EMI induced by the power supply lines 21 and 22 can be reduced only by forming the power supply lines 21 and 22 formed on the multilayer substrate while avoiding the periphery of the connector 6 or the interface patterns 27a and 27b.
【００１０】[0010]
【発明の効果】以上詳細に説明したように、第１の発明
によれば、多層基板の中層に形成された電源パターン
を、基板のインタフェースコネクタの搭載部とインタフ
ェース信号パターンの形成された部分とを避けて形成し
ているので、その電源パターンとの距離が遠くなり、そ
の電源パターンに誘起されてインタフェースコネクタと
インタフェース信号パターンに乗るコモンモードのＥＭ
Ｉが、小さくなる。よって、例えば、次の（ｉ）から
（ｖ）のような効果が得られる。 （ｉ）インタフェースケーブルにトロイダルコアを巻き
付ける必要がなくなり、制御装置等のコストを低くする
ことができる。 （ii） トロイダルコアを使用できないような高速のイ
ンタフェースに対しても、伝送特性に影響を与えずにＥ
ＭＩを低減できる。 （iii) 特別の部品を用いずにＥＭＩ対策が可能となっ
ている。即ち、低コストでＥＭＩ対策が実現される。 （iv） インタフェースケーブルにトロイダルコアを巻
き付けないので、装置本体の構造が簡素化できる。 （ｖ） 制御装置等の電源自身に、フィルタ等の特別な
回路がとなり、制御装置等における電源装置のコストを
低減できる。 第２の発明によれば、第１の発明に対して、シールド手
段かアイソレーション手段かまたはその両方を設けてい
るので、第１の発明の効果を、さらに確実にできる。As described above in detail, according to the first aspect of the invention, the power source pattern formed in the middle layer of the multi-layer substrate is provided with the interface connector mounting portion of the substrate and the portion where the interface signal pattern is formed. Since it is formed avoiding the power supply pattern, the distance from the power supply pattern becomes large, and the common mode EM is induced by the power supply pattern and rides on the interface connector and the interface signal pattern.
I becomes smaller. Therefore, for example, the following effects (i) to (v) can be obtained. (I) It is not necessary to wind the toroidal core around the interface cable, and the cost of the control device and the like can be reduced. (Ii) Even for a high-speed interface where a toroidal core cannot be used, the transmission characteristics are not affected and E
MI can be reduced. (Iii) EMI countermeasures are possible without using special parts. That is, the EMI countermeasure is realized at low cost. (Iv) Since the toroidal core is not wound around the interface cable, the structure of the device body can be simplified. (V) A special circuit such as a filter is provided in the power supply itself of the control device or the like, and the cost of the power supply device in the control device or the like can be reduced. According to the second invention, since the shield means, the isolation means, or both of them are provided in the first invention, the effect of the first invention can be further ensured.
【図１】本発明の実施例を示すインタフェース構造の説
明図である。FIG. 1 is an explanatory diagram of an interface structure showing an embodiment of the present invention.
【図２】図１中のインタフェース基板の構造を示す断面
図である。FIG. 2 is a cross-sectional view showing the structure of the interface board in FIG.
【図３】図１，２の各部の機能を説明する図である。FIG. 3 is a diagram illustrating a function of each unit in FIGS.
１ マザーボード ２ インタフェース基板 ３ インタフェース回路部 ４，７ ＦＧ信号パターン ５ ドライバレシーバＩＣ ６ インタフェースコネクタ ８ 筐体 １１ インタフェースケーブル ２１，２２ 電源パターン ２７ａ，２７ｂ インタフェース信号パターン ２３，２４ 導電膜 ２６ 導電壁 1 Motherboard 2 Interface Board 3 Interface Circuit Section 4, 7 FG Signal Pattern 5 Driver Receiver IC 6 Interface Connector 8 Housing 11 Interface Cable 21, 22 Power Supply Pattern 27a, 27b Interface Signal Pattern 23, 24 Conductive Film 26 Conductive Wall
Claims (2)
スケーブルを収容するインタフェースコネクタと、前記
インタフェースコネクタを搭載し該インタフェースコネ
クタを該装置本体に接続する多層基板であって、前記イ
ンタフェース信号を送受信するインタフェース回路と該
インタフェース回路及び該インタフェースコネクタ間を
接続するインタフェース信号パターンと該インタフェー
ス回路に対する電源パターンとを搭載するインタフェー
ス基板とで、構成されたインタフェース構造において、 前記多層基板の中層に形成された前記電源パターンは、
前記インタフェース基板のインタフェースコネクタの搭
載部と前記インタフェース信号パターンの形成部分とを
避けて形成したことを特徴とするインタフェース構造。1. An interface connector for accommodating an interface cable for transmitting an interface signal, a multi-layer board for mounting the interface connector and connecting the interface connector to the apparatus main body, and an interface circuit for transmitting and receiving the interface signal. In an interface structure configured by an interface board on which an interface circuit and an interface signal pattern for connecting between the interface connector and a power supply pattern for the interface circuit are mounted, the power supply pattern formed in the middle layer of the multilayer board,
An interface structure characterized by being formed so as to avoid a mounting portion of an interface connector of the interface board and a portion where the interface signal pattern is formed.
層に形成されたパターンで構成され、前記インタフェー
ス回路及び電源パターンの周辺をシールドするシールド
手段か、 前記インタフェース基板の表層或いは中層に形成された
パターンで構成され、前記インタフェースコネクタの周
辺を囲むと共に前記装置の筐体に接続し、前記インタフ
ェース回路及び電源パターンと該インタフェースコネク
タ間の電磁界を分断するアイソレーション手段か、 または、前記シールド手段と前記アイソレーション手段
の両方を設けたことを特徴とする請求項１記載のインタ
フェース構造。2. A shield means configured by a pattern formed on a surface layer or an intermediate layer of the interface board and configured to shield the periphery of the interface circuit and the power supply pattern, or a pattern formed on a surface layer or an intermediate layer of the interface board. Isolation means for surrounding the periphery of the interface connector and connecting to the housing of the device to separate an electromagnetic field between the interface circuit and the power supply pattern and the interface connector, or the shield means and the isolation. The interface structure according to claim 1, wherein both means are provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17605295A JP3385131B2 (en) | 1995-07-12 | 1995-07-12 | Interface structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17605295A JP3385131B2 (en) | 1995-07-12 | 1995-07-12 | Interface structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927692A true JPH0927692A (en) | 1997-01-28 |
| JP3385131B2 JP3385131B2 (en) | 2003-03-10 |
Family
ID=16006882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17605295A Expired - Fee Related JP3385131B2 (en) | 1995-07-12 | 1995-07-12 | Interface structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3385131B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294501A (en) * | 2004-03-31 | 2005-10-20 | Hitachi Electronics Service Co Ltd | Electronic circuit unit having connector terminal and circuit board |
| JP2006013373A (en) * | 2004-06-29 | 2006-01-12 | Koyo Seiko Co Ltd | Multilayer circuit board and torque detecting device |
| US7304858B2 (en) | 2004-09-14 | 2007-12-04 | Fujitsu Limited | Printed circuit board unit and electronic apparatus |
| JP2009248635A (en) * | 2008-04-02 | 2009-10-29 | Mitsubishi Electric Corp | On-vehicle electronic device |
| JP2014203689A (en) * | 2013-04-05 | 2014-10-27 | 株式会社日立製作所 | Connector, circuit board, and electronic apparatus |
| WO2016017024A1 (en) * | 2014-08-01 | 2016-02-04 | 株式会社日立製作所 | Circuit substrate, electronic device and mounting structure |
| CN109921239A (en) * | 2019-04-04 | 2019-06-21 | 李志钧 | A kind of insert row with electro-magnetic screen function |
| JP6612008B1 (en) * | 2019-04-23 | 2019-11-27 | 三菱電機株式会社 | Electronics |
| US10827603B2 (en) | 2016-06-24 | 2020-11-03 | Mitsubishi Electric Corporation | Printed circuit substrate |
-
1995
- 1995-07-12 JP JP17605295A patent/JP3385131B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294501A (en) * | 2004-03-31 | 2005-10-20 | Hitachi Electronics Service Co Ltd | Electronic circuit unit having connector terminal and circuit board |
| JP2006013373A (en) * | 2004-06-29 | 2006-01-12 | Koyo Seiko Co Ltd | Multilayer circuit board and torque detecting device |
| US7304858B2 (en) | 2004-09-14 | 2007-12-04 | Fujitsu Limited | Printed circuit board unit and electronic apparatus |
| JP2009248635A (en) * | 2008-04-02 | 2009-10-29 | Mitsubishi Electric Corp | On-vehicle electronic device |
| JP2014203689A (en) * | 2013-04-05 | 2014-10-27 | 株式会社日立製作所 | Connector, circuit board, and electronic apparatus |
| WO2016017024A1 (en) * | 2014-08-01 | 2016-02-04 | 株式会社日立製作所 | Circuit substrate, electronic device and mounting structure |
| US10827603B2 (en) | 2016-06-24 | 2020-11-03 | Mitsubishi Electric Corporation | Printed circuit substrate |
| CN109921239A (en) * | 2019-04-04 | 2019-06-21 | 李志钧 | A kind of insert row with electro-magnetic screen function |
| JP6612008B1 (en) * | 2019-04-23 | 2019-11-27 | 三菱電機株式会社 | Electronics |
| WO2020217321A1 (en) * | 2019-04-23 | 2020-10-29 | 三菱電機株式会社 | Electric device |
| CN113711160A (en) * | 2019-04-23 | 2021-11-26 | 三菱电机株式会社 | Electronic device |
| CN113711160B (en) * | 2019-04-23 | 2022-10-21 | 三菱电机株式会社 | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3385131B2 (en) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070058980A1 (en) | Optical transceiver suppressing radiation noise form transmitter to receiver | |
| JP3385131B2 (en) | Interface structure | |
| US6603077B2 (en) | Cable connection structure and electronic apparatus having the same | |
| US7341488B2 (en) | EMI-resistant circuit board assembly | |
| JP2845210B2 (en) | Ground configuration to reduce electromagnetic radiation | |
| JP3295862B2 (en) | Radio wave countermeasure pattern of multilayer printed circuit board | |
| JP2004122584A (en) | Electronic apparatus, flat cable mounting method, and flat cable mounting member | |
| JP2001092386A (en) | Device for preventing unwanted radiation of pdp | |
| JPH04372205A (en) | Printed circuit board | |
| JPH08148877A (en) | Shield device for electronic equipment | |
| JPH0536859A (en) | High-frequency wave transmission signal line | |
| JP2002237224A (en) | Information processor | |
| JPH11233911A (en) | Optical transmission/reception module | |
| JP2003347692A (en) | Printed wiring board and method for electromagnetic interference shielding for use therein | |
| JPH08139488A (en) | Magnetic shielding for electronic circuit | |
| US5594579A (en) | Radio permitting information transfer between radio frequency shielded sub-systems | |
| JP3833552B2 (en) | Optical transceiver circuit board and optical transceiver module | |
| KR20040063669A (en) | Communication equipment to shield EMI | |
| JPH11284291A (en) | Circuit board and liquid crystal display device with the circuit board mounted | |
| KR20040103225A (en) | Printed circuit board and electronic machine using thereof | |
| JPH10163268A (en) | Semiconductor device mounting structure and communication equipment using the same | |
| JP2001085733A (en) | Optical module | |
| JPH09232789A (en) | Portable high-frequency device | |
| JP2023089829A (en) | Electronic substrate for information processing devices | |
| JPH10126190A (en) | Filter circuit for emi |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |