JPH09275336A - Bus driver - Google Patents
Bus driverInfo
- Publication number
- JPH09275336A JPH09275336A JP8110488A JP11048896A JPH09275336A JP H09275336 A JPH09275336 A JP H09275336A JP 8110488 A JP8110488 A JP 8110488A JP 11048896 A JP11048896 A JP 11048896A JP H09275336 A JPH09275336 A JP H09275336A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- diode
- bus driver
- capacitive element
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、バスドライバに関
し、特にバスドライバのノイズの除去技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus driver and, more particularly, to a bus driver noise elimination technique.
【０００２】[0002]
【従来の技術】バス伝送方式においては、例えば電子回
路素子を基板に搭載してなる複数枚のパッケージをバッ
クパネルに実装し、各パッケージ間のデータ伝送はバス
を介して行われる。このバス伝送方式は、バックパネル
上の信号線を複数のパッケージが共用して用いるもので
あり、各パッケージ内には信号を送受するためのバスド
ライバ、バスレシーバを配置し、コネクタ等を介してバ
スラインに接続される（図２参照）。2. Description of the Related Art In a bus transmission system, a plurality of packages each having an electronic circuit element mounted on a substrate are mounted on a back panel, and data transmission between the packages is performed via a bus. In this bus transmission method, the signal line on the back panel is shared by a plurality of packages, and a bus driver and a bus receiver for transmitting and receiving signals are arranged in each package and the package is connected via a connector or the like. It is connected to the bus line (see Fig. 2).
【０００３】図３に、この種のバス伝送方式に用いられ
る従来のオープンドレイン型構造のバスドライバを示
す。パッケージの内部回路からの出力信号をゲート端子
に入力するＮチャネルＭＯＳトランジスタはドレインが
波形出力端子に接続され、この波形出力端子がバスライ
ンに電気的に接続され、不図示のプルアップ用の抵抗を
介して電源（終端電源）に接続されている。なお、この
種のバス伝送駆動方式の従来技術としては、例えば特開
昭６４−７３４１１号公報が参照される。FIG. 3 shows a conventional open drain type bus driver used in this type of bus transmission system. The N-channel MOS transistor that inputs the output signal from the internal circuit of the package to the gate terminal has the drain connected to the waveform output terminal, the waveform output terminal electrically connected to the bus line, and a pull-up resistor (not shown). Is connected to the power supply (terminal power supply) via. As a conventional technique of this type of bus transmission drive system, reference is made to, for example, Japanese Patent Laid-Open No. 64-73411.
【０００４】図３に示すように、従来のドライバはノイ
ズを除去するための回路を備えていない。As shown in FIG. 3, the conventional driver does not include a circuit for removing noise.
【０００５】[0005]
【発明が解決しようとする課題】上記した従来のバスド
ライバは、バスドライバ自体にノイズを除去する回路を
持ち合わせていなかったので、バス構成時に、出力波形
の立ち上がり、及び立ち下がりにおいてリンギング等が
発生し、高速バスのデータ転送が困難となり、周波数を
上げにくいという問題点があった。Since the above-mentioned conventional bus driver does not have a circuit for eliminating noise in the bus driver itself, ringing or the like occurs at the rising and falling edges of the output waveform during bus construction. However, there is a problem that it becomes difficult to transfer data on the high-speed bus and it is difficult to increase the frequency.
【０００６】従って、本発明は、上記事情に鑑みて為さ
れたものであって、その目的は、バス上の波形のリンギ
ングの収束が速やかになり、高速バスを実現することに
ある。Therefore, the present invention has been made in view of the above circumstances, and an object of the present invention is to realize a high-speed bus by promptly converging the ringing of the waveform on the bus.
【０００７】[0007]
【課題を解決するための手段】前記目的を達成するた
め、本発明は、駆動用トランジスタの出力を波形出力端
子に接続すると共に、該出力をダイオードと容量性素子
とを介して電源に接続してなることを特徴とするバスド
ライバを提供する。In order to achieve the above object, the present invention connects the output of a driving transistor to a waveform output terminal and also connects the output to a power source via a diode and a capacitive element. Provided is a bus driver characterized by the following.
【０００８】[0008]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【０００９】図１は、本発明の実施の形態に係るバスド
ライバの回路構成を示す図である。図１を参照して、第
１の実施の形態に係るバスドライバは、ＭＯＳトランジ
スタ１０４のドレインがダイオード１０３のアノードと
波形出力端子１０５とに接続され、ダイオード１０３の
カソードが容量性素子１０２の一端に接続され、この容
量性素子１０２の他端は、特定電位１０１に接続され、
ＭＯＳトランジスタ１０４のソースはＧＮＤ（接地）に
接続されている。FIG. 1 is a diagram showing a circuit configuration of a bus driver according to an embodiment of the present invention. Referring to FIG. 1, in the bus driver according to the first embodiment, the drain of the MOS transistor 104 is connected to the anode of the diode 103 and the waveform output terminal 105, and the cathode of the diode 103 is one end of the capacitive element 102. And the other end of the capacitive element 102 is connected to a specific potential 101,
The source of the MOS transistor 104 is connected to GND (ground).
【００１０】ここで、本発明の実施の形態に係るバスド
ライバを適用したバスの実施例について、波形の改良を
確認してみる。図２に示すようなバスを考える。バスは
プルアップ用抵抗ＲT（＝５６ｏｈｍ）を介して終端電
源ＶT（＝１．５Ｖ）に接続されている。バスには、パ
ッケージＰＫＧ−１〜７のカードが挿入されている。Here, the improvement of the waveform will be confirmed for the example of the bus to which the bus driver according to the embodiment of the present invention is applied. Consider a bus as shown in FIG. The bus is connected to a terminal power supply V T (= 1.5 V) via a pull-up resistor R T (= 56 ohm). Cards of packages PKG-1 to 7 are inserted in the bus.
【００１１】バスの線長は、 ＰＫＧ−１〜２間：１．４インチ ＰＫＧ−２〜３間：２．０インチ ＰＫＧ−３〜４間：１．８インチ ＰＫＧ−４〜５間：１．８インチ ＰＫＧ−５〜６間：２．０インチ ＰＫＧ−６〜７間：１．０インチ とする。The line length of the bus is as follows: PKG-1 to 2: 1.4 inch PKG-2 to 3: 2.0 inch PKG-3 to 4: 1.8 inch PKG-4 to 5 Between 8 inches PKG-5 and 6: 2.0 inches Between PKG-6 and 7: 1.0 inches.
【００１２】また、各カードのスタブ（バススタブ）の
長さは共に１．０インチとされ、そのバススタブの先に
デバイスが接続されている。The length of each card stub (bus stub) is 1.0 inch, and the device is connected to the end of the bus stub.
【００１３】この時、図３に示したような、従来のオー
プンドレイン型構造を有するバスドライバを用いて、こ
の波形出力部３０２と、図２のＰＫＧ−３とを接続す
る。At this time, the waveform output section 302 and the PKG-3 shown in FIG. 2 are connected by using a bus driver having a conventional open drain type structure as shown in FIG.
【００１４】この時、各ＰＫＧにおける波形をシミュレ
ーションにて確認すると、図４に示すような、リンギン
グが収まりにくい波形が得られる。At this time, if the waveforms in each PKG are confirmed by simulation, a waveform as shown in FIG.
【００１５】次に、図１に示した、本発明の実施の形態
に係るバスドライバを用いて、この波形出力部１０５
と、図２のＰＫＧ−３とを接続する。この時、各ＰＫＧ
における波形をシミュレーションにて確認すると、図５
に示すような波形が得られる。Next, by using the bus driver according to the embodiment of the present invention shown in FIG.
And PKG-3 of FIG. 2 are connected. At this time, each PKG
Confirming the waveform at
A waveform as shown in is obtained.
【００１６】図４及び図５とを比較すると、図５に示し
たリンギングの方が、図４よりも、リンギングの収束が
速やかである。Comparing FIG. 4 and FIG. 5, the ringing shown in FIG. 5 converges faster than that in FIG.
【００１７】以上説明したように、本発明の実施の形態
によれば、波形のリンギングの収束が速やかになり、高
速バスが実現できる。なお、上記実施の形態では、オー
プンドレイン型ＭＯＳトランジスタを駆動用トランジス
タとした例を説明したが、オープンコレクタ型バイポー
ラトランジスタの場合にも、同様にして適用されること
は勿論である。As described above, according to the embodiment of the present invention, the ringing of the waveform converges quickly and a high speed bus can be realized. In the above embodiment, an example in which the open drain type MOS transistor is used as the driving transistor has been described, but it goes without saying that the same applies to the case of an open collector type bipolar transistor.
【００１８】[0018]
【発明の効果】以上説明したように、本発明のバスドラ
イバは、ＭＯＳトランジスタのドレイン部をダイオード
のアノード部と波形出力部とに接続し、上記ダイオード
のカソード部を容量性部品の一方の端子に接続し、上記
容量性部品の他方の端子を特定電位に接続し、ＭＯＳト
ランジスタのソース部をＧＮＤに接続したことにより、
波形のリンギングの収束が速やかになり、高速バスが実
現できる。As described above, in the bus driver of the present invention, the drain part of the MOS transistor is connected to the anode part and the waveform output part of the diode, and the cathode part of the diode is connected to one terminal of the capacitive component. , The other terminal of the capacitive component is connected to a specific potential, and the source of the MOS transistor is connected to GND.
The ringing of the waveform converges quickly and a high-speed bus can be realized.
【図１】本発明の実施の形態の回路構成を示す図であ
る。FIG. 1 is a diagram showing a circuit configuration according to an embodiment of the present invention.
【図２】本発明の実施の形態のバス接続を示す図であ
る。FIG. 2 is a diagram showing a bus connection according to the embodiment of the present invention.
【図３】従来のバスドライバの回路図である。FIG. 3 is a circuit diagram of a conventional bus driver.
【図４】従来のバス構成時の観測波形図である。FIG. 4 is an observed waveform diagram in a conventional bus configuration.
【図５】本発明の実施の形態によるバス構成時の波形観
測図である。FIG. 5 is a waveform observation diagram when a bus is configured according to the embodiment of the present invention.
１０２ 容量性素子 １０３ ダイオード １０４ ＭＯＳトランジスタ １０５ 波形出力端子 102 capacitive element 103 diode 104 MOS transistor 105 waveform output terminal
Claims (4)
に接続すると共に、該出力をダイオードと容量性素子と
を介して電源に接続してなることを特徴とするバスドラ
イバ。1. A bus driver characterized in that the output of a driving transistor is connected to a waveform output terminal and the output is connected to a power supply via a diode and a capacitive element.
トランジスタの該ドレインと電源との間にダイオードと
容量性素子とを直列形態に接続してなることを特徴とす
るバスドライバ。2. A driving MOS for extracting an output from a drain.
A bus driver comprising a diode and a capacitive element connected in series between the drain of a transistor and a power supply.
ーラトランジスタの該コレクタと電源との間にダイオー
ドと容量性素子とを直列形態に接続してなることを特徴
とするバスドライバ。3. A bus driver, characterized in that a diode and a capacitive element are connected in series between the collector and a power source of a driving bipolar transistor for extracting an output from the collector.
ンジスタの出力に接続し、カソードを前記容量性素子の
一端に接続してなることを特徴とする請求項１記載のバ
スドライバ。4. The bus driver according to claim 1, wherein an anode of the diode is connected to an output of the drive transistor and a cathode is connected to one end of the capacitive element.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8110488A JPH09275336A (en) | 1996-04-05 | 1996-04-05 | Bus driver |
| US08/701,691 US6057702A (en) | 1995-08-24 | 1996-08-22 | Bus driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8110488A JPH09275336A (en) | 1996-04-05 | 1996-04-05 | Bus driver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09275336A true JPH09275336A (en) | 1997-10-21 |
Family
ID=14537018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8110488A Pending JPH09275336A (en) | 1995-08-24 | 1996-04-05 | Bus driver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09275336A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336225C (en) * | 2003-02-24 | 2007-09-05 | 大塚宽治 | Electronic circuit device |
| CN100359686C (en) * | 2004-11-30 | 2008-01-02 | 万代半导体元件（上海）有限公司 | Thin and small outer shape package combined by metal oxide semiconductor field effect transistor and schottky diode |
| US7514956B2 (en) | 2006-01-31 | 2009-04-07 | Nec System Technologies, Ltd. | Semiconductor device |
-
1996
- 1996-04-05 JP JP8110488A patent/JPH09275336A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336225C (en) * | 2003-02-24 | 2007-09-05 | 大塚宽治 | Electronic circuit device |
| CN100359686C (en) * | 2004-11-30 | 2008-01-02 | 万代半导体元件（上海）有限公司 | Thin and small outer shape package combined by metal oxide semiconductor field effect transistor and schottky diode |
| US7514956B2 (en) | 2006-01-31 | 2009-04-07 | Nec System Technologies, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828652B2 (en) | Differential signal transmission circuit | |
| US6625206B1 (en) | Simultaneous bidirectional data transmission system and method | |
| AU717718B2 (en) | Universal sender device | |
| JPH09275336A (en) | Bus driver | |
| US4002928A (en) | Process for transmitting signals between two chips with high-speed complementary MOS circuits | |
| US6239619B1 (en) | Method and apparatus for dynamic termination logic of data buses | |
| US20060119380A1 (en) | Integrated circuit input/output signal termination with reduced power dissipation | |
| US6275088B1 (en) | Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line | |
| US6211694B1 (en) | Bus driver having noise removing circuit | |
| JPH10124211A (en) | Board connection device | |
| JPH04249945A (en) | System and circuit for signal transmission | |
| US6642755B2 (en) | Bus driver having noise removing circuit formed by pull-up resistor | |
| US6265912B1 (en) | High-speed bus capable of effectively suppressing a noise on a bus line | |
| JPH10126316A (en) | Termination device | |
| JPH01502785A (en) | Low noise transmission line termination circuit | |
| US6501319B2 (en) | Semiconductor device with signal transfer line | |
| JPH033417A (en) | Semiconductor integrated circuit | |
| JP3031244B2 (en) | Bus driver | |
| JPH0786509A (en) | Semiconductor integrated circuit | |
| US5994919A (en) | Method and apparatus for reducing ringing of a digital signal delivered over a transmission line | |
| US20070170971A1 (en) | Signal transmitting circuit | |
| JPH11252185A (en) | Signal transmission circuit | |
| JP2003123475A (en) | Device connecting processor to memory element and memory element | |
| JPH09121148A (en) | Bus driver | |
| JPH0983411A (en) | Semiconductor integrated circuit |