JPH09274567A

JPH09274567A - プログラムの実行制御方法及びそのためのプロセッサ

Info

Publication number: JPH09274567A
Application number: JP8487596A
Authority: JP
Inventors: Yoshiko Tamaoki; 由子玉置; Masanao Ito; 昌尚伊藤; Naonobu Sukegawa; 直伸助川; Shigeo Nagashima; 重夫長島
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-04-08
Filing date: 1996-04-08
Publication date: 1997-10-21

Abstract

(57)【要約】【課題】ＶＬＩＷ方式とスーパースカラ方式のプログラ
ムの実行を可能とする。【解決手段】処理モードビット２００と、複数の演算処
理ユニット２１〜２６と、命令間依存関係解決回路１３
とを備え、スーパースカラ処理モード時は、依存関係解
決回路１３と演算処理ユニット２１〜２６の一部のみを
使用し、ＶＬＩＷ処理モード時は、依存関係解決回路１
３を使用しないで、全ての演算処理ユニットを使用す
る。割込発生時はスーパースカラモードに切り替えた上
で割り込み処理ソフトを実行する。モード切り替えは、
先行するモードで実行された命令の演算が終了したこと
を検出してから、プログラム状態語内に保持されたスー
パスカラかＶＬＩＷ処理モードかを示すモードビットを
ハードで更新して行う。とくにシステムソフトウエア
は、スーパースカラ処理モードで実行する。アプリケー
ションプログラムはなるべくＶＬＩＥＷ処理用に生成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術の分野】本発明は、システムソフト
ウエアおよびアプリケーションプログラムの実行制御方
法およびスーパースカラ処理用のプログラムとＶＬＩＷ
命令用のプログラムを切り替えて実行するプロセッサに
関する。

【０００２】

【従来の技術】プロセッサ性能を向上させるためには、
（１）複数の演算処理ユニットを効率的に並列動作さ
せ、（２）かつプロセッサの動作周波数を向上させる必
要がある。現在、プロセッサ構成方式の主流となってい
るスーパースカラ方式のプロセッサは、概念的には順次
実行されるべき命令を並列に実行するもので、より具体
的には、（１）を実現するために複数の演算処理ユニッ
トを備え、同時に複数の命令をデコードして発行し、さ
らに命令間の依存関係を検査するハードを備え、依存関
係のない命令間で命令実行の追越しを行うための機構を
備えている（「情報科学コアカリキュラム講座コンピ
ュータアーキテクチャＩ」、富田真治著、丸善出版）。
しかしスーパースカラ方式には、演算処理ユニットの数
を増やそうとすると、複数の演算処理ユニットに同時に
命令を発行する回路および複数の命令間の依存解析を行
う回路の規模が大きくなる。これがネックとなって、プ
ロセッサの動作周波数が低下してしまい、全体として性
能を向上させることができないという問題がある。

【０００３】この問題を解決するために近年注目されて
いるＶＬＩＷ方式のプロセッサは、以下の特徴を備えて
いる（「情報科学コアカリキュラム講座コンピュータ
アーキテクチャＩ」、富田真治著、丸善出版）。

【０００４】（１）複数の小命令を集めて１つの命令を
構成する長命令形式を採ることにより、各小命令フィー
ルドごとにあらかじめ定まった演算処理ユニットに対し
て小命令を発行することができ、複雑な命令発行回路を
用意する必要がなくなる。

【０００５】（２）命令間の依存解析をソフトウェアが
あらかじめ行い、相互に依存関係のある命令は、それら
の命令を実行する演算処理ユニットのレイテンシを考慮
して、十分離して配置するというスケジューリング利技
術を併用すると、ハードウェアで依存解析の回路を用意
する必要がなくなる。そのため、ＶＬＩＷ方式のプロセ
ッサでは動作周波数を落すことなく、演算処理ユニット
の数を増やすことができる。

【０００６】

【発明が解決しようとする課題】ＶＬＩＥＷ命令用のプ
ロセッサの改良が進むにつれ、ＶＬＩＷ方式のプロセッ
サが備える演算処理ユニットの数が増大する傾向にあ
り、さらに演算処理ユニットのレイテンシも改良され
る。ところが、あるＶＬＩＷ方式のプロセッサでは、そ
のＶＬＩＥＷ方式のプロセッサが備える演算処理ユニッ
トの数と一致しない小命令フィールドを有するＶＬＩＷ
命令により構成された他のＶＬＩＥＷ方式のプロセッサ
用のプログラムは正しく動作しない。そのプロセッサの
演算処理ユニットのレイテンシと一致しないレイテンシ
の演算処理ユニットを有する他のＶＬＩＥＷ方式のプロ
セッサ用に作成されたプログラムについても同じであ
る。そのためあるＶＬＩＷ方式のプロセッサ用に作成さ
れたプログラムは次の世代のＶＬＩＷプロセッサでは実
行できず、このためＶＬＩＷ方式のプロセッサ用のプロ
グラムの移行が進み難いという問題が知られている。

【０００７】従って、本発明の目的は、他のプロセッサ
用に作成された、ソフトウエアもアプリケーションプロ
グラムもＶＬＩＷ方式のプロセッサに移行しやすくする
ような、ＶＬＩＷ方式のプロセッサのためのプログラム
の実行制御方法およびそれに適したプロセッサを提供す
ることにある。

【０００８】

【課題を解決するための手段】本発明者の検討の結果、
上記問題を回避するには、システムソフトウェア（オペ
レーティングシステム）はスーパースカラ処理に適した
逐次実行型の命令により構成し、アプリケーションプロ
グラムはＶＬＩＥＷ用の命令により構成することが望ま
しいと判断するに至った。

【０００９】すなわち、上記の問題は、アプリケーショ
ンプログラムに関してよりも、システムソフトウェアに
関してより重大である。何故ならユーザアプリケーショ
ンプログラムは、高級言語で記述されたソースプログラ
ムからコンパイルされることが多い。したがって、ある
ＶＬＩＥＷ方式のプロセッサ用にコンパイルされたアプ
リケーションプログラムのソースプログラムがある場合
には、そのソースプログラムを新たなＶＬＩＥＷ方式の
プロセッサで実行可能なプログラムにリコンパイルする
ことが可能である。このため、異なるＶＬＩＷ方式のプ
ロセッサの間でのアプリケーションプログラムの移行は
比較的容易である。しかし、システムソフトウェアは機
械語に近いレベルで記述されることが多いため、このプ
ログラムを異なるＶＬＩＷプロセッサ間で移行するため
には、もとのシステムソフトウエアのリコーディングと
デバッギングを要し、しかも、この処理が膨大な工数を
必要とする。従って、システムソフトウエアはアプリケ
ーションプログラムよりも異なるＶＬＩＷプロセッサ間
で移行しにくいという問題を有する。もしシステムソフ
トウエアが概念的には順次実行すべき命令列からなる、
スーパスカラ処理に適合したプログラムにより作成され
ていれば、それを実行すべきスーパスカラ処理用のプロ
セッサが変化しても、そのソフトウエアに関しては上に
述べた問題はない。

【００１０】従って、本発明者は、正しく動作すること
が要求されるシステムソフトウェアをスーパースカラ処
理用に作成することが望ましく、一方、高い実行性能が
要求されるアプリケーションプログラムはＶＬＩＥＷ用
の命令で構成することにより、ＶＬＩＥＷ処理の利点を
利用することが望ましく、従って、これらの２種のプロ
グラムを実行できるプロセッサを実現することが望まし
いと考えるに至った。

【００１１】その結果、上記の問題を解決するために本
発明によるプログラム実行制御方法では、複数の演算処
理ユニットと、該演算処理ユニットと同数の複数の命令
デコーダとを備えるプロセッサに適用され、複数の逐次
実行すべき命令により構成されたオペレーティングシス
テムを、上記演算処理ユニットの一部と上記複数の命令
デコーダの一部とを使用してスーパースカラ処理により
実行するように制御し、複数のＶＬＩＷ命令により構成
されたアプリケーションプログラムを、上記複数の演算
処理ユニットと上記複数の命令デコーダとを用いて実行
するように制御する。

【００１２】より望ましくは、上記複数のＶＬＩＷは、
相互に依存関係を有する命令を実質的に含まないが、上
記複数の逐次実行すべき命令は相互に依存関係を有する
命令を含む場合において、上記オペレーティングシステ
ムの実行の制御においては、上記プロセッサに含まれた
命令間の依存関係を解決する回路をさらに用いて、上記
オペレーティングシステムを実行するように制御し、上
記アプリケーションプログラムの実行の制御において
は、上記依存関係解決回路を使用しないで上記アプリケ
ーションプログラムを実行するように制御する。もちろ
ん、本発明は、アプリケーションプログラムとしてスー
パスカラ処理用に作成されたものがある場合には、その
ようなアプリケーションプログラムをスーパスカラ処理
にて実行することを排除するものではない。

【００１３】さらに、本発明によるプロセッサは、複数
の演算処理ユニットを備え、その内の一部を用いて逐次
実行型の命令列を並列に実行するスーパースカラ処理方
式で動作するモードと上記複数の演算処理ユニットを用
いてＶＬＩＷ命令列を実行するＶＬＩＷ処理方式で動作
するモードとを備える。またあらかじめ定められたオペ
コードの命令が出現したときにモードの切替を行う回路
を備える。さらに、本発明によるプロセッサは、上記複
数の演算処理ユニットに対応する複数の命令デコーダ回
路を有し、スーパースカラモード時には、上記複数の演
算処理ユニットのうち一部の演算処理ユニット群とそれ
らに対応する一部の命令デコーダ回路および依存関係解
決回路を使用する。ＶＬＩＷ処理モード時には、上記複
数の演算処理ユニットと上記複数の命令デコード回路と
を使用する。

【００１４】またモード切り替え時には、新たな命令の
発行を中断し、実行中の全ての命令が終了してからモー
ドを切り替える回路を備える。さらに割込が発生したと
きには、命令の発行を中断し、実行中の全ての命令の終
了を待ち、その割り込み発生時点でプロセッサがＶＬＩ
Ｗ処理モードで動作したときには、スーパスカラモード
に切り替える回路を備える。

【００１５】

【発明の実施の形態】以下、本発明に係わるＶＬＩＷ命
令用のプロセッサを図面に示した実施の形態を参照して
更に詳細に説明する。

【００１６】図１を参照するに、プロセッサ１では、図
示されない主記憶に保持された命令は、命令キャッシュ
３にキャッシュされ、さらに命令フェッチ回路７により
取り出され、デコード回路９でデコードされる。デコー
ドされた命令が指定する演算は、複数（本実施の形態で
は、例えば６）の演算処理ユニット２１から２６の一部
あるいは全部を使用して実行される。ここで、演算処理
ユニット２１および２４は浮動小数点演算ユニット（Ｆ
Ｕ）、２２および２５は固定小数点演算ユニット（Ｘ
Ｕ）、２３および２６はメモリアクセスユニット（Ａ
Ｕ）である。各演算処理ユニット２１〜２６はレジスタ
群１５とに信号線６１〜６６を介して接続され、さら
に、データキャッシュ５に線４８、４９を介して接続さ
れ、レジスタ群１５あるいはデータキャッシュ５との間
で処理すべきデータあるいは処理の結果得られたデータ
をやりとりする。

【００１７】本プロセッサ１は、ＶＬＩＷモードとスー
パースカラ（以下ＳＳと略記）モードを切り替えて動作
可能に構成されている点に特徴がある。ＶＬＩＷモード
ではデコード回路９は、命令バッファ７より長命令（Ｖ
ＬＩＷ命令とも呼ぶ）の各小命令フィールドを独立にデ
コードする。本実施の形態では、ＶＬＩＷモードでは、
命令間の依存関係がソフトウエア的に解決された命令列
を実行するモードである。具体的には、本実施例で使用
する長命令内の各小命令の間あるいは異なる長命令の間
では、命令間の依存関係が実質的に存在しないように長
命令列がスケジュールされていると仮定する。デコード
回路９は、それぞれの小命令のデコード結果を直ちに信
号線５１〜５６を介して対応する演算処理ユニット２１
〜２６に送出することにより、それらの命令を発行す
る。これらの演算処理ユニットは、送出された小命令を
直ちに実行する。

【００１８】一方ＳＳモードは、ソフトウエアにより依
存関係が解決されていない命令列を複数ずつ並列に実行
するモードである。具体的には、本実施の形態では、こ
のモードでは実行される命令列は、逐次実行されるべき
命令列よりなると仮定する。デコード回路９は、命令フ
ェッチ回路７によりフェッチされた逐次実行型の複数の
命令の内、あらかじめ定めた数（本実施例では例えば
３）の命令を並列にデコードし、それぞれの命令のデコ
ード結果を信号線５１〜５３を介してリザベーションス
テーションと呼ばれる依存関係解決回路１３に送出する
ことにより、それらの命令を発行する。本実施の形態で
は、スーパスカラ処理されるべき命令列は、ソフトウエ
アにより依存関係が解決されていない命令列と仮定する
ので、この依存関係を解決するための回路として依存関
係解決回路１３が設けられている。

【００１９】依存関係解決回路１３はこれらの命令間の
依存解析を行い、実行可能な命令を選択し、それぞれの
命令の実行結果を、それぞれの命令が要求する処理を実
行可能な演算処理ユニット２１〜２３のいずれかに、線
４５から４７およびセレクタ４８から５０、および信号
線５７〜５９の内の適当なものを介して送出する。すな
わち、デコーダ回路９１から９３により解読された複数
の命令の各々と、演算処理ユニット２１から２３により
実行中の先行命令のいずれかとの間の依存解析が依存関
係解決回路１３において行われる。例えば、その命令が
いずれかの先行命令の演算により更新されるレジスタ群
１５内のデータを利用するときには、その命令とその先
行命令との間に依存関係があることになる。いずれかの
解読された命令に対してこの依存関係があると判断され
たときには、その解読された命令の演算の開始を遅延す
る。その先行命令の実行結果がその先行命令を実行して
いる演算処理ユニットからその依存関係解決回路１３装
置に転送された時点で、その命令を実行可能と判断し、
その命令を実行すべき演算処理ユニット２１〜２３のい
ずれかに信号線５７〜５９を介して送出する。このため
に、演算処理ユニット５７〜５９は、そこでの演算にお
り得られる演算結果を、レジスタ群１５内のいずれかに
書き込むとともに、依存関係解決回路１３装置に転送す
るようになっている。上記実行可能と判断された命令を
いずれかの演算処理ユニットに送出するためには、依存
関係解決回路１３からその命令を複数の演算処理ユニッ
ト２１から２３の内、その命令を実行可能なものに分配
する回路が使用される。しかし、本実施の形態では、簡
単化のためにこの回路は図示していない。

【００２０】なお、依存関係解決回路（リザベーション
ステーション）の実現方法は公知であり、「並列計算機
構成論」（富田真治著、昭晃堂）ｐｐ。５５−５９に記
されたトマスロの方法などが知られている。上記あらか
じめ定めた数は、全ての演算処理ユニット２１から２６
の数より小となるように定められている。これにより、
依存関係解決回路１３の回路規模が大きくならないよう
にしている。本実施の形態では、プロセッサの内部構造
の内、本発明の実施に本質的に重要な部分を主として説
明する。実際には、スーパスカラ処理あるいはＶＬＩＷ
処理を実行するに必要なそれ自体公知の回路は簡単化の
ために説明を省略した。

【００２１】図２は、本プロセッサで実行される２種類
の命令の形式を示している。１０２は、スーパースカラ
モードで実行される逐次実行型のスカラ命令を示し、こ
の命令は、オペコードＯＰＣとオペランドＯＰＲからな
る。以下において、システムプログラムはこのフォーマ
ットの命令により構成されていると仮定する。１０１
は、長命令を示し、この命令は、演算処理ユニット２１
〜２６に対応した小命令フィールドＦ１、Ｘ１、Ａ１、
Ｆ２、Ｘ２、Ａ２を有する。各小命令はオペコードＯＰ
ＣとオペランドＯＰＲからなり、各小命令はスーパース
カラ命令と全く同じ形式を有している。以下では、ユー
ザプロセス（アプリケーションプログラム）は、このフ
ォーマットの命令により構成されていると仮定する。な
お本実施の形態では説明の簡単化のため分岐命令の形式
および分岐命令に対する装置動作の説明は省略する。

【００２２】以下、プロセッサ１の動作を詳細に説明す
る。図４は、命令制御回路１１の構成図である。命令制
御回路１１は、公知のプロセッサと同様に、プログラム
状態語（ＰＳＷ）２００を内部に保持し、このＰＳＷを
システムソフトウエアにより書き換えることにより、こ
のプロセッサ１での命令の実行を制御する。ＰＳＷ２０
０には、処理モードを示すモードビットＭおよび次命令
のアドレスである命令アドレスＩＡをそれぞれ保持する
フィールドがある。ＰＳＷ２００内にはこれら以外にも
特権／非特権モードやアドレス変換モード等を示すビッ
トがあるのが普通であるが、本発明とは関係しないため
それらの詳細は省略する。Ｍビットが０の時ＳＳモー
ド、１の時ＶＬＩＷモードとする。

【００２３】Ｍ＝１の時、分岐命令処理／命令要求回路
２２４は、命令アドレスＩＡをＰＳＷ２００から読み、
線３９−０を介して命令フェッチ回路７（図１）に送出
し、さらに、ＰＳＷ２００内の命令アドレスＩＡをカウ
ントアップする。モードビットＭは、信号線３９−１、
４１によってそれぞれ命令フェッチ回路７（図１）、セ
レクタ４８〜５０（図１）にも送出される。

【００２４】図３を参照するに、命令フェッチ回路７に
は、複数の演算処理ユニット５７−５６に対応して複数
の命令バッファ（ＩＢＵＦ）７１〜７６が設けられてい
る。これらの命令バッファ７１から７６は、複数の長命
令の内の異なるフィールドを分散して保持するのに使用
され、さらに、それぞれ複数の逐次実行型のスカラ命令
を保持するのに使用される。命令要求回路７９には、信
号線３９−０により次命令のアドレスＩＡを得、信号線
７７により命令バッファ７１〜７６にバッファリングさ
れている命令の数を得、命令バッファ７１〜７６が空に
ならないように命令キャッシュ３に対し命令フェッチ要
求３５−０を送出する。こうしてフェッチされた命令が
長命令１０１（図２）の場合、その長命令の小命令フィ
ールドＦ１、Ｘ１、Ａ１、Ｆ２、Ｘ２、Ａ２の各々が信
号線３５−１〜３５−６を介して命令バッファ７１〜７
６にバッファリングされる。命令バッファ７１〜７６は
異なる長命令に属する複数の小命令を保持可能である。
命令バッファ７１〜７３はそこに保持された複数の小命
令の内の先頭の小命令を線８８−１から８８−３を介し
てセレクタ８１から８３に毎サイクル供給し、命令バッ
ファ７４〜７６はそこに保持された複数の小命令の内の
先頭の小命令を線３７−４から３７−６を介してデコー
ド回路９に毎サイクル供給する。切り替え回路７８は、
信号線３９−１がＶＬＩＷモードを示しているとき、セ
レクタ８１〜８３が信号線８１−１〜８１−３を選択す
るよう制御する。従って、これらのバッファ内に保持さ
れた複数の長命令は、１クロックごとに信号線３７−１
〜３７−６を介してデコード回路９に送出される。

【００２５】デコード回路９は、複数の演算処理ユニッ
ト２１から２６（図１）に対応する複数のデコード回路
９１から９６を有し、これらのデコード回路９１〜９６
は、それぞれに線３７−１〜３７−６を介して与えられ
た小命令をデコードし、デコード結果を毎サイクル線５
１〜５６に送出する。図１において、セレクタ４８から
５０は、命令制御回路１１から線４１を介して与えられ
たモードビットＭが１のときには、線５１から５３を選
択する。この結果、デコーダ回路９１から９６により出
力された複数の小命令のデコード結果は、線５７から５
９および線５４から５６を介して複数の演算処理ユニッ
ト２１から２６に与えられる。本実施の形態では、ＶＬ
ＩＷモードで実行される長命令からなるプログラムはソ
フトウェアにより命令間の依存関係のないことが保証さ
れていると仮定しているので、各演算処理ユニット２１
〜２６はこれらのデコード結果が指定する処理を直ちに
実行する。以上と同様にしてＶＬＩＷモードの後続の長
命令も処理される。

【００２６】ＶＬＩＷモードで動作中に何らかの要因で
割込が発生したとする。例えば、プロセッサ１の外部か
ら割込信号が、図１の信号線２を介して与えられたと仮
定する。図４において、割込処理回路２２１がこの割り
込み信号により起動され、分岐命令処理／命令要求回路
２２４は、この割り込み信号に応答して、信号線３９−
０を介し、命令フェッチを中断する指示を命令フェッチ
回路７に送出する。図３において、命令フェッチ回路７
では、命令要求回路７９が、この信号３９−０に応答し
て命令のフェッチを中断する。さらに、全ての命令バッ
ファ７１〜７６は、この信号３９−０に応答して、それ
らに保持されている命令を無効にする。分岐命令処理／
命令要求回路２２４は、上記割り込み信号に応答して、
信号線４４−０を介し、命令発行を中止する指示を全て
のデコーダ回路９１から９６に送出する。これらのデコ
ーダ回路は、そこで解読された命令を転送することを中
止する。

【００２７】図１において演算処理ユニット２１〜２３
は、現在実行中の命令があるかを信号線４２に送出して
いる。同様に、演算処理ユニット２４〜２６は、現在実
行中の命令があるかを信号線４３を介して命令制御回路
１１に通知している。上記命令発行を中止する指示に従
って、デコーダ回路９１から９６が命令の発行を中止す
ると、各演算処理ユニット２１〜２６はそこで実行中の
命令の演算が終了下地点でと、実行する命令が無くな
る。したがって、いずれ信号線４２、４３はいずれも
「実行中命令なし」を表示するようになる。図４におい
てＡＮＤ回路２０１は、信号線４２、４３がいずれも
「実行中命令なし」を表示したときに信号線２０４に１
を送出する。セレクタ２０２は、ＰＳＷ２００より線２
０３を介して与えられるＭビットが１の時、信号線２０
４を選択して信号線２０５を介して割込処理回路２２１
とＰＳＷロード命令処理回路２２３へ「実行中の命令な
し」を通知する。

【００２８】割込処理回路２２１は、起動された後、信
号線２０５が「実行中命令なし」を表示するまで待って
から、ＰＳＷ２００の内容を、主記憶（図示せず）内の
割込要因ごとのＰＳＷ退避領域（図示せず）に退避し、
信号線２２１を介して、ＰＳＷ２００内の命令アドレス
ＩＡに、その割込要因を処理すべきシステムソフトウェ
アの命令アドレスを設定し、さらに、ＰＳＷ２００内の
モードビットＭが１であれば、Ｍに０を設定する。すな
わち割込が発生すると、この割込要因を処理すべきシス
テムソフトウェアをＳＳモードで実行するために、ハー
ドウエアにより強制的にＳＳモードに切り替えられる。
図５の３０１〜３０６が以上のフローを示している。

【００２９】上記割込要因を処理すべきシステムソフト
ウェアはＳＳモードで動作し、図５の処理３０７〜３１
１、３１２ａ、３１２ｂ、３１３ａ、３１３ｂを実行す
る。すなわち、それまで実行していたＶＬＩＷプログラ
ムが使用していた、レジスタ群１５内のデータを退避
し、線２からの割込の要因を処理する（ステップ３０７
から３０８）。こうして割り込み処理が完了すると、新
たに実行すべきプログラムを起動する。割り込み時に実
行されていたプログラムがシステムソフトウエアである
ときには、そのシステムプログラムを選択する。また、
割り込まれたプログラムがアプリケーションプログラム
の場合には、新たにディスパッチすべきユーザプロセス
を選択する。このように、割り込み処理後はシステムソ
フトウエアも選択されうるが、図５のステップ３０９
は、簡単化のために、割り込まれたプログラムがユーザ
プロセスである場合に割り込み処理後にユーザプロセス
を選択することを図示している。ステップ３１０以降の
処理もユーザプロセスがステップ３０９で選択される場
合について示しているが、システムソフトウエアがステ
ップ３０９で選択された場合にも同様の処理がなされ
る。

【００３０】さて、選択したプロセスのレジスタ環境を
回復し、予め退避しておいたそのプロセスのＰＳＷをロ
ードする（ステップ３１０）。本実施例では、システム
プログラムはスーパスカラ処理モードで実行される。一
方、アプリケーションプログラムは、ＶＬＩＷ処理モー
ドで実行されることが望ましいが、スーパスカラ処理用
に作成されたアプリケーションプログラムの実行を禁止
するのではない。従って、選択されるプロセスがスーパ
スカラ処理用のプロセスである場合もあり得る。従っ
て、選択されたプロセスの種別を判別し（ステップ３１
１）、選択したプロセスがＶＬＩＷモードで動作するプ
ロセスであればＭ＝１のＰＳＷをロードする。ＰＳＷが
ロードされるとユーザプロセスは実行を再開する（ステ
ップ３１２ａ、３１３ａ）。選択されたユーザプロセス
がＳＳモードで動作するプロセスであればＭ＝０のＰＳ
Ｗをロードする。ＰＳＷがロードされるとユーザプロセ
スは実行を再開する（ステップ３１２ｂ、３１３ｂ）。
ステップ３０９でシステムソフトウエアが選択されたと
きには、以上のステップ３１０以降の内、ステップ３１
０、３１２ｂ、３１３ｂが実行されることは明らかであ
る。

【００３１】選択されたプログラムがＳＳモードで実行
すべきプログラムであるときの装置動作をを以下詳細に
説明する。図４において、割込処理回路２２１によりＰ
ＳＷ２００のＭビットには０が設定され、ＳＳモードへ
と切り替えられる。Ｍ＝０の時、命令要求回路２２４は
ＩＡを読み３９−０に命令アドレスとして送出し、ＩＡ
を更新する。Ｍビットの値は信号線３９−１、４１によ
って各々命令フェッチ回路７、セレクタ４８〜５０にも
送出される。

【００３２】図３において命令要求回路７９は、信号線
３９−０により次命令のアドレスを得、信号線７７によ
り命令バッファ７１〜７６の命令バッファにバッファリ
ングされている命令の数を得、命令バッファ７１〜７６
が空にならないように命令キャッシュ３に対し命令フェ
ッチ要求３５−０を送出する。フェッチされた命令は図
２の１０２の形式を有し、それぞれの命令が信号線３５
−１〜６を介して命令バッファ７１〜７６に順次バッフ
ァリングされる。

【００３３】切り替え回路７８は信号線３９−１がＳＳ
モードを示しているとき、セレクタ８１〜８３が信号線
７１〜７３と信号線７４〜７６を交互に選択するよう制
御する。よってフェッチされた命令は命令バッファ７１
〜７６にバッファリングされた後、２クロックごとに３
命令ずつ信号線３７−１〜３に送出される。

【００３４】デコード回路９においては、デコード回路
９１〜９３は各々与えられた命令をデコードし、毎サイ
クル線５１〜５３にデコード結果を送出する。デコード
回路９１〜９３のいずれか一つがデコードした命令がＰ
ＳＷロード命令の場合、その解読情報が信号線４４−１
から４４−３の一つを介して命令制御回路１１に送出さ
れる。

【００３５】信号線５１〜５３に送出された複数の解読
された命令の各々と、演算処理ユニット２１から２３に
より実行中の先行命令のいずれかとの間との間の依存解
析が依存関係解決回路１３において行われ、実行可能と
判断された命令は、その命令を実行すべき演算処理ユニ
ット２１〜２３のいずれかに信号線５７〜５９を介して
送出される。演算処理ユニット２１〜２３はレジスタ群
１５およびデータキャッシュ５と信号線６１〜６３、４
８を介してデータをやりとりして命令を実行する。演算
処理ユニット２３が実行すべき命令がＰＳＷロード命令
の場合、ロードされたデータは信号線４８を介し、命令
制御回路１１に入力される。

【００３６】命令が実行され、演算結果データが信号線
６１〜６３によりレジスタ群１５に書込まれると、デー
タが書込まれたことが同じく信号線６１〜６３を介して
依存関係解決回路１３にも伝えられる。依存関係解決回
路１３は伝えられた演算結果により実行可能となる命令
があるか調べ、あればそれを信号線４５〜４７に送出す
る。依存関係解決回路１３により、ＳＳモードにおいて
デコード回路９１〜９３でデコードされ、演算処理ユニ
ット２１〜２３で実行される命令間の依存関係は保証さ
れる。

【００３７】図５の処理３０７が実行されるときには、
ＰＳＷのＭビットはＳＳモードを示しており、それまで
実行されていたＶＬＩＷモードの処理結果は全てレジス
タに反映されている。よって、レジスタ退避処理３０７
を行なっても失われる処理結果はなく、また後に中断さ
れたＶＬＩＷモードのプログラムを再開したときも正し
く動作させることができる。フロー３０７〜３１１は上
述のごとく依存関係解決回路１３の制御により、演算処
理ユニット２１〜２３を用いて正しく動作することがで
きる。

【００３８】図５の処理３１２ａまたは３１２ｂにおい
てＰＳＷロード命令を実行すると、デコード回路９１〜
９３のいずれかがその命令を検出して図４のＰＳＷロー
ド命令処理回路２２３に信号線４４−１から４４−３の
いずれかを介して通知する。ＰＳＷロード命令処理回路
２２３は信号線２１２、命令要求回路２２４、信号線３
９−０を介して命令のフェッチを中断させ、信号線２０
５に「実行中命令なし」の通知が来るのを待つ。ここで
Ｍビットが０の時、セレクタ２０２は信号線４２の値を
選択するよう制御される。よって演算処理ユニット２１
〜２３の全てにおいて「実行中命令なし」となったとき
にＰＳＷロード命令処理回路２２３はその旨の通知を受
けることになる。

【００３９】信号線２０５を受け取ると、ＰＳＷロード
命令処理回路２２３は、信号線４８を介して受け取った
値を信号線２１３を介してＰＳＷに設定する。設定され
たＭビットが０の場合、ディスパッチされたプロセスは
引続きＳＳモードで実行される。設定されたＭビットが
１の場合、ディスパッチされたプロセスはＶＬＩＷモー
ドで実行される。いずれの場合も、それまで実行されて
いたＳＳモードの処理結果は全てレジスタに反映されて
いるため、プロセスは正しく動作することができる。

【００４０】以上から明らかなように、本実施の形態で
は、ソフトウエアにより命令間の競合が解決されていな
いプログラムは、プロセッサ内の命令間の依存関係解決
回路を使用して実行でき、ソフトウエアにより命令間の
競合が解決されていないプログラムはこの回路を使用す
ることなく実行できる。

【００４１】また、システムソフトウェアはスーパース
カラ処理方式で、かつ、依存関係解決回路を使用して動
作させることにより、リコーディングやデバッギングを
行なうことなく正しく動作することを保証し、一方リコ
ンパイルが可能なアプリケーションプログラムについて
はＶＬＩＷ方式によりこの依存関係解決回路を使用する
ことなく高い並列度で実行できる。

【００４２】とくに本発明のプロセッサにおいて、ＶＬ
ＩＷモードのアプリケーションプログラムからシステム
ソフトウェアに切り替わる割込の際に、先行する命令の
実行を全て終了してからハードにより強制的にスーパー
スカラモードに切り替える方法を採用すると、従来のシ
ステムソフトウェアを、処理モードを意識したコーディ
ングを追加することなく、本発明のプロセッサは実行で
きる。

【００４３】さらに、従来プロセッサ動作周波数向上の
ネックであった命令間依存解析回路は、少ない演算処理
ユニット間でしかインタラクションを設けないようにす
るため、演算処理ユニットの数を増加させても動作周波
数向上の妨げにはならない。

【００４４】

【発明の効果】本発明によるプログラムの実行制御方法
では、システムソフトウエアを逐次実行型の命令により
構成し、スーパスカラ処理により実行できるので、ＶＬ
ＩＷ用プロセッサが新しいプロセッサへと改良されたと
しても、そのシステムソフトウエアをその新しいプロセ
ッサに移行するのは比較的容易である。さらに、アプリ
ケーションプログラムはＶＬＩＷ命令により構成するこ
とにより、ＶＬＩＷ処理プロセッサの高性能を利用で
き、かつ、新しい世代のプロセッサにはリコンパイルに
より移行することが比較的容易である。

【００４５】さらに、本発明によるプロセッサでは、逐
次実行型の命令により構成されたシステムソフトウエア
をスーパスカラ処理により実行でき、ＶＬＩＷ命令によ
り構成されたアプリケーションプログラムはＶＬＩＷ処
理により実行できる。

【図面の簡単な説明】

【図１】本発明に係るプロセッサの全体構成図。

【図２】図１のプロセッサが実行する複数種類の命令形
式を示す図。

【図３】図１のプロセッサ中の命令フェッチ回路および
デコード回路の構成図。

【図４】図１のプロセッサ中の命令制御回路の構成図

【図５】図１のプロセッサにより実行される、ＶＬＩＷ
モードの処理とスーパースカラモードの処理のフローチ
ャート。

【符号の説明】

２００：プログラム状態語（ＰＳＷ）、７１〜７６：命
令バッファ、９１〜９６：命令デコーダ、２１〜２６：
演算処理ユニット。

フロントページの続き (72)発明者長島重夫東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】複数の演算処理ユニットと、該演算処理ユ
ニットと同数の複数の命令デコーダとを備えるプロセッ
サにおいて、複数の逐次実行すべき命令により構成されたオペレーテ
ィングシステムを、上記演算処理ユニットの一部と上記
複数の命令デコーダの一部とを使用してスーパースカラ
処理により実行するように制御し、複数のＶＬＩＷ命令により構成されたアプリケーション
プログラムを、上記複数の演算処理ユニットと上記複数
の命令デコーダとを用いて実行するように制御するプロ
グラムの実行制御方法。
【請求項２】上記複数の逐次実行すべき命令は相互に依
存関係を有する命令を含み、上記複数のＶＬＩＷは、相互に依存関係を有する命令を
実質的に含まず、上記プロセッサは、命令間の依存関係を解決する回路を
さらに有し、上記オペレーティングシステムの実行の制御において
は、上記依存関係解決回路をさらに用いて上記オペレー
ティングシステム実行するように制御し、上記アプリケーションプログラムの実行の制御において
は、上記依存関係解決回路を使用しないで上記アプリケ
ーションプログラムを実行するように制御する請求項１
記載のプログラムの実行制御方法。
【請求項３】複数の演算処理ユニットと、複数の逐次実行すべき命令により構成された第１のプロ
グラムを、上記演算処理ユニットの一部を用いてスーパ
ースカラ処理で実行し、複数のＶＬＩＷ命令により構成
された第２のプログラムを、上記複数の演算処理ユニッ
トを用いてＶＬＩＷ処理により実行するように該第１、
第２のプログラムの実行を制御する回路とを有するプロ
セッサ。
【請求項４】複数の演算処理ユニットと、該演算処理ユニットと同数の複数の命令デコーダと、命令間の依存関係を解決する回路とを備え、上記依存関係解決回路は上記演算処理ユニットの一部お
よび上記命令デコーダの一部とに接続され、上記複数の演算処理ユニットと上記複数の命令デコーダ
は一対一に接続されているプロセッサ。
【請求項５】上記一部の命令デコーダにより実行すべき
第１のプログラムを構成する複数の命令を解読し、解読
された該複数の命令を、上記一部の演算処理ユニットお
よび上記依存関係解決回路とを用いて実行する第１のモ
ードと、上記複数の命令デコーダにより実行すべき第２
のプログラムを構成する複数の命令を解読し、解読され
た該複数の命令を、上記複数の演算処理ユニットを用
い、上記依存関係解決回路を用いないで実行する第２の
モードとを切り替えるように、プログラムの実行を制御
する回路をさらに有する請求項４記載のプロセッサ。
【請求項６】上記第２のプログラムは、ＶＬＩＷ命令に
より構成されている請求項５記載のプロセッサ。
【請求項７】命令の発行を中止する回路および実行中の
命令の有無を監視する回路とをさらに有し、上記制御回路は、モード切り替時には、上記命令発行中
止回路により命令の発行を中止し、上記監視回路により
実行中の命令が全て終了するのを待った後、モードを切
り替える回路を有する請求項５記載のプロセッサ。
【請求項８】上記制御回路は、割込発生時は、上記命令
発行中止回路により命令の発行を中止し、上記監視回路
により実行中の命令が全て終了するのを待った後、モー
ドが上記第２のモードであった場合に、もう一方のモー
ドに切り替えるよう構成されている請求項５記載のプロ
セッサ。