JPH0926949A

JPH0926949A - データ駆動型情報処理装置

Info

Publication number: JPH0926949A
Application number: JP7173685A
Authority: JP
Inventors: Manabu Yumoto; 学湯元
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-07-10
Filing date: 1995-07-10
Publication date: 1997-01-28
Also published as: US5860019A

Abstract

(57)【要約】【課題】パイプライン処理単位群が直列に配置されて
構成される部分を有するデータ駆動型情報処理装置にお
いて、あるパイプライン処理単位が、他と比較して長い
処理時間を要し、かつパイプライン分割処理が困難な場
合でも、局所的なデータパケットの滞留等を解消する。【解決手段】データ駆動型情報処理装置は、複数個の
出力を有し直前のパイプライン処理単位３ａからの入力
データパケットを受け、所定の振分け方式に従ってひと
つの出力に出力する入力制御処理部７と、前記複数個の
出力に並列に接続された複数の処理部９１ａ、９２ａ、
９３ａと、前記複数個の処理部が出力するデータパケッ
トを受け直後のパイプライン処理単位３ｃへ出力する出
力制御部１１ａとを含み、カウンタ１３によりまたは入
力データパケットの内容に基づいて、複数の処理部のう
ちのひとつの処理部を選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は主として情報処理分
野に関するものであり、特にデータ駆動型情報処理装置
における処理速度の高速化に関するものである。

【０００２】

【従来の技術】本来的に自然な情報処理方式であると考
えられるデータ駆動原理を基本原理とするデータ駆動型
プロセッサは、実行可能な高位仕様記述から直接変換さ
れた対象プログラムを効果的に実行しようとする研究計
画から生まれた一連のプロセッサの総称である。

【０００３】データ駆動原理について説明する。プログ
ラムを構成する各命令はそれぞれの実行に必要な引き数
データがトークンの形ですべて到着すると実行可能な状
態になる（発火）。実行可能な状態になった命令はその
引き数データおよび実行結果の宛先とともに演算処理機
構に送られる。ここで命令が実行可能な状態か否かを判
定する処理および実行可能な状態になった命令をその引
き数データと実行結果の宛先とともに演算処理機構に送
る処理を発火制御機構が実現する。

【０００４】演算処理機構では、該当する命令が実行さ
れ、命令実行結果がその宛先に従って次に実行すべき命
令の引き数データとしてトークンの形で転送される。

【０００５】トークンの到着によって命令の実行が駆動
されることから、このような計算機構がデータ駆動方式
と呼ばれる。図５にデータ駆動原理の説明図を示してい
る。左右の入力枝からトークンが到着すると命令は発火
する。次いで演算結果（命令実行結果）のデータをトー
クンとして出力枝に送出する。

【０００６】これらの内容については、たとえば、岩波
「情報科学辞典」（１９９０）４９４頁から４９７頁に
記述されている。

【０００７】データ駆動型情報処理装置とは、たとえば
発火制御を行なうデータ対生成機構（以下、発火制御機
構と表記する場合あり。）と、演算処理機構（以下、Ｆ
Ｐと表記する場合あり。）と、プログラム記憶機構（以
下、ＰＳと表記する場合あり。）と、データ入出力制御
部（以下、Ｉ／Ｏと表記する場合あり。）とを巡回パイ
プラインで接続した部分を含むシステムをいう。

【０００８】本明細書においては、図６に示すようにプ
ロセッサ処理部として、発火制御（待合せ）機構（Ｆ
Ｃ：Firing Control）、演算処理機構（ＦＰ：Function
Processor）、プログラム記憶機構（ＰＳ：Program St
ore ）、データ入出力制御部（Ｉ／Ｏ：Input Output c
ontrol）の各基本機能を巡回パイプラインで接続する構
成を採用しているものを例として説明を行なう。

【０００９】本システムでは、図７に示すような、複数
個のＣ素子（自己タイミング型転送制御素子）によるハ
ンドシェイク型データ転送制御方式による一時記憶機構
（データラッチ）の縦続接続を、データ転送および処理
のための基本構成として用いている。物理的水準の作業
パケットであるデータパケットが、この構成中を自己経
路選択機能により自律的に流路を選択し、それにより各
機能要素で順次処理を受けつつ、それを通過することに
より、情報処理の実行も自律的に進行する。この方式の
導入により、本プロセッサからはシステムバス、システ
ムクロック、集中制御機構などがすべて排除され、全シ
ステムの制御が完全に分散化されている。

【００１０】本データ駆動型プロセッサの処理速度は、
本質的に、図７におけるＣ素子の内部回路構成およびデ
バイスの自然科学的特性により決まる。このため、Ｃ素
子の内部回路構成を決定すれば、これらの条件における
ハンドシェイク型データ転送制御方式による一時記憶機
構の縦続接続網間での段間処理の可能な処理時間が決定
する。

【００１１】通常の演算処理においては、演算を下位の
演算要素に分割し、これを何段かに分けて処理するパイ
プライン分割処理が行なわれる。

【００１２】図８は従来のデータ駆動型情報処理装置の
部分構成図である。このデータ駆動型情報処理装置は、
直列に接続された処理部３ａ、３ｂおよび３ｃを含む。
本装置に入力されたデータパケットは、処理部３ａによ
り処理されて処理部３ｂに出力される。処理部３ｂは処
理部３ａより出力されたデータパケットを受取り、処理
を実行して処理部３ｃへ出力する。処理部３ｃは処理部
３ｂより出力されたデータパケットを受取り処理を実行
して当該データパケットを出力する。

【００１３】しかし、データ駆動型情報処理要素におい
て、他の処理部と比して相対的に長い処理時間を必要と
する処理部であって、かつパイプライン分割処理が困難
な場合、または本質的に、パイプライン分割処理が困難
な場合がある。

【００１４】パイプライン分割処理が困難な場合とは、
たとえば乗算処理等の場合において、パイプライン分割
処理をすると他の処理部の標準処理時間に対して、不整
合が生ずる場合、すなわち処理時間が著しく短くまたは
長くなることが生じるような場合を言い、本質的にパイ
プライン分割処理が困難な場合とは、たとえば発火制御
部の主要処理の場合である。

【００１５】図９は他の処理部と比べて相対的に長い処
理時間を必要とする処理部の処理を行なう論理回路例で
あり、図８における処理部３ｂの内部構成に相当する。

【００１６】図９に示される例における処理は次のよう
に行なわれる。本処理部がデータパケットを受ける。す
なわち、ＲＯ端子９７３上の信号がＬ状態のもとで、Ｃ
Ｉ端子９７１上の信号にＨ状態が与えられるとともに、
Ｄ端子９７７の各々に情報として必要なＬ状態あるいは
Ｈ状態が与えられる。そしてＣ素子の内部回路構成によ
り定まるある時間の後、Ｃ素子９０１のＣＰ端子よりデ
ータラッチ９２１のＣＫ端子にＨ状態パルスが送出され
ることにより、必要なデータがデータラッチ９２１に一
時保持される。さらに次段の遅延つきＣ素子９１１のＲ
Ｏ端子がＨ状態（この状態は本段にパケットが存在しな
いことを示している。）であれば、すなわち、Ｃ素子９
０１のＲＩ端子がＨ状態であればＣ素子９０１のＣＯ端
子より遅延つきＣ素子９１１のＣＩ端子へＬ状態が送出
される。これに伴い、遅延つきＣ素子９１１よりＣ素子
と同様のある時間の後、ＣＰ端子よりデータラッチ９２
２のＣＫ端子にＨ状態パルスが送出されることにより、
データがデータラッチ９２２に一時保持される（パケッ
トが転送される。）。処理部９３１は必要な情報を、デ
ータラッチ９２２のＱ端子より取込むことにより処理を
実行し、データラッチ９２３へ実行結果を送出する。処
理部９３１の処理時間に応じて、すなわち処理部９３１
がデータラッチ９２３へ実行結果の送出を完了したこと
を見計らって（この記述のごとく動作するように遅延つ
きＣ素子９１１の遅延時間を設定する。）遅延つきＣ素
子９１１のＣＯ端子からＬ状態を、ＲＯ端子からＨ状態
をそれぞれ出力する。

【００１７】すなわち、処理部９３１の処理時間に応じ
て本段は前段よりのパケットを受付けない時間が他の段
に比して長くなる。以降はＣ素子９０１の段から遅延つ
きＣ素子９１１の段へのパケット転送時の信号通信順序
と同様の順序でパケットが転送される。

【００１８】

【発明が解決しようとする課題】上述したように、従来
のデータ駆動型情報処理装置においては、当該装置の処
理要素において他の処理要素と比較して相対的に長い処
理時間を必要とする処理要素が存在する場合であって、
かつパイプライン分割処理が困難な場合に、局所的なデ
ータパケットの滞留、処理時間の増大、スループットの
低下を生じ得るという問題があった。

【００１９】それゆえに本発明の目的は、当該装置の処
理要素において、他の処理要素と比較して、相対的に長
い処理時間を必要とする処理要素が存在する場合であっ
て、かつパイプライン分割処理が困難な場合であって
も、局所的なデータパケットの滞留、処理時間の増大、
スループットの低下を解消し得るデータ駆動型情報処理
装置を提供することにある。

【００２０】

【課題を解決するための手段】本願の請求項１に記載の
データ駆動型情報処理装置は、少なくとも１のパイプラ
イン処理単位が、複数個の出力を有し、直前のパイプラ
イン処理単位からの入力データパケットを受け、所定の
振分け方式に従って前記複数個の出力のうちのひとつに
出力する入力制御処理部と、前記入力制御処理部の前記
複数個の出力に、相互に並列に接続され、データパケッ
トに対し所定の処理を行なうための複数の処理部と、前
記複数の処理部が出力するデータパケットを受け直後の
パイプライン処理単位へ出力する出力制御処理部を含む
ことを特徴とする。

【００２１】請求項２に記載のデータ駆動型情報処理装
置は請求項１に記載のデータ駆動型情報処理装置であっ
て、前記入力制御処理部は前記並列に接続された複数の
処理部のうち、カウンタにより指定される１の処理部を
選択することを特徴とする。

【００２２】請求項３に記載のデータ駆動型情報処理装
置は、請求項１に記載のデータ駆動型情報処理装置であ
って、前記入力制御処理部は前記入力データパケットの
内容に基づいて、前記複数の処理部のうちの１の処理部
を選択することを特徴とする。

【００２３】請求項１に記載のデータ駆動型情報処理装
置においては、少なくとも１のパイプライン処理単位の
入力制御処理部が、直前のパイプライン処理単位からの
入力データパケットを受け、所定の振分け方式に従って
前記複数個の出力のうち１つに出力する。前記入力制御
処理部の前記複数個の出力に、相互に並列に接続された
複数の処理部が、それぞれ受取ったデータパケットを処
理する。出力制御処理部が直後のパイプライン処理単位
へ出力する。したがって複数の処理部でデータパケット
を並列に処理できる。

【００２４】請求項２に記載のデータ駆動型情報処理装
置においては、請求項１に記載の発明の作用に加え、前
記入力制御処理部は、前記並列に接続された複数の処理
部のうちカウンタにより指定される１の処理部を選択す
る。したがって当該処理要素が直前のパイプライン処理
単位から受取ったデータパケットは、少なくとも直前に
受取ったデータパケットを処理している処理部以外の処
理部で直ちに処理されることとなる。

【００２５】また本発明の請求項３に記載のデータ駆動
型情報処理装置においては、請求項１に記載の発明の作
用に加え、前記入力制御処理部が、前記入力データパケ
ットの内容に基づいて前記複数の処理部のうちの１の処
理部を選択するので、入力データパケットの順序を適切
にすることにより当該処理要素が直前のパイプライン処
理単位から受取ったデータパケットを、先に受取ったデ
ータパケットを処理している処理部以外の処理部に振分
け直ちに処理をすることができる。

【００２６】

【発明の実施の形態】以下本発明の実施例を図面を参照
しながら詳細に説明する。

【００２７】｛第１の実施例｝図１を参照して、本願発
明の第１の実施例に係るデータ駆動型情報処理装置を説
明する。このデータ駆動型情報処理装置１ａは処理部
（パイプライン処理単位）３ａと、インタリーブ処理部
（パイプライン処理単位）５ａと、処理部（パイプライ
ン処理単位）３ｃとを含む。図１において図８に示され
るものと同一の要素には同一の参照番号を付しており、
ここではそれらについての詳しい説明は繰返さない。

【００２８】処理部３ａの出力はインタリーブ処理部５
ａの入力と接続され、インタリーブ処理部５ａの出力は
処理部３ｃの入力と接続されている。

【００２９】インタリーブ処理部５ａは、入力制御処理
部７と処理部９１ａ、９２ａ、９３ａ、…、９ｎａと、
出力制御処理部１１ａと、カウンタ１３とを含む。

【００３０】入力制御処理部７の入力は処理部３ａの出
力と接続されている。出力制御処理部１１ａの出力は処
理部３ｃの入力と接続されている。処理部９１ａ、９２
ａ、９３ａ、…、９ｎａは各々入力が入力制御処理部７
および出力制御処理部１１ａに接続されており、入力制
御処理部７と出力制御処理部１１ａとの間に並列に設け
られている。入力制御処理部７にはカウンタ１３が接続
されている。

【００３１】図２、図１０、および図１１を参照して、
第１の実施例の論理回路について説明する。図２は第１
の実施例の論理回路の図面の構成を示す図である。図１
０には第１の実施例の論理回路の左半分が、図１１には
その右半分が示されている。

【００３２】特に図１０と図１１とを参照して、インタ
リーブ処理部５ａは、Ｃ素子２００と、Ｃ素子１０１
０、１０２０、１０３０、…、１０ｎ０と、Ｃ素子１０
１１、１０２１、１０３１、…、１０ｎ１と、Ｃ素子１
０１２、１０２２、１０３２、…、１０ｎ２と、以下同
様にＣ素子１０１ｎ、１０２ｎ、１０３ｎ、…、１０ｎ
ｎと、Ｃ素子１０（ｎ＋１）０とを含む。またインタリ
ーブ処理部５ａは、データラッチ２１０、２３０と、デ
ータラッチ１００１、１００２、１００３、…、１００
ｎと、データラッチ１０１ｃ、１０２ｃ、１０３ｃ、
…、１０ｎｃと、データラッチ１１１１、１１２１、１
１１２、１１２２、…、１１１ｎ、１１２ｎとを含む。
さらに前記インタリーブ処理部５ａは、カウンタ１３
と、処理部１１３１、１１３２、…、１１３ｎと、セレ
クタ２２０と、論理ゲート２４０、２５０、２６０と、
論理ゲート１１４１、１１４２、…、１１４ｎと、論理
ゲート１１６１、１１６２、…、１１６ｎとを含む。

【００３３】Ｃ素子２００は、ＣＩ端子２０１と、ＲＯ
端子２０２と、ＣＯ端子と、ＲＩ端子と、ＣＰ端子とを
含む。データラッチ２１０は、Ｄ端子２０４と、Ｑ端子
と、ＣＫ端子とを含む。カウンタ１３はＣＫ端子と、Ｑ
端子と、Ｒ端子とを含む。Ｃ素子１０１０、１０１１、
１０１２、…、１０１ｎは各々ＣＩ端子を含む。Ｃ素子
２００のＣＩ端子およびＲＯ端子ならびにデータラッチ
２１０のＤ端子は各々図示しない処理部（パイプライン
処理単位）３ａと接続されている。Ｃ素子２００のＣＰ
端子はカウンタ１３のＣＫ端子と接続されている。また
Ｃ素子２００のＣＯ端子はゲート１１４１、１１４２、
…、１１４ｎをそれぞれ介してＣ素子１０１１、１０１
２、…、１０１ｎの各々のＣＩ端子と接続されている。

【００３４】次に図１、図２、図１０および図１１を参
照しながら第１の実施例に係るデータ駆動型情報処理装
置の動作を説明する。

【００３５】図１においてインタリーブ処理部５ａの入
力制御処理部７は本データ駆動型情報処理装置へ入力さ
れ処理部３ａにより処理されたデータパケットを受取
る。カウンタ１３は、入力制御処理部７がデータパケッ
トを受取るごとに、インクリメントされ、１からｎまで
のある値をとることにより次に処理を行なう処理部を指
定する。入力制御処理部はカウンタ１３が指定した処理
部を選択してデータパケットを出力する。

【００３６】特に図１０および図１１を参照して、本イ
ンタリーブ処理部５ａにデータパケットが入力された場
合の動作を説明する。すなわち、ＲＯ端子２０２上の信
号がＬ状態のもとで、ＣＩ端子２０１上の信号にＨ状態
が与えられるとともに、Ｄ端子２０４の各々に情報とし
て必要なＬ状態あるいはＲ状態を与える。これに伴いＣ
素子２００のＣＰ端子より、カウンタ１３のＣＫ端子に
Ｈ状態パルスが送出される（なおカウンタ１３はＱ端子
の出力値が…、１、２、３、…、ｎ−１、ｎ、１、２、
…と変化するカウンタである。）。これにより一般的に
はカウンタ１３のＱ端子は１からｎまでの値のある値を
とる。ただしここでは説明の便宜上、カウンタ１３はＲ
ＥＳＥＴ信号により初期化されており初期値として１値
が与えられているものとする。

【００３７】Ｃ素子２００のＣＯ端子よりの出力信号と
してＬ状態が与えられる。このためＣ素子１０１０のＣ
Ｉ端子にＬ状態が与えられ、Ｃ素子１０１１のＣＩ端子
にゲート１１４１を介してＬ状態が与えられ、Ｃ素子１
０１２からＣ素子１０１ｎまでのＣＩ端子にゲートを介
してＨ状態が与えられる。つまり、この場合処理部にて
処理を受けないビットが通る経路、すなわちデータラッ
チ１００１を経由する経路と、カウンタ１３より出力さ
れた値に対応する処理部（今の場合は処理部１１３１を
経由する経路）に対して、データパケットが送出され
る。

【００３８】さらに、次段にパケットが存在していなけ
れば、ゲート２４０を介してＣ素子２００のＲＩ端子に
Ｌ状態を経てＨ状態が送出される。そしてＣ素子２００
にパケットが到着すれば、これに伴ってカウンタ１３の
値が１増加し（今の場合、値は２となる。）、このため
処理を受けないビットが通る経路と、処理部１１３２を
通る経路にデータパケットが送出されることになる。

【００３９】以降Ｃ素子２００の段から次段へパケット
が送出される場合には、同様の手続でパケットが送出さ
れる。一方各々の処理部で処理されたデータパケット
は、セレクタ２２０および制御系ゲート２５０、２６
０、１１６１、１１６２、…、１１６ｎにより、逐次的
にＣ素子１０（ｎ＋１）０およびデータラッチ２３０を
介して出力される。なおカウンタ１３の初期値が１から
ｎまでの値のうちの１つをとるものであれば、このＲ端
子は存在しなくともよい。また本実施例においては、入
力データＤに対して５４ビット、出力データＱに対して
１０８ビットを与えているが、これは任意のビット数を
与えてよい。

【００４０】以上のように連続するデータパケットは必
ず逐次的に別々の処理部で処理でき、並列的に処理され
る。したがって、他の処理要素に比較して、相対的に長
い処理時間を必要とする処理要素が存在する場合であっ
て、かつパイプライン分割処理が困難な場合であって
も、局所的なデータパケットの滞留、処理時間の増大、
スループットの低下を解消することができる。

【００４１】｛第２の実施例｝次に図３、図４、図１２
および図１３を参照しながら本発明の第２の実施例に係
るデータ駆動型情報処理装置の動作を説明する。図３に
おける第２の実施例のデータ駆動型情報処理装置は、処
理部（パイプライン処理単位）３ａと、インタリーブ処
理部（パイプライン処理単位）５ｂと、処理部（パイプ
ライン処理単位）３ｃとを含む。処理部３ａの出力はイ
ンタリーブ処理部５ａの入力と接続され、インタリーブ
処理部５ｂの出力は処理部３ｃの入力と接続されてい
る。インタリーブ処理部５ｂは入力制御処理部７、処理
部９１ｂ、９２ｂ、９３ｂ、出力制御処理部１１ｂを含
む。

【００４２】図４、図１２、および図１３を参照して、
第２の実施例の論理回路について説明する。図４は第２
の実施例の論理回路の図面の構成を示す図である。図１
２には第２の実施例の論理回路の左半分が、図１３には
右半分が示されている。

【００４３】インタリーブ処理部５ｂは、Ｃ素子２００
と、Ｃ素子１０１０、１０２０、１０３０、…、１０ｍ
０と、Ｃ素子１０ｍ１、１０ｍ２、…、１０ｍｍとを含
む。またインタリーブ処理部５ｂはさらに遅延つきＣ素
子１２１１、１２１２、…、１２１ｍを含む。またイン
タリーブ処理部５ｂは、さらにデータラッチ２１０、１
００１、１００２、１００３、…、１００ｍと、データ
ラッチ１１１１、１１２１、１１１２、１１２２、…、
１１１ｍ、１１２ｍと、データラッチ２３０と、処理部
１１３１、１１３２、…、１１３ｍと、セレクタ２２０
と、論理ゲート２４０、２５０、４６０と、論理ゲート
１１４１、１１４２、…、１１４ｍと、論理ゲート１３
６１、１３６２、…、１３６ｍとを含む。Ｃ素子２００
は、ＣＩ端子２０１と、ＲＯ端子２０２と、ＣＯ端子
と、ＲＩ端子と、ＣＰ端子とを含み、データラッチ２１
０は、Ｄ端子２０４と、Ｑ端子と、ＣＫ端子とを含む。

【００４４】図３においてインタリーブ処理部５ｂの入
力制御処理部７は、本データ駆動型情報処理装置へ入力
され処理部３ａにより処理されたデータパケットを受取
る。当該データパケットの内容に基づいて処理部９１
ｂ、処理部９２ｂ、処理部９３ｂのうちの１つの処理部
が指定され、データパケットが出力される。

【００４５】前記選択された処理部のいずれかにより所
定の処理を受けたデータパケットは出力制御処理部１１
ｂにより受取られ、直後の処理部３ｃに到達するととも
に、処理部３ｃで処理された後、本データ駆動型情報処
理装置から出力される。

【００４６】図１２および図１３を参照して、本インタ
リーブ処理部５ｂへデータパケットが入力される。すな
わちＲＯ端子２０２上の信号がＬ状態のもとで、ＣＩ端
子２０１上の信号にＨ状態が与えられるとともにＤ端子
２０４の各々に情報として必要なＬ状態あるいはＨ状態
を与える。これに伴いＣ素子２００のＣＰ端子よりデー
タラッチ２１０のＣＫ端子にＨ状態パルスが送出され
る。ここでデータパケットのうちのある任意のビットあ
るいは複数のビットのデータが次段の処理部で使用され
る。

【００４７】本例の場合、データパケットの中のｉビッ
トからｉ＋ｎビットまでのｎ＋１ビットが使用される。
さらに本例の場合、上述のｎ＋１ビットの値が０の場合
には処理部１１３１が、上述のｎ＋１ビットの値が１の
場合には、処理部１１３２が、２の場合には処理部１１
３３が、３の場合には処理部１１３４が、以降、ｍの場
合には処理部１１３ｍが選択される。すなわち、上述の
ｎ＋１ビットの値が０の場合には、Ｃ素子２００のＣＯ
端子よりの出力信号としてＬ状態が与えられているため
に、Ｃ素子１０１０のＣＩ端子にＬ状態が与えられ、遅
延つきＣ素子１２１１のＣＩ端子にゲート１１４１を介
してＬ状態が与えられ、遅延つきＣ素子１２１２から遅
延つきＣ素子１２１ｍまでのＣＩ端子にゲートを介して
Ｈ状態が与えられる。つまりこの場合、処理部にて処理
を受けないビットが通る経路、すなわちデータラッチ１
００１を経由する経路と、入力データパケットの中のｉ
ビットからｉ＋ｎビットまでのｎ＋１ビットの値に応じ
た処理部１１３ｍに対してデータパケットが送出され
る。

【００４８】さらに次段にデータパケットが存在してい
なければ、ゲート２４０を介してＣ素子２００のＲＩ端
子にＬ状態を通ってＨ状態が送出される。

【００４９】以降入力データパケットの中のｉビットか
らｉ＋ｎビットの値に応じて同様の処理が実行される。
一方各々の処理部で処理されたデータパケットはセレク
タ２２０および制御系ゲート２５０、４６０、１３５
１、１３５２、…、１３５ｍ、１３６１、１３６２、
…、１３６ｍにより、Ｃ素子１０（ｍ＋１）０および
データラッチ２３０を介して出力する。なお本実施例に
おいてはデータパケット中のｎ＋１ビットを加工せずイ
ンタリーブ処理に使用しているが、このｎ＋１ビットの
値について変換を施した値を使用してもよい。また本実
施例においては入力データＤに対して５４ビット、出力
データＱに対して１０８ビットを与えているが、これに
対しては任意のビット数を与えてよい。

【００５０】以上のように受取ったデータパケットの一
部または全部の情報を使用するインタリーブ処理実行し
て、データパケットを適切な順番で投入することで、局
部的なデータパケットの滞留を解消することができる。

【００５１】

【発明の効果】以上のように本発明の請求項１に記載の
データ駆動型情報処理装置によれば、当該装置の処理要
素において他の処理要素と比較して相対的に長い処理時
間を必要とする処理要素が存在する場合であって、かつ
パイプライン分割処理が困難な場合であっても、少なく
とも１のパイプライン処理単位部を、逐次的にインタリ
ーブ処理を実行するインタリーブ処理部で構成すること
により、これに起因する局部的なデータパケットの滞
留、処理時間の増大、スループットの低下を解消するこ
とができる。その結果、当該装置の処理要素において他
の処理要素と比較して相対的に長い処理時間を必要とす
る処理要素が存在する場合であって、かつパイプライン
分割処理が困難な場合であっても、局部的なデータパケ
ットの滞留、処理時間の増大、スループットの低下を解
消することができるデータ駆動型情報処理装置を提供す
ることができる。

【００５２】また請求項２に記載のデータ駆動型情報処
理装置によれば、請求項１に記載の発明の効果に加え、
連続するデータパケットは必ず別々の処理部で処理でき
並列的に処理される結果局部的なデータパケットの滞
留、処理時間の増大、スループットの低下を解消するこ
とができるデータ駆動型情報処理装置を提供することが
できる。

【００５３】また請求項３に記載のデータ駆動型情報処
理装置によれば、請求項１に記載の発明の効果に加え、
受取ったデータパケットの一部または全部の情報を使用
するインタリーブ処理を実行するインタリーブ処理部で
構成することにより、データパケットを適切な順番で投
入することで、これに起因する局所的なデータパケット
の滞留、処理時間の増大、スループットの低下を解消す
ることができる。その結果当該装置の処理要素において
他の処理要素と比較して相対的に長い処理時間を必要と
する処理要素が存在する場合であって、かつパイプライ
ン分割処理が本質的に困難な場合であっても、局部的な
データパケットの滞留、処理時間の増大、スループット
の低下を解消することができるデータ駆動型情報処理装
置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るデータ駆動型情報
処理装置の主要部構成図である。

【図２】本発明の第１の実施例の要部詳細構成を示す論
理回路の図面の構成を示す図である。

【図３】本発明の第２の実施例に係るデータ駆動型情報
処理装置の主要部構成図である。

【図４】本発明の第２の実施例の要部詳細構成を示す論
理回路の図面の構成を示す図である。

【図５】データ駆動原理の説明図である。

【図６】データ駆動型プロセッサの主要部構成図であ
る。

【図７】自己タイミング型データ転送処理機構を示す図
である。

【図８】従来のデータ駆動型情報処理装置の部分構成図
である。

【図９】従来のデータ駆動型情報処理装置の要部詳細構
成を示す論理回路図である。

【図１０】第１の実施例の論理回路の要部詳細構成を示
す図である。

【図１１】第１の実施例の論理回路の要部詳細構成を示
す図である。

【図１２】第２の実施例の論理回路の要部詳細構成を示
す図である。

【図１３】第２の実施例の論理回路の要部詳細構成を示
す図である。

【符号の説明】

１ａ第１の実施例によるデータ駆動型情報処理装置１ｂ第２の実施例によるデータ駆動型情報処理装置１ｃ従来のデータ駆動型情報処理装置３ａ処理部（パイプライン処理単位）３ｂ処理部（パイプライン処理単位）３ｃ処理部（パイプライン処理単位）５ａインタリーブ処理部（パイプライン処理単位）５ｂインタリーブ処理部（パイプライン処理単位）７入力制御処理部９１ａ、９２ａ、…、９ｎａ処理部９１ｂ、９２ｂ、…、９ｎｂ処理部１１出力制御処理部１３カウンタ

Claims

【特許請求の範囲】

【請求項１】複数のパイプライン処理単位が直列に配
置されて構成される部分を有するデータ駆動型情報処理
装置であって、少なくともひとつのパイプライン処理単位が、複数個の出力を有し直前のパイプライン処理単位からの
入力データパケットを受け、所定の振分け方式に従って
前記複数個の出力のうちのひとつに出力する入力制御処
理部と、前記入力制御処理部の前記複数個の出力に、相互に並列
に接続され、データパケットに対し所定の処理を行なう
ための複数の処理部と、前記複数の処理部が出力するデータパケットを受け、直
後のパイプライン処理単位へ出力する出力制御処理部と
を含むことを特徴とするデータ駆動型情報処理装置。
【請求項２】前記入力制御処理部は前記並列に接続さ
れた複数の処理部のうち、カウンタにより指定されるひ
とつの処理部を選択することを特徴とする請求項１に記
載のデータ駆動型情報処理装置。
【請求項３】前記入力制御処理部は前記入力データパ
ケットの内容に基づいて前記複数の処理部のうちのひと
つの処理部を選択することを特徴とする請求項１に記載
のデータ駆動型情報処理装置。