JPH0926669A - Production of photoresist film pattern and production of processed body - Google Patents

Production of photoresist film pattern and production of processed body

Info

Publication number
JPH0926669A
JPH0926669A JP17572195A JP17572195A JPH0926669A JP H0926669 A JPH0926669 A JP H0926669A JP 17572195 A JP17572195 A JP 17572195A JP 17572195 A JP17572195 A JP 17572195A JP H0926669 A JPH0926669 A JP H0926669A
Authority
JP
Japan
Prior art keywords
photoresist film
film
photoresist
processed
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17572195A
Other languages
Japanese (ja)
Inventor
Yoshiko Fukumoto
佳子 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17572195A priority Critical patent/JPH0926669A/en
Publication of JPH0926669A publication Critical patent/JPH0926669A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a production technique of a photoresist film pattern with which a body to be processed can be easily and precisely processed. SOLUTION: This method includes the following processes. After a photoresist film 11 is formed on a wiring layer 10 as the material to be processed, the photoresist film 11 is subjected to surface treatment by using HMDS to form a photoresist modified film 13 on the surface of the resist film 11. After a photoresist film 14 is formed on the photoresist modified film 13, the photoresist film 11 and the photoresist film 14 are selectively removed by a photolithographic technique to form a patterned photoresist film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、フォトレジスト膜パタ
ーンの製造方法およびそれを用いた被加工体の製造方法
に関し、特に、微細加工を行う必要がある被加工体の選
択エッチングを行う際のエッチング用マスクとして使用
するフォトレジスト膜パターンの製造技術に適用して有
効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a photoresist film pattern and a method of manufacturing an object to be processed using the same, and particularly to a method of selectively etching an object to be processed which requires fine processing. The present invention relates to a technique effectively applied to a technique for manufacturing a photoresist film pattern used as an etching mask.

【0002】[0002]

【従来の技術】半導体集積回路装置の製造工程において
は、フォトリソグラフィ技術および選択エッチング技術
を用いて被加工体を選択エッチングすることが多用され
ている。
2. Description of the Related Art In a manufacturing process of a semiconductor integrated circuit device, it is often used to selectively etch a work piece by using a photolithography technique and a selective etching technique.

【0003】この場合、エッチング用マスクとなるフォ
トレジスト膜を被加工体の表面に形成する必要がある。
In this case, it is necessary to form a photoresist film serving as an etching mask on the surface of the object to be processed.

【0004】本発明者が検討した半導体集積回路装置の
製造工程において、フォトレジスト膜パターンは、例え
ば半導体基板または配線層などの被加工体の上に単層の
フォトレジスト膜を回転塗布法により形成した後、露光
現像工程を行ってフォトレジスト膜にエッチング用マス
クとなるパターンを形成している。
In the manufacturing process of a semiconductor integrated circuit device studied by the present inventor, a photoresist film pattern is formed by spin coating a single layer photoresist film on an object to be processed such as a semiconductor substrate or a wiring layer. After that, an exposure and development process is performed to form a pattern serving as an etching mask on the photoresist film.

【0005】前述した単層レジスト法は、解像度および
コントラストが低く、また、被加工体からの反射光の影
響が受けやすいことにより、ハレーションなどの問題が
発生するので、被加工体からの光の反射を防止するため
に、反射防止膜を用いた多層レジスト法またはPCM
(Portable Comformable Mask)法が考えられている。
The above-mentioned single-layer resist method has a low resolution and a low contrast and is susceptible to reflected light from the object to be processed, which causes problems such as halation. Multi-layer resist method or PCM using anti-reflection film to prevent reflection
(Portable Comformable Mask) method is considered.

【0006】なお、フォトレジストを用いたフォトリソ
グラフィ技術について記載されている文献としては、例
えば(株)プレスジャーナル、平成元年11月2日発
行、「’90最新半導体プロセス技術」p113〜p1
17に記載されているものがある。
[0006] As a document describing the photolithography technique using photoresist, for example, Press Journal Co., Ltd., issued November 2, 1989, "'90 latest semiconductor process technology" p113 to p1.
17 are listed.

【0007】[0007]

【発明が解決しようとする課題】ところが、前記したフ
ォトレジスト膜パターンの形成方法には、種々の問題点
があることを本発明者は見い出した。
However, the present inventor has found that the above-described method for forming a photoresist film pattern has various problems.

【0008】すなわち、例えば半導体基板または配線層
などの被加工体にエッチング用マスクとしてフォトレジ
スト膜を用いて被加工体を選択エッチングして不要な領
域を取り除く際に、エッチングの選択性が低い場合にお
いて、フォトレジスト膜もエッチングされることによ
り、厚膜のフォトレジスト膜パターンを必要とする。
That is, when the etching selectivity is low when selectively removing an unnecessary region by using a photoresist film as an etching mask on a workpiece such as a semiconductor substrate or a wiring layer to selectively etch the workpiece. In, the photoresist film is also etched, so that a thick photoresist film pattern is required.

【0009】この場合、単層レジスト法では、膜厚が厚
いほどフォトレジスト膜の解像度が低下するという問題
が発生する。
In this case, the single-layer resist method has a problem that the resolution of the photoresist film decreases as the film thickness increases.

【0010】多層レジスト法では、前述した単層レジス
ト法における問題は回避できるが、複雑な製造工程およ
び高価格なフォトレジスト膜を用いる必要があることに
より、経済的および量産的な問題が発生する。
In the multi-layer resist method, the problems in the single-layer resist method described above can be avoided, but the complicated manufacturing process and the use of a high-priced photoresist film cause economic and mass production problems. .

【0011】また、多層レジスト法において、通常のス
ピンナーなどの回転塗布装置を用いてフォトレジスト膜
を塗布して形成する際に、積層されたフォトレジスト膜
の相溶効果により、相互に化学的に分離した状態をもっ
て多層構造のフォトレジスト膜を形成することができな
いという問題が発生する。
Further, in the multi-layer resist method, when the photoresist film is formed by applying it by using a spin coating device such as an ordinary spinner, the mutual effect of the laminated photoresist films causes a mutual chemical reaction. There arises a problem that a photoresist film having a multilayer structure cannot be formed in a separated state.

【0012】本発明の目的は、被加工体を簡便でしかも
微細加工ができるフォトレジスト膜パターンの製造技術
を提供することにある。
An object of the present invention is to provide a technique for manufacturing a photoresist film pattern, which allows a work piece to be simply and finely processed.

【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0014】[0014]

【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を説明すれば、以下
の通りである。
The typical ones of the inventions disclosed in the present invention will be outlined below.

【0015】本発明のフォトレジスト膜パターンの製造
方法は、被加工体の上に第1のフォトレジスト膜を形成
した後、第1のフォトレジスト膜の表面処理を行い第1
のフォトレジスト膜の表面にフォトレジスト変質膜を形
成する工程と、フォトレジスト変質膜の上に第2のフォ
トレジスト膜を形成した後、第1のフォトレジスト膜お
よび第2のフォトレジスト膜をフォトリソグラフィ技術
を用いて選択的に取り除くことによりパターン化された
フォトレジスト膜を形成する工程とを有するものであ
る。
According to the method of manufacturing a photoresist film pattern of the present invention, after the first photoresist film is formed on the object to be processed, the surface treatment of the first photoresist film is performed.
Forming a modified photoresist film on the surface of the photoresist film, and after forming a second photoresist film on the modified photoresist film, the first photoresist film and the second photoresist film are exposed to light. And a step of forming a patterned photoresist film by selectively removing using a lithographic technique.

【0016】[0016]

【作用】前記した本発明のフォトレジスト膜パターンの
製造方法によれば、被加工体の上に第1のフォトレジス
ト膜を形成した後、第1のフォトレジスト膜の表面処理
を行い第1のフォトレジスト膜の表面にフォトレジスト
変質膜を形成する工程と、フォトレジスト変質膜の上に
第2のフォトレジスト膜を形成した後、第1のフォトレ
ジスト膜および第2のフォトレジスト膜によりパターン
化されたフォトレジスト膜を形成する工程とを有するも
のであることにより、第1のフォトレジスト膜の上にフ
ォトレジスト変質膜が形成されていることにより、第2
のフォトレジスト膜の塗布時の溶解がなく、第1のフォ
トレジスト膜と第2のフォトレジスト膜とが相互に化学
的に分離した状態の積層構造とすることができる。
According to the above-described method of manufacturing a photoresist film pattern of the present invention, after the first photoresist film is formed on the object to be processed, the surface treatment of the first photoresist film is performed to make the first photoresist film. Forming a photoresist modified film on the surface of the photoresist film, forming a second photoresist film on the photoresist modified film, and then patterning with the first photoresist film and the second photoresist film And a step of forming a photoresist film formed on the first photoresist film.
It is possible to obtain a laminated structure in which the first photoresist film and the second photoresist film are chemically separated from each other without being dissolved at the time of application of the photoresist film.

【0017】その結果、積層構造のフォトレジスト膜を
簡単に製造することができると共に相互に化学的に分離
した状態のフォトレジスト膜を形成できることにより、
第2のフォトレジスト膜を薄膜化できるので、高い解像
度のフォトレジスト膜パターンを簡便に製作することが
できる。
As a result, the photoresist film having a laminated structure can be easily manufactured and the photoresist films chemically separated from each other can be formed.
Since the second photoresist film can be thinned, a high resolution photoresist film pattern can be easily manufactured.

【0018】前記した本発明のフォトレジスト膜パター
ンの製造方法によれば、高い解像度のフォトレジスト膜
パターンを製作できることにより、それをエッチング用
マスクとして使用し、被加工体の選択エッチングを行っ
て被加工体のパターンを形成する際に、微細加工のパタ
ーンを形成することができる。
According to the above-described method for producing a photoresist film pattern of the present invention, a photoresist film pattern having a high resolution can be produced. Therefore, the photoresist film pattern is used as an etching mask to selectively etch an object to be processed. A fine pattern can be formed when forming the pattern of the processed body.

【0019】[0019]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for explaining the embodiments, those having the same function are designated by the same reference numerals, and a duplicate description will be omitted.

【0020】図1〜図9は、本発明の一実施例である半
導体集積回路装置の製造工程を示す断面図である。同図
を用いて、本発明のフォトレジスト膜パターンの製造方
法およびそれを用いた被加工体としての半導体集積回路
装置の製造方法を具体的に説明する。
1 to 9 are sectional views showing a manufacturing process of a semiconductor integrated circuit device according to an embodiment of the present invention. The method for manufacturing a photoresist film pattern of the present invention and the method for manufacturing a semiconductor integrated circuit device as a workpiece using the same will be specifically described with reference to FIG.

【0021】まず、図1に示すように、例えばp型のシ
リコン単結晶などからなる半導体基板1の表面の選択的
な領域である素子分離領域に熱酸化処理を用いて酸化シ
リコン膜からなるフィールド絶縁膜2を形成する。な
お、図示を省略しているがフィールド絶縁膜2の下に反
転防止用のチャネルストッパ層を形成している。
First, as shown in FIG. 1, a field formed of a silicon oxide film is applied to an element isolation region, which is a selective region on the surface of a semiconductor substrate 1 made of, for example, p-type silicon single crystal, by using a thermal oxidation process. The insulating film 2 is formed. Although not shown, a channel stopper layer for preventing inversion is formed under the field insulating film 2.

【0022】次に、図2に示すように、フィールド絶縁
膜2によって囲まれた活性領域に酸化シリコンからなる
ゲート絶縁膜3を形成し、このゲート絶縁膜3上に多結
晶シリコンからなるゲート電極4を形成する。ゲート電
極4は、半導体基板1の上に多結晶シリコン膜および酸
化シリコン膜からなる絶縁膜5を順次堆積し、これらを
順次エッチングして形成する。その後、ゲート電極4の
側壁に酸化シリコンからなるサイドウォール絶縁膜6を
形成する。
Next, as shown in FIG. 2, a gate insulating film 3 made of silicon oxide is formed in the active region surrounded by the field insulating film 2, and a gate electrode made of polycrystalline silicon is formed on the gate insulating film 3. 4 is formed. The gate electrode 4 is formed by sequentially depositing an insulating film 5 made of a polycrystalline silicon film and a silicon oxide film on the semiconductor substrate 1 and etching these sequentially. Thereafter, a sidewall insulating film 6 made of silicon oxide is formed on the side wall of the gate electrode 4.

【0023】次に、半導体基板1に例えばリン(P)な
どのn型の不純物をイオン注入してソースおよびドレイ
ンとなるn型半導体領域7を形成する。
Next, an n-type impurity such as phosphorus (P) is ion-implanted into the semiconductor substrate 1 to form an n-type semiconductor region 7 serving as a source and a drain.

【0024】次に、図3に示すように、半導体基板1の
上に絶縁膜8を形成する。絶縁膜8は、CVD法により
形成した酸化シリコン膜などを使用することができる。
Next, as shown in FIG. 3, an insulating film 8 is formed on the semiconductor substrate 1. As the insulating film 8, a silicon oxide film or the like formed by the CVD method can be used.

【0025】前述した半導体集積回路装置の製造工程
は、半導体基板1に半導体素子としてpチャネルMOS
FETを形成した形態であるが、半導体基板1にpチャ
ネルMOSFET以外のnチャネルMOSFET、CM
OSFET、バイポーラトランジスタ、容量素子などの
種々の半導体素子を形成した態様を採用することができ
る。
In the manufacturing process of the semiconductor integrated circuit device described above, a p-channel MOS is used as a semiconductor element on the semiconductor substrate 1.
Although a FET is formed, an n-channel MOSFET other than a p-channel MOSFET, a CM is formed on the semiconductor substrate 1.
A mode in which various semiconductor elements such as an OSFET, a bipolar transistor, and a capacitive element are formed can be adopted.

【0026】また、例えば半導体素子を形成する基板と
しては、半導体基板とは別の基板であるSOI(Silico
n on Insulator)構造の絶縁性領域の上にシリコンの単
結晶薄膜が形成されているSOI基板を用いることがで
きる。
Further, as a substrate for forming a semiconductor element, for example, an SOI (Silico) which is a substrate different from the semiconductor substrate is used.
An SOI substrate in which a single crystal thin film of silicon is formed on an insulating region having a non-insulator structure can be used.

【0027】また、前述した半導体集積回路装置の製造
工程は、先行技術を種々組み合わせて行えるものであ
る。本発明の半導体集積回路装置の製造方法の主要部
は、半導体集積回路装置の配線層をフォトレジスト膜パ
ターンを用いて加工する製造技術にある。このことを踏
まえて、今後の説明を簡便化するために、前述した製造
工程によって形成した半導体基板1をスターティングマ
テリアルとしてpチャネルMOSFETを形成したもの
を基体9として包括的に図示し、内部構造を有する基体
9における内部構造を省略すると共に、図示上の寸法を
縮小して示すことにする。
The manufacturing process of the semiconductor integrated circuit device described above can be performed by combining various prior arts. The main part of the method for manufacturing a semiconductor integrated circuit device of the present invention is a manufacturing technique for processing a wiring layer of the semiconductor integrated circuit device using a photoresist film pattern. In view of this, in order to simplify the description from now on, the semiconductor substrate 1 formed by the above-described manufacturing process is comprehensively illustrated as the substrate 9 in which the p-channel MOSFET is formed as the starting material, and the internal structure is shown. The internal structure of the base body 9 having the above is omitted, and the dimensions shown in the drawing are reduced.

【0028】次に、図4に示すように、基体9の表面に
1層目の配線層10を形成する。1層目の配線層10
は、例えばアルミニウム層をスパッタリング法により形
成する。
Next, as shown in FIG. 4, the first wiring layer 10 is formed on the surface of the substrate 9. First wiring layer 10
For example, an aluminum layer is formed by a sputtering method.

【0029】この配線層10の材料としては、耐ストレ
スマイグレーションおよび耐エレクトロマイグレーショ
ンという特性を確保するために、配線層10としてのア
ルミニウム層に対し、その下層または上層として窒化チ
タン(TiN)層などの高融点金属層を使用して配線構
造を積層化した配線層を使用することができる。また、
配線層10としては、多結晶シリコン層や多結晶シリコ
ン層と高融点シリサイド層を積層化したものなどの電気
導電性のあるものを組み合わせたものを使用することが
できる。
As the material of the wiring layer 10, in order to secure the characteristics of stress migration resistance and electromigration resistance, a titanium nitride (TiN) layer or the like is used as the lower or upper layer of the aluminum layer as the wiring layer 10. A wiring layer in which a wiring structure is laminated by using a refractory metal layer can be used. Also,
As the wiring layer 10, it is possible to use a combination of a polycrystalline silicon layer or a layer having a polycrystal silicon layer and a high melting point silicide layer and having electrical conductivity, for example.

【0030】なお、配線層10は、図示を省略している
領域に、絶縁膜8に設けられているスルーホールを通し
て電気接続されている配線層を含んでおり、n型半導体
領域7と電気接続される配線層などをも含んでいる。
The wiring layer 10 includes a wiring layer electrically connected to the n-type semiconductor region 7 through a through hole provided in the insulating film 8 in a region (not shown). It also includes a wiring layer to be used.

【0031】次に、配線層10の表面にフォトレジスト
膜11を回転塗布法により形成する。
Next, a photoresist film 11 is formed on the surface of the wiring layer 10 by a spin coating method.

【0032】フォトレジスト膜11は、反射防止膜とし
て機能するように高い吸光性能を有する材料からなるポ
ジ型のフォトレジスト膜を使用している。
As the photoresist film 11, a positive type photoresist film made of a material having a high light absorption property so as to function as an antireflection film is used.

【0033】フォトレジスト膜11は、種々のフォトレ
ジスト膜を使用することができるが、積層構造のフォト
レジスト膜であることにより、種々の高温度のベーキン
グ処理が施されても感光性を失わないものを使用するの
がよい。また、親水基の含有量が少ないフォトレジスト
膜を使用するのがよい。
Various photoresist films can be used as the photoresist film 11. However, since the photoresist film 11 has a laminated structure, it does not lose its photosensitivity even when subjected to various high temperature baking treatments. It is better to use one. It is also preferable to use a photoresist film having a low hydrophilic group content.

【0034】フォトレジスト膜11は、例えばスピンナ
ーなどの回転塗布装置を用いた回転塗布法により形成さ
れていることにより、その表面の平坦化を行うことがで
きる。
Since the photoresist film 11 is formed by a spin coating method using a spin coating device such as a spinner, its surface can be flattened.

【0035】また、下地としての配線層10などの被加
工体の表面が平坦化されていなくてもフォトレジスト膜
11により平坦化することができる。
Further, even if the surface of the workpiece such as the wiring layer 10 as the base is not flattened, it can be flattened by the photoresist film 11.

【0036】次に、フォトレジスト膜11のプリベーク
処理を行う。
Next, the photoresist film 11 is prebaked.

【0037】次に、図5に示すように、フォトレジスト
膜11にHMDS(Hexa Methyl DiSilazane ヘキサメ
チルジシラザン)12を用いた表面処理を行った後、ベ
ーキングを施すことにより、フォトレジスト変質膜13
を形成する。
Next, as shown in FIG. 5, the photoresist film 11 is subjected to a surface treatment using HMDS (Hexa Methyl DiSilazane hexamethyldisilazane) 12, and then baked to form a photoresist altered film 13
To form

【0038】フォトレジスト膜11に表面処理を施し
て、フォトレジスト変質膜13を形成する工程は、HM
DSを用いた表面処理の前処理または後処理として脱水
ベーク処理を行って吸着水分を取り除く態様とすること
ができる。吸着水分を取り除く処理としては、シリカゲ
ルが入っている密閉容器にウエハ状態の基体9をセット
して密閉容器の内部を真空処理して行う態様とすること
ができる。
The step of forming the photoresist altered film 13 by subjecting the photoresist film 11 to the surface treatment is performed by the HM
As a pretreatment or a posttreatment for the surface treatment using DS, a dehydration baking treatment may be performed to remove the adsorbed moisture. The process of removing the adsorbed moisture may be performed by setting the substrate 9 in a wafer state in a closed container containing silica gel and vacuum-treating the inside of the closed container.

【0039】次に、図6に示すように、フォトレジスト
変質膜13の上にフォトレジスト膜14を回転塗布法に
より形成する。
Next, as shown in FIG. 6, a photoresist film 14 is formed on the photoresist altered film 13 by a spin coating method.

【0040】フォトレジスト膜14は、前工程により形
成したフォトレジスト膜11よりも低い感度のものであ
るが高い解像度の材料からなるポジ型のフォトレジスト
膜を使用している。
As the photoresist film 14, a positive type photoresist film made of a material having a sensitivity lower than that of the photoresist film 11 formed in the previous step but having a high resolution is used.

【0041】次に、フォトレジスト膜14のプリベーク
処理を行う。
Next, the photoresist film 14 is prebaked.

【0042】この場合、フォトレジスト膜11の上にフ
ォトレジスト変質膜13が形成されていることにより、
フォトレジスト膜14の塗布時の溶解がなく、フォトレ
ジスト膜11とフォトレジスト膜14とが相互に化学的
に分離した状態の積層構造とすることができる。
In this case, since the altered photoresist film 13 is formed on the photoresist film 11,
It is possible to obtain a laminated structure in which the photoresist film 14 is not dissolved during application and the photoresist film 11 and the photoresist film 14 are chemically separated from each other.

【0043】次に、図7に示すように、投影露光装置を
用いて、クロムパターン16を有するフォトマスク15
を使用して、ポジ型のフォトレジスト膜14およびその
下のポジ型のフォトレジスト膜11に紫外線17を照射
して露光を行う。
Next, as shown in FIG. 7, a photomask 15 having a chrome pattern 16 is formed by using a projection exposure apparatus.
Is used to irradiate the positive type photoresist film 14 and the positive type photoresist film 11 thereunder with ultraviolet rays 17 to perform exposure.

【0044】次に、図8に示すように、フォトレジスト
膜14およびその下のフォトレジスト膜11の現像処理
を行い、露光部を取り除くことにより、非露光部である
ポジ型のフォトレジスト膜11、フォトレジスト変質膜
13およびポジ型のフォトレジスト膜14のパターンを
形成する。このパターン化されたフォトレジスト膜は、
エッチング用マスクとして機能するものである。
Next, as shown in FIG. 8, the photoresist film 14 and the photoresist film 11 thereunder are subjected to a developing treatment to remove the exposed portion, so that the positive photoresist film 11 as the non-exposed portion is removed. Then, the patterns of the altered photoresist film 13 and the positive photoresist film 14 are formed. This patterned photoresist film is
It functions as an etching mask.

【0045】この場合、ポジ型のフォトレジスト膜11
はポジ型のフォトレジスト膜14よりも高い感度のもの
であることにより、下部のフォトレジスト膜11のパタ
ーン幅aは、上部のフォトレジスト膜14のパターン幅
bよりも小さく形成することができる。
In this case, the positive photoresist film 11
Has a higher sensitivity than the positive type photoresist film 14, so that the pattern width a of the lower photoresist film 11 can be formed smaller than the pattern width b of the upper photoresist film 14.

【0046】また、ポジ型のフォトレジスト膜14はポ
ジ型のフォトレジスト膜11よりも高い解像度のもので
あることにより、全体としてのフォトレジスト膜パター
ンの解像度は、上部のフォトレジスト膜14の性能によ
り規定することができる。
Further, since the positive type photoresist film 14 has a higher resolution than the positive type photoresist film 11, the resolution of the photoresist film pattern as a whole depends on the performance of the upper photoresist film 14. Can be defined by

【0047】本実施例の前述した現像処理工程は、フォ
トレジスト膜14およびその下のフォトレジスト膜11
の現像処理を同一工程により行っているが、フォトレジ
スト膜14およびその下のフォトレジスト膜11の材料
により異なる工程の現像処理を行う態様とすることがで
きる。
In the above-described development processing step of this embodiment, the photoresist film 14 and the photoresist film 11 thereunder are processed.
Although the developing treatment of 1 is performed in the same step, the developing treatment of different steps may be performed depending on the materials of the photoresist film 14 and the photoresist film 11 thereunder.

【0048】次に、図9に示すように、フォトレジスト
膜11、フォトレジスト変質膜13およびフォトレジス
ト膜14からなる積層構造のフォトレジスト膜パターン
をエッチング用マスクとして使用して、表面が露出して
いる配線層10をドライエッチングなどの選択エッチン
グ技術を用いて選択的にエッチングして取り除くことに
より、パターン化された配線層10を形成する。
Next, as shown in FIG. 9, the surface is exposed by using the photoresist film pattern of the laminated structure composed of the photoresist film 11, the photoresist alteration film 13 and the photoresist film 14 as an etching mask. The patterned wiring layer 10 is formed by selectively etching and removing the existing wiring layer 10 using a selective etching technique such as dry etching.

【0049】次に、不要となったフォトレジスト膜パタ
ーンであるフォトレジスト膜11、フォトレジスト変質
膜13およびフォトレジスト膜14を取り除く作業を行
う。
Next, the work of removing the photoresist film 11, the photoresist altered film 13, and the photoresist film 14, which are unnecessary photoresist film patterns, is performed.

【0050】次に、配線層10の上に層間絶縁膜および
上層配線層を必要に応じて複数層形成した後、最上層の
配線層の上に例えば酸化窒素膜などの表面保護膜(図示
を省略)を形成することにより、半導体集積回路装置の
製造工程を終了する。
Next, a plurality of interlayer insulating films and upper wiring layers are formed on the wiring layer 10 if necessary, and then a surface protective film (for example, a nitric oxide film) is formed on the uppermost wiring layer. By omitting), the manufacturing process of the semiconductor integrated circuit device is completed.

【0051】前述した本実施例の半導体集積回路装置の
製造工程におけるフォトレジスト膜パターンの製造技術
において、次の通りの効果を達成することができる。
The following effects can be achieved in the technique of manufacturing the photoresist film pattern in the manufacturing process of the semiconductor integrated circuit device of the present embodiment described above.

【0052】(1)被加工体である例えば配線層10の
上にフォトレジスト膜11を形成した後、フォトレジス
ト膜11の表面処理を行いフォトレジスト膜11の表面
にフォトレジスト変質膜13を形成する工程と、フォト
レジスト変質膜13の上にフォトレジスト膜14を形成
した後、フォトレジスト膜11およびフォトレジスト膜
14によりパターン化されたフォトレジスト膜を形成す
る工程とを有するものであることにより、フォトレジス
ト膜11の上にフォトレジスト変質膜13が形成されて
いるので、フォトレジスト膜14の塗布時の溶解がな
く、フォトレジスト膜11とフォトレジスト膜14とが
相互に化学的に分離した状態の積層構造とすることがで
きる。
(1) After the photoresist film 11 is formed on the wiring layer 10 which is the object to be processed, the surface treatment of the photoresist film 11 is performed and the photoresist alteration film 13 is formed on the surface of the photoresist film 11. And a step of forming a photoresist film 14 on the photoresist altered film 13 and then forming a photoresist film patterned by the photoresist film 11 and the photoresist film 14. Since the photoresist-altered film 13 is formed on the photoresist film 11, the photoresist film 14 is not dissolved during application, and the photoresist film 11 and the photoresist film 14 are chemically separated from each other. A laminated structure of the state can be used.

【0053】その結果、積層構造のフォトレジスト膜を
簡単に製造することができると共に相互に化学的に分離
した状態のフォトレジスト膜を形成できることにより、
フォトレジスト膜14を薄膜化できるので、高い解像度
のフォトレジスト膜パターンを簡便に製作することがで
きる。
As a result, it is possible to easily manufacture a photoresist film having a laminated structure and to form photoresist films which are chemically separated from each other.
Since the photoresist film 14 can be thinned, a high resolution photoresist film pattern can be easily manufactured.

【0054】(2)積層構造のフォトレジスト膜パター
ンにおける下部のフォトレジスト膜11に反射防止膜と
しての機能を持たせることができることにより、露光処
理の際に、下地としての配線層10などの被加工体から
の反射光を防止できると共にフォトレジスト膜14に吸
光性能を持たせる必要がなくなるので、高解像度化がで
きる。
(2) Since the lower photoresist film 11 in the photoresist film pattern of the laminated structure can have a function as an antireflection film, the wiring layer 10 or the like as a base is covered during the exposure process. It is possible to prevent the reflected light from the processed body and to eliminate the need for the photoresist film 14 to have the light absorption performance, so that the resolution can be improved.

【0055】(3)被加工体である例えば配線層10の
上に、高い解像度のフォトレジスト膜パターンを製作で
きることにより、それをエッチング用マスクとして使用
し、被加工体である例えば配線層10の選択エッチング
を行って被加工体である例えば配線層10のパターンを
形成する際に、微細加工のパターンを形成することがで
きる。
(3) Since a photoresist film pattern having a high resolution can be formed on the wiring layer 10 which is the object to be processed, it can be used as an etching mask and the photoresist layer pattern which is the object to be processed, for example the wiring layer 10. A fine pattern can be formed when the pattern of the wiring layer 10, which is the object to be processed, is formed by performing selective etching.

【0056】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
As described above, the invention made by the inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and can be variously modified without departing from the gist thereof. Needless to say.

【0057】例えば、前述した実施例では、半導体集積
回路装置の製造技術であったが、液晶などのディスプレ
イ装置または微細加工を必要とする被加工体の製造技術
に適用できる。
For example, in the above-described embodiments, the manufacturing technology of the semiconductor integrated circuit device was used, but it can be applied to the manufacturing technology of the display device such as liquid crystal or the object to be processed which requires fine processing.

【0058】[0058]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0059】(1)本発明のフォトレジスト膜パターン
の製造方法によれば、被加工体である例えば配線層の上
に第1のフォトレジスト膜を形成した後、第1のフォト
レジスト膜の表面処理を行い第1のフォトレジスト膜の
表面にフォトレジスト変質膜を形成する工程と、フォト
レジスト変質膜の上に第2のフォトレジスト膜を形成し
た後、第1のフォトレジスト膜および第2のフォトレジ
スト膜によりパターン化されたフォトレジスト膜を形成
する工程とを有するものであることにより、第1のフォ
トレジスト膜の上にフォトレジスト変質膜が形成されて
いるので、第2のフォトレジスト膜の塗布時の溶解がな
く、第1のフォトレジスト膜と第2のフォトレジスト膜
とが相互に化学的に分離した状態の積層構造とすること
ができる。
(1) According to the method of manufacturing a photoresist film pattern of the present invention, after the first photoresist film is formed on the workpiece, for example, the wiring layer, the surface of the first photoresist film is formed. A step of performing a treatment to form a photoresist-altered film on the surface of the first photoresist film; and after forming a second photoresist film on the photoresist-altered film, the first photoresist film and the second photoresist film are formed. Since the photoresist alteration film is formed on the first photoresist film, the second photoresist film is formed on the first photoresist film. It is possible to obtain a laminated structure in which the first photoresist film and the second photoresist film are chemically separated from each other without being dissolved at the time of application.

【0060】その結果、積層構造のフォトレジスト膜を
簡単に製造することができると共に相互に化学的に分離
した状態のフォトレジスト膜を形成できることにより、
フォトレジスト膜を薄膜化できるので、高い解像度のフ
ォトレジスト膜パターンを簡便に製作することができ
る。
As a result, the photoresist film having the laminated structure can be easily manufactured, and the photoresist films chemically separated from each other can be formed.
Since the photoresist film can be thinned, a high resolution photoresist film pattern can be easily manufactured.

【0061】(2)積層構造のフォトレジスト膜パター
ンにおける下部の第1のフォトレジスト膜に反射防止膜
としての機能を持たせることができることにより、露光
処理の際に、下地としての配線層などの被加工体からの
反射光を防止できると共に第2のフォトレジスト膜に吸
光性能を持たせる必要がなくなるので、高解像度化がで
きる。
(2) Since the first photoresist film under the photoresist film pattern of the laminated structure can have a function as an antireflection film, a wiring layer as a base or the like can be formed in the exposure process. It is possible to prevent the reflected light from the object to be processed and to eliminate the need for the second photoresist film to have the light absorption performance, so that the resolution can be increased.

【0062】(3)被加工体である例えば配線層の上
に、高い解像度のフォトレジスト膜パターンを製作でき
ることにより、それをエッチング用マスクとして使用
し、被加工体である例えば配線層の選択エッチングを行
って被加工体である例えば配線層のパターンを形成する
際に、微細加工のパターンを形成することができる。
(3) Since a photoresist film pattern having a high resolution can be formed on a wiring layer, which is an object to be processed, it can be used as an etching mask to selectively etch the wiring layer, which is an object to be processed. When performing the above to form a pattern of a wiring layer, which is the object to be processed, a finely processed pattern can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図2】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図3】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 3 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図4】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図5】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 5 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図6】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 6 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図7】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 7 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図8】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 8 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図9】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 9 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【符号の説明】 1 半導体基板 2 フィールド絶縁膜 3 ゲート絶縁膜 4 ゲート電極 5 絶縁膜 6 サイドウォール絶縁膜 7 n型半導体領域 8 絶縁膜 9 基体 10 配線層 11 フォトレジスト膜 12 HMDS 13 フォトレジスト変質膜 14 フォトレジスト膜 15 フォトマスク 16 クロムパターン 17 紫外線[Description of Reference Signs] 1 semiconductor substrate 2 field insulating film 3 gate insulating film 4 gate electrode 5 insulating film 6 sidewall insulating film 7 n-type semiconductor region 8 insulating film 9 substrate 10 wiring layer 11 photoresist film 12 HMDS 13 photoresist alteration Film 14 Photoresist film 15 Photomask 16 Chrome pattern 17 Ultraviolet

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 被加工体の上に第1のフォトレジスト膜
を形成する工程と、 前記第1のフォトレジスト膜の表面処理を行い前記第1
のフォトレジスト膜の表面にフォトレジスト変質膜を形
成する工程と、 前記フォトレジスト変質膜の上に第2のフォトレジスト
膜を形成する工程と、 前記第1のフォトレジスト膜および前記第2のフォトレ
ジスト膜をフォトリソグラフィ技術を用いて選択的に取
り除くことによりパターン化されたフォトレジスト膜を
形成する工程とを有することを特徴とするフォトレジス
ト膜パターンの製造方法。
1. A step of forming a first photoresist film on an object to be processed, and a surface treatment of the first photoresist film.
Forming a modified photoresist film on the surface of the photoresist film, forming a second photoresist film on the modified photoresist film, the first photoresist film and the second photoresist film And a step of forming a patterned photoresist film by selectively removing the resist film using a photolithography technique.
【請求項2】 請求項1記載のフォトレジスト膜パター
ンの製造方法において、前記第1のフォトレジスト膜の
表面処理は、HMDSを用いた表面処理であることを特
徴とするフォトレジスト膜パターンの製造方法。
2. The method of manufacturing a photoresist film pattern according to claim 1, wherein the surface treatment of the first photoresist film is a surface treatment using HMDS. Method.
【請求項3】 請求項1または2記載のフォトレジスト
膜パターンの製造方法において、前記第1のフォトレジ
スト膜は、前記第2のフォトレジスト膜よりも高い感度
を有するフォトレジスト膜を使用することを特徴とする
フォトレジスト膜パターンの製造方法。
3. The method of manufacturing a photoresist film pattern according to claim 1, wherein the first photoresist film is a photoresist film having a higher sensitivity than the second photoresist film. A method for manufacturing a photoresist film pattern, comprising:
【請求項4】 請求項1、2または3記載のフォトレジ
スト膜パターンの製造方法において、前記第1のフォト
レジスト膜および前記第2のフォトレジスト膜は、同一
工程により現像処理ができるものを使用することを特徴
とするフォトレジスト膜パターンの製造方法。
4. The method of manufacturing a photoresist film pattern according to claim 1, 2 or 3, wherein the first photoresist film and the second photoresist film are capable of being developed in the same process. A method of manufacturing a photoresist film pattern, comprising:
【請求項5】 請求項1、2、3または4記載のフォト
レジスト膜パターンの製造方法において、前記第1のフ
ォトレジスト膜は、反射防止膜としての機能を有するフ
ォトレジスト膜を使用することを特徴とするフォトレジ
スト膜パターンの製造方法。
5. The method of manufacturing a photoresist film pattern according to claim 1, 2, 3 or 4, wherein the first photoresist film is a photoresist film having a function as an antireflection film. A method for producing a characteristic photoresist film pattern.
【請求項6】 被加工体の上に第1のフォトレジスト膜
を形成する工程と、 前記第1のフォトレジスト膜の表面処理を行い前記第1
のフォトレジスト膜の表面にフォトレジスト変質膜を形
成する工程と、 前記フォトレジスト変質膜の上に第2のフォトレジスト
膜を形成する工程と、 前記第1のフォトレジスト膜および前記第2のフォトレ
ジスト膜をフォトリソグラフィ技術を用いて選択的に取
り除くことによりパターン化されたフォトレジスト膜を
形成する工程と、 パターン化された前記フォトレジスト膜をエッチング用
マスクとして使用して表面が露出している前記被加工体
をエッチングにより取り除くことにより前記被加工体を
パターン化する工程とを有することを特徴とする被加工
体の製造方法。
6. A step of forming a first photoresist film on a body to be processed, and a surface treatment of the first photoresist film
Forming a modified photoresist film on the surface of the photoresist film, forming a second photoresist film on the modified photoresist film, the first photoresist film and the second photoresist film A step of forming a patterned photoresist film by selectively removing the resist film using a photolithography technique, and the surface is exposed by using the patterned photoresist film as an etching mask And a step of patterning the object to be processed by removing the object to be processed by etching.
【請求項7】 請求項6記載の被加工体の製造方法にお
いて、前記被加工体は、半導体集積回路装置を製作する
際の被加工体であることを特徴とする被加工体の製造方
法。
7. The method for manufacturing a work piece according to claim 6, wherein the work piece is a work piece for manufacturing a semiconductor integrated circuit device.
JP17572195A 1995-07-12 1995-07-12 Production of photoresist film pattern and production of processed body Pending JPH0926669A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17572195A JPH0926669A (en) 1995-07-12 1995-07-12 Production of photoresist film pattern and production of processed body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17572195A JPH0926669A (en) 1995-07-12 1995-07-12 Production of photoresist film pattern and production of processed body

Publications (1)

Publication Number Publication Date
JPH0926669A true JPH0926669A (en) 1997-01-28

Family

ID=16001084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17572195A Pending JPH0926669A (en) 1995-07-12 1995-07-12 Production of photoresist film pattern and production of processed body

Country Status (1)

Country Link
JP (1) JPH0926669A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279015A (en) * 2013-05-31 2013-09-04 上海华力微电子有限公司 Photoresist treatment method and preparation method of semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279015A (en) * 2013-05-31 2013-09-04 上海华力微电子有限公司 Photoresist treatment method and preparation method of semiconductor devices

Similar Documents

Publication Publication Date Title
US5573980A (en) Method of forming salicided self-aligned contact for SRAM cells
JP2003045893A (en) Manufacturing method for thin film transistor and formation method for element
US5922516A (en) Bi-layer silylation process
US6281067B1 (en) Self-aligned silicide process for forming silicide layer over word lines in DRAM and transistors in logic circuit region
JPH0926669A (en) Production of photoresist film pattern and production of processed body
US6828236B2 (en) Method for forming silicide wires in a semiconductor device
JPH03278432A (en) Forming method for wiring of semiconductor device
US6090694A (en) Local interconnect patterning and contact formation
JPH0936010A (en) Method of manufacturing photoresist film pattern and method of manufacturing work
JP3216173B2 (en) Method of manufacturing thin film transistor circuit
JPH09148449A (en) Manufacture of semiconductor device
JPH08298314A (en) Nonvolatile semiconductor memory and its manufacture
KR100273314B1 (en) Semiconductor device manufacturing method
JP2817226B2 (en) Method for manufacturing semiconductor device
KR100281038B1 (en) Semiconductor Memory Device Manufacturing Method
JPS6211514B2 (en)
KR960013507B1 (en) Method for manufacturing sram
KR100190191B1 (en) Fabricating method of storage electrode for semiconductor device
JP2777333B2 (en) Method for manufacturing semiconductor memory device
JPH03171671A (en) Semiconductor device and manufacture thereof
KR100232161B1 (en) Manufacturing method of semiconductor memory device
JPH07245339A (en) Semiconductor device and its manufacture
JPH0257346B2 (en)
JPH04277677A (en) Manufacture of semiconductor device
JPH02116164A (en) Manufacture of gate array circuit