JPH09261024A - Switching circuit - Google Patents

Switching circuit

Info

Publication number
JPH09261024A
JPH09261024A JP8068577A JP6857796A JPH09261024A JP H09261024 A JPH09261024 A JP H09261024A JP 8068577 A JP8068577 A JP 8068577A JP 6857796 A JP6857796 A JP 6857796A JP H09261024 A JPH09261024 A JP H09261024A
Authority
JP
Japan
Prior art keywords
signal
switching
capacitor
noise
drive signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8068577A
Other languages
Japanese (ja)
Inventor
Makoto Konno
良 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Aiwa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiwa Co Ltd filed Critical Aiwa Co Ltd
Priority to JP8068577A priority Critical patent/JPH09261024A/en
Publication of JPH09261024A publication Critical patent/JPH09261024A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a switching circuit in which a power loss is small and malfunction due to noise can be prevented. SOLUTION: A switching drive signal SD is fed to a terminal 20. A rising of the signal SD is integrated by an integration circuit consisting of resistors 21, 22 and a capacitor 23. A diode 25 is connected to the resistor 22 and a trailing of the signal SD is integrated by an integration circuit consisting of the resistor 21 and the capacitor 23. An integration signal of the signal SD drives a field effect transistor(FET) 24. A capacitor 28 is connected between a drain and a source of the FET 24. The FET 24 is used to control a current flowing to a load 26. The integration circuit reduces a noise level. Since the time constant of the integration circuit consisting of the resistor 21 and the capacitor 23 is short, the power loss of the FET 24 is reduced. Even when the time constant of the integration circuit is short, since a charging current flows to the capacitor 28 via the load 26, a change in the current slows down, thereby preventing effect due to noise.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明はスイッチング回路
に関する。詳しくは、積分回路でスイッチング駆動信号
を積分することによりノイズによる誤動作を防止すると
共に、スイッチング素子に接続された容量性負荷に充電
電流の供給が開始される時のスイッチング駆動信号の信
号レベルの変化を積分回路で短い時定数で積分すること
により、スイッチング素子での電力損失を低減させるも
のである。
TECHNICAL FIELD The present invention relates to a switching circuit. Specifically, the integration circuit integrates the switching drive signal to prevent malfunction due to noise, and changes in the signal level of the switching drive signal when the charging current starts to be supplied to the capacitive load connected to the switching element. Is integrated by an integrating circuit with a short time constant to reduce the power loss in the switching element.

【0002】[0002]

【従来の技術】従来、スイッチング電源装置やモータ駆
動装置等では、図3に示すようなスイッチング回路を用
いて負荷、例えばスイッチングトランスやモータコイル
等に流れる電流を制御して所望の電圧を得たり、あるい
はモータの回転を制御することが行われている。
2. Description of the Related Art Conventionally, in a switching power supply device, a motor drive device, etc., a switching circuit as shown in FIG. 3 is used to control a current flowing through a load, for example, a switching transformer or a motor coil to obtain a desired voltage. Alternatively, the rotation of the motor is controlled.

【0003】図3において、スイッチング駆動信号が供
給される信号入力端子10には抵抗器11の一方の端子
が接続されており、他方の端子はコンデンサ12および
スイッチング素子である電界効果トランジスタ13のゲ
ートに接続されている。このコンデンサ12の他方の端
子は接地されており、抵抗器11およびコンデンサ12
によって積分回路が構成されている。
In FIG. 3, one terminal of a resistor 11 is connected to a signal input terminal 10 to which a switching drive signal is supplied, and the other terminal is connected to a capacitor 12 and a gate of a field effect transistor 13 which is a switching element. It is connected to the. The other terminal of this capacitor 12 is grounded, and the resistor 11 and the capacitor 12
The integrator circuit is configured by.

【0004】電界効果トランジスタ13のソースは接地
されており、ドレインはスイッチングトランスやモータ
コイル等からなる負荷14に接続されている。また負荷
14には電源供給部15が接続されており、電界効果ト
ランジスタ13がオン状態とされたときに負荷14に電
流が流れるものとされ、オフ状態とされたときに流れる
電流が停止される。
The source of the field effect transistor 13 is grounded, and the drain thereof is connected to a load 14 composed of a switching transformer, a motor coil and the like. A power supply unit 15 is connected to the load 14 so that a current flows through the load 14 when the field effect transistor 13 is turned on, and a current that flows when the field effect transistor 13 is turned off is stopped. .

【0005】このように、負荷14に流れる電流を制御
する電界効果トランジスタ13のゲートには、積分回路
を介してスイッチング駆動信号が供給されるので、例え
ば図4Aに示すノイズ信号Nが信号入力端子10に加え
られても、電界効果トランジスタ13のゲートには、図
4Bに示すノイズ信号Nが積分された信号NIが供給さ
れるので、ノイズ信号Nによって電界効果トランジスタ
13が誤って駆動されることによって生ずる他の回路の
誤動作を防止することができる。
As described above, since the switching drive signal is supplied to the gate of the field effect transistor 13 for controlling the current flowing through the load 14 through the integrating circuit, for example, the noise signal N shown in FIG. 4A is input to the signal input terminal. Even if added to 10, the field effect transistor 13 has its gate supplied with the signal NI obtained by integrating the noise signal N shown in FIG. 4B, so that the field effect transistor 13 is erroneously driven by the noise signal N. It is possible to prevent malfunction of other circuits caused by the above.

【0006】[0006]

【発明が解決しようとする課題】ところで、このような
スイッチング回路では、図4Cに示すスイッチング駆動
信号SDが供給されたときに、このスイッチング駆動信
号SDが積分されて図4Dに示す駆動信号SEとして電
界効果トランジスタ13のゲートに供給される。このた
め、例えば時点t1でスイッチング駆動信号SDがハイ
レベル「H」とされると、駆動信号SEの信号レベルが
時点t1から緩やかに立ち上がり時点t2で所定のレベル
とされる。このとき、電界効果トランジスタ13に流れ
る電流Idmは、図4Eに示すように時点t1から緩や
かに減少して時点t2で「0」とされるので、電界効果
トランジスタ13では、図4Fに示すように時点t1〜
t2の期間中、電力損失Pdmが発生される。
By the way, in such a switching circuit, when the switching drive signal SD shown in FIG. 4C is supplied, the switching drive signal SD is integrated to produce the drive signal SE shown in FIG. 4D. It is supplied to the gate of the field effect transistor 13. Therefore, for example, when the switching drive signal SD is set to the high level “H” at the time point t1, the signal level of the drive signal SE gradually rises from the time point t1 and becomes the predetermined level at the time point t2. At this time, the current Idm flowing through the field-effect transistor 13 gradually decreases from time t1 to “0” at time t2 as shown in FIG. 4E. From time t1
During the period of t2, the power loss Pdm is generated.

【0007】また時点t3でスイッチング駆動信号SD
がローレベル「L」とされたときも同様に、駆動信号S
Eの信号レベルが時点t3から緩やかに立ち下がり時点
t4で「0」とされて、時点t3〜t4の期間中、電界効
果トランジスタ13で電力損失が増加する。
At the time t3, the switching drive signal SD
Similarly, when the drive signal S is set to the low level "L", the drive signal S
The signal level of E gradually falls from time t3 to "0" at time t4, and the power loss in the field effect transistor 13 increases during the period from time t3 to t4.

【0008】このように、電界効果トランジスタ13の
ゲートには、信号の立ち上がりや立ち下がりが緩やかと
された駆動信号SEが供給されるので、電界効果トラン
ジスタ13での電力損失が増加すると共に、電力損失の
増加によって電界効果トランジスタ13の発熱が大きい
ものとされる。
As described above, since the gate of the field effect transistor 13 is supplied with the drive signal SE having a gradual rise and fall of the signal, the power loss in the field effect transistor 13 is increased and the power loss is increased. Due to the increase in loss, the heat generation of the field effect transistor 13 becomes large.

【0009】そこで、この発明では、電力損失が少なく
ノイズによる誤動作を防止できるスイッチング回路を提
供するものである。
Therefore, the present invention provides a switching circuit with less power loss and capable of preventing malfunction due to noise.

【0010】[0010]

【課題を解決するための手段】この発明に係るスイッチ
ング回路は、信号の立ち上がり時と立ち下がり時で時定
数が異なる積分回路と、積分回路で積分されたスイッチ
ング駆動信号に基づき電源供給部から負荷に流れる電流
を制御するスイッチング素子と、スイッチング素子に接
続されてスイッチング素子を保護する容量性負荷を有
し、積分回路では、容量性負荷に電源供給部から充電電
流の供給が開始される時のスイッチング駆動信号の信号
レベルの変化を、短い時定数で積分するものである。
A switching circuit according to the present invention comprises an integrator circuit having different time constants when the signal rises and when it falls, and a load from a power supply unit based on a switching drive signal integrated by the integrator circuit. Has a switching element for controlling a current flowing through the capacitor, and a capacitive load connected to the switching element to protect the switching element.The integrating circuit is configured to supply the charging current from the power supply unit to the capacitive load when the charging current is started. The change of the signal level of the switching drive signal is integrated with a short time constant.

【0011】この発明においては、積分回路でスイッチ
ング駆動信号を積分することによりスイッチング駆動信
号にノイズが含まれてもノイズレベルが小さいものとさ
れる。また、容量性負荷に充電電流の供給が開始される
ときのスイッチング駆動信号の信号レベルの変化が短い
時定数で積分されて、スイッチング素子でのスイッチン
グ動作が短時間とされる。
According to the present invention, the integration circuit integrates the switching drive signal to reduce the noise level even if the switching drive signal contains noise. Further, the change in the signal level of the switching drive signal when the supply of the charging current to the capacitive load is started is integrated with a short time constant, and the switching operation of the switching element is shortened.

【0012】[0012]

【発明の実施の形態】以下、この発明について、図を参
照して詳細に説明する。図1は本発明に係るスイッチン
グ回路の実施の一形態の構成を示す図である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram showing a configuration of an embodiment of a switching circuit according to the present invention.

【0013】図1において、スイッチング駆動信号が供
給される信号入力端子20には、抵抗器21と抵抗器2
2からなる直列回路の一方の端部が接続されており、他
方の端部はコンデンサ23およびスイッチング素子であ
る電界効果トランジスタ24のゲートに接続されてい
る。このコンデンサ23の他方の端子は接地されてお
り、抵抗器21,22およびコンデンサ23によって積
分回路が構成されている。
In FIG. 1, a resistor 21 and a resistor 2 are provided at a signal input terminal 20 to which a switching drive signal is supplied.
One end of the series circuit composed of 2 is connected, and the other end is connected to the capacitor 23 and the gate of the field effect transistor 24 which is a switching element. The other terminal of the capacitor 23 is grounded, and the resistors 21 and 22 and the capacitor 23 form an integrating circuit.

【0014】さらに、抵抗器22にはダイオード25が
並列に接続される。なお、ダイオード25は抵抗器22
の信号入力端子20側の端子にカソードが接続される。
Further, a diode 25 is connected in parallel with the resistor 22. The diode 25 is a resistor 22
The cathode is connected to the terminal on the signal input terminal 20 side.

【0015】電界効果トランジスタ24のソースは接地
されており、ドレインはスイッチングトランスやモータ
コイル等からなる負荷26に接続されている。また負荷
26には電源供給部27が接続されており、電界効果ト
ランジスタ24がオン状態とされたときに負荷26に電
流が流れるものとされ、オフ状態とされたときに流れる
電流が停止される。さらに、電界効果トランジスタ24
のソースとドレイン間にはサージ電圧を吸収するための
容量性負荷であるコンデンサ28が接続される。
The source of the field effect transistor 24 is grounded, and the drain is connected to a load 26 composed of a switching transformer, a motor coil and the like. A power supply unit 27 is connected to the load 26 so that a current flows through the load 26 when the field effect transistor 24 is turned on, and a current that flows when the field effect transistor 24 is turned off is stopped. . Further, the field effect transistor 24
A capacitor 28, which is a capacitive load for absorbing a surge voltage, is connected between the source and the drain of the.

【0016】次に、図2を使用して動作について説明す
る。図2Aに示すノイズ信号Nが信号入力端子20に加
えられたときに、正のノイズである場合には、抵抗器2
1,22とコンデンサ23で構成される積分回路でノイ
ズが積分される。また負のノイズである場合には、ダイ
オード25が導通状態とされるので抵抗器21とコンデ
ンサ23で構成される積分回路でノイズが積分される。
このため、図2Bに示すようにノイズ信号Nが積分され
た信号NJは、抵抗器21とコンデンサ23で構成され
る積分回路よりも抵抗器21,22とコンデンサ23で
構成される積分回路の時定数が大きいものとされるので
負のノイズよりも正のノイズのピークレベルが小さいも
のとされる。
Next, the operation will be described with reference to FIG. When the noise signal N shown in FIG. 2A is positive noise when applied to the signal input terminal 20, the resistor 2
Noise is integrated by an integrating circuit configured by the capacitors 1 and 22 and the capacitor 23. In the case of negative noise, the diode 25 is turned on, so that the noise is integrated by the integrating circuit including the resistor 21 and the capacitor 23.
Therefore, as shown in FIG. 2B, the signal NJ obtained by integrating the noise signal N is generated when the integration circuit including the resistors 21 and 22 and the capacitor 23 is more than the integration circuit including the resistors 21 and 23. Since the constant is large, the peak level of positive noise is smaller than that of negative noise.

【0017】ここで、例えば電界効果トランジスタ24
がオフ状態とされているときに正のノイズが信号入力端
子20に加えられた場合には、抵抗器21,22とコン
デンサ23で構成される積分回路によってピークレベル
が小さいものとされて誤動作を防止できる。電界効果ト
ランジスタ24がオン状態とされているときに負のノイ
ズが信号入力端子20に加えられた場合には、抵抗器2
1とコンデンサ23で構成される積分回路によってピー
クレベルが小さいものとされて誤動作を防止できる。ま
た、抵抗器21とコンデンサ23で構成される積分回路
の時定数が抵抗器21,22とコンデンサ23で構成さ
れる積分回路の時定数よりも小さいために、正のノイズ
よりも負のノイズのピークレベルが大きいものとされ
て、正のノイズよりも負のノイズによる誤動作が生じ易
い。
Here, for example, the field effect transistor 24
If positive noise is applied to the signal input terminal 20 while the switch is in the off state, the peak level is made small by the integrating circuit composed of the resistors 21 and 22 and the capacitor 23, and malfunction occurs. It can be prevented. If negative noise is applied to the signal input terminal 20 while the field effect transistor 24 is turned on, the resistor 2
The integrating circuit composed of 1 and the capacitor 23 reduces the peak level to prevent malfunction. Further, since the time constant of the integrating circuit composed of the resistor 21 and the capacitor 23 is smaller than the time constant of the integrating circuit composed of the resistors 21 and 22 and the capacitor 23, the noise of the negative noise is more than that of the positive noise. Since the peak level is set to be large, the malfunction due to the negative noise is more likely to occur than the positive noise.

【0018】この負のノイズで電界効果トランジスタ2
4がわずかの期間オン状態とされても、負荷26を介し
てコンデンサ28に充電電流が流れるためドレインの電
圧の上昇が緩やかなものとされて誤動作を防止できる。
Due to this negative noise, the field effect transistor 2
Even if 4 is turned on for a short period of time, since the charging current flows through the load 26 to the capacitor 28, the rise in the drain voltage is moderated, and malfunction can be prevented.

【0019】また、このようなスイッチング回路では、
図2Cに示すスイッチング駆動信号SDが供給されたと
きに、このスイッチング駆動信号SDが積分されて図2
Dに示す駆動信号SFとして電界効果トランジスタ24
のゲートに供給される。このため、例えば時点t11でス
イッチング駆動信号SDがハイレベル「H」とされる
と、駆動信号SFの信号レベルが時点t1から緩やかに
立ち上がり時点t12で所定のレベルとされる。このと
き、電界効果トランジスタ24に流れる電流Idnは、
図2Eに示すように時点t11から緩やかに減少して時点
t12で「0」とされるので、電界効果トランジスタ24
では、図2Fに示すように時点t11〜t12の期間中、電
力損失Pdnが発生される。
Further, in such a switching circuit,
When the switching drive signal SD shown in FIG. 2C is supplied, the switching drive signal SD is integrated and
As the drive signal SF shown in D, the field effect transistor 24
Is supplied to the gate. Therefore, for example, when the switching drive signal SD is set to the high level “H” at the time point t11, the signal level of the drive signal SF gradually rises from the time point t1 and becomes the predetermined level at the time point t12. At this time, the current Idn flowing through the field effect transistor 24 is
As shown in FIG. 2E, it gradually decreases from time t11 and becomes “0” at time t12.
Then, as shown in FIG. 2F, the power loss Pdn is generated during the period from time t11 to time t12.

【0020】また、時点t13でスイッチング駆動信号S
Dがローレベル「L」とされたときにはダイオード25
が導通状態とされるので、駆動信号SFの信号レベルが
時点t13から速やかに立ち下がり時点t14で「0」とさ
れて、時点t13〜t14の期間中、電界効果トランジスタ
24で電力損失が増加する。この時点t13〜t14の期間
中の電力損失は、駆動信号SFの信号レベルが速やかに
立ち下がることから、時点t11〜t12の期間中の電力損
失よりも小さいものとされて、電界効果トランジスタ2
4の電力損失を低減することができる。
At the time t13, the switching drive signal S
When D is low level "L", the diode 25
Are made conductive, the signal level of the drive signal SF rapidly falls from the time point t13 to "0" at the time point t14, and the power loss increases in the field effect transistor 24 during the time period from the time points t13 to t14. . The power loss during the period from time t13 to t14 is considered to be smaller than the power loss during the period from time t11 to t12 because the signal level of the drive signal SF rapidly drops.
4 can be reduced.

【0021】このように、上述のスイッチング回路によ
れば、抵抗器21,22やコンデンサ23で構成される
積分回路でスイッチング駆動信号SDを積分することに
よりスイッチング駆動信号SDにノイズが含まれてもノ
イズレベルが小さいものとされるので、ノイズによる誤
動作を防止することができる。
As described above, according to the above-described switching circuit, even if the switching drive signal SD contains noise by integrating the switching drive signal SD by the integrating circuit composed of the resistors 21 and 22 and the capacitor 23. Since the noise level is low, malfunction due to noise can be prevented.

【0022】また、スイッチング駆動信号SDの信号レ
ベルがハイレベル「H」からローレベル「L」とされる
ときには、ダイオード25が導通状態とされて積分回路
の時定数が短いものとされるので、電界効果トランジス
タ24のスイッチング動作の時間が短いものとされて電
界効果トランジスタ24の電力損失を低減させることが
できる。このため、容量の小さい電界効果トランジスタ
を用いることができ、スイッチング回路を安価に構成で
きる。
Further, when the signal level of the switching drive signal SD is changed from the high level "H" to the low level "L", the diode 25 is made conductive and the time constant of the integrating circuit is shortened. Since the switching operation time of the field effect transistor 24 is short, the power loss of the field effect transistor 24 can be reduced. Therefore, a field effect transistor having a small capacitance can be used, and the switching circuit can be constructed at low cost.

【0023】さらに、スイッチング駆動信号SDの信号
レベルがハイレベル「H」からローレベル「L」とされ
て、ダイオード25が導通状態とされることにより積分
回路の時定数が短いものとされた場合、電界効果トラン
ジスタ24がオン状態からオフ状態とされて、負荷26
を介してコンデンサ28に充電電流の供給が開始され
る。このため、ノイズによって電界効果トランジスタ2
4が短時間オフ状態とされても負荷26に流れる電流の
変化が緩やかとされてノイズによる影響を防止できる。
Further, when the signal level of the switching drive signal SD is changed from the high level “H” to the low level “L” and the diode 25 is made conductive, the time constant of the integrating circuit is made short. , The field effect transistor 24 is changed from the ON state to the OFF state, and the load 26
The supply of the charging current to the capacitor 28 is started via. Therefore, the field effect transistor 2 is affected by noise.
Even if the switch 4 is turned off for a short time, the change in the current flowing through the load 26 is moderated and the influence of noise can be prevented.

【0024】なお、上述の実施の形態ではスイッチング
素子として電界効果トランジスタを用いるものとしたが
PNP形トランジスタやNPN形トランジスタ等であっ
てもよい。またスイッチング駆動信号の信号レベルがロ
ーレベル「L」からハイレベル「H」とされたときに、
容量性負荷に充電電流が流れる場合には、ダイオードを
逆向きとすることで、容易に時定数を切り換えることが
できる。
Although the field effect transistor is used as the switching element in the above embodiment, it may be a PNP type transistor, an NPN type transistor or the like. Further, when the signal level of the switching drive signal is changed from the low level “L” to the high level “H”,
When the charging current flows through the capacitive load, the time constant can be easily switched by reversing the diode.

【0025】[0025]

【発明の効果】この発明によれば、積分回路でスイッチ
ング駆動信号を積分することによりスイッチング駆動信
号にノイズが含まれてもノイズレベルが小さいものとさ
れるので、ノイズによる誤動作を防止することができ
る。
According to the present invention, by integrating the switching drive signal by the integrating circuit, the noise level is made small even if the switching drive signal contains noise, so that malfunction due to noise can be prevented. it can.

【0026】また、容量性負荷に充電電流の供給が開始
されるときのスイッチング駆動信号の信号レベルの変化
を短い時定数で積分することにより、スイッチング素子
でのスイッチング動作が短時間とされるので、スイッチ
ング素子の電力損失を低減させることができる。このた
め、容量の小さいスイッチング素子を用いることがで
き、スイッチング回路を安価に構成できる。
Further, since the change of the signal level of the switching drive signal when the charging current is started to be supplied to the capacitive load is integrated with a short time constant, the switching operation of the switching element is shortened. The power loss of the switching element can be reduced. Therefore, a switching element having a small capacity can be used, and the switching circuit can be constructed at low cost.

【0027】さらに、時定数が短い場合であっても、容
量性負荷に充電電流の供給が行われて信号レベルの変化
が緩やかとされるので、ノイズによる影響を防止でき
る。
Further, even when the time constant is short, the charging current is supplied to the capacitive load and the change in the signal level is moderated, so that the influence of noise can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係るスイッチング回路の実施の一形
態の構成を示す図である。
FIG. 1 is a diagram showing a configuration of an embodiment of a switching circuit according to the present invention.

【図2】スイッチング回路の動作を示す図である。FIG. 2 is a diagram showing an operation of a switching circuit.

【図3】従来のスイッチング回路の構成を示す図であ
る。
FIG. 3 is a diagram showing a configuration of a conventional switching circuit.

【図4】従来のスイッチング回路の動作を示す図であ
る。
FIG. 4 is a diagram showing an operation of a conventional switching circuit.

【符号の説明】[Explanation of symbols]

10,20 信号入力端子 13,24 電界効果トランジスタ 14,26 負荷 15,27 電源供給部 10, 20 Signal input terminal 13, 24 Field effect transistor 14, 26 Load 15, 27 Power supply unit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 信号の立ち上がり時と立ち下がり時で時
定数が異なる積分回路と、 上記積分回路で積分されたスイッチング駆動信号に基づ
き電源供給部から負荷に流れる電流を制御するスイッチ
ング素子と、 上記スイッチング素子に接続されて上記スイッチング素
子を保護する容量性負荷を有し、 上記積分回路では、上記容量性負荷に上記電源供給部か
ら充電電流の供給が開始される時の上記スイッチング駆
動信号の信号レベルの変化を、短い時定数で積分するこ
とを特徴とするスイッチング回路。
1. An integrating circuit having different time constants when the signal rises and when falling, a switching element which controls a current flowing from a power supply unit to a load based on a switching drive signal integrated by the integrating circuit, A signal of the switching drive signal at the time of starting the supply of the charging current from the power supply unit to the capacitive load in the integrating circuit, the capacitive load being connected to the switching element to protect the switching element. A switching circuit characterized by integrating a level change with a short time constant.
JP8068577A 1996-03-25 1996-03-25 Switching circuit Pending JPH09261024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8068577A JPH09261024A (en) 1996-03-25 1996-03-25 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8068577A JPH09261024A (en) 1996-03-25 1996-03-25 Switching circuit

Publications (1)

Publication Number Publication Date
JPH09261024A true JPH09261024A (en) 1997-10-03

Family

ID=13377779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8068577A Pending JPH09261024A (en) 1996-03-25 1996-03-25 Switching circuit

Country Status (1)

Country Link
JP (1) JPH09261024A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012677A (en) * 2013-06-28 2015-01-19 株式会社豊田自動織機 Method and apparatus for controlling switching of power mosfet
JP2015122676A (en) * 2013-12-25 2015-07-02 ボッシュ株式会社 Drive circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012677A (en) * 2013-06-28 2015-01-19 株式会社豊田自動織機 Method and apparatus for controlling switching of power mosfet
JP2015122676A (en) * 2013-12-25 2015-07-02 ボッシュ株式会社 Drive circuit

Similar Documents

Publication Publication Date Title
US5157270A (en) Reset signal generating circuit
JP2818508B2 (en) Small portable electronic devices
JPH09261024A (en) Switching circuit
JP3504016B2 (en) Switching power supply circuit
JPH08223017A (en) Power-on and power-off reset device
JPS6122345Y2 (en)
JP3823622B2 (en) Overheat protection circuit
JPH06197445A (en) Transistor protection circuit
JPH05292735A (en) Step-down type switching regulator
JP2000020143A (en) Capacitance discharge circuit and slow start circuit provided with this circuit
JP2507594B2 (en) Slow start circuit
JPH082894Y2 (en) Power switch circuit
JPS5847455Y2 (en) automatic power off device
KR910001300Y1 (en) Pop noise reduction circuit in time of switching power supply
JPS6318180Y2 (en)
JPS6338694Y2 (en)
JPH10126969A (en) Power supply circuit
KR920004925B1 (en) Noise muting and constant voltage control circuit
JPS6016054B2 (en) Relay drive circuit
JPS647701B2 (en)
JP2601724Y2 (en) Starting circuit
JP3369490B2 (en) Current limiter circuit for power supply circuit
JP2710334B2 (en) Power amplifier
KR890000225Y1 (en) Power supply control circuit with mutting function
KR890003753Y1 (en) Automatic reset circuit in micro computer