JPH09251334A - 消費電力制御方式 - Google Patents
消費電力制御方式Info
- Publication number
- JPH09251334A JPH09251334A JP8060579A JP6057996A JPH09251334A JP H09251334 A JPH09251334 A JP H09251334A JP 8060579 A JP8060579 A JP 8060579A JP 6057996 A JP6057996 A JP 6057996A JP H09251334 A JPH09251334 A JP H09251334A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- register
- control circuit
- value
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】パソコンが大量に導入された場合、オフィスの
規定値以上の電力を使用することができない。各機器の
最大電力の合計がオフィスの最大電力を越える場合、ブ
レーカー断の危険性がある。 【解決手段】消費電力の最大値を設定する手段と、各デ
バイスの消費電力を検知する手段と、検知した消費電力
の合計を算出する手段と、該算出データと前出の消費電
力の最大値を比較する手段と、該比較結果によって各デ
バイスの動作を制御する手段を備え、消費電力を一定に
保つ機能をもつ事を特徴とする消費電力制御方式。
規定値以上の電力を使用することができない。各機器の
最大電力の合計がオフィスの最大電力を越える場合、ブ
レーカー断の危険性がある。 【解決手段】消費電力の最大値を設定する手段と、各デ
バイスの消費電力を検知する手段と、検知した消費電力
の合計を算出する手段と、該算出データと前出の消費電
力の最大値を比較する手段と、該比較結果によって各デ
バイスの動作を制御する手段を備え、消費電力を一定に
保つ機能をもつ事を特徴とする消費電力制御方式。
Description
【0001】
【発明の属する技術分野】本発明は、コンピュータ等の
情報処理装置の電力制御に関する。
情報処理装置の電力制御に関する。
【0002】
【従来の技術】近年、パーソナルコンピュータ(以下パ
ソコンと略す)の性能向上が著しい。これは中央処理装
置(以下CPUと略す)の高速化と表示コントローラの
高速化、また、補助記憶装置の大容量化が進んだことに
よるところが大きい。
ソコンと略す)の性能向上が著しい。これは中央処理装
置(以下CPUと略す)の高速化と表示コントローラの
高速化、また、補助記憶装置の大容量化が進んだことに
よるところが大きい。
【0003】これらにより性能は大幅に向上したが、そ
の反面消費電力が増大する傾向にある。現在、環境保護
の面からエネルギー消費を抑えることは重要なファクタ
ーとなってきている。現在では消費電力を抑えるため、
様々な方法が取られている。例えば、以下のような方法
が一般的である。
の反面消費電力が増大する傾向にある。現在、環境保護
の面からエネルギー消費を抑えることは重要なファクタ
ーとなってきている。現在では消費電力を抑えるため、
様々な方法が取られている。例えば、以下のような方法
が一般的である。
【0004】1.一定の期間HDD(補助記憶装置の一
種)をアクセスしなかった場合、HDDのモーターを停
止させる。
種)をアクセスしなかった場合、HDDのモーターを停
止させる。
【0005】2.一定の期間入力がなかった場合、表示
装置を停止させる。
装置を停止させる。
【0006】3.一定の期間入力がなかった場合、CP
Uのクロック周波数を低下させる。
Uのクロック周波数を低下させる。
【0007】4.一定の期間入力がなかった場合、CP
Uのクロックを停止させる。
Uのクロックを停止させる。
【0008】
【発明が解決しようとする課題】上記のような手段は個
々の装置の消費電力を抑えるのに有効な方法である。し
かし、近年のオフィスの様にパソコンが大量に導入され
た場合、オフィスの最大電力が決まっているため、その
規定値以上の電力を使用することができないのが現状で
ある。各機器の最大電力を足しあわせた結果をオフィス
の最大電力以下にしておけば問題ないが、常に最大電力
を使用しているわけではないので非効率的である。従来
の手段ではこの部分の制御を人間が行う必要があったた
め手間がかかり、また偶然に全パソコンが最大電力を使
用してしまった場合は最悪の場合ブレーカーが落ち、デ
ータを消失する事となる。
々の装置の消費電力を抑えるのに有効な方法である。し
かし、近年のオフィスの様にパソコンが大量に導入され
た場合、オフィスの最大電力が決まっているため、その
規定値以上の電力を使用することができないのが現状で
ある。各機器の最大電力を足しあわせた結果をオフィス
の最大電力以下にしておけば問題ないが、常に最大電力
を使用しているわけではないので非効率的である。従来
の手段ではこの部分の制御を人間が行う必要があったた
め手間がかかり、また偶然に全パソコンが最大電力を使
用してしまった場合は最悪の場合ブレーカーが落ち、デ
ータを消失する事となる。
【0009】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、消費電力の最大値を設定する手段と、各
デバイスの消費電力を検知する手段と、検知した消費電
力の合計を算出する手段と、該算出データと前出の消費
電力の最大値を比較する手段と、該比較結果によって各
デバイスの動作を制御する手段を備え、消費電力を一定
に保つ機能をもつ事を特徴とする消費電力制御方式を提
供する。
めに本発明は、消費電力の最大値を設定する手段と、各
デバイスの消費電力を検知する手段と、検知した消費電
力の合計を算出する手段と、該算出データと前出の消費
電力の最大値を比較する手段と、該比較結果によって各
デバイスの動作を制御する手段を備え、消費電力を一定
に保つ機能をもつ事を特徴とする消費電力制御方式を提
供する。
【0010】
【発明の実施の形態】図1から図3を用いて本発明の実
施例を説明する。まず図1を用いて本発明による電力制
御部の動作を説明する。図1は本発明による電力制御回
路の一実施例である。10は本発明による電力制御部、
21は装置の目標消費電力を設定する装置消費電力レジ
スタ、22はCPUの消費電力を検知するCPU消費電
力レジスタ、23はHDDの消費電力を検知するHDD
消費電力レジスタ、24はCRTの消費電力を検知する
CRT消費電力レジスタ、25はその他のデバイスの消
費電力を検知するその他消費電力レジスタ、26はCP
U消費電力レジスタ22とHDD消費電力レジスタ23
と、CRT消費電力レジスタ24と、その他消費電力レ
ジスタ25の電力の合計を算出する加算回路、27は装
置消費電力レジスタ21と加算回路26の算出結果を比
較する比較回路、28は比較回路27の結果を元にして
各デバイスへフィードバックをかける全体制御回路、2
9は全体制御回路28の命令に従いCPUの消費電力を
制御するCPU制御回路、30は全体制御回路28の命
令に従いHDDの消費電力を制御するHDD制御回路、
31は全体制御回路28の命令に従いCRTの消費電力
を制御するCRT制御回路、32は全体制御回路28の
命令に従いその他のデバイスの消費電力を制御するその
他制御回路である。以下本実施例の動作を説明する。ま
ず初期設定として、装置消費電力レジスタ21にその装
置が目標とする最大消費電力を設定する。その後、CP
U消費電力レジスタ22からその他消費電力レジスタ2
5までの4レジスタの値を元に加算回路26が現在の消
費電力を計算する。その計算結果と目標である装置消費
電力レジスタ21に設定している値を比較回路27が比
較する。その結果は全体制御回路28へ引き渡される。
全体制御回路28は装置消費電力レジスタ21の値が加
算回路26の値より大きくかつある値以内の差である場
合は特に制御動作を行わない。しかし、ある値以上の差
が生じている場合はCPU制御回路29からその他制御
回路32までの4制御回路のいずれかに対して消費電力
抑制を緩めるように命令する。しかし、その逆の場合は
CPU制御回路29からその他制御回路32までの4制
御回路のいずれかに対して消費電力を抑制するよう命令
する。このように消費電力のフィードバック制御を行う
ことで、設定した消費電力の範囲内で最大のパフォーマ
ンスを実現することが可能となる。
施例を説明する。まず図1を用いて本発明による電力制
御部の動作を説明する。図1は本発明による電力制御回
路の一実施例である。10は本発明による電力制御部、
21は装置の目標消費電力を設定する装置消費電力レジ
スタ、22はCPUの消費電力を検知するCPU消費電
力レジスタ、23はHDDの消費電力を検知するHDD
消費電力レジスタ、24はCRTの消費電力を検知する
CRT消費電力レジスタ、25はその他のデバイスの消
費電力を検知するその他消費電力レジスタ、26はCP
U消費電力レジスタ22とHDD消費電力レジスタ23
と、CRT消費電力レジスタ24と、その他消費電力レ
ジスタ25の電力の合計を算出する加算回路、27は装
置消費電力レジスタ21と加算回路26の算出結果を比
較する比較回路、28は比較回路27の結果を元にして
各デバイスへフィードバックをかける全体制御回路、2
9は全体制御回路28の命令に従いCPUの消費電力を
制御するCPU制御回路、30は全体制御回路28の命
令に従いHDDの消費電力を制御するHDD制御回路、
31は全体制御回路28の命令に従いCRTの消費電力
を制御するCRT制御回路、32は全体制御回路28の
命令に従いその他のデバイスの消費電力を制御するその
他制御回路である。以下本実施例の動作を説明する。ま
ず初期設定として、装置消費電力レジスタ21にその装
置が目標とする最大消費電力を設定する。その後、CP
U消費電力レジスタ22からその他消費電力レジスタ2
5までの4レジスタの値を元に加算回路26が現在の消
費電力を計算する。その計算結果と目標である装置消費
電力レジスタ21に設定している値を比較回路27が比
較する。その結果は全体制御回路28へ引き渡される。
全体制御回路28は装置消費電力レジスタ21の値が加
算回路26の値より大きくかつある値以内の差である場
合は特に制御動作を行わない。しかし、ある値以上の差
が生じている場合はCPU制御回路29からその他制御
回路32までの4制御回路のいずれかに対して消費電力
抑制を緩めるように命令する。しかし、その逆の場合は
CPU制御回路29からその他制御回路32までの4制
御回路のいずれかに対して消費電力を抑制するよう命令
する。このように消費電力のフィードバック制御を行う
ことで、設定した消費電力の範囲内で最大のパフォーマ
ンスを実現することが可能となる。
【0011】本実施例では消費電力レジスタ(22から
25)を4個としているがこれはそれ以上でもそれ以下
でもかまわない。また、消費電力制御回路(29から3
2)を4個としているがそれ以上でもそれ以下でもかま
わない。
25)を4個としているがこれはそれ以上でもそれ以下
でもかまわない。また、消費電力制御回路(29から3
2)を4個としているがそれ以上でもそれ以下でもかま
わない。
【0012】次に図2を用いて本発明による電力制御装
置の構成を説明する。図2は本発明による消費電力制御
装置のブロック図である。10は本発明による電力制御
部、40は代表的な補助記憶装置であるHDD、50は
CPU、60はその他のデバイス類(例えばFDD、メ
モリ等々)、70はCRT(表示装置)である。以下、
本装置の動作の概略を説明する。電力制御部10はHD
D40,CPU50、その他60,CRT70の消費電
力を検知し、電力制御部10の中に設定してある目標電
力と比較し、消費電力が目標電力を上回るようならばH
DD40,CPU50、その他60にフィードバックを
かけ、消費電力を目標電力以下に抑える。
置の構成を説明する。図2は本発明による消費電力制御
装置のブロック図である。10は本発明による電力制御
部、40は代表的な補助記憶装置であるHDD、50は
CPU、60はその他のデバイス類(例えばFDD、メ
モリ等々)、70はCRT(表示装置)である。以下、
本装置の動作の概略を説明する。電力制御部10はHD
D40,CPU50、その他60,CRT70の消費電
力を検知し、電力制御部10の中に設定してある目標電
力と比較し、消費電力が目標電力を上回るようならばH
DD40,CPU50、その他60にフィードバックを
かけ、消費電力を目標電力以下に抑える。
【0013】なお、ここでデバイスとして4例を挙げて
いるがそれ以外のデバイスであってもかまわない。ま
た、各デバイスは消費電力を通知する手段を持っていて
も持っていなくてもかまわない(但しその場合は電力制
御部が全ての消費電力を把握している必要がある)。
いるがそれ以外のデバイスであってもかまわない。ま
た、各デバイスは消費電力を通知する手段を持っていて
も持っていなくてもかまわない(但しその場合は電力制
御部が全ての消費電力を把握している必要がある)。
【0014】次に図3に消費電力の動作の一例を示す。
最大消費電力時にCPUが30W、HDDが30W、C
RTが70W、その他のデバイスが30Wを消費する装
置を考える。本装置は最大動作時には160Wを消費す
る。装置の目標最大電力を130Wとすると例1ではH
DDが20W、その他のデバイスが10W消費電力を抑
えている。本状態はHDDアクセスがなく、また他のデ
バイスへのアクセスもない、CPUがメインで動作して
いる場合と考えることができる。この状態からHDDの
アクセスが始まった場合を考える。HDDの消費電力は
30Wへと20W増加する。そうすると本発明による電
力制御装置は、CPUの動作クロックを低下させ、10
Wへ抑える。一般的にHDDアクセス中はCPUはそれ
ほど高速な動作を要求されないため別段不都合は生じな
い。このように他のデバイスへの消費電力が増加した場
合も、その他のデバイスへの消費電力抑制の命令を発す
ることで消費電力を一定に保つことができる。また、参
考として例3にスタンバイモードに入った場合の状態を
記述する。この場合、CPU,HDD,CRT、その他
のデバイスともに消費電力を抑えるため装置の消費電力
は50Wへと低下する。この場合は従来の電力制御機構
が動作するため本発明の消費電力制御は動作しない。
最大消費電力時にCPUが30W、HDDが30W、C
RTが70W、その他のデバイスが30Wを消費する装
置を考える。本装置は最大動作時には160Wを消費す
る。装置の目標最大電力を130Wとすると例1ではH
DDが20W、その他のデバイスが10W消費電力を抑
えている。本状態はHDDアクセスがなく、また他のデ
バイスへのアクセスもない、CPUがメインで動作して
いる場合と考えることができる。この状態からHDDの
アクセスが始まった場合を考える。HDDの消費電力は
30Wへと20W増加する。そうすると本発明による電
力制御装置は、CPUの動作クロックを低下させ、10
Wへ抑える。一般的にHDDアクセス中はCPUはそれ
ほど高速な動作を要求されないため別段不都合は生じな
い。このように他のデバイスへの消費電力が増加した場
合も、その他のデバイスへの消費電力抑制の命令を発す
ることで消費電力を一定に保つことができる。また、参
考として例3にスタンバイモードに入った場合の状態を
記述する。この場合、CPU,HDD,CRT、その他
のデバイスともに消費電力を抑えるため装置の消費電力
は50Wへと低下する。この場合は従来の電力制御機構
が動作するため本発明の消費電力制御は動作しない。
【0015】
【発明の効果】パソコンの最大消費電力を設定しておけ
ば、自動的にその範囲内の消費電力で動作をおこなうこ
とができる。それによって電力の消費量を抑えることが
出来、電力の過大消費によって生じるブレーカー断によ
るデータの消失を予防することが出来る。
ば、自動的にその範囲内の消費電力で動作をおこなうこ
とができる。それによって電力の消費量を抑えることが
出来、電力の過大消費によって生じるブレーカー断によ
るデータの消失を予防することが出来る。
【図1】本発明による電力制御部の一実施例のブロック
図である。
図である。
【図2】本発明による電力制御装置の実施例のブロック
図である。
図である。
【図3】本発明による電力制御の動作例を示す図であ
る。
る。
10…本発明による電力制御部、21…装置の目標消費
電力を設定する装置消費電力レジスタ、22…CPUの
消費電力を検知するCPU消費電力レジスタ、23…H
DDの消費電力を検知するHDD消費電力レジスタ、2
4…CRTの消費電力を検知するCRT消費電力レジス
タ、25…その他のデバイスの消費電力を検知するその
他消費電力レジスタ、26…CPU消費電力レジスタ2
2とHDD消費電力レジスタ23と、CRT消費電力レ
ジスタ24と、その他消費電力レジスタ25の電力の合
計を算出する加算回路、27…装置消費電力レジスタ2
1と加算回路26の算出結果を比較する比較回路、28
…比較回路27の結果を元にして各デバイスへフィード
バックをかける全体制御回路、29…全体制御回路28
の命令に従いCPUの消費電力を制御するCPU制御回
路、30…全体制御回路28の命令に従いHDDの消費
電力を制御するHDD制御回路、31…全体制御回路2
8の命令に従いCRTの消費電力を制御するCRT制御
回路、32…全体制御回路28の命令に従いその他のデ
バイスの消費電力を制御するその他制御回路、40…代
表的な補助記憶装置であるHDD、50…CPU、60
…その他のデバイス類(例えばFDD、メモリ等々)、
70…CRT(表示装置)。
電力を設定する装置消費電力レジスタ、22…CPUの
消費電力を検知するCPU消費電力レジスタ、23…H
DDの消費電力を検知するHDD消費電力レジスタ、2
4…CRTの消費電力を検知するCRT消費電力レジス
タ、25…その他のデバイスの消費電力を検知するその
他消費電力レジスタ、26…CPU消費電力レジスタ2
2とHDD消費電力レジスタ23と、CRT消費電力レ
ジスタ24と、その他消費電力レジスタ25の電力の合
計を算出する加算回路、27…装置消費電力レジスタ2
1と加算回路26の算出結果を比較する比較回路、28
…比較回路27の結果を元にして各デバイスへフィード
バックをかける全体制御回路、29…全体制御回路28
の命令に従いCPUの消費電力を制御するCPU制御回
路、30…全体制御回路28の命令に従いHDDの消費
電力を制御するHDD制御回路、31…全体制御回路2
8の命令に従いCRTの消費電力を制御するCRT制御
回路、32…全体制御回路28の命令に従いその他のデ
バイスの消費電力を制御するその他制御回路、40…代
表的な補助記憶装置であるHDD、50…CPU、60
…その他のデバイス類(例えばFDD、メモリ等々)、
70…CRT(表示装置)。
Claims (1)
- 【請求項1】消費電力の最大値を設定する手段と、 各デバイスの消費電力を検知する手段と、 検知した消費電力の合計を算出する手段と、 該算出データと前出の消費電力の最大値を比較する手段
と、 該比較結果によって各デバイスの動作を制御する手段を
備え、消費電力を一定に保つ機能をもつ事を特徴とする
消費電力制御方式
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8060579A JPH09251334A (ja) | 1996-03-18 | 1996-03-18 | 消費電力制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8060579A JPH09251334A (ja) | 1996-03-18 | 1996-03-18 | 消費電力制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09251334A true JPH09251334A (ja) | 1997-09-22 |
Family
ID=13146308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8060579A Pending JPH09251334A (ja) | 1996-03-18 | 1996-03-18 | 消費電力制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09251334A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020008110A (ko) * | 1998-12-23 | 2002-01-29 | 피터 엔. 데트킨 | 컴퓨터 시스템에서의 전력 소비 관리 방법 및 장치 |
US6789207B1 (en) | 1998-07-02 | 2004-09-07 | Renesas Technology Corp. | Microprocessor |
US7178043B2 (en) | 2002-04-02 | 2007-02-13 | Kabushiki Kaisha Toshiba | Power consumption control method and information processing device |
US7212954B2 (en) | 2005-01-28 | 2007-05-01 | Fujitsu Limited | Information processing apparatus, failure monitoring method and failure monitoring computer program |
JP2007287150A (ja) * | 2006-04-15 | 2007-11-01 | Hewlett-Packard Development Co Lp | 電力管理システム及び方法 |
JP2008160971A (ja) * | 2006-12-25 | 2008-07-10 | Fujitsu Ltd | 消費電力調整プログラム,装置,および処理方法 |
JP2008197871A (ja) * | 2007-02-13 | 2008-08-28 | Fuji Xerox Co Ltd | 給電システム、端末装置およびプログラム |
JP2009159712A (ja) * | 2007-12-26 | 2009-07-16 | Fujitsu Ltd | 消費電力監視プログラム、消費電力監視装置、および消費電力監視方法 |
CN104798005A (zh) * | 2012-12-28 | 2015-07-22 | 英特尔公司 | 总平台功率控制 |
US9542104B2 (en) | 2013-08-05 | 2017-01-10 | Western Digital Technologies, Inc. | System and method for controlling a storage device |
JP2019101870A (ja) * | 2017-12-05 | 2019-06-24 | 富士通株式会社 | 電力制御システム及び電力制御プログラム |
-
1996
- 1996-03-18 JP JP8060579A patent/JPH09251334A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6789207B1 (en) | 1998-07-02 | 2004-09-07 | Renesas Technology Corp. | Microprocessor |
KR20020008110A (ko) * | 1998-12-23 | 2002-01-29 | 피터 엔. 데트킨 | 컴퓨터 시스템에서의 전력 소비 관리 방법 및 장치 |
US7178043B2 (en) | 2002-04-02 | 2007-02-13 | Kabushiki Kaisha Toshiba | Power consumption control method and information processing device |
US7212954B2 (en) | 2005-01-28 | 2007-05-01 | Fujitsu Limited | Information processing apparatus, failure monitoring method and failure monitoring computer program |
JP2007287150A (ja) * | 2006-04-15 | 2007-11-01 | Hewlett-Packard Development Co Lp | 電力管理システム及び方法 |
JP2008160971A (ja) * | 2006-12-25 | 2008-07-10 | Fujitsu Ltd | 消費電力調整プログラム,装置,および処理方法 |
JP2008197871A (ja) * | 2007-02-13 | 2008-08-28 | Fuji Xerox Co Ltd | 給電システム、端末装置およびプログラム |
JP2009159712A (ja) * | 2007-12-26 | 2009-07-16 | Fujitsu Ltd | 消費電力監視プログラム、消費電力監視装置、および消費電力監視方法 |
US8185753B2 (en) | 2007-12-26 | 2012-05-22 | Fujitsu Limited | Storage medium for storing power consumption monitor program, power consumption monitor apparatus and power consumption monitor method |
CN104798005A (zh) * | 2012-12-28 | 2015-07-22 | 英特尔公司 | 总平台功率控制 |
US9542104B2 (en) | 2013-08-05 | 2017-01-10 | Western Digital Technologies, Inc. | System and method for controlling a storage device |
JP2019101870A (ja) * | 2017-12-05 | 2019-06-24 | 富士通株式会社 | 電力制御システム及び電力制御プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5787294A (en) | System for reducing the power consumption of a computer system and method therefor | |
US7340622B2 (en) | Method and apparatus for selectively increasing the operating speed of an electronic circuit | |
JP3297389B2 (ja) | 消費電力制御方法および電気機器 | |
US7076672B2 (en) | Method and apparatus for performance effective power throttling | |
EP1763723B1 (en) | Extended thermal management | |
EP1141812B1 (en) | Apparatus and method for automatic cpu speed control | |
EP0712064B1 (en) | Variable frequency clock control for microprocessor-based computer systems | |
US7028196B2 (en) | System, method and apparatus for conserving power consumed by a system having a processor integrated circuit | |
JP3419784B2 (ja) | 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法 | |
JPH1011176A (ja) | マイクロプロセッサチップ用冷却ファンを備えたコンピュータシステム及びその冷却ファン制御方法 | |
JPH08503566A (ja) | コンピュータ装置の電力消費を自動的に減少させる方法 | |
WO2002021245A1 (fr) | Procede, dispositif et environnement de commande d'horloge | |
JP2007128556A (ja) | Cpuの動作特性に応じてコンピュータの動作を制御する方法と装置 | |
JPH08202468A (ja) | マルチプロセッサシステム | |
JP3742364B2 (ja) | クロック周波数の制御方法および電子機器 | |
US20130219206A1 (en) | Method And Apparatus For Reducing Server Power Supply Size And Cost | |
JPH09251334A (ja) | 消費電力制御方式 | |
JPH07302138A (ja) | 電子機器及び該機器における電源制御方法 | |
US20040255174A1 (en) | Method of controlling the operational mode of a computer system | |
JP2000100054A (ja) | 二次記憶装置 | |
JP2766170B2 (ja) | Cpu稼働率に基づいた省電力方式 | |
EP2821880B1 (en) | Power control system and method thereof | |
JP2001022480A (ja) | 情報処理装置 | |
JPH08115142A (ja) | 電子機器 | |
JPH11184550A (ja) | コンピュータシステムおよびタイマ割り込み制御方法 |