JPH09243993A - Liquid crystal device and electronic apparatus - Google Patents

Liquid crystal device and electronic apparatus

Info

Publication number
JPH09243993A
JPH09243993A JP4902096A JP4902096A JPH09243993A JP H09243993 A JPH09243993 A JP H09243993A JP 4902096 A JP4902096 A JP 4902096A JP 4902096 A JP4902096 A JP 4902096A JP H09243993 A JPH09243993 A JP H09243993A
Authority
JP
Japan
Prior art keywords
field
liquid crystal
crystal device
period
start signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4902096A
Other languages
Japanese (ja)
Inventor
Makoto Katase
誠 片瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4902096A priority Critical patent/JPH09243993A/en
Publication of JPH09243993A publication Critical patent/JPH09243993A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make it possible to execute display of an arbitrary display capacity (display duty) without being limited by the output number of low drivers by independently forming field signals. SOLUTION: The number of simultaneous selection is specified to L(1<L<=n) lines and (i) is defined to indicate the field number of 1<i<n. The field period from the i-th scanning to the (i+1)tn scanning is farmed as the value which indicates the one field period obtd. by holding the results of the measurement from a scanning start signal to a scanning start signal and dividing the results of the holding by L. A clock counter 1 measures how many SCAN-CKs exist in the period from a START signal to a START signal. An arithmetic and logic unit 2 takes in the results of the measurement and divide the same by the number L of the simultaneously selection lines. The results are held in a latch 3 and are compared with the value of the successively updated clock counter 1. A CA signal is outputted at every period divided by the value held in the latch 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ワープロ、パソコ
ン、携帯情報機器、携帯電話等、情報処理装置の表示部
となる液晶装置さらに電子機器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device which is a display portion of an information processing device such as a word processor, a personal computer, a portable information device, a portable telephone, and an electronic device.

【0002】[0002]

【従来の技術】従来の直交関数を用いた複数ライン同時
選択駆動方法(IHAT法およびMLS法)を使用した
液晶装置は、図10に示すタイミングチャート及び図9
の液晶装置の概略図に示すようになっていた。基本技術
はIHAT法の文献(T.N,RUCKMONGATHAN:"A generaliz
ed addressing technique for rms responding matrix"
1988 INTERNATIONAL DISPLAY RESEARCH CONFERENCE ,P8
0)に記載されている。分散駆動するために走査開始信号
(START)からロウドライバーの出力信号数÷選択
数Lで決まる期間を、走査開始信号によって初期設定さ
れるリングカウンタ(シフトレジスタによるループ)を
構成してカスケード接続されたロウドライバーそれぞれ
が選択時期及びフィールド番号(第何番めのフィールド
かを示す番号)を認識するようにしていた。またカラム
ドライバーはリングカウンタをループするフィールド信
号を入力してフィールド番号を認識していた。(ロウと
は選択信号が与えられる共通電極を意味し、カラムとは
画面データに対応した信号が与えられる信号電極を意味
する。カラムドライバー及びロウドライバーはそれぞれ
該当する電極を駆動する。)
2. Description of the Related Art A conventional liquid crystal device using a multiple line simultaneous selection driving method (IHAT method and MLS method) using an orthogonal function is shown in a timing chart of FIG.
As shown in the schematic view of the liquid crystal device. The basic technology is the IHAT method document (TN, RUCKMONGATHAN: "A generaliz
ed addressing technique for rms responding matrix "
1988 INTERNATIONAL DISPLAY RESEARCH CONFERENCE, P8
0). In order to perform distributed driving, a period determined by the number of output signals of the row driver divided by the number of selections L from the scan start signal (START) constitutes a ring counter (loop by shift register) that is initialized by the scan start signal and is cascade-connected. Each row driver recognizes the selection time and the field number (the number indicating the number of the field). In addition, the column driver inputs the field signal that loops the ring counter to recognize the field number. (A row means a common electrode to which a selection signal is applied, and a column means a signal electrode to which a signal corresponding to screen data is applied. The column driver and the row driver drive the corresponding electrodes, respectively.)

【0003】[0003]

【発明が解決しようとする課題】上記従来技術は走査ド
ライバーICの出力信号数÷選択数Lで決まるフィール
ド期間が固定されているために、任意の表示デューティ
で表示させることが不可能であった。図9の様な場合は
1/6デューティは実現できず、1/8か1/4デュー
ティを選ぶしか方法がなかった。ドライバーの出力数の
整数倍の表示デューティ以上という制限が残った。(従
来は図9でも判るように先頭ロウドライバーY1は最終
YドライバーY2の出力CA2に依存していた。)そこ
で本発明はこのような問題点を解決するもので、その目
的とするところは任意の表示容量(表示デューティ)の
表示を、ロウドライバーの出力数に制限されることなく
可能とするIHAT法およびMLS法を使用した液晶装
置を提供することにある。
In the above-mentioned prior art, since the field period determined by the number of output signals of the scanning driver IC divided by the number of selections L is fixed, it is impossible to display at any display duty. . In the case of FIG. 9, 1/6 duty cannot be realized, and there is no choice but to choose 1/8 or 1/4 duty. There was a limitation that the display duty was an integer multiple of the number of driver outputs. (Conventionally, the leading row driver Y1 depends on the output CA2 of the final Y driver Y2, as can be seen from FIG. 9.) Therefore, the present invention solves such a problem, and its purpose is arbitrary. It is an object of the present invention to provide a liquid crystal device using the IHAT method and the MLS method, which enables the display of the display capacity (display duty) of 1 above without being limited by the number of outputs of the row driver.

【0004】[0004]

【課題を解決するための手段】請求項1記載の発明は直
交関数を用いた複数ライン選択駆動方法によって駆動さ
れる液晶装置において、選択信号を分散させる分散駆動
する場合、同時選択数をLラインとして(1<L≦
n)、iを1<i<nのフィールド番号(走査番号)を
示すこととし、第i番めの走査から第i+1番めまでの
走査切換えの周期(フィールド周期)を走査開始信号か
ら走査開始信号までの期間を計測した結果を保持し、該
保持結果をLで割って1フィールド周期を示す値として
作成したことを特徴とする。
According to a first aspect of the present invention, in a liquid crystal device driven by a multiple line selection driving method using an orthogonal function, the number of simultaneous selections is L lines when distributed driving is performed to disperse selection signals. As (1 <L ≦
n) and i are field numbers (scan numbers) of 1 <i <n, and the scan switching cycle (field cycle) from the i-th scan to the i + 1-th scan is started from the scan start signal. It is characterized in that the result of measuring the period up to the signal is held, and the held result is divided by L to create a value indicating one field period.

【0005】このように構成したため、請求項1記載の
発明は、任意の表示デューティによる表示ができる。
With this configuration, the invention according to claim 1 can display with an arbitrary display duty.

【0006】請求項2記載の発明は請求項1のフィール
ド周期を外部端子より設定可能としたことを特徴とす
る。
The invention described in claim 2 is characterized in that the field cycle of claim 1 can be set from an external terminal.

【0007】このように構成したため、請求項2記載の
発明は、任意の表示デューティによる表示ができる。
With this configuration, the invention according to claim 2 can display with an arbitrary display duty.

【0008】請求項3記載の発明は請求項1のフィール
ド周期をラッチへ書き込んで設定可能としたことを特徴
とする。
The invention described in claim 3 is characterized in that the field cycle of claim 1 can be set by writing it in a latch.

【0009】このように構成したため、請求項3記載の
発明は、任意の表示デューティによる表示ができる。
With this configuration, the invention according to claim 3 can display with an arbitrary display duty.

【0010】請求項4記載の発明は請求項1の液晶装置
を表示装置として搭載したことを特徴とする。
The invention according to claim 4 is characterized in that the liquid crystal device according to claim 1 is mounted as a display device.

【0011】このため、請求項4記載の発明は、IHA
T法やMLS法の特徴を活かしつつ、任意の表示デュー
ティ、表示画素数の液晶装置を選択でき、商品設計の自
由度が向上する。
Therefore, the invention according to claim 4 is the IHA.
While utilizing the features of the T method and the MLS method, a liquid crystal device with an arbitrary display duty and display pixel number can be selected, and the degree of freedom in product design is improved.

【0012】[0012]

【発明の実施の形態】以下本発明を図面に基づいて説明
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below with reference to the drawings.

【0013】[実施例1]図5は本発明の1実施例であ
る。説明を判りやすくするために表示画素数を8×6と
した。(実際の表示ドットを制限するものではない。実
際はCGAと呼ばれる640×200やVGAと呼ばれ
る640×480等の様々な画素数が考えられる。)信
号ラインはポイントとなる信号のみ示してある。カラム
ドライバーXは8カラム出力である。ロウドライバーY
1,Y2は4ラインの出力をもつ。ここで同時選択数L
=2ラインとした。同時選択数はすでに請求の範囲に記
述したように全ライン選択まで可能であるので2ライン
に限定されるものではない。従来では4ラインの出力を
もつYドライバーの場合、1/8デューティあるいは1
/4デューティでしかロウドライバーY1,Y2は利用
出来なかった。従って1/2デューティや1/6デュー
ティ等の表示を行いたい場合は新規にロウドライバーを
設計する必要があった。しかし本発明ではフィールド信
号を独立に作成することで任意(選択数Lの整数倍)の
表示デューティに対応出来る。図4に本発明の駆動状態
をタイミイングチャートに表す。走査開始信号(STA
RT)は1画面の走査開始毎に「H」レベルとなってい
る。走査クロック(SCN_CK)は表示デューティに
相当する数で制御されている。本実施例ではSCN_C
Kの立ち下りエッジを使用している。ROW1〜6は
「L」レベルは非選択出力になっていることを示し、
「H」レベルは選択出力になっていることを示してい
る。このタイミングチャートはあくまでも1例であるの
で実際はいろいろな組合せが考えられる。例えば非選択
の期間を設ける、あるいはロジック設計の都合で走査ク
ロックは2の累乗数(64、256、512、・・・)
まで余分に出力する等である。さらに図4に従って詳細
に説明する。同時選択数が2であるので2走査(フィー
ルド番号1、フィールド番号2)が2ライン同時で行わ
れる。図4ではF1という第1のフィールド期間とF2
という第2のフィールド期間があることを示している。
F1やF2は直交関係であるので(1、1)と(1、−
1)というようなベクトルの組合せが選ばれる。(詳細
はIHAT法の文献に説明がされている。)選択の状態
をイメージするために図5も並行して説明する。図5の
ハッチング部が選択状態のロウ電極を示している。図5
で示された選択状態の時刻は図4でROW3,4が
「H」のタイミングであるのでF1(フィールド番号
1)及びF2(フィールド番号2)にそれぞれ存在す
る。ここで本発明は図1に示すような回路ブロック6を
Y1が持ち、フィールド期間を自己形成する。従ってカ
スケード接続された最終ロウドライバーY2に依存する
ことなく第1フィールドから第2フィールドまでの走査
サイクルを完結することができる。図1のブロック図に
ついて説明する。回路ブロック6は次のような機能で構
成されている。クロックカウンター1はSTART信号
からSTART信号までの期間にSCAN_CKが幾つ
存在するかを計測する。次に演算器2はクロックカウン
ター1の計測結果を取り込んで同時選択ライン数Lで割
る。そして結果をラッチ3に保持し、更新されていくク
ロックカウンター1の値と比較演算して、ラッチ3に保
持された値で割られた期間毎にCA信号(フィールド期
間の切り替わりを示す)が出力されるように論理が組ま
れている。説明を判り易くする為にデジタル回路で示し
てあるがアナログ回路による構成でもよい。ここに示し
た回路はあくまでも一例であり実施の範囲は請求項に書
かれた内容である。こうして自己形成されたCA信号は
カスケード接続されたラインをシフトしていくことで任
意の表示デューティでの駆動を可能とする。ロウドライ
バーの出力数に制限されることなく設計の自由度を高
め、最適な駆動条件を選べることになった。その上、ロ
ウドライバーを多機種に共通で使用できることより、標
準化が計れ、コストダウンが可能となるという優れた長
所をもつ。 [実施例2]図2は本発明の別の実施例を示す。図2の
ブロック図について説明する。回路ブロック6は次のよ
うな機能で構成されている。ラッチ3に保持された外部
端子より定まる設定データ5と、更新されていくクロッ
クカウンター1値と比較演算して、ラッチ3に保持され
た値で割られた期間毎にCA信号が出力されるように論
理が組まれている。こうして自己形成されたCAはカス
ケード接続されたラインをシフトしていくことで任意の
表示デューティでの駆動を可能とする。
[Embodiment 1] FIG. 5 shows an embodiment of the present invention. The number of display pixels is set to 8 × 6 for easy understanding of the description. (It does not limit the actual display dots. Actually, various numbers of pixels such as 640 × 200 called CGA and 640 × 480 called VGA are conceivable.) The signal line shows only the signal serving as a point. The column driver X has 8 column outputs. Row driver Y
1 and Y2 have outputs of 4 lines. Number of simultaneous selections L
= 2 lines. The number of simultaneous selections is not limited to 2 lines because all lines can be selected as already described in the claims. Conventionally, in the case of a Y driver having an output of 4 lines, 1/8 duty or 1
The row drivers Y1 and Y2 could only be used with / 4 duty. Therefore, in order to display 1/2 duty, 1/6 duty, etc., it is necessary to newly design a row driver. However, in the present invention, it is possible to cope with an arbitrary (integer multiple of the selection number L) display duty by creating the field signal independently. FIG. 4 shows the driving state of the present invention in a timing chart. Scan start signal (STA
RT) is at the "H" level every time one screen is scanned. The scan clock (SCN_CK) is controlled by a number corresponding to the display duty. In this embodiment, SCN_C
The falling edge of K is used. ROW1 to 6 indicate that the "L" level is the non-selected output,
The "H" level indicates that the output is selected. Since this timing chart is just an example, various combinations are actually conceivable. For example, the scanning clock is a power of 2 (64, 256, 512, ...) For the reason of providing a non-selected period or the convenience of logic design.
To output extra. Further, a detailed description will be given with reference to FIG. Since the number of simultaneous selections is 2, two scans (field number 1 and field number 2) are performed simultaneously on two lines. In FIG. 4, the first field period F1 and F2
That is, there is a second field period.
Since F1 and F2 have an orthogonal relationship, (1,1) and (1,-
A vector combination such as 1) is selected. (Details are explained in the literature of the IHAT method.) FIG. 5 is also explained in parallel in order to visualize the state of selection. The hatched portion in FIG. 5 shows the row electrode in the selected state. FIG.
The time in the selected state indicated by is present in F1 (field number 1) and F2 (field number 2), respectively, since the ROW3 and 4 are "H" timing in FIG. Here, in the present invention, Y1 has a circuit block 6 as shown in FIG. 1 and self-forms a field period. Therefore, the scan cycle from the first field to the second field can be completed without depending on the final row driver Y2 connected in cascade. The block diagram of FIG. 1 will be described. The circuit block 6 has the following functions. The clock counter 1 measures how many SCAN_CK exist in the period from the START signal to the START signal. Next, the calculator 2 takes in the measurement result of the clock counter 1 and divides it by the number L of simultaneously selected lines. Then, the result is held in the latch 3 and is compared with the value of the clock counter 1 that is being updated, and a CA signal (indicating the switching of the field period) is output for each period divided by the value held in the latch 3. The logic is designed to be done. Although it is shown as a digital circuit for the sake of clarity, it may be an analog circuit. The circuit shown here is merely an example, and the scope of implementation is the content described in the claims. The CA signal self-formed in this way enables driving at an arbitrary display duty by shifting the lines connected in cascade. The freedom of design was improved without being limited by the number of outputs of the row driver, and the optimum driving conditions could be selected. In addition, since the row driver can be used in common for many models, it has the excellent merit that it can be standardized and cost can be reduced. [Embodiment 2] FIG. 2 shows another embodiment of the present invention. The block diagram of FIG. 2 will be described. The circuit block 6 has the following functions. The CA signal is output every period divided by the value held in the latch 3 by performing a comparison operation with the setting data 5 held by the external terminal held in the latch 3 and the clock counter 1 value being updated. The logic is built into. The CA self-formed in this way can be driven at an arbitrary display duty by shifting the lines connected in cascade.

【0014】[実施例3]図3のような実施例がある。
図3のブロック図について説明する。回路ブロック6は
次のような機能で構成されている。DATA信号で入力
される値をWRITE信号でラッチ3に書き込み、ラッ
チ3に保持されたDATAと、更新されていくクロック
カウンター1の値と比較演算して、ラッチ3に保持され
た値で割られた期間毎にCA信号が出力されるように論
理が組まれている。こうするとソフトウエアでのデュー
ティ変更も容易となる。
[Embodiment 3] There is an embodiment as shown in FIG.
The block diagram of FIG. 3 will be described. The circuit block 6 has the following functions. The value input by the DATA signal is written in the latch 3 by the WRITE signal, the data held in the latch 3 is compared with the value of the clock counter 1 being updated, and the result is divided by the value held in the latch 3. The logic is configured so that the CA signal is output for each period. This makes it easy to change the duty with software.

【0015】[実施例4]ここまで説明した回路ブロッ
ク6は図5ではロウドライバーY1に搭載されていた
が、図6に示す本発明の実施例のようにカラムドライバ
ーXに搭載されていてもよい。
[Embodiment 4] Although the circuit block 6 described so far is mounted in the row driver Y1 in FIG. 5, it may be mounted in the column driver X as in the embodiment of the present invention shown in FIG. Good.

【0016】[実施例5]図7に示す本発明の実施例の
ようにロウドライバーやカラムドライバーとは独立して
液晶コントローラや液晶電源IC等と組み合わせてもよ
い。
[Embodiment 5] As in the embodiment of the present invention shown in FIG. 7, a row driver and a column driver may be combined independently with a liquid crystal controller, a liquid crystal power supply IC, or the like.

【0017】[実施例6]また図8は本発明の液晶装置
を表示装置として搭載したことを特徴とする電子機器を
示している。ロウドライバーの出力数に制限されること
がない。従ってパームトップPC7は任意の画素数が選
べ最適なサイズの商品設計ができている。また携帯情報
機器8も同様に用途に応じたフレキシブルな画面表示を
IHAT法及びMLS法の特徴を活かして実現できた。
[Embodiment 6] FIG. 8 shows an electronic apparatus in which the liquid crystal device of the present invention is mounted as a display device. There is no limitation on the number of outputs from the row driver. Therefore, the palmtop PC 7 can be designed with an optimal size by selecting any number of pixels. Similarly, the portable information device 8 can realize a flexible screen display according to the application by utilizing the features of the IHAT method and the MLS method.

【0018】[0018]

【発明の効果】以上説明したように任意の表示デューテ
ィをフレキシブルに選ぶことが出来るようになった。従
って、限られた表示サイズ(ドライバーの出力端子数の
整数倍)に限定されず、最適な駆動条件を選べIHAT
法の低電圧駆動、MLS法のフレーム応答解消を広範囲
な商品に応用できることになった。またロウドライバー
を共通で使用できることより、標準化が計れ、コストダ
ウンが可能となった。
As described above, any display duty can be flexibly selected. Therefore, it is not limited to the limited display size (an integer multiple of the number of output terminals of the driver), and the optimum drive condition can be selected.
It became possible to apply the low voltage drive of the method and the frame response elimination of the MLS method to a wide range of products. In addition, the common use of row drivers enabled standardization and cost reduction.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の1実施例のCA信号作成回路ブロック
図である。
FIG. 1 is a block diagram of a CA signal generation circuit according to an embodiment of the present invention.

【図2】本発明の別の実施例のCA信号作成回路ブロッ
ク図である。
FIG. 2 is a block diagram of a CA signal generation circuit according to another embodiment of the present invention.

【図3】本発明の更に別の実施例のCA信号作成回路ブ
ロック図である。
FIG. 3 is a block diagram of a CA signal generation circuit according to still another embodiment of the present invention.

【図4】本発明の1/6デューティでの実施例のタイミ
ングチャートである。
FIG. 4 is a timing chart of a 1/6 duty embodiment of the present invention.

【図5】本発明の1/6デューティでの実施例の概略図
である。
FIG. 5 is a schematic diagram of a 1/6 duty embodiment of the present invention.

【図6】本発明の1/6デューティでカラムドライバー
がCA信号を作成する回路ブロックをもつ実施例であ
る。
FIG. 6 is an embodiment having a circuit block in which a column driver creates a CA signal at 1/6 duty according to the present invention.

【図7】本発明の1/6デューティで液晶コントローラ
あるいは電源ICがCA信号を作成する回路ブロックを
もつ実施例である。
FIG. 7 is an embodiment having a circuit block in which a liquid crystal controller or a power supply IC creates a CA signal at 1/6 duty of the present invention.

【図8】本発明をパームトップPCや携帯情報機器とい
う電子機器に応用した実施例の斜視図である。
FIG. 8 is a perspective view of an embodiment in which the present invention is applied to an electronic device such as a palmtop PC or a portable information device.

【図9】従来のIHAT法およびMLS法による1/8
デューティでの液晶装置を示した図である。
FIG. 9: 1/8 by conventional IHAT method and MLS method
It is the figure which showed the liquid crystal device in duty.

【図10】従来のIHAT法およびMLS法による1/
8デューティでのタイミングチャートである。
FIG. 10: 1 / according to the conventional IHAT method and MLS method
It is a timing chart in 8 duty.

【符号の説明】[Explanation of symbols]

1.クロックカウンター 2.演算器 3.ラッチ 4.比較器 5.設定データ 6.CA形成回路ブロック 7.パームトップPC 8.携帯情報機器 1. Clock counter 2. Operation unit 3. Latch 4. Comparator 5. Setting data 6. CA forming circuit block 7. Palmtop PC 8. Portable information equipment

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】直交関数を用いた複数ライン同時選択駆動
方法によって駆動される液晶装置において、 選択信号を分散させる分散駆動(以降MLS法と省略す
る)する場合、同時選択数をLラインとして(1<L≦
n:nは時分割数)、 iを1<i<nのフィールド番
号(走査番号)を示すこととし、第i番めの走査から第
i+1番めまでの走査切換えの周期(以下フィールド周
期と省略する)を走査開始信号から走査開始信号までの
期間を計測した結果を保持し、該保持結果をLで割って
1フィールド周期を示す値として作成したことを特徴と
する液晶装置。
1. In a liquid crystal device driven by a multiple line simultaneous selection driving method using an orthogonal function, when distributed driving for dispersing selection signals (hereinafter abbreviated as MLS method), the number of simultaneous selections is set to L lines ( 1 <L ≦
n: n is the number of time divisions, i is a field number (scan number) of 1 <i <n, and a scan switching cycle from the i-th scan to the i + 1-th scan (hereinafter referred to as a field cycle) The liquid crystal device is characterized in that a result obtained by measuring a period from a scanning start signal to a scanning start signal is held, and the holding result is divided by L to create a value indicating one field period.
【請求項2】請求項1のフィールド周期を外部端子より
設定可能としたことを特徴とする液晶装置。
2. A liquid crystal device, wherein the field cycle of claim 1 can be set from an external terminal.
【請求項3】請求項1のフィールド周期をラッチへ書き
込んで設定可能としたことを特徴とする液晶装置。
3. A liquid crystal device, wherein the field cycle of claim 1 can be set by writing it in a latch.
【請求項4】請求項1の液晶装置を表示装置として搭載
したことを特徴とする電子機器。
4. An electronic apparatus comprising the liquid crystal device according to claim 1 as a display device.
JP4902096A 1996-03-06 1996-03-06 Liquid crystal device and electronic apparatus Pending JPH09243993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4902096A JPH09243993A (en) 1996-03-06 1996-03-06 Liquid crystal device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4902096A JPH09243993A (en) 1996-03-06 1996-03-06 Liquid crystal device and electronic apparatus

Publications (1)

Publication Number Publication Date
JPH09243993A true JPH09243993A (en) 1997-09-19

Family

ID=12819450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4902096A Pending JPH09243993A (en) 1996-03-06 1996-03-06 Liquid crystal device and electronic apparatus

Country Status (1)

Country Link
JP (1) JPH09243993A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122025A (en) * 2003-10-20 2005-05-12 Seiko Epson Corp Display controller
JP2010210653A (en) * 2009-03-06 2010-09-24 Seiko Epson Corp Integrated circuit device, electro-optical device, and electronic apparatus
WO2012014361A1 (en) * 2010-07-30 2012-02-02 パナソニック株式会社 Display panel driving apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122025A (en) * 2003-10-20 2005-05-12 Seiko Epson Corp Display controller
JP4608866B2 (en) * 2003-10-20 2011-01-12 セイコーエプソン株式会社 Display control device
JP2010210653A (en) * 2009-03-06 2010-09-24 Seiko Epson Corp Integrated circuit device, electro-optical device, and electronic apparatus
US8462143B2 (en) 2009-03-06 2013-06-11 Seiko Epson Corporation Integrated circuit device, electro optical device and electronic apparatus
WO2012014361A1 (en) * 2010-07-30 2012-02-02 パナソニック株式会社 Display panel driving apparatus
US8594270B2 (en) 2010-07-30 2013-11-26 Panasonic Corporation Display panel drive device

Similar Documents

Publication Publication Date Title
KR950003981B1 (en) Display controller for flat display apparatus
JP2004272097A (en) Display driver and electro-optical device
JP3637898B2 (en) Display driving circuit and display panel having the same
JP3317870B2 (en) Method for efficiently constructing display image and display processor system
JP2004177595A (en) Display driver, electro-optical device and control method of display driver
JPH09243993A (en) Liquid crystal device and electronic apparatus
US7084866B2 (en) Display driver apparatus, and electro-optical device and electronic equipment using the same
US5786800A (en) Display device
KR970029315A (en) Scanning Circuit and Image Display Device
CN108932935B (en) Source electrode driving circuit and display device
US5253093A (en) Row electrode driving circuit for a display apparatus
US5500653A (en) Character data writing device
JP3482646B2 (en) Liquid crystal element driving method, liquid crystal element driving circuit, and display device
JP3988708B2 (en) Display driver, electro-optical device, and driving method
US7372444B2 (en) Semiconductor integrated circuit
JP2001109439A (en) Circuit and method for driving scanning electrode of liquid crystal panel
JPH07225567A (en) Gradation driving circuit for active matrix liquid crystal display device and liquid crystal display device therefor
JP2822421B2 (en) Scanning display
JP3487660B2 (en) Liquid crystal display
JP2501462B2 (en) Device for liquid crystal gradation display
JPS6020764B2 (en) matrix display device
KR890001307B1 (en) Graphic color control circuit
JP2001305512A (en) Device for driving liquid crystal and portable telephone set
JPH0736415A (en) Driving circuit for liquid crystal display device
JPH04245293A (en) Matrix type display device