JPH04245293A - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JPH04245293A
JPH04245293A JP1048491A JP1048491A JPH04245293A JP H04245293 A JPH04245293 A JP H04245293A JP 1048491 A JP1048491 A JP 1048491A JP 1048491 A JP1048491 A JP 1048491A JP H04245293 A JPH04245293 A JP H04245293A
Authority
JP
Japan
Prior art keywords
scanning
data
shift register
output
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1048491A
Other languages
Japanese (ja)
Inventor
Munehiro Haraguchi
原口 宗広
Yoshiya Kaneko
金子 淑也
Hiroshi Murakami
浩 村上
Hisashi Yamaguchi
久 山口
Takayuki Hoshiya
星屋 隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1048491A priority Critical patent/JPH04245293A/en
Publication of JPH04245293A publication Critical patent/JPH04245293A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE:To obtain a matrix type display device switching the scanning system for various signals for optimum scanning. CONSTITUTION:A matrix type display device has multiple scanning electrodes perpendicular to each other, a display panel arranged with multiple cells corresponding to intersections of data electrodes in the matrix shape, and a driver 2 selecting optional cells in the display panel and applied with the preset voltage to the scanning electrodes and data electrodes to write data. The driver 6 has a shift register 6 shifting the scanning data in sequence and selecting the preset line and a selecting means 10 dividing the output of the shift register 6 into two and selectively outputting either one output or both split outputs to the scanning electrodes for corresponding two lines respectively.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、マトリクス型表示装置
に係り、詳しくは、フラットパネルディスプレイの分野
に用いて好適な、例えば、プラズマディスプレイや、液
晶表示装置(LCD:liquid crystal 
display)等のマトリクス型表示装置に関する。
FIELD OF INDUSTRIAL APPLICATION The present invention relates to a matrix type display device, and more particularly to a matrix display device suitable for use in the field of flat panel displays, such as plasma displays and liquid crystal display devices (LCDs).
The present invention relates to a matrix type display device such as a display.

【0002】近年、小型の情報端末機器、例えば、ラッ
プトップ型やノートブック型のパソコンやワープロ等の
表示装置として薄形、かつ軽量であることからプラズマ
ディスプレイや液晶表示装置等のマトリクス型表示装置
が数多く開発されている。
In recent years, matrix-type display devices such as plasma displays and liquid crystal display devices have become popular as display devices for small information terminal devices, such as laptop and notebook personal computers and word processors, because they are thin and lightweight. Many have been developed.

【0003】しかし、前述の情報端末機器においては、
表示容量がますます増大化する傾向にあり、マトリクス
型表示装置にデータを送出する方式も、1ラインずつ順
次走査するノンインターレース方式以外に、1ライン毎
に飛び越して走査するインターレース方式や、2ライン
毎に走査する方式等があるため、インターレース方式の
マトリクス型表示装置では、原理的にインターレース方
式以外の表示ができない。
[0003] However, in the above-mentioned information terminal equipment,
As the display capacity continues to increase, the methods for transmitting data to matrix display devices include non-interlaced methods that sequentially scan one line at a time, interlaced methods that scan by skipping each line, and two-line methods. Since there are methods such as scanning each time, an interlaced matrix display device cannot, in principle, display anything other than the interlaced method.

【0004】そこで、様々な方式のデータ出力に対応す
るマトリクス型表示装置が要求される。
[0004] Therefore, there is a need for a matrix type display device that is compatible with various types of data output.

【0005】[0005]

【従来の技術】従来のこの種のマトリクス型表示装置と
しては、例えば、図6,7に示すようなものがある。
2. Description of the Related Art Conventional matrix display devices of this type include those shown in FIGS. 6 and 7, for example.

【0006】図6は従来のマトリクス型表示装置の要部
構成を示すブロック図であり、図中、11は表示パネル
、12は走査ドライバである。
FIG. 6 is a block diagram showing the configuration of main parts of a conventional matrix type display device. In the figure, 11 is a display panel and 12 is a scan driver.

【0007】走査ドライバ12は、シフトレジスタ回路
13、レベル変換回路14からなり、シフトレジスタ回
路13からのTTLレベルの出力をレベル変換回路14
で高圧にして出力するものである。
The scan driver 12 includes a shift register circuit 13 and a level conversion circuit 14, and converts the TTL level output from the shift register circuit 13 into the level conversion circuit 14.
It outputs high voltage.

【0008】以上の構成において、シフトレジスタ13
の各出力が走査ドライバ12の各出力にそれぞれ対応し
て、その出力は表示パネル11の1番目の走査電極から
順番に選択される。
In the above configuration, the shift register 13
Each output corresponds to each output of the scan driver 12, and the outputs are sequentially selected from the first scan electrode of the display panel 11.

【0009】走査電極を順番に走査選択するため、イン
ターレースのデータ信号が表示されるには、図7に示す
ように、全画面のデータが一度フレームメモリ15に取
り込まれ、データの並びが変換されることにより行なわ
れる。
Since the scanning electrodes are sequentially scanned and selected, in order to display an interlaced data signal, as shown in FIG. This is done by

【0010】0010

【発明が解決しようとする課題】しかしながら、このよ
うな従来のマトリクス型表示装置にあっては、全画面の
データを一度フレームメモリ15に取り込み、データの
並びを変換することによって表示を行なうという構成と
なっていたため、フレームメモリ15を使用しないで表
示を行なうためには、図8に示すように、走査する方式
をインターレース信号に応じて1ラインずつ飛び越して
走査する必要があるが、従来のドライバ回路、すなわち
、シフトレジスタの各出力が走査ドライバの各出力にそ
れぞれ対応する走査ドライバでは、図8に示すような飛
び越し走査ができず、1ライン目の走査の次には必ず2
ライン目が選択されるため、選択されたセルには余分な
電圧が印加されて、表示品質が悪くなる可能性がある。
[Problems to be Solved by the Invention] However, in such a conventional matrix type display device, data for the entire screen is once loaded into the frame memory 15, and display is performed by converting the data arrangement. Therefore, in order to perform display without using the frame memory 15, it is necessary to scan by skipping one line at a time according to the interlaced signal, as shown in FIG. In a circuit, that is, a scan driver in which each output of the shift register corresponds to each output of the scan driver, interlaced scanning as shown in FIG. 8 cannot be performed, and the second line is always scanned after the first line.
Since the line is selected, an extra voltage is applied to the selected cell, which may deteriorate display quality.

【0011】また、この場合、走査データを短い期間に
2回シフトさせるため、シフトさせるための回路が必要
となり、回路構成が複雑になるという問題点があった。 さらに、例えば、インターレース信号のテレビ画像を表
示する方式としては、図9に示すように、2ラインずつ
同時に走査する方式もあり、この場合も、シフトレジス
タの各出力が走査ドライバの各出力にそれぞれ対応する
走査ドライバでは、走査できないという問題点があった
Further, in this case, since the scanning data is shifted twice in a short period of time, a circuit for shifting is required, which causes the problem that the circuit configuration becomes complicated. Furthermore, for example, as a method for displaying a TV image with an interlaced signal, there is a method in which two lines are scanned at the same time, as shown in FIG. There was a problem in that the corresponding scan driver could not scan.

【0012】[目的]そこで本発明は、各種の信号に対
して走査方式を切り替え、最適な走査を行なうマトリク
ス型表示装置を提供することを目的としている。
[Objective] Accordingly, it is an object of the present invention to provide a matrix type display device that performs optimal scanning by switching the scanning method for various signals.

【0013】[0013]

【課題を解決するための手段】本発明によるマトリクス
型表示装置は上記目的達成のため、その原理構成図を図
1に示すように、互いに直交する複数の走査電極、およ
びデータ電極の交点に対応するセルをマトリクス状に複
数配置してなる表示パネルと、該表示パネル中の任意の
セルを選択し、該走査電極、および該データ電極に所定
の電圧を印加してデータを書き込むドライバ2とを備え
たマトリクス型表示装置であって、前記ドライバ2は、
走査データを順次シフトして所定のラインを選択するシ
フトレジスタ6と、該シフトレジスタ6の出力を2分し
、該出力のどちらか一方、または両方を2分した出力に
それぞれ対応する2ライン分の走査電極に選択的に出力
する選択手段10とを有している。
[Means for Solving the Problems] In order to achieve the above object, the matrix type display device according to the present invention supports a plurality of mutually orthogonal scanning electrodes and intersection points of data electrodes, as shown in FIG. a display panel including a plurality of cells arranged in a matrix, and a driver 2 that selects any cell in the display panel and writes data by applying a predetermined voltage to the scan electrode and the data electrode. A matrix type display device comprising: the driver 2;
A shift register 6 that sequentially shifts scanning data to select a predetermined line, and a shift register 6 that divides the output of the shift register 6 into two, and divides one or both of the outputs into two, each corresponding to two lines. It has a selection means 10 for selectively outputting the output to the scanning electrodes.

【0014】具体的には、走査ドライバの出力数に対応
する数のアンドゲートAND1〜AND6…を用意し、
該アンドゲートAND1〜AND6…の一端入力にシフ
トレジスタ6からの出力を入力するとともに、該アンド
ゲートAND1〜AND6…の他端入力には外部からの
制御信号A,Bを入力し、シフトレジスタからの2分さ
れた出力を選択的に走査電極に出力する。
Specifically, a number of AND gates AND1 to AND6 corresponding to the number of outputs of the scan driver are prepared,
The output from the shift register 6 is input to one end input of the AND gates AND1 to AND6, and control signals A and B from the outside are input to the other end input of the AND gates AND1 to AND6. The output divided into two is selectively output to the scanning electrodes.

【0015】また、前記選択手段10は、シフトレジス
タの出力を走査電極に出力する際、予め設定された条件
に応じて、図2(a) に示すような1ラインずつ順次
走査するモード1と、図2(b) に示すような1ライ
ン毎に飛び越して走査するモード2と、図2(c) に
示すような2ライン毎に走査するモード3との3つのモ
ードを切り替えるようにすることは有効である。
Further, when outputting the output of the shift register to the scanning electrode, the selection means 10 selects a mode 1 in which line by line is sequentially scanned as shown in FIG. 2(a) according to preset conditions. , to switch between three modes: mode 2, which scans by skipping every line as shown in Figure 2(b), and mode 3, which scans every two lines as shown in Figure 2(c). is valid.

【0016】[0016]

【作用】本発明では、シフトレジスタの出力が2分され
、これらの出力のどちらか一方、または両方が2分され
た出力にそれぞれ対応する2ライン分の走査電極に選択
手段により選択的に出力される。
[Operation] In the present invention, the output of the shift register is divided into two, and one or both of these outputs is selectively outputted to two lines of scanning electrodes corresponding to the divided outputs by the selection means. be done.

【0017】すなわち、各種の信号に対して走査方式が
切り替えられ、この信号に最適な走査が行なわれる。
That is, the scanning method is switched for various signals, and the optimum scanning for this signal is performed.

【0018】[0018]

【実施例】以下、本発明を図面に基づいて説明する。図
3〜5は本発明に係るマトリクス型表示装置の一実施例
を示す図であり、液晶表示装置に適用した例を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained below based on the drawings. 3 to 5 are diagrams showing one embodiment of a matrix type display device according to the present invention, and show an example applied to a liquid crystal display device.

【0019】図3は本実施例の全体構成を示し、図4は
本実施例の要部構成を示す。
FIG. 3 shows the overall structure of this embodiment, and FIG. 4 shows the main structure of this embodiment.

【0020】なお、図3,4において、図1に示した原
理説明図に付された番号と同一番号は同一部分を示す。 まず、構成を説明する。
Note that in FIGS. 3 and 4, the same numbers as those given to the principle explanatory diagram shown in FIG. 1 indicate the same parts. First, the configuration will be explained.

【0021】本実施例のマトリクス型表示装置は、図3
に示すように、大別して、表示パネルである液晶パネル
1、ドライバである走査ドライバ2とデータドライバ3
、信号発生器4、電源5から構成されている。なお、L
Pはラッチパルス、FRはフレーム信号であり、S0,
S1,S2はセレクト端子に設定された所定の設定値を
示す。
The matrix type display device of this embodiment is shown in FIG.
As shown in the figure, they can be roughly divided into a liquid crystal panel 1 which is a display panel, a scan driver 2 which is a driver, and a data driver 3 which are drivers.
, a signal generator 4, and a power supply 5. In addition, L
P is a latch pulse, FR is a frame signal, S0,
S1 and S2 indicate predetermined setting values set at the select terminals.

【0022】走査ドライバ2は、図4に示すように、シ
フトレジスタ6、レベル変換回路7、2分周器8,9、
エクスクルーシブオアゲートXOR1、オアゲートOR
1 、アンドゲートAND1〜AND6…,AND7か
らなり、2分周器8,9、エクスクルーシブオアゲート
XOR1、アンドゲートAND1〜AND6…によって
選択手段10が構成されている。
As shown in FIG. 4, the scan driver 2 includes a shift register 6, a level conversion circuit 7, frequency dividers 8 and 9,
Exclusive OR Gate XOR1, OR Gate OR
1, AND gates AND1 to AND6, .

【0023】次に作用を説明する。Next, the operation will be explained.

【0024】まず、信号発生器4から、走査データのラ
ッチパルスLP、およびフレーム信号FRが走査ドライ
バ2に入力される。走査ドライバ2に入力されたラッチ
パルスLPは、図5に示すように、フレーム信号FRが
“H”になる度に出力がクリアされるとともに、2分周
器8により2分周され、設定値S0の値、具体的には、
“1”,“2”のいずれかの値により、ラッチパルスL
P、または2分周されたラッチパルスLP0 が選択さ
れ、クロックとしてシフトレジスタ6に入力される。
First, a scan data latch pulse LP and a frame signal FR are input from the signal generator 4 to the scan driver 2 . As shown in FIG. 5, the output of the latch pulse LP input to the scan driver 2 is cleared every time the frame signal FR becomes "H", and the frequency is divided by two by the frequency divider 8 to obtain the set value. The value of S0, specifically,
The latch pulse L is set to either “1” or “2”.
P or the latch pulse LP0 whose frequency has been divided by 2 is selected and input to the shift register 6 as a clock.

【0025】また、シフトレジスタ6の初期データとし
て走査ドライバ2に入力されたフレーム信号FRもラッ
チパルスLPと同様にして、図5に示すように、2分周
器9により2分周され、設定値S1の値、具体的には、
“1”,“2”,“3”のいずれかの値により、2分周
されたラッチパルスLP0、“H”、または2分周され
たフレーム信号FR0 が選択されてアンドゲートAN
D1〜AND6…の一方入力端に入力され、これらの信
号はクロックに基づいて順次シフトされる。
Furthermore, the frame signal FR inputted to the scan driver 2 as initial data of the shift register 6 is also divided by two by a frequency divider 9 as shown in FIG. The value of value S1, specifically,
Depending on the value of "1", "2", or "3", the latch pulse LP0, "H" whose frequency is divided by 2, or the frame signal FR0 whose frequency is divided by 2 is selected and the AND gate AN
These signals are input to one input end of D1 to AND6, and are sequentially shifted based on the clock.

【0026】また、アンドゲートAND7とオアゲート
OR1 とは走査電極数が奇数でモード1が実施される
場合に有効なゲートであり、最後の奇数番目の電極が選
択された後、新たにシフトデータが取り込まれる。
Furthermore, the AND gate AND7 and the OR gate OR1 are valid gates when the number of scanning electrodes is odd and mode 1 is executed, and after the last odd-numbered electrode is selected, new shift data is input. It is captured.

【0027】すなわち、原理構成図に基づいて説明する
と、外部からの制御信号BにはラッチパルスLPを2分
周したLP0 、“H”、またはフレーム信号FRを2
分周したFR0 のデータのいずれかが設定値S1によ
り選択される。
That is, to explain based on the principle configuration diagram, the control signal B from the outside is LP0, which is the frequency of the latch pulse LP divided by two, or "H", or the frame signal FR is divided by two.
One of the frequency-divided data of FR0 is selected by the set value S1.

【0028】外部からの制御信号Aは設定値S2の値、
具体的には、“1”,“2”のいずれかの値により、制
御信号Bに入力した信号の反転信号か、制御信号Bに入
力したそのままの信号が選択されてアンドゲートAND
1〜AND6…の他方入力端に入力される。
The control signal A from the outside has the value of the set value S2,
Specifically, depending on the value "1" or "2", either the inverted signal of the signal input to control signal B or the original signal input to control signal B is selected, and the AND gate AND
It is input to the other input terminal of 1 to AND6....

【0029】したがって、設定値S0,S1,S2の値
を表1に示すような値に設定しておくことで、図2に示
すように、モード別のクロックを生成することができる
Therefore, by setting the set values S0, S1, and S2 to the values shown in Table 1, clocks for each mode can be generated as shown in FIG.

【0030】 したがって、本実施例では、線順次走査、すなわち、ノ
ンインターレース方式のマトリクス型表示装置において
、画像を取り込むフレームメモリを用いることなく、イ
ンターレース方式で送られてくるデータ信号を表示でき
、さらには、1ライン毎に飛び越して走査する方式、2
ライン同時の走査もできる。
Therefore, in this embodiment, in a line-sequential scanning, that is, a non-interlaced matrix type display device, data signals sent in an interlaced manner can be displayed without using a frame memory for capturing images. is a method of scanning by skipping every line, 2
It is also possible to scan lines simultaneously.

【0031】このように本実施例では、シフトレジスタ
の出力を2分し、これらの出力のどちらか一方、または
両方を、2分したシフトレジスタの出力にそれぞれ対応
する2ライン分の走査電極に選択手段によって選択的に
出力できる。
As described above, in this embodiment, the output of the shift register is divided into two, and one or both of these outputs is applied to two lines of scanning electrodes corresponding to the outputs of the divided shift register. It can be selectively output using the selection means.

【0032】したがって、各種の信号に対して走査方式
を切り替えることができ、この信号に最適な走査ができ
る。
Therefore, the scanning method can be switched for various signals, and scanning can be performed optimally for this signal.

【0033】[0033]

【発明の効果】本発明では、シフトレジスタの出力を2
分し、これらの出力のどちらか一方、または両方を、2
分したシフトレジスタの出力にそれぞれ対応する2ライ
ン分の走査電極に選択手段によって選択的に出力できる
[Effect of the invention] In the present invention, the output of the shift register is
and output one or both of these outputs to 2
The outputs of the divided shift registers can be selectively output to two lines of scanning electrodes corresponding to the respective outputs by the selection means.

【0034】したがって、各種の信号に対して走査方式
を切り替えることができ、この信号に最適な走査ができ
る。
[0034] Therefore, the scanning method can be switched for various signals, and scanning can be performed optimally for this signal.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明のマトリクス型表示装置の原理構成図で
ある。
FIG. 1 is a diagram showing the principle configuration of a matrix type display device of the present invention.

【図2】図1の駆動モード別のタイミングチャートであ
る。
FIG. 2 is a timing chart for each drive mode in FIG. 1;

【図3】本発明一実施例の全体構成を示す図である。FIG. 3 is a diagram showing the overall configuration of an embodiment of the present invention.

【図4】本発明一実施例の要部構成を示す図である。FIG. 4 is a diagram showing a main part configuration of an embodiment of the present invention.

【図5】本発明一実施例の動作を説明するためのタイミ
ングチャートである。
FIG. 5 is a timing chart for explaining the operation of one embodiment of the present invention.

【図6】従来例の要部構成を示す図である。FIG. 6 is a diagram showing the main part configuration of a conventional example.

【図7】従来例の動作を説明するための図である。FIG. 7 is a diagram for explaining the operation of the conventional example.

【図8】1ライン毎に飛び越し走査する方式の駆動を説
明するための図である。
FIG. 8 is a diagram for explaining a driving method in which interlaced scanning is performed for each line.

【図9】2ラインずつ同時に走査する方式の駆動を説明
するための図である。
FIG. 9 is a diagram for explaining a driving method in which two lines are scanned simultaneously.

【符号の説明】[Explanation of symbols]

1    液晶パネル(表示パネル) 2    走査ドライバ(ドライバ) 3    データドライバ(ドライバ)4    信号
発生器 5    電源 6    シフトレジスタ 7    レベル変換回路 8    2分周器 9    2分周器 10    選択手段 OR1     オアゲート XOR1    エクスクルーシブオアゲートAND1
〜AND6…  アンドゲートAND7    アンド
ゲート
1 Liquid crystal panel (display panel) 2 Scan driver (driver) 3 Data driver (driver) 4 Signal generator 5 Power supply 6 Shift register 7 Level conversion circuit 8 2 frequency divider 9 2 frequency divider 10 Selection means OR1 OR gate XOR1 Exclusive OR Gate AND1
~AND6…AND gate AND7 AND gate

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  互いに直交する複数の走査電極、およ
びデータ電極の交点に対応するセルをマトリクス状に複
数配置してなる表示パネルと、該表示パネル中の任意の
セルを選択し、該走査電極、および該データ電極に所定
の電圧を印加してデータを書き込むドライバと、を備え
たマトリクス型表示装置であって、前記ドライバは、走
査データを順次シフトして所定のラインを選択するシフ
トレジスタと、該シフトレジスタの出力を2分し、該出
力のどちらか一方、または両方を2分した出力にそれぞ
れ対応する2ライン分の走査電極に選択的に出力する選
択手段と、を有することを特徴とするマトリクス型表示
装置。
1. A display panel in which a plurality of scan electrodes perpendicular to each other and a plurality of cells corresponding to the intersections of data electrodes are arranged in a matrix, an arbitrary cell in the display panel is selected, and the scan electrode , and a driver that writes data by applying a predetermined voltage to the data electrode, the driver including a shift register that sequentially shifts scanning data to select a predetermined line. , a selection means for dividing the output of the shift register into two and selectively outputting one or both of the outputs to two lines of scanning electrodes corresponding to the divided outputs. Matrix type display device.
【請求項2】  前記選択手段は、シフトレジスタの出
力を走査電極に出力する際、予め設定された条件に応じ
て、1ラインずつ順次走査するモード、1ライン毎に飛
び越して走査するモード、2ライン毎に走査するモード
の3つのモードを切り替えることを特徴とする請求項1
のマトリクス型表示装置。
2. When outputting the output of the shift register to the scanning electrode, the selection means selects a mode in which the output of the shift register is outputted to the scanning electrode, a mode in which the output is sequentially scanned line by line, a mode in which the scan is skipped line by line; Claim 1 characterized in that three modes of scanning each line are switched.
matrix type display device.
JP1048491A 1991-01-31 1991-01-31 Matrix type display device Pending JPH04245293A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1048491A JPH04245293A (en) 1991-01-31 1991-01-31 Matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1048491A JPH04245293A (en) 1991-01-31 1991-01-31 Matrix type display device

Publications (1)

Publication Number Publication Date
JPH04245293A true JPH04245293A (en) 1992-09-01

Family

ID=11751444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1048491A Pending JPH04245293A (en) 1991-01-31 1991-01-31 Matrix type display device

Country Status (1)

Country Link
JP (1) JPH04245293A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100687A (en) * 1999-09-28 2001-04-13 Mitsubishi Electric Corp Device and method for displaying image
JP2008145921A (en) * 2006-12-13 2008-06-26 Toppoly Optoelectronics Corp Driving circuit for active matrix display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100687A (en) * 1999-09-28 2001-04-13 Mitsubishi Electric Corp Device and method for displaying image
JP4686800B2 (en) * 1999-09-28 2011-05-25 三菱電機株式会社 Image display device
JP2008145921A (en) * 2006-12-13 2008-06-26 Toppoly Optoelectronics Corp Driving circuit for active matrix display device

Similar Documents

Publication Publication Date Title
US5850216A (en) Driver circuit for thin film transistor-liquid crystal display
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US5365284A (en) Liquid crystal display device and driving method thereof
US6331862B1 (en) Image expansion display and driver
KR100324843B1 (en) Liquid Crystal Display Controller, Liquid Crystal Display Unit Using the same and Information Processor
US5442372A (en) Apparatus for driving liquid crystal display panel for small size image
KR20050002238A (en) Apparatus and method driving of liquid crystal display device
JPH09138670A (en) Driving circuit for liquid crystal display device
JPH05297827A (en) Liquid crystal display device
JPH07121143A (en) Liquid crystal display device and liquid crystal driving method
JP2747583B2 (en) Liquid crystal panel drive circuit and liquid crystal device
JPH04245293A (en) Matrix type display device
JPH07146666A (en) Scanning electrode driving circuit and image display device using the same
JP3015544B2 (en) Liquid crystal display
JP2001109439A (en) Circuit and method for driving scanning electrode of liquid crystal panel
JPH07230264A (en) Method and circuit for driving liquid crystal display device
JPH02170784A (en) Line memory circuit for driving liquid crystal panel
JPH0546123A (en) Liquid crystal driving device
JP2002099251A (en) Liquid crystal display device
JPH10253939A (en) Liquid crystal display device
JP3658630B2 (en) Liquid crystal display device and liquid crystal driving method
JP3353130B2 (en) Liquid crystal panel driving circuit and liquid crystal panel driving method
JPH09319326A (en) Scanning circuit and matrix type picture display device
JPH0851584A (en) Liquid crystal drive circuit
JP5434507B2 (en) Display driver, display module, and electronic device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991214