JPH09243671A - Hysteresis comparator - Google Patents

Hysteresis comparator

Info

Publication number
JPH09243671A
JPH09243671A JP8051514A JP5151496A JPH09243671A JP H09243671 A JPH09243671 A JP H09243671A JP 8051514 A JP8051514 A JP 8051514A JP 5151496 A JP5151496 A JP 5151496A JP H09243671 A JPH09243671 A JP H09243671A
Authority
JP
Japan
Prior art keywords
voltage
transistor
power supply
constant current
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8051514A
Other languages
Japanese (ja)
Inventor
Naoki Nagase
直木 長瀬
Hisao Suzuki
久雄 鈴木
Yoshiaki Sano
芳昭 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP8051514A priority Critical patent/JPH09243671A/en
Publication of JPH09243671A publication Critical patent/JPH09243671A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Pulse Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance the hysteresis characteristic of a hysteresis comparator. SOLUTION: A comparator 12 compares an input signal VI with a reference signal VA so as to output a signal V0. The ratio of the emitter area of a transistor T11 to that of a transistor T12 at a hysteresis circuit 13 is 1:n. A switch 15 is turned on and off by the signal V0 so as to supply and cut off a current to the transistors from a constant-current source 14. A voltage source V1 and a resistance R1 are connected to the emitter of the transistor T11, a resistance R2 is connected to the emitter of the transistor T12, and a resistance R3 is connected to a voltage source V2. The reference signal VA is output from the connection point of the resistances R1 to R3. The collector and the base of the transistor T11 are connected, and the collector and the base of the transistor T12 are connected. The current of the constant-current source 14 is set at (n+1)/n times as large as a current flowing in the transistor T12 so that the emitter voltage of the transistor T12 becomes equal to the voltage source V1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はヒステリシスコンパ
レータに関する。近年の半導体装置を用いた電子機器シ
ステムの高精度化に伴い、これらのシステムに用いられ
るヒステリシスコンパレータにも高精度化が要求されて
いる。そのため、ヒステリシスコンパレータのヒステリ
シス特性を向上させる必要がある。
FIELD OF THE INVENTION The present invention relates to hysteresis comparators. With the increase in accuracy of electronic equipment systems using semiconductor devices in recent years, the accuracy of hysteresis comparators used in these systems is also required to be improved. Therefore, it is necessary to improve the hysteresis characteristic of the hysteresis comparator.

【0002】[0002]

【従来の技術】図7は従来のヒステリシスコンパレータ
の回路構成を示す。ヒステリシスコンパレータ1は、比
較器2とヒステリシス回路3とを備える。比較器2は高
電位電源VCCと低電位電源VSSとを動作電源として供給
されている。比較器2は+側入力端子(非反転入力端
子)に入力信号VIを入力し、−側入力端子(反転入力
端子)にヒステリシス回路3の基準信号VDを基準信号
として入力している。比較器2は入力信号VIの電圧が
基準信号VDの電圧よりも高い場合には電源VCCレベル
(Hレベル)の信号VOを出力し、入力信号VIの電圧
が基準信号VDの電圧よりも低い場合には電源VSSレベ
ル(Lレベル)の信号VOを出力する。
2. Description of the Related Art FIG. 7 shows a circuit configuration of a conventional hysteresis comparator. The hysteresis comparator 1 includes a comparator 2 and a hysteresis circuit 3. The comparator 2 is supplied with a high potential power supply V CC and a low potential power supply V SS as operating power supplies. The comparator 2 inputs the input signal VI to the + side input terminal (non-inverting input terminal) and inputs the reference signal VD of the hysteresis circuit 3 to the − side input terminal (inverting input terminal) as a reference signal. When the voltage of the input signal VI is higher than the voltage of the reference signal VD, the comparator 2 outputs the signal VO of the power supply V CC level (H level), and the voltage of the input signal VI is lower than the voltage of the reference signal VD. In this case, the signal VO of the power supply V SS level (L level) is output.

【0003】ヒステリシス回路3は、3つの抵抗R4,
R5,R6と、スイッチとしてのnpnトランジスタT
1とを備える。抵抗R6の一端は高電位電源VCCに接続
され、他端は抵抗R4の一端に接続されている。抵抗R
4の他端は低電位電源VSSに接続されている。抵抗R5
の一端は抵抗R6,R4間のノードDに接続され、他端
はnpnトランジスタT1のコレクタに接続されてい
る。npnトランジスタT1のエミッタは低電位電源V
SSに接続されており、ベースには前記比較器2の出力信
号VOが入力されている。
The hysteresis circuit 3 has three resistors R4.
R5 and R6 and npn transistor T as a switch
1 is provided. One end of the resistor R6 is connected to the high potential power supply V CC , and the other end is connected to one end of the resistor R4. Resistance R
The other end of 4 is connected to the low potential power supply V SS . Resistance R5
Is connected to the node D between the resistors R6 and R4, and the other end is connected to the collector of the npn transistor T1. The emitter of the npn transistor T1 is a low potential power supply V
It is connected to SS , and the output signal VO of the comparator 2 is input to the base.

【0004】ヒステリシス回路3はnpnトランジスタ
T1の導通状態及び非導通状態に基づいて抵抗R6,R
4間のノードDから基準信号VDを出力する。すなわ
ち、npnトランジスタT1がオフしているときには、
電源VCCから抵抗R6,R4のみを介して電源VSSに電
流が流れるため、基準信号VDの電圧VD1は以下の数
1のように表される。
The hysteresis circuit 3 has resistors R6 and R based on whether the npn transistor T1 is on or off.
The reference signal VD is output from the node D between the four. That is, when the npn transistor T1 is off,
Since a current flows from the power supply V CC to the power supply V SS via only the resistors R6 and R4, the voltage VD1 of the reference signal VD is expressed by the following mathematical expression 1.

【0005】[0005]

【数1】 [Equation 1]

【0006】一方、npnトランジスタT1がオンして
いるときには、電源VCCから抵抗R6,R4を介して電
源VSSに電流が流れるとともに、抵抗R5及びnpnト
ランジスタT1を介して電源VSSに電流が流れる。この
とき、基準信号VDの電圧をVD2とし、抵抗R6,R
4,R5に流れる電流をそれぞれI1,I2,I3と
し、ノードE(npnトランジスタT1のコレクタ)の
電圧をVEとする。なお、電圧VEは低電位電源VSS
npnトランジスタT1のコレクタ・エミッタ間電圧V
CEを加えた値である。すると、
On the other hand, when the npn transistor T1 is turned on, along with the current flows to the power supply V SS from the power supply V CC through a resistor R6, R4, current to the power supply V SS via the resistor R5 and the npn transistor T1 Flowing. At this time, the voltage of the reference signal VD is set to VD2, and the resistors R6 and R6 are
The currents flowing in 4 and R5 are I1, I2 and I3, respectively, and the voltage of the node E (collector of the npn transistor T1) is VE. The voltage VE is the collector-emitter voltage V of the npn transistor T1 with respect to the low potential power supply V SS.
It is the value with CE added. Then

【0007】[0007]

【数2】 [Equation 2]

【0008】抵抗R6の両端間電圧(VCC−VD2)
は、
Voltage across the resistor R6 (V CC -VD2)
Is

【0009】[0009]

【数3】 (Equation 3)

【0010】となる。従って、各辺を移項して整理する
と、
[0010] Therefore, transposing each side and rearranging

【0011】[0011]

【数4】 (Equation 4)

【0012】となる。よって、## EQU1 ## Therefore,

【0013】[0013]

【数5】 (Equation 5)

【0014】上記数5からも分かるように、npnトラ
ンジスタT1がオンしているときの基準信号VDの電圧
VD2には、npnトランジスタT1のコレクタ・エミ
ッタ間の電圧VCEの影響が出てしまう。npnトランジ
スタT1のコレクタ・エミッタ間電圧VCEは、例えば
0.1V(ボルト)〜0.3V(ボルト)となる。
As can be seen from the equation (5), the voltage VD2 of the reference signal VD when the npn transistor T1 is on is influenced by the collector-emitter voltage V CE of the npn transistor T1. The collector-emitter voltage V CE of the npn transistor T1 is, for example, 0.1 V (volt) to 0.3 V (volt).

【0015】図8は従来のヒステリシス回路3におい
て、npnトランジスタT1のベースに定電流源4を接
続し、電源VCC,VSSの電圧をそれぞれ12V,−12
Vとし、抵抗R4,R5,R6の抵抗値をそれぞれ2.
4kΩ(キロオーム),2.67kΩ,8kΩとした場
合の基準信号VDの特性を示す。
FIG. 8 shows a conventional hysteresis circuit 3 in which a constant current source 4 is connected to the base of an npn transistor T1 and the voltages of power supplies V CC and V SS are 12 V and -12, respectively.
V, and the resistance values of the resistors R4, R5, and R6 are 2.
The characteristics of the reference signal VD when 4 kΩ (kΩ), 2.67 kΩ, and 8 kΩ are shown.

【0016】図8(b)に示すように、定電流源4の電
流が0A(アンペア)、すなわち、npnトランジスタ
T1がオフしているときには、基準信号VDの電圧を−
8.0Vにすることができるが、定電流源4の電流を増
加させても、npnトランジスタT1のコレクタ・エミ
ッタ間電圧VCEを0Vにすることはできず、よって基準
信号VDの電圧を−10.0Vにすることはできない。
As shown in FIG. 8B, when the current of the constant current source 4 is 0 A (ampere), that is, when the npn transistor T1 is off, the voltage of the reference signal VD is-.
Although it can be set to 8.0 V, even if the current of the constant current source 4 is increased, the collector-emitter voltage V CE of the npn transistor T1 cannot be set to 0 V, so that the voltage of the reference signal VD is -V . It cannot be 10.0V.

【0017】[0017]

【発明が解決しようとする課題】従って、従来のヒステ
リシスコンパレータ1において、npnトランジスタT
1がオンしているときの基準信号VDの電圧はnpnト
ランジスタT1のコレクタ・エミッタ間電圧VCEの影響
を受け、抵抗R4,R5,R6によって決定することが
できない。その結果、高精度のヒステリシス特性を得る
ことができなかった。
Therefore, in the conventional hysteresis comparator 1, the npn transistor T
The voltage of the reference signal VD when 1 is on is influenced by the collector-emitter voltage V CE of the npn transistor T1 and cannot be determined by the resistors R4, R5 and R6. As a result, highly accurate hysteresis characteristics could not be obtained.

【0018】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、高精度のヒステリシス
特性を持つヒステリシスコンパレータを提供することに
ある。
The present invention has been made to solve the above problems, and an object thereof is to provide a hysteresis comparator having a highly accurate hysteresis characteristic.

【0019】[0019]

【課題を解決するための手段】図1は請求項2を含む請
求項1の発明の原理説明図である。比較器12は高電位
電源VCC及び低電位電源VSSが動作電源として供給され
ている。比較器12は入力信号VIと基準信号VAとを
比較し、入力信号VIの電圧が基準信号VAの電圧より
も高いとき高電位電源VCCの電圧の信号VOを出力し、
入力信号VIの電圧が基準信号VAの電圧よりも低いと
き低電位電源VSSの電圧の信号VOを出力する。
FIG. 1 is a diagram for explaining the principle of the invention of claim 1 including claim 2. The comparator 12 is supplied with a high potential power supply V CC and a low potential power supply V SS as operating power supplies. The comparator 12 compares the input signal VI with the reference signal VA, and when the voltage of the input signal VI is higher than the voltage of the reference signal VA, outputs the signal VO of the voltage of the high potential power supply V CC ,
When the voltage of the input signal VI is lower than the voltage of the reference signal VA, the signal VO of the voltage of the low potential power supply V SS is output.

【0020】ヒステリシス回路13は比較器12の出力
信号に基づいて電圧値が異なる第1の電圧と第2の電圧
の基準信号VAを比較器12に出力する。定電流源14
は一定の電流を供給する。
The hysteresis circuit 13 outputs to the comparator 12 the reference signal VA of the first voltage and the second voltage having different voltage values based on the output signal of the comparator 12. Constant current source 14
Supplies a constant current.

【0021】第1及び第2のトランジスタT11,T1
2は定電流源14の電流を流すものであって、第1及び
第2のトランジスタT11,T12のエミッタ面積の比
は1:n(nは正の数)である。
First and second transistors T11, T1
Reference numeral 2 denotes a current flowing from the constant current source 14, and the ratio of the emitter areas of the first and second transistors T11 and T12 is 1: n (n is a positive number).

【0022】スイッチ15は比較器12の出力信号VO
に基づいてオンオフされ、かつ、定電流源14からの第
1及び第2のトランジスタT11,T12への電流の供
給及び遮断を行うためのものである。
The switch 15 is an output signal VO of the comparator 12.
Is to be turned on / off based on the above, and to supply and cut off the current from the constant current source 14 to the first and second transistors T11 and T12.

【0023】第1の電圧源V1は第1のトランジスタT
11のエミッタに接続され、第1の抵抗R1は一端が第
1のトランジスタT11のエミッタに接続されている。
第2の抵抗R2は一端が第2のトランジスタT12のエ
ミッタに接続されている。第3の抵抗R3は一端が第2
の電圧源V2に接続されている。第1〜第3の抵抗R1
〜R3の他端を互いに接続した接続点から基準信号VA
が出力される。
The first voltage source V1 is the first transistor T
11, the first resistor R1 has one end connected to the emitter of the first transistor T11.
One end of the second resistor R2 is connected to the emitter of the second transistor T12. One end of the third resistor R3 is the second
Of the voltage source V2. First to third resistors R1
~ Reference signal VA from the connection point where the other ends of R3 are connected to each other
Is output.

【0024】第1のトランジスタT11のコレクタ及び
ベースは互いに接続され、第2のトランジスタT12の
コレクタ及びベースは互いに接続されている。そして、
定電流源14が供給する電流は、第2のトランジスタT
12のエミッタの電圧が第1の電圧源V1の電圧と等し
くなるように、第2のトランジスタT12を流れる電流
の(n+1)/n倍に設定されている。
The collector and base of the first transistor T11 are connected to each other, and the collector and base of the second transistor T12 are connected to each other. And
The current supplied by the constant current source 14 is the second transistor T
It is set to (n + 1) / n times the current flowing through the second transistor T12 so that the voltage of the 12th emitter becomes equal to the voltage of the first voltage source V1.

【0025】図2は請求項3を含む請求項1の発明の原
理説明図である。ヒステリシス回路17は比較器12の
出力信号に基づいて電圧値が異なる第1の電圧と第2の
電圧の基準信号VAを比較器12に出力する。
FIG. 2 is a diagram for explaining the principle of the invention of claim 1 including claim 3. The hysteresis circuit 17 outputs to the comparator 12 the reference signal VA of the first voltage and the second voltage having different voltage values based on the output signal of the comparator 12.

【0026】第1のトランジスタT11のコレクタ及び
ベースは互いに接続され、第2のトランジスタT12は
第1のトランジスタT11に対してカレントミラー接続
されている。定電流源14が供給する電流は、第2のト
ランジスタT12のエミッタの電圧が第1の電圧源V1
の電圧と等しくなるように、第2のトランジスタT12
を流れる電流の1/n倍に設定されている。
The collector and base of the first transistor T11 are connected to each other, and the second transistor T12 is current-mirror connected to the first transistor T11. Regarding the current supplied by the constant current source 14, the voltage of the emitter of the second transistor T12 is the first voltage source V1.
Of the second transistor T12 so that it is equal to the voltage of
It is set to 1 / n times the current flowing through.

【0027】(作用)従って、請求項1及び2の発明で
は、スイッチ15によって定電流源14からの第1及び
第2のトランジスタT11,T12への電流が遮断され
ると、基準信号VAの第1の電圧は第1及び第3の抵抗
R1,R3の値のみで表される。また、スイッチ15に
よって定電流源14から第1及び第2のトランジスタT
11,T12に電流が供給されると、第2のトランジス
タT12のエミッタの電位は第1の電圧源V1の電位と
同電位になり、基準信号VAの第2の電圧は第2のトラ
ンジスタT12のコレクタ−エミッタ間電圧の影響を受
けず、第1〜第3の抵抗R1,R2,R3の値のみで表
される。そのため、精度の良いヒステリシス特性を得る
ことができる。
(Operation) Therefore, in the inventions of claims 1 and 2, when the current from the constant current source 14 to the first and second transistors T11 and T12 is cut off by the switch 15, the first signal of the reference signal VA is changed. The voltage of 1 is represented only by the values of the first and third resistors R1 and R3. Further, the switch 15 allows the constant current source 14 to move the first and second transistors T
When a current is supplied to 11 and T12, the potential of the emitter of the second transistor T12 becomes the same potential as the potential of the first voltage source V1, and the second voltage of the reference signal VA changes to that of the second transistor T12. It is not affected by the collector-emitter voltage and is represented only by the values of the first to third resistors R1, R2 and R3. Therefore, a highly accurate hysteresis characteristic can be obtained.

【0028】また、請求項3の発明においても、基準信
号VAの第1の電圧及び第2の電圧は抵抗R1,R2,
R3の値のみで表され、精度の良いヒステリシス特性を
得ることができるとともに、定電流源14の電流値を小
さくして低消費電流化を図ることができる。
Also, in the third aspect of the invention, the first voltage and the second voltage of the reference signal VA are resistors R1, R2 and R2.
It is represented only by the value of R3, and it is possible to obtain an accurate hysteresis characteristic and to reduce the current consumption of the constant current source 14 to reduce the current consumption.

【0029】[0029]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

[第1の実施の形態]以下、本発明の第1の実施の形態
を図3,図4に従って説明する。
[First Embodiment] A first embodiment of the present invention will be described below with reference to FIGS.

【0030】図3は本形態のヒステリシスコンパレータ
21の回路構成を示す。ヒステリシスコンパレータ21
は、比較器12、ヒステリシス回路22、及び出力回路
25を備える。比較器12は高電位電源(以下、高電源
という)VCCと低電位電源(以下、低電源という)VSS
とを動作電源として供給されている。比較器12は+側
入力端子(非反転入力端子)に入力信号VIを入力し、
−入力端子(反転入力端子)にヒステリシス回路22の
基準信号VAを入力している。
FIG. 3 shows a circuit configuration of the hysteresis comparator 21 of this embodiment. Hysteresis comparator 21
Includes a comparator 12, a hysteresis circuit 22, and an output circuit 25. The comparator 12 has a high potential power source (hereinafter referred to as a high power source) V CC and a low potential power source (hereinafter referred to as a low power source) V SS.
And are supplied as operating power. The comparator 12 inputs the input signal VI to the + side input terminal (non-inverting input terminal),
-The reference signal VA of the hysteresis circuit 22 is input to the input terminal (inverting input terminal).

【0031】比較器12は入力信号VIの電圧が基準信
号VAの電圧以上の場合にはHレベル(高電源VCCレベ
ル)の信号VC1を出力し、入力信号VIの電圧が基準
信号VAの電圧よりも低い場合にはLレベル(低電源V
SSレベル)の信号VC1を出力する。
When the voltage of the input signal VI is equal to or higher than the voltage of the reference signal VA, the comparator 12 outputs the signal VC1 of H level (high power supply V CC level), and the voltage of the input signal VI is the voltage of the reference signal VA. L level (low power supply V
The signal VC1 of SS level) is output.

【0032】出力回路25は、定電流源26,27、抵
抗28,33、入力用のnpnトランジスタ30、出力
用のnpnトランジスタ31、及びダイオード32を備
える。
The output circuit 25 includes constant current sources 26 and 27, resistors 28 and 33, an npn transistor 30 for input, an npn transistor 31 for output, and a diode 32.

【0033】入力用のnpnトランジスタ30は定電流
源26を介して高電源VCCに接続されたコレクタと、低
電源VSSに接続されたエミッタと、前記比較器12の出
力信号VC1を入力するベースとを備える。npnトラ
ンジスタ30はHレベルの信号VC1に基づいてオン
し、Lレベルの信号VC1に基づいてオフする。
The input npn transistor 30 inputs the collector connected to the high power supply V CC , the emitter connected to the low power supply V SS , and the output signal VC1 of the comparator 12 via the constant current source 26. And a base. The npn transistor 30 is turned on based on the H-level signal VC1 and turned off based on the L-level signal VC1.

【0034】ダイオード32は定電流源27を介して高
電源VCCに接続されたアノードと、抵抗33を介して低
電源VSSに接続されたカソードとを備える。出力用のn
pnトランジスタ31は、抵抗28を介して高電源VCC
に接続されたコレクタと、低電源VSSに接続されたエミ
ッタと、前記入力用npnトランジスタ30のコレクタ
に接続されたベースとを備える。
The diode 32 has an anode connected to the high power supply V CC via the constant current source 27, and a cathode connected to the low power supply V SS via the resistor 33. N for output
The pn transistor 31 is connected to the high power source V CC via the resistor 28.
, A collector connected to the low power supply V SS , and a base connected to the collector of the input npn transistor 30.

【0035】npnトランジスタ31はそのコレクタか
ら入力信号VIに基づく出力信号VOを出力する。すな
わち、Hレベルの信号VC1に基づいてnpnトランジ
スタ30がオンするとnpnトランジスタ31のベース
電位がLレベルに低下するため、npnトランジスタ3
1はオフし、Hレベル(高電源VCCレベル)の出力信号
VOを出力する。逆に、Lレベルの信号VC1に基づい
てnpnトランジスタ30がオフするとnpnトランジ
スタ31のベース電位がHレベルに上昇するため、np
nトランジスタ31はオンし、Lレベル(低電源VSS
ベル)の出力信号VOを出力する。
The npn transistor 31 outputs an output signal VO based on the input signal VI from its collector. That is, when the npn transistor 30 is turned on based on the H-level signal VC1, the base potential of the npn transistor 31 drops to the L level.
1 turns off and outputs an output signal VO of H level (high power supply V CC level). On the contrary, when the npn transistor 30 is turned off based on the L-level signal VC1, the base potential of the npn transistor 31 rises to the H level.
The n-transistor 31 is turned on and outputs the output signal VO of L level (low power supply V SS level).

【0036】ヒステリシス回路22は、第1のトランジ
スタとしてのnpnトランジスタT11と、第2のトラ
ンジスタとしてのnpnトランジスタT12と、第1〜
第3の抵抗R1,R2,R3と、スイッチとしてのnp
nトランジスタ23と、抵抗24と、定電流源14とを
備える。npnトランジスタT11,T12のエミッタ
面積の比は1:n(nは正の数)に設定されている。
The hysteresis circuit 22 includes an npn transistor T11 as a first transistor, an npn transistor T12 as a second transistor, and a first to a first transistor.
Third resistors R1, R2, R3 and np as a switch
The n-transistor 23, the resistor 24, and the constant current source 14 are provided. The ratio of the emitter areas of the npn transistors T11 and T12 is set to 1: n (n is a positive number).

【0037】定電流源14は高電源VCCに接続されてお
り、一定の値の電流Iを供給するものである。npnト
ランジスタT11のコレクタ及びベースは互いに接続さ
れるとともに、定電流源14に接続されている。npn
トランジスタT12のコレクタ及びベースは互いに接続
されており、定電流源14に対して第1のnpnトラン
ジスタT11と並列に接続されている。第1のnpnト
ランジスタT11のエミッタは第1の電圧源(V1)と
してのグランドGNDに接続されている。
The constant current source 14 is connected to the high power source V CC and supplies a constant current I. The collector and the base of the npn transistor T11 are connected to each other and to the constant current source 14. npn
The collector and the base of the transistor T12 are connected to each other, and are connected to the constant current source 14 in parallel with the first npn transistor T11. The emitter of the first npn transistor T11 is connected to the ground GND as the first voltage source (V1).

【0038】npnトランジスタ23は、前記npnト
ランジスタT11,T12のコレクタに接続されたコレ
クタと、抵抗24を介して前記出力用npnトランジス
タ31のベースに接続されたエミッタと、定電流源27
及びダイオード32間のノードに接続されたベースとを
備える。
The npn transistor 23 has a collector connected to the collectors of the npn transistors T11 and T12, an emitter connected to the base of the output npn transistor 31 via a resistor 24, and a constant current source 27.
And a base connected to the node between the diodes 32.

【0039】npnトランジスタ30がオンしてnpn
トランジスタ31のベース電位がLレベルに低下する
と、npnトランジスタ23はオンして、定電流源14
からnpnトランジスタT11,T12への電流を遮断
する。逆に、npnトランジスタ30がオフしてnpn
トランジスタ31のベース電位がHレベルに上昇する
と、npnトランジスタ23はオフして、定電流源14
からnpnトランジスタT11,T12への電流の供給
を許容する。
When the npn transistor 30 is turned on to turn on the npn
When the base potential of the transistor 31 drops to L level, the npn transistor 23 turns on and the constant current source 14
Current to the npn transistors T11 and T12 is cut off. On the contrary, the npn transistor 30 is turned off and the npn
When the base potential of the transistor 31 rises to the H level, the npn transistor 23 turns off and the constant current source 14
To supply current to the npn transistors T11 and T12.

【0040】第1の抵抗R1は第1のnpnトランジス
タT11のエミッタ及びグランドGNDに接続され、第
2の抵抗R2の一端は第2のnpnトランジスタT12
のエミッタに接続されている。第3の抵抗R3の一端は
第2の電圧源(V2)としての電源VSSに接続されてい
る。第1〜第3の抵抗R1〜R3の他端は接続点Aにて
互いに接続されており、接続点Aから基準信号VAが出
力される。
The first resistor R1 is connected to the emitter of the first npn transistor T11 and the ground GND, and one end of the second resistor R2 is connected to the second npn transistor T12.
Connected to the emitter. One end of the third resistor R3 is connected to the power supply V SS as the second voltage source (V2). The other ends of the first to third resistors R1 to R3 are connected to each other at a connection point A, and the reference signal VA is output from the connection point A.

【0041】上記した定電流源14が供給する電流は、
npnトランジスタT12のエミッタの電圧がグランド
GNDの電圧と等しくなるように、npnトランジスタ
T12を流れる電流の(n+1)/n倍に設定されてい
る。
The current supplied by the constant current source 14 is
It is set to (n + 1) / n times the current flowing through the npn transistor T12 so that the voltage of the emitter of the npn transistor T12 becomes equal to the voltage of the ground GND.

【0042】従って、ヒステリシス回路22はnpnト
ランジスタ23の導通状態及び非導通状態に基づいて電
圧値が異なる第1の電圧と第2の電圧の基準信号VAを
出力する。
Therefore, the hysteresis circuit 22 outputs the reference signal VA of the first voltage and the second voltage having different voltage values based on the conduction state and the non-conduction state of the npn transistor 23.

【0043】すなわち、npnトランジスタ23がオン
しているときには、グランドGND(第1の電圧源V
1)から抵抗R1,R3のみを介して低電源VSS(第2
の電圧源V2)に電流が流れるため、基準信号VAの電
圧VA1は以下の数6のように表される。
That is, when the npn transistor 23 is turned on, the ground GND (first voltage source V
1) via the resistors R1 and R3 only to the low power supply V SS (second
Since a current flows through the voltage source V2) of the above, the voltage VA1 of the reference signal VA is expressed by the following Expression 6.

【0044】[0044]

【数6】 (Equation 6)

【0045】一方、npnトランジスタ23がオフして
いるときには、定電流源14の電流Iが第1及び第2の
npnトランジスタT11,T12に流れる。このとき
の基準信号VAの電圧をVA2とし、抵抗R1,R2,
R3に流れる電流をそれぞれI1,I2,Iとし、np
nトランジスタT12のエミッタの電圧をVBとする。
すると、
On the other hand, when the npn transistor 23 is off, the current I of the constant current source 14 flows through the first and second npn transistors T11 and T12. The voltage of the reference signal VA at this time is VA2, and the resistors R1, R2,
The currents flowing through R3 are I1, I2 and I, respectively, and np
The voltage of the emitter of the n-transistor T12 is VB.
Then

【0046】[0046]

【数7】 (Equation 7)

【0047】となる。数7から、Is as follows. From number 7,

【0048】[0048]

【数8】 (Equation 8)

【0049】となる。従って、各辺を移項して整理する
と、
Is as follows. Therefore, transposing each side and rearranging

【0050】[0050]

【数9】 [Equation 9]

【0051】となる。このとき、電流IはIs as follows. At this time, the current I is

【0052】[0052]

【数10】 (Equation 10)

【0053】となる。定電流源14の電流Iを数10の
値に設定すると、npnトランジスタT11,T12の
ベース・エミッタ間電圧が等しくなるため、VB=V1
となる。従って、第2の電圧VA2は、
Is as follows. When the current I of the constant current source 14 is set to a value of the equation 10, the base-emitter voltages of the npn transistors T11 and T12 become equal, so VB = V1
Becomes Therefore, the second voltage VA2 is

【0054】[0054]

【数11】 [Equation 11]

【0055】となり、定電流Iは、And the constant current I is

【0056】[0056]

【数12】 (Equation 12)

【0057】となる。本形態において、グランドGND
が第1の電圧源V1であり、低電源VSSが第2の電圧源
V2であるため、
Is as follows. In this embodiment, the ground GND
Is the first voltage source V1 and the low power supply V SS is the second voltage source V2.

【0058】[0058]

【数13】 (Equation 13)

【0059】となる。なお、低電源VSSは負電圧である
ので、VA2>VA1となる。また、定電流Iは、
Is as follows. Since the low power supply V SS has a negative voltage, VA2> VA1. The constant current I is

【0060】[0060]

【数14】 [Equation 14]

【0061】となる。次に、上記のように構成されたヒ
ステリシスコンパレータ21の作用を説明する。
It becomes Next, the operation of the hysteresis comparator 21 configured as above will be described.

【0062】いま、入力信号VIの電圧が基準信号VA
の電圧よりも低い場合には、比較器12からはLレベル
の信号VC1が出力される。Lレベルの信号VC1に基
づいてnpnトランジスタ30はオフし、npnトラン
ジスタ31のベース電位がHレベルになる。すると、n
pnトランジスタ31はオンし、Lレベルの出力信号V
Oを出力する。
Now, the voltage of the input signal VI is the reference signal VA.
When the voltage is lower than the voltage of, the comparator 12 outputs an L level signal VC1. The npn transistor 30 is turned off based on the signal VC1 of L level, and the base potential of the npn transistor 31 becomes H level. Then n
The pn transistor 31 is turned on and the L level output signal V
Output O.

【0063】このとき、npnトランジスタ31のベー
ス電圧がHレベルであるため、npnトランジスタ23
はオフして、定電流源14からnpnトランジスタT1
1,T12への電流の供給が許容される。従って、ヒス
テリシス回路22の基準信号VAの電圧はVA2(>V
A1)となっている。
At this time, since the base voltage of the npn transistor 31 is at the H level, the npn transistor 23
Is turned off, and the npn transistor T1 from the constant current source 14 is turned off.
Supply of current to T1 and T12 is permitted. Therefore, the voltage of the reference signal VA of the hysteresis circuit 22 is VA2 (> V
A1).

【0064】次に、入力信号VIの電圧が上昇してVA
2以上になると、比較器12からはHレベルの信号VC
1が出力される。Hレベルの信号VC1に基づいてnp
nトランジスタ30はオンし、npnトランジスタ31
のベース電位がLレベルになる。すると、npnトラン
ジスタ31はオフし、Hレベルの出力信号VOを出力す
る。
Next, the voltage of the input signal VI rises to VA
When it becomes 2 or more, the signal VC of H level is output from the comparator 12.
1 is output. Np based on H level signal VC1
The n-transistor 30 turns on, and the npn-transistor 31
The base potential of the L level becomes L level. Then, the npn transistor 31 is turned off and the H level output signal VO is output.

【0065】このとき、npnトランジスタ31のベー
ス電圧がLレベルであるため、npnトランジスタ23
はオンして、定電流源14からnpnトランジスタT1
1,T12への電流が遮断される。従って、ヒステリシ
ス回路22の基準信号VAの電圧はVA1となる。
At this time, since the base voltage of the npn transistor 31 is at the L level, the npn transistor 23
Turns on, and the constant current source 14 turns on the npn transistor T1.
1, the current to T12 is cut off. Therefore, the voltage of the reference signal VA of the hysteresis circuit 22 becomes VA1.

【0066】この後、入力信号VIの電圧が低下してV
A1よりも低くなると、信号VC1はLレベルになり、
npnトランジスタ30はオフし、npnトランジスタ
31はオンしてLレベルの出力信号VOが出力される。
After this, the voltage of the input signal VI drops and V
When it becomes lower than A1, the signal VC1 becomes L level,
The npn transistor 30 is turned off, the npn transistor 31 is turned on, and the L-level output signal VO is output.

【0067】このとき、npnトランジスタ23はオフ
して、定電流源14からnpnトランジスタT11,T
12へ電流が供給され、ヒステリシス回路22の基準信
号VAの電圧はVA2に復帰する。
At this time, the npn transistor 23 is turned off, and the constant current source 14 causes the npn transistors T11, T
Current is supplied to 12, and the voltage of the reference signal VA of the hysteresis circuit 22 returns to VA2.

【0068】ちなみに、抵抗R1,R2,R3の抵抗値
をそれぞれ4kΩ、2.67kΩ、8kΩとし、高電源
CC及び低電源VSSの電圧をそれぞれ12V、−12V
とし、さらにnpnトランジスタT11,T12のエミ
ッタ面積の比を1:1に設定したときのヒステリシス回
路22の出力特性を図4に示す。図4(b)に示すよう
に、I=0(A)のとき、VA1=−4(V)となり、
定電流Iが のとき、VA2=−2(V)となる。こ
のとき、I=1.5(mA)となる。
Incidentally, the resistance values of the resistors R1, R2 and R3 are set to 4 kΩ, 2.67 kΩ and 8 kΩ, respectively, and the voltages of the high power supply V CC and the low power supply V SS are 12 V and -12 V, respectively.
FIG. 4 shows the output characteristic of the hysteresis circuit 22 when the ratio of the emitter areas of the npn transistors T11 and T12 is set to 1: 1. As shown in FIG. 4B, when I = 0 (A), VA1 = -4 (V),
When the constant current I is, VA2 = -2 (V). At this time, I = 1.5 (mA).

【0069】さて、本実施の形態は、以下の効果があ
る。 (1)本形態では、ヒステリシス回路22のnpnトラ
ンジスタ23がオンすることによって定電流源14から
npnトランジスタT11,T12への電流が遮断され
ると、基準信号VAの第1の電圧VA1は第1及び第3
の抵抗R1,R3の値のみで表される。また、npnト
ランジスタ23がオフすることによって定電流源14か
らnpnトランジスタT11,T12に電流が供給され
ると、npnトランジスタT12のエミッタの電位はグ
ランドGNDの電位と等しくなり、基準信号VAの第2
の電圧VA2はnpnトランジスタT12のコレクタ−
エミッタ間電圧の影響を受けず、第1〜第3の抵抗R
1,R2,R3の値のみで表される。そのため、精度の
良いヒステリシス特性を得ることができる。
The present embodiment has the following effects. (1) In the present embodiment, when the current from the constant current source 14 to the npn transistors T11 and T12 is cut off by turning on the npn transistor 23 of the hysteresis circuit 22, the first voltage VA1 of the reference signal VA becomes the first voltage. And the third
It is represented only by the values of the resistors R1 and R3. Further, when the current is supplied from the constant current source 14 to the npn transistors T11 and T12 by turning off the npn transistor 23, the potential of the emitter of the npn transistor T12 becomes equal to the potential of the ground GND, and the second potential of the reference signal VA is exceeded.
Voltage VA2 of the collector of npn transistor T12
The first to third resistors R are not affected by the voltage between the emitters.
It is represented only by the values of 1, R2 and R3. Therefore, a highly accurate hysteresis characteristic can be obtained.

【0070】[第2の実施の形態]次に、本発明の第2
の実施の形態を図5,図6に従って説明する。なお、重
複説明を避けるため、図3において説明したものと同じ
要素については、同じ参照番号が付されている。
[Second Embodiment] Next, a second embodiment of the present invention will be described.
The embodiment will be described with reference to FIGS. In order to avoid redundant description, the same elements as those described in FIG. 3 are denoted by the same reference numerals.

【0071】図5は本形態のヒステリシスコンパレータ
41の回路構成を示す。ヒステリシスコンパレータ41
は、前記比較器12、ヒステリシス回路42、及び出力
回路46を備える。
FIG. 5 shows a circuit configuration of the hysteresis comparator 41 of this embodiment. Hysteresis comparator 41
Includes the comparator 12, a hysteresis circuit 42, and an output circuit 46.

【0072】出力回路46は、定電流源47,48、抵
抗49,52、入力用のpnpトランジスタ50、出力
用のpnpトランジスタ51、及びダイオード52を備
える。
The output circuit 46 includes constant current sources 47 and 48, resistors 49 and 52, an input pnp transistor 50, an output pnp transistor 51, and a diode 52.

【0073】入力用のpnpトランジスタ50は高電源
CCに接続されたエミッタと、定電流源47を介して低
電源VSSに接続されたコレクタと、前記比較器12の出
力信号VC1を入力するベースとを備える。pnpトラ
ンジスタ50はLレベルの信号VC1に基づいてオン
し、Hレベルの信号VC1に基づいてオフする。
The input pnp transistor 50 inputs the emitter connected to the high power supply V CC , the collector connected to the low power supply V SS via the constant current source 47, and the output signal VC1 of the comparator 12. And a base. The pnp transistor 50 turns on based on the L level signal VC1 and turns off based on the H level signal VC1.

【0074】ダイオード52は抵抗53を介して高電源
CCに接続されたアノードと、定電流源48を介して低
電源VSSに接続されたカソードとを備える。出力用のp
npトランジスタ51は、高電源VCCに接続されたエミ
ッタと、抵抗49を介して低電源VSSに接続されたコレ
クタと、前記入力用pnpトランジスタ50のコレクタ
に接続されたベースとを備える。
The diode 52 has an anode connected to the high power supply V CC via the resistor 53 and a cathode connected to the low power supply V SS via the constant current source 48. P for output
The np transistor 51 has an emitter connected to the high power supply V CC , a collector connected to the low power supply V SS via the resistor 49, and a base connected to the collector of the input pnp transistor 50.

【0075】pnpトランジスタ51はそのコレクタか
ら入力信号VIに基づく出力信号VOを出力する。すな
わち、Lレベルの信号VC1に基づいてpnpトランジ
スタ50がオンするとpnpトランジスタ51のベース
電位がHレベルに上昇するため、pnpトランジスタ5
1はオフし、Lレベルの出力信号VOを出力する。逆
に、Hレベルの信号VC1に基づいてpnpトランジス
タ50がオフするとpnpトランジスタ51のベース電
位がLレベルに低下するため、pnpトランジスタ51
はオンし、Hレベルの出力信号VOを出力する。
The pnp transistor 51 outputs an output signal VO based on the input signal VI from its collector. That is, when the pnp transistor 50 is turned on based on the L-level signal VC1, the base potential of the pnp transistor 51 rises to the H level, so the pnp transistor 5
1 turns off and outputs the L-level output signal VO. On the contrary, when the pnp transistor 50 is turned off based on the H-level signal VC1, the base potential of the pnp transistor 51 drops to the L level.
Turns on and outputs the H-level output signal VO.

【0076】ヒステリシス回路42は、第1のトランジ
スタとしてのpnpトランジスタT13と、第2のトラ
ンジスタとしてのpnpトランジスタT14と、第1〜
第3の抵抗R1,R2,R3と、スイッチとしてのnp
nトランジスタ23と、抵抗45と、定電流源43とを
備える。pnpトランジスタT13,T14のエミッタ
面積の比は1:n(nは正の数)に設定されている。
The hysteresis circuit 42 includes a pnp transistor T13 as a first transistor, a pnp transistor T14 as a second transistor, and a first to a first transistor.
Third resistors R1, R2, R3 and np as a switch
The n-transistor 23, the resistor 45, and the constant current source 43 are provided. The ratio of the emitter areas of the pnp transistors T13 and T14 is set to 1: n (n is a positive number).

【0077】定電流源43は低電源VSSに接続されてお
り、一定の値の電流Iを供給するものである。pnpト
ランジスタT13のコレクタ及びベースは互いに接続さ
れるとともに、定電流源43に接続されている。pnp
トランジスタT13のエミッタは第1の電圧源(V1)
としてのグランドGNDに接続されている。pnpトラ
ンジスタT14のベースはpnpトランジスタT13の
ベースに接続されており、pnpトランジスタT14は
pnpトランジスタT13に対してカレントミラー接続
されている。pnpトランジスタT14のコレクタは低
電源VSSに接続されている。
The constant current source 43 is connected to the low power source V SS and supplies a constant current I. The collector and base of the pnp transistor T13 are connected to each other and to the constant current source 43. pnp
The emitter of the transistor T13 is the first voltage source (V1)
Is connected to the ground GND. The base of the pnp transistor T14 is connected to the base of the pnp transistor T13, and the pnp transistor T14 is current-mirror connected to the pnp transistor T13. The collector of the pnp transistor T14 is connected to the low power supply V SS .

【0078】pnpトランジスタ44は、前記pnpト
ランジスタT13,T14のベースに接続されたコレク
タと、抵抗45を介して前記出力用pnpトランジスタ
51のベースに接続されたエミッタと、定電流源48及
びダイオード52間のノードに接続されたベースとを備
える。
The pnp transistor 44 has a collector connected to the bases of the pnp transistors T13 and T14, an emitter connected to the base of the output pnp transistor 51 via a resistor 45, a constant current source 48 and a diode 52. And a base connected to the node in between.

【0079】pnpトランジスタ50がオンしてpnp
トランジスタ51のベース電位がHレベルに上昇する
と、pnpトランジスタ44はオンして、定電流源43
からpnpトランジスタT13,T14への電流を遮断
する。逆に、pnpトランジスタ50がオフしてpnp
トランジスタ51のベース電位がLレベルに低下する
と、pnpトランジスタ44はオフして、定電流源43
からpnpトランジスタT13,T14への電流の供給
を許容する。
The pnp transistor 50 is turned on to turn on the pnp
When the base potential of the transistor 51 rises to the H level, the pnp transistor 44 turns on and the constant current source 43
To pnp transistors T13 and T14 are cut off. Conversely, the pnp transistor 50 turns off and the pnp
When the base potential of the transistor 51 drops to L level, the pnp transistor 44 turns off and the constant current source 43
To supply current to the pnp transistors T13 and T14.

【0080】第1の抵抗R1はpnpトランジスタT1
3のエミッタ及びグランドGNDに接続され、第2の抵
抗R2の一端はpnpトランジスタT14のエミッタに
接続されている。第3の抵抗R3の一端は第2の電圧源
(V2)としての高電源VCCに接続されている。第1〜
第3の抵抗R1〜R3の他端は接続点Aにて互いに接続
されており、接続点Aから基準信号VAが出力される。
The first resistor R1 is a pnp transistor T1.
3 and the ground GND, and one end of the second resistor R2 is connected to the emitter of the pnp transistor T14. One end of the third resistor R3 is connected to the high power source V CC as the second voltage source (V2). First to first
The other ends of the third resistors R1 to R3 are connected to each other at a connection point A, and the reference signal VA is output from the connection point A.

【0081】上記した定電流源43が供給する電流は、
pnpトランジスタT14のエミッタの電圧がグランド
GNDの電圧と等しくなるように、pnpトランジスタ
T14を流れる電流の1/n倍に設定されている。
The current supplied by the constant current source 43 is
It is set to 1 / n times the current flowing through the pnp transistor T14 so that the voltage of the emitter of the pnp transistor T14 becomes equal to the voltage of the ground GND.

【0082】従って、ヒステリシス回路42はpnpト
ランジスタ44の導通状態及び非導通状態に基づいて電
圧値が異なる第1の電圧と第2の電圧の基準信号VAを
出力する。
Therefore, the hysteresis circuit 42 outputs the reference signal VA of the first voltage and the second voltage having different voltage values based on the conduction state and the non-conduction state of the pnp transistor 44.

【0083】すなわち、pnpトランジスタ44がオン
しているときには、高電源VCC(第2の電圧源V2)か
ら抵抗R3,R1のみを介してグランドGND(第1の
電圧源V1)に電流が流れるため、基準信号VAの電圧
VA1は抵抗R3,R1の抵抗値のみによって以下の数
15のように表される。
That is, when the pnp transistor 44 is on, a current flows from the high power supply V CC (second voltage source V2) to the ground GND (first voltage source V1) via only the resistors R3 and R1. Therefore, the voltage VA1 of the reference signal VA is represented by the following Expression 15 only by the resistance values of the resistors R3 and R1.

【0084】[0084]

【数15】 (Equation 15)

【0085】一方、pnpトランジスタ44がオフして
いるときには、定電流源43の電流Iが第1及び第2の
pnpトランジスタT13,T14に流れる。このとき
の基準信号VAの電圧をVA2とし、抵抗R1,R2に
流れる電流をそれぞれI1,I2とし、pnpトランジ
スタT14のエミッタの電圧をVBとする。すると、
On the other hand, when the pnp transistor 44 is off, the current I of the constant current source 43 flows through the first and second pnp transistors T13 and T14. At this time, the voltage of the reference signal VA is VA2, the currents flowing through the resistors R1 and R2 are I1 and I2, respectively, and the emitter voltage of the pnp transistor T14 is VB. Then

【0086】[0086]

【数16】 (Equation 16)

【0087】となる。このとき、抵抗R3を流れる電流
は、
It becomes At this time, the current flowing through the resistor R3 is

【0088】[0088]

【数17】 [Equation 17]

【0089】となる。数17に数16を代入すると、## EQU11 ## Substituting equation 16 into equation 17,

【0090】[0090]

【数18】 (Equation 18)

【0091】となる。従って、各辺を移項して整理する
と、
It becomes Therefore, transposing each side and rearranging

【0092】[0092]

【数19】 [Equation 19]

【0093】となる。このとき、電流I2は、Is obtained. At this time, the current I2 is

【0094】[0094]

【数20】 (Equation 20)

【0095】となる。電流I2を数21の値に設定する
と、pnpトランジスタT13,T14のベース・エミ
ッタ間電圧が等しくなるため、VB=V1となる。従っ
て、電流I2及び定電流Iは、
Is obtained. When the current I2 is set to the value of the equation 21, the base-emitter voltages of the pnp transistors T13 and T14 become equal, so VB = V1. Therefore, the current I2 and the constant current I are

【0096】[0096]

【数21】 (Equation 21)

【0097】となり、第2の電圧VA2は、Therefore, the second voltage VA2 is

【0098】[0098]

【数22】 (Equation 22)

【0099】となる。本形態において、グランドGND
が第1の電圧源V1であり、高電源VCCが第2の電圧源
V2であるため、基準電圧VAの第1及び第2の電圧V
A1,VA2は、
## EQU10 ## In this embodiment, the ground GND
Is the first voltage source V1 and the high power source V CC is the second voltage source V2, so the first and second voltages V1 and V2 of the reference voltage VA are
A1 and VA2 are

【0100】[0100]

【数23】 (Equation 23)

【0101】となる。なお、高電源VCCは正電圧である
ので、VA2<VA1となる。また、定電流Iは、
Is obtained. Since the high power supply V CC has a positive voltage, VA2 <VA1. The constant current I is

【0102】[0102]

【数24】 (Equation 24)

【0103】となる。次に、上記のように構成されたヒ
ステリシスコンパレータ41の作用を説明する。
Is obtained. Next, the operation of the hysteresis comparator 41 configured as described above will be described.

【0104】いま、入力信号VIの電圧が基準信号VA
の電圧よりも低い場合には、比較器12からはLレベル
の信号VC1が出力される。Lレベルの信号VC1に基
づいてpnpトランジスタ50はオンし、pnpトラン
ジスタ51のベース電位がHレベルになる。すると、p
npトランジスタ51はオフし、Lレベルの出力信号V
Oを出力する。
Now, the voltage of the input signal VI is the reference signal VA.
When the voltage is lower than the voltage of, the comparator 12 outputs an L level signal VC1. The pnp transistor 50 is turned on based on the L-level signal VC1 and the base potential of the pnp transistor 51 becomes H level. Then p
The np transistor 51 is turned off, and the L level output signal V
Output O.

【0105】このとき、pnpトランジスタ51のベー
ス電圧がHレベルであるため、pnpトランジスタ44
はオンして、定電流源43からpnpトランジスタT1
3,T14への電流が遮断される。従って、ヒステリシ
ス回路42の基準信号VAの電圧はVA1(>VA2)
となっている。
At this time, since the base voltage of the pnp transistor 51 is at the H level, the pnp transistor 44
Is turned on, and the pnp transistor T1 is turned on from the constant current source 43.
3, the current to T14 is cut off. Therefore, the voltage of the reference signal VA of the hysteresis circuit 42 is VA1 (> VA2).
It has become.

【0106】次に、入力信号VIの電圧が上昇してVA
1以上になると、Hレベルの信号VC1が出力される。
Hレベルの信号VC1に基づいてpnpトランジスタ5
0はオフし、pnpトランジスタ51のベース電位がL
レベルになる。すると、pnpトランジスタ51はオン
し、Lレベルの出力信号VOを出力する。
Next, the voltage of the input signal VI rises to VA
When it is 1 or more, the H-level signal VC1 is output.
The pnp transistor 5 based on the H level signal VC1
0 is turned off, and the base potential of the pnp transistor 51 is L
Become a level. Then, the pnp transistor 51 is turned on and outputs the L level output signal VO.

【0107】このとき、pnpトランジスタ51のベー
ス電圧がLレベルであるため、pnpトランジスタ44
はオフして、定電流源43からpnpトランジスタT1
3,T14への電流の供給が許容される。従って、ヒス
テリシス回路42の基準信号VAの電圧はVA2とな
る。
At this time, since the base voltage of the pnp transistor 51 is at the L level, the pnp transistor 44
Is turned off, and the pnp transistor T1 from the constant current source 43 is turned off.
3, the supply of current to T14 is allowed. Therefore, the voltage of the reference signal VA of the hysteresis circuit 42 becomes VA2.

【0108】この後、入力信号VIの電圧が低下してV
A2よりも低くなると、信号VC1はLレベルになり、
pnpトランジスタ50はオンし、pnpトランジスタ
51はオフしてLレベルの出力信号VOが出力される。
After that, the voltage of the input signal VI is lowered to V
When it becomes lower than A2, the signal VC1 becomes L level,
The pnp transistor 50 is turned on, the pnp transistor 51 is turned off, and the L-level output signal VO is output.

【0109】このとき、pnpトランジスタ44はオン
して、定電流源14からpnpトランジスタT13,T
14への電流が遮断され、ヒステリシス回路42の基準
信号VAの電圧はVA1に復帰する。
At this time, the pnp transistor 44 is turned on, and the constant current source 14 causes the pnp transistors T13, T
The current to 14 is cut off, and the voltage of the reference signal VA of the hysteresis circuit 42 returns to VA1.

【0110】ちなみに、抵抗R1,R2,R3の抵抗値
をそれぞれ4kΩ、2.67kΩ、8kΩとし、高電源
CC及び低電源VSSの電圧をそれぞれ12V、−12V
としたときのヒステリシス回路42の出力特性を図6に
示す。図6(b)はpnpトランジスタT13,T14
のエミッタ面積の比を1:1に設定したときの出力特性
を示し、I=0(A)のとき、VA1=4(V)とな
り、定電流Iが750(μA)のとき、VA2=2
(V)となる。また、図6(c)はpnpトランジスタ
T13,T14のエミッタ面積の比を1:5に設定した
ときの出力特性を示し、I=0(A)のとき、VA1=
4(V)となり、定電流Iが150(μA)のとき、V
A2=2(V)となる。
By the way, the resistance values of the resistors R1, R2 and R3 are set to 4 kΩ, 2.67 kΩ and 8 kΩ, respectively, and the voltages of the high power supply V CC and the low power supply V SS are 12 V and -12 V, respectively.
6 shows the output characteristic of the hysteresis circuit 42 in such a case. FIG. 6B shows pnp transistors T13 and T14.
Shows the output characteristics when the ratio of the emitter area of is set to 1: 1. When I = 0 (A), VA1 = 4 (V), and when the constant current I is 750 (μA), VA2 = 2.
(V). Further, FIG. 6C shows the output characteristics when the ratio of the emitter areas of the pnp transistors T13 and T14 is set to 1: 5, and when I = 0 (A), VA1 =
4 (V), and when the constant current I is 150 (μA), V
A2 = 2 (V).

【0111】さて、本実施の形態は、以下の効果があ
る。 (1)本形態では、ヒステリシス回路42のpnpトラ
ンジスタ44がオンすることによって定電流源43から
pnpトランジスタT13,T14への電流が遮断され
ると、基準信号VAの第1の電圧VA1は第1及び第3
の抵抗R1,R3の値のみで表される。また、pnpト
ランジスタ44がオフすることによって定電流源43か
らpnpトランジスタT13,T14に電流が供給され
ると、pnpトランジスタT14のエミッタの電位はグ
ランドGNDの電位と等しくなり、基準信号VAの第2
の電圧VA2はpnpトランジスタT14のコレクタ−
エミッタ間電圧の影響を受けず、第1〜第3の抵抗R
1,R2,R3の抵抗値のみで表される。そのため、精
度の良いヒステリシス特性を得ることができる。
The present embodiment has the following effects. (1) In the present embodiment, when the current from the constant current source 43 to the pnp transistors T13 and T14 is cut off by turning on the pnp transistor 44 of the hysteresis circuit 42, the first voltage VA1 of the reference signal VA changes to the first voltage VA1. And the third
It is represented only by the values of the resistors R1 and R3. When current is supplied to the pnp transistors T13 and T14 from the constant current source 43 by turning off the pnp transistor 44, the potential of the emitter of the pnp transistor T14 becomes equal to the potential of the ground GND, and the second potential of the reference signal VA is exceeded.
Voltage VA2 of the collector of the pnp transistor T14
The first to third resistors R are not affected by the voltage between the emitters.
It is represented only by the resistance values of 1, R2 and R3. Therefore, a highly accurate hysteresis characteristic can be obtained.

【0112】(2)本形態のpnpトランジスタT1
3,T14をカレントミラー接続しているため、定電流
源43の電流値Iを小さくすることができ、低消費電流
化を図ることができる。
(2) The pnp transistor T1 of this embodiment
Since the current mirrors 3 and T14 are connected to each other, the current value I of the constant current source 43 can be reduced, and the current consumption can be reduced.

【0113】[0113]

【発明の効果】以上詳述したように、本発明は、高精度
のヒステリシス特性を持つヒステリシスコンパレータを
提供することができる。
As described in detail above, the present invention can provide a hysteresis comparator having highly accurate hysteresis characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項1及び2の発明の原理説明図FIG. 1 is an explanatory view of the principle of the invention of claims 1 and 2.

【図2】請求項1及び3の発明の原理説明図FIG. 2 is an explanatory view of the principle of the invention of claims 1 and 3;

【図3】第1の形態のヒステリシスコンパレータを示す
回路図
FIG. 3 is a circuit diagram showing a hysteresis comparator of a first form.

【図4】図3のヒステリシス回路の出力特性を示す説明
FIG. 4 is an explanatory diagram showing output characteristics of the hysteresis circuit of FIG.

【図5】第2の形態のヒステリシスコンパレータを示す
回路図
FIG. 5 is a circuit diagram showing a hysteresis comparator of a second form.

【図6】図5のヒステリシス回路の出力特性を示す説明
6 is an explanatory diagram showing the output characteristics of the hysteresis circuit of FIG.

【図7】従来のヒステリシスコンパレータを示す回路図FIG. 7 is a circuit diagram showing a conventional hysteresis comparator.

【図8】図7のヒステリシス回路の出力特性を示す説明
FIG. 8 is an explanatory diagram showing output characteristics of the hysteresis circuit of FIG.

【符号の説明】[Explanation of symbols]

12 比較器 13,17 ヒステリシス回路 14 定電流源 15 スイッチ R1〜R3 第1〜第3の抵抗 T11,T12 第1及び第2のトランジスタとしての
npnトランジスタ V1 第1の電圧源 V2 第2の電圧源 VA 基準信号 VCC 高電位電源 VI 入力信号 VO 出力信号 VSS 低電位電源
12 comparators 13 and 17 hysteresis circuit 14 constant current source 15 switches R1 to R3 first to third resistors T11 and T12 npn transistors as first and second transistors V1 first voltage source V2 second voltage source VA Reference signal V CC High potential power supply VI Input signal VO Output signal V SS Low potential power supply

フロントページの続き (72)発明者 鈴木 久雄 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内 (72)発明者 佐野 芳昭 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内Front Page Continuation (72) Inventor Hisao Suzuki 1844-2, Kozoji-cho, Kasugai-shi, Aichi Prefecture Fujitsu Viels-E Co., Ltd. (72) Inventor Yoshiaki Sano 2-844, Kozoji-cho, Kasugai-shi, Aichi Share In the company

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高電位電源及び低電位電源が動作電源と
して供給されるとともに、入力信号と基準信号とを比較
し、入力信号の電圧が基準信号の電圧よりも高いとき前
記高電位電源又は低電位電源の電圧の出力信号を出力
し、入力信号の電圧が基準信号の電圧よりも低いとき前
記低電位電源又は高電位電源の電圧の出力信号を出力す
る比較器と、 前記比較器の出力信号に基づいて電圧値が異なる第1の
電圧と第2の電圧の基準信号を前記比較器に出力するヒ
ステリシス回路とを備えたヒステリシスコンパレータで
あって、 前記ヒステリシス回路は、一定の電流を供給するための
定電流源と、 前記定電流源の電流を流すための第1及び第2のトラン
ジスタであって、第1及び第2のトランジスタのエミッ
タ面積の比は1:n(nは正の数)であることと、 前記比較器の出力信号に基づいてオンオフされ、かつ、
前記定電流源からの前記第1及び第2のトランジスタへ
の電流の供給及び遮断を行うためのスイッチと、 前記第1のトランジスタのエミッタに接続された第1の
電圧源と、 前記第1の電圧源とは異なる第2の電圧源と、 前記第1のトランジスタのエミッタに一端が接続された
第1の抵抗と、前記第2のトランジスタのエミッタに一
端が接続された第2の抵抗と、前記第2の電圧源に一端
が接続された第3の抵抗とを備え、第1〜第3の抵抗の
他端を互いに接続した接続点から前記基準信号を出力す
ることとを備え、 前記定電流源が供給する電流を、前記第2のトランジス
タのエミッタの電圧が前記第1の電圧源の電圧と等しく
なるような値に設定したヒステリシスコンパレータ。
1. A high-potential power supply and a low-potential power supply are supplied as operating power supplies, and an input signal and a reference signal are compared. When the voltage of the input signal is higher than the voltage of the reference signal, the high-potential power supply or the low-potential power supply is used. A comparator that outputs an output signal of the voltage of the potential power supply and outputs an output signal of the voltage of the low potential power supply or the high potential power supply when the voltage of the input signal is lower than the voltage of the reference signal, and an output signal of the comparator A hysteresis circuit for outputting a reference signal of a first voltage and a second voltage having different voltage values to the comparator based on the above-mentioned, wherein the hysteresis circuit supplies a constant current. Of the constant current source and the first and second transistors for flowing the current of the constant current source, the ratio of the emitter areas of the first and second transistors is 1: n (n is a positive number) And ON / OFF based on the output signal of the comparator, and
A switch for supplying and blocking a current from the constant current source to the first and second transistors; a first voltage source connected to an emitter of the first transistor; A second voltage source different from the voltage source, a first resistor whose one end is connected to the emitter of the first transistor, and a second resistor whose one end is connected to the emitter of the second transistor, A third resistor having one end connected to the second voltage source, and outputting the reference signal from a connection point where the other ends of the first to third resistors are connected to each other. A hysteresis comparator in which the current supplied by a current source is set to a value such that the voltage of the emitter of the second transistor becomes equal to the voltage of the first voltage source.
【請求項2】 前記第1のトランジスタのコレクタ及び
ベースは互いに接続され、前記第2のトランジスタのコ
レクタ及びベースは互いに接続されており、前記定電流
源が供給する電流は、前記第2のトランジスタを流れる
電流の(n+1)/n倍である請求項1に記載のヒステ
リシスコンパレータ。
2. The collector and base of the first transistor are connected to each other, the collector and base of the second transistor are connected to each other, and the current supplied by the constant current source is the second transistor. The hysteresis comparator according to claim 1, wherein the current is (n + 1) / n times the current flowing through the hysteresis comparator.
【請求項3】 前記第1のトランジスタのコレクタ及び
ベースは互いに接続され、前記第2のトランジスタは前
記第1のトランジスタに対してカレントミラー接続され
ており、前記定電流源が供給する電流は、前記第2のト
ランジスタを流れる電流の1/n倍である請求項1に記
載のヒステリシスコンパレータ。
3. The collector and base of the first transistor are connected to each other, the second transistor is current-mirror connected to the first transistor, and the current supplied by the constant current source is The hysteresis comparator according to claim 1, which is 1 / n times the current flowing through the second transistor.
JP8051514A 1996-03-08 1996-03-08 Hysteresis comparator Withdrawn JPH09243671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8051514A JPH09243671A (en) 1996-03-08 1996-03-08 Hysteresis comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8051514A JPH09243671A (en) 1996-03-08 1996-03-08 Hysteresis comparator

Publications (1)

Publication Number Publication Date
JPH09243671A true JPH09243671A (en) 1997-09-19

Family

ID=12889124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8051514A Withdrawn JPH09243671A (en) 1996-03-08 1996-03-08 Hysteresis comparator

Country Status (1)

Country Link
JP (1) JPH09243671A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001053840A1 (en) * 2000-01-19 2001-07-26 Koninklijke Philips Electronics N.V. Circuit for voltage level detection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001053840A1 (en) * 2000-01-19 2001-07-26 Koninklijke Philips Electronics N.V. Circuit for voltage level detection

Similar Documents

Publication Publication Date Title
JP3966016B2 (en) Clamp circuit
CN101105414A (en) Temperature sensing apparatus for producing sensing signal and its method
JPH0473806B2 (en)
US6957278B1 (en) Reference -switch hysteresis for comparator applications
JPH09243671A (en) Hysteresis comparator
US6316978B1 (en) Comparator with process and temperature insensitive hysteresis and threshold potentials
JPH09306193A (en) Sample-and-hold circuit
JP3183187B2 (en) Hysteresis comparator
US20030218496A1 (en) Very small current generating ciruit
JP2865010B2 (en) Comparator circuit
JP3218626B2 (en) Voltage detection circuit
JP2995898B2 (en) ECL output circuit
JP2000065872A (en) Voltage detection circuit
JP2002152015A (en) Output circuit
JP3313475B2 (en) Reference voltage generation circuit
JP2574200Y2 (en) Voltage comparison circuit
JPH07336200A (en) Comparison circuit
JPH07109979B2 (en) Schmidt circuit
JP2683015B2 (en) Current comparison circuit
JP2002135966A (en) Overvoltage output protective circuit
JPH06132795A (en) Signal input circuit
JPH03220913A (en) Electronic comparator device
JPH0773198B2 (en) Current comparison circuit
JPS5991721A (en) Comparison circuit
JPH0697740A (en) Reference voltage generating circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603