JPH09238139A - Atm交換機試験装置 - Google Patents

Atm交換機試験装置

Info

Publication number
JPH09238139A
JPH09238139A JP8017242A JP1724296A JPH09238139A JP H09238139 A JPH09238139 A JP H09238139A JP 8017242 A JP8017242 A JP 8017242A JP 1724296 A JP1724296 A JP 1724296A JP H09238139 A JPH09238139 A JP H09238139A
Authority
JP
Japan
Prior art keywords
cell
sequence number
test
state
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8017242A
Other languages
English (en)
Inventor
Hiroyuki Kudo
裕之 工藤
Makoto Uchiba
誠 内場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8017242A priority Critical patent/JPH09238139A/ja
Publication of JPH09238139A publication Critical patent/JPH09238139A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】本発明は、ATM交換機内の通信経路の導通状
態や品質を行う場合に、セルの損失に加えて、セルの重
複やセルの順序の入れ替え等を判別することができ、ま
たテストセルの伝送速度を均等化して精度の高い試験を
行える装置を提供することを課題とする。 【解決手段】ATMセルのペイロード部にシーケンス番
号が付加された所定数のテストセルを、前記シーケンス
番号の順序に従って、ATM交換機内の通信経路へ送信
するテストセル送信手段と、このテストセル送信手段に
よって送信された前記テストセルが前記ATM交換機内
で折り返されて送信されてくると、それらのテストセル
を受信するテストセル受信手段と、このテストセル受信
手段によって受信されたテストセルのペイロード部か
ら、順次シーケンス番号を読み出すシーケンス番号読出
手段と、このシーケンス番号読出手段によって読み出さ
れたシーケンス番号と、シーケンス番号の期待値とを比
較して、前記ATM交換機の導通・品質を判定する判定
手段とを備えるATM交換機試験装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ATM交換機の導
通・品質を試験するATM交換機試験装置に関する。
【0002】
【従来の技術】従来、ATM交換機内の通信経路の導通
状態や品質を試験する方法として、図14に示すよう
に、ペイロード部にシーケンス番号(SN)が書き込ま
れた試験用のATMセル(以下、テストセルと称する)
を利用する方法が知られている。テストセルを利用した
具体的な試験方法としては、試験対象の通信経路の一方
の終端部から複数のテストセルを送信し、前記通信経路
の他方の終端部でテストセルのシーケンス番号を参照し
て、テストセルの送信順序が保たれているか否かを判別
する方法が例示できる。
【0003】この方法では、受信側の終端部においてテ
ストセルの送信順序が保たれていれば、前記通信経路の
正常性が判定され、またテストセルの送信順序が保たれ
ていなければ、前記通信経路でセルが損失されたことが
判定される。
【0004】
【発明が解決しようとする課題】ところで、ATM交換
機内の通信経路の導通状態や品質を試験する場合には、
ATM交換機のスイッチ部分の切替のタイミングによ
り、テストセルの順序が入れ替わったり、同じテストセ
ルが重複して送信されるといった異常が発生することが
あるが、上記の方法では、これらの異常を検出すること
ができないという問題がある。
【0005】また、上記のような試験を高い精度で行う
ためには、テストセルの伝送速度の変動を少なくするこ
と、すなわち、テストセルの伝送帯域の変動を少なくす
ることが重要である。そこで、本発明は、前記問題点に
鑑みてなされものであり、ATM交換機内の通信経路の
導通状態や品質を行う場合に、セルの損失に加えて、セ
ルの重複やセルの順序の入れ替え等を判別することがで
き、またテストセルの伝送速度を均等化して精度の高い
試験を行える装置を提供することを課題とする。
【0006】
【課題を解決するための手段】本発明は、前述した課題
を解決するために以下のような手段を採用した。これを
図1の原理図に沿って説明する。すなわち、本発明のA
TM交換機試験装置100は、試験対象となるATM交
換機へ所定数のテストセルを送信し、前記ATM交換機
から折り返し送信されてくるテストセルの状態を監視す
ることにより、前記ATM交換機の導通・品質を試験す
る装置であり、テストセル送信手段101、テストセル
受信手段102、シーケンス番号読出手段103、及び
判定手段104を備えている。
【0007】テストセル送信手段101は、ATMセル
のペイロード部にシーケンス番号が書き込まれた所定数
のテストセルを、前記シーケンス番号の順序に従って、
ATM交換機へ送信する。テストセル受信手段102
は、テストセル送信手段101によって送信されたテス
トセルが前記ATM交換機によって折り返し送信されて
くると、それらのテストセルを順次受信する。
【0008】シーケンス番号読出手段103は、テスト
セル受信手段102によって受信されたテストセルのペ
イロード部から、順次シーケンス番号を読み出す。判定
手段104は、シーケンス番号読出手段103によって
読み出されたシーケンス番号と、シーケンス番号の期待
値とを比較して、前記ATM交換機の導通状態や品質を
判定する(請求項1に対応)。
【0009】ここで、期待値は、テストセルに書き込ま
れるシーケンス番号の初期値と同一の値を初期値として
保持し、判定手段104によって比較されたシーケンス
番号の数値と期待値とが一致する場合、あるいはシーケ
ンス番号の値が期待値よりも大きい場合には、前記比較
されたシーケンス番号を一つインクリメントした値に更
新されるようにし、シーケンス番号の数値が期待値未満
であることが判定された場合には、そのままの値を保持
するようにしてもよい(請求項2に対応)。尚、期待値
の更新処理は、判定手段104が行うようにしてもよ
い。
【0010】また、判定手段104は、シーケンス番号
読出手段103によって読み出されたシーケンス番号と
期待値とが一致すれば、ATM交換機の導通状態や品質
が正常であることを判定し、シーケンス番号と期待値と
が不一致ならばATM交換機の導通状態や品質に異常が
発生したことを判定するようにしてもよい。例えば、判
定手段104は、テストセルから読み出されたシーケン
ス番号が期待値よりも大きければ、ATM交換機内でテ
ストセルの損失が発生したことを判定し、あるテストセ
ルから読み出されたシーケンス番号が期待値よりも小さ
い場合には、ATM交換機内でテストセルの重複あるい
はテストセルの順序の入れ替えが発生したことを判定す
るようにしてもよい(請求項3に対応)。
【0011】さらに、判定手段104は、ATM交換機
内でテストセルが損失されたことが判定されると、シー
ケンス番号番号と期待値との差分を、損失されたテスト
セルの個数として計数するようにしてもよい。また、判
定手段104は、ATM交換機内でテストセルの重複や
テストセルの順序の入れ替えが発生したことが判定され
ると、そのような異常が発生した回数を計数するように
してもよい(請求項4に対応)。
【0012】また、本発明のATM交換機試験装置は、
更に指定手段105を備えるようにしてもよい。この指
定手段105は、テストセルのセル発生速度を、セル発
生速度パラメータにより指定するものである。このよう
にした場合、テストセル送信手段101は、指定手段1
05によって指定されたセル発生速度パラメータに従っ
てテストセルの伝送速度を変更するものとする(請求項
5に対応)。
【0013】指定手段105による指定方法としては、
Pを自然数とするとともにQをP以下の自然数とした場
合に、前記セル発生速度パラメータをPとQの組で指定
するようにしても良い。このようにした場合、テストセ
ル送信手段101は、PをQで割った時の商Rと余りS
とを求める演算部と、セル発生速度が最大ならばR個の
セルを送信可能な時間幅内に1個のテストセルを送信す
る状態を生成する第1状態生成部と、セル発生速度が最
大ならば(R+1)個のセルを送信可能な時間幅内に1
個のセルを送信する状態を生成する第2状態生成部と、
前記第1状態生成部で生成された状態と前記第2状態生
成部で生成された状態と組み合わせてテストセルの送信
を行う実行部とを具備するようにしてもよい(請求項6
に対応)。
【0014】さらに、テストセル送信手段101の実行
部は、(Q−S)とSとが倍数関係にあり、大の方を小
の方で割った比がTで表される場合に、(Q−S)≧S
ならば、第1状態生成部で生成された状態をT回続けて
実行した後に、第2状態生成部で生成された状態を1回
実行することをS回繰り返す(あるいは、第2状態生成
部で生成された状態を1回実行した後に、第1状態生成
部で生成された状態をT回続けて実行することをS回繰
り返す)ようにしてもよい。また、テストセル送信手段
101の実行部は、(Q−S)<Sならば、第1状態生
成部で生成された状態を1回実行した後に、第2状態生
成部で生成された状態をT回続けて実行することを(Q
−S)回繰り返す(あるいは、第2状態生成部で生成さ
れた状態をT回続けて実行した後に、第1状態生成部で
生成された状態を1回実行することを(Q−S)回繰り
返す)ようにしてもよい(請求項7に対応)。
【0015】また、テストセル送信手段101の実行部
は、第1状態生成部で生成された状態を、セル発生速度
パラメータ(Q)から余り(S)を減算した値(Q−
S)の回数続けて実行する毎に、第2状態生成部で生成
された状態を前記余り(S)の値の回数続けて実行する
ようにしてもよい(請求項8に対応)。さらに、テスト
セル送信手段101は、互いに異なる割合でテストセル
を送信する状態を生成する複数の状態生成部と、各状態
生成部で生成された状態を順次実行する実行部とを備え
るようにしてもよい(請求項9に対応)。
【0016】また、指定手段105は、テストセルのセ
ル発生速度を、一つのセル発生速度パラメータで指定す
るようにしてもよい(請求項10に対応)。
【0017】
【発明の実施の形態】以下、本発明の実施形態について
図面に沿って説明する。本実施形態では、本発明のAT
M交換機試験装置をATM交換機の一モジュールとして
提供し、ATM交換機内における通信パスの導通状態や
品質を試験する場合を例に挙げて説明する。
【0018】図2は、本発明のATM交換機試験装置を
適用するATM交換機の概略構成を示す。同図に示すよ
うに、ATM交換機は、加入者回路10、第1セル多重
分離回路20−1、ATMスイッチ30、帯域管理装置
40、交換機制御コンソール50、第2セル多重分離回
路20−2、及びATM交換機試験装置100を備えて
いる。
【0019】そして、ATM交換機試験装置100か
ら、第2セル多重分離回路20−2、ATMスイッチ3
0、及び第1セル多重分離回路20−1を経て加入者回
路10に接続され、且つ、加入者回路10内で折り返さ
れて、第1セル多重分離回路20−1、ATMスイッチ
30、及び第2セル多重分離回路20−2を経てATM
交換機試験装置100に接続される試験用ATMコネク
ション200が設定されている。
【0020】この試験用ATMコネクション200は、
上記の装置間を結ぶ通信パスの導通状態や品質の試験用
のテストセルを伝送するために設定されたコネクション
である。尚、本実施形態では、試験用ATMコネクショ
ン200の、ATM交換機試験装置100から加入者回
路10へ向かう方向を方向を「下り方向」と称し、加入
者回路10からATM交換機試験装置100へ向かう方
向を「上り方向」と称するものとする。
【0021】加入者回路10は、第1セル多重分離回路
20−1に接続されていると共に、図示していない多数
の加入者端末と加入者回線によって接続されている。こ
の加入者回路10は、第1セル多重分離回路20−1か
らのデータを、その宛先の加入者端末へつながる加入者
回線へ出力するものであるが、試験用ATMコネクショ
ン200が設定されたときには、第1セル多重分離回路
20−1からのテストセルを、折り返し第1セル多重分
離回路20−1へ出力するようになっている。図2で
は、加入者回路10は1個しか示されていないが、複数
設けられていてもよい。
【0022】第1セル多重分離回路20−1は、加入者
回路10とATMスイッチ30とに接続されている。そ
して、第1セル多重分離回路20−1は、「上がり方
向」において、複数の仮想パス(VP)及び仮想チャネ
ル(VC)からのセルを1本のセル流に乗せるととも
に、「下り方向」において、1本のセル流からセルを分
離し、VPあるいはVCごとに分配する。
【0023】ATMスイッチ30は、第1セル多重分離
回路20−1、第2セル多重分離回路20−2及び帯域
管理装置40に接続されている。そして、ATMスイッ
チ30は、受信されたATMセルのヘッダ部に書き込ま
れている情報に従って前記ATMセルの宛先を識別し、
識別された宛先の出力伝送路へ前記ATMセルを送信す
る。
【0024】帯域管理装置40は、ATMスイッチ30
とコンソール50とに接続されている。そして、帯域管
理装置40は、加入者回路10毎の帯域管理、ATMセ
ルのヘッダ部を変換した場合の値の管理、ATM交換機
全体の故障管理等を行う。交換機制御コンソール50
は、帯域管理装置40に接続されている。そして、交換
機制御コンソール50は、図示していない文字キー、数
字キー、記号キー、機能キー、マウス等を有し、ATM
交換機に対する制御指令を入力するのに用いられる。
【0025】第2セル多重分離回路20−2は、ATM
交換機試験装置100とATMスイッチ30とに接続さ
れている。そして、「下り方向」において、複数の仮想
パス(VP)及び仮想チャネル(VC)からのセルを1
本のセル流に乗せるとともに、「上り方向」において、
1本のセル流からセルを分離し、VPあるいはVCごと
に分配する。
【0026】ATM交換機試験装置100は、第2セル
多重分離回路20−2に接続されている。そして、試験
用のテストセルを試験用ATMコネクション200の下
り方向に送信するとともに、試験用ATMコネクション
200の上り方向からのテストセルを受信することで、
試験用ATMコネクション200の導通状態及び品質を
試験することにより、ATM交換機内の通信パスの導通
状態や品質を判定する。
【0027】ここで、ATM交換機試験装置100から
送信されるテストセルは、図3に示すように、ヘッダ部
とペイロード部からなる固定長のパケットである。そし
て、ヘッダ部は、TAG、VPI、VCI、PTI及び
CLPからなり、ペイロード部は、本発明のシーケンス
番号を書き込むためのSN、CRC、及び情報フィール
ドからなる。
【0028】本実施形態では、シーケンス番号を書き込
むための領域SNに、16ビット幅が割り当てられてい
る。ここで、ATM交換機試験装置100のハードウェ
ア構成について図4を参照して説明する。ATM交換機
試験装置100は、MPU111、ファームウェア11
2、バス113、レジスタ114、セル発生速度制御部
121、ヘッダ生成部122、SNカウンタ123、C
RC演算部124、第1疑似ランダムパターン生成部1
25、テストセル組立部141、送信バッファ142、
総セル数カウンタ131、ヘッダチェック部132、S
Nエラーカウンタ133、SNチェック部134、SN
カウンタ135、SNNGカウンタ136、CRCチェ
ック部137、エラービット計数部138、第2疑似ラ
ンダムパターン生成部139、セル分解部143及び受
信バッファ144から構成されている。
【0029】MPU111は、バス113に接続されて
おり、ATM交換機試験装置100全体の制御を行う。
ファームウェア112は、バス113に接続されてお
り、MPU111を補助する形でATM交換機試験装置
100全体の制御を行う。レジスタ114は、バス11
3に接続されており、セル発生速度制御用の制御パラメ
ータ、テストセル発生個数値、テストセルのヘッダ部に
書き込まれるヘッダ設定値(TAG, VPI, VCI, PT, CL
P)、ヘッダ照合値、受信されたテストセルの総数、試
験用ATMコネクション200上で損失されたテストセ
ルの個数、試験用ATMコネクション200上でテスト
セルの重複や順序の入れ替えが発生した回数、及びテス
トセルのヘッダ部のデータに発生したエラービットのビ
ット数を記憶している。
【0030】セル発生速度制御部121は、レジスタ1
14と、テストセル組立部141とに接続されている。
そして、セル生成速度制御部121は、レジスタ114
から制御パラメータが出力されると、この制御パラメー
タに従ったタイミングでセル送信要求信号を出力する。
詳細には、セル発生速度制御部121は、図5に示すよ
うに、制御部121a、第1状態生成部121c、第2
状態生成部121d及びセル送信要求信号送信部121
bから構成されている。尚、本実施形態では、テストセ
ルの伝送速度は、64KBPS〜155.52MBPSの範囲内
で、64KBPS単位(64KBPSの倍数)で制御されるもの
とする。以下の説明において、テストセルの伝送速度が
最大値(155.52MBPS)のときに、2430個のセ
ルを送信(64KBPS毎に1個のセルを送信)するのに要
する時間幅を1フレームと称する。また、制御パラメー
タQは、テストセルの伝送速度を、64KBPSの何倍にす
るか、すなわち、1フレーム中に何個の有効セルを送信
するかを示すものとする。
【0031】セル発生速度制御部121の制御部121
aは、以下の1)〜3)の処理を行う。 1)レジスタ111から出力された制御パラメータQを
入力する。 2)2430を制御パラメータQで割った時の商Rと、
その余りSを求める。但し、前記商Rと余りSは自然数
であり、商Rは一つのセルを送信するためのタイムスロ
ットの大きさを示し、余りSは空き時間の大きさを示
す。 3)Q、R及びSの値を、第1状態生成部121c及び
第2状態生成部121dに出力する。
【0032】第1状態生成部121cは、以下の1)〜
5)の処理を行う。 1)制御部121aから出力されたQ、R及びSの値を
入力する。 2)セル発生速度が最大ならばR個のセルを送信可能な
時間幅内に1個のセル送信要求信号を生成する(第1状
態)。この状態を、(Q−S)回繰り返す。 3)生成されたセル送信要求信号を、その生成の都度、
セル送信要求信号送信部121bに出力する。 4)第1状態を(Q−S)回繰り返し、(Q−S)個の
セルが送信された時点で、第1状態終了通知信号を第2
状態生成部121dに通知するとともに、セル送信要求
信号の生成を中断する。 5)第2状態生成部121dからの第2状態終了通知信
号を入力した時点で、第1状態に復帰し、セル送信要求
信号の生成を再開する。
【0033】具体的には、例えば、Qが“127”なら
ば、Rが“19”で、Sが“17”となるので、第1状
態生成部121cは、セル発生速度が最大ならば19個
のセルを送信可能な時間幅に1個のセル送信要求信号を
生成する状態を、(127−17)回連続して繰り返す
ことになる。そして、第1状態生成部121cは、上記
の状態を(127−17)回繰り返した後に、第2状態
生成部121dに対して第1状態終了通知信号を通知す
るとともに、セル送信要求信号の生成を中断する。
【0034】第2状態生成部121dは、以下の1)〜
4)の処理を行う。 1)制御部121aから出力されたQ、R及びSの値を
入力する。 2)第1状態生成部121cからの第1状態終了通知信
号を入力する。 3)第1状態終了通知信号の入力後、セル発生速度が最
大ならば(R+1)個のセルを送信可能な時間幅内に、
1個のセル送信要求信号を生成する(第2状態)。そし
て、この状態をS回繰り返す。 4)生成されたセル送信要求を、その生成の都度、セル
送信要求信号送信部121bに出力する。 5)第2状態をS回繰り返して、S個のセル送信要求信
号を生成した時点で、第2状態終了通知信号を第1状態
生成部121dに通知するとともに、セル送信要求信号
の生成を中断する。
【0035】具体的には、例えば、Qを“127”とす
ると、Rが“19”で、Sが“17”となるので、第2
状態生成部121dは、セル発生速度が最大ならば(1
9+1)個のセルを送信可能な時間幅内に、1個のセル
送信要求信号を生成する状態(第2状態)を、17回連
続して繰り返すことになる。そして、第2状態生成部1
21dは、上記の状態を17回連続して繰り返した後
に、第1状態生成部121cに対して第2状態終了通知
信号を通知するとともに、セル送信要求信号の生成を中
断する。
【0036】但し、制御部121aは、S≠0であり、
且つ(Q−S)とSとが倍数関係にある場合には、Q−
SをAとし、SをBとして、AとBの比a:bを求め、
算出されたa、bを第1状態生成部121cと第2状態
生成部121dとに通知する。そして、第1状態生成部
121cは、a、bの通知を受けると、セル発生速度が
最大ならばR個のセルを送信可能な時間幅内に、1個の
セル送信要求信号を生成する状態(第1状態)を、a回
繰り返したのちに、第2状態生成部121dに第1状態
終了通知信号を出力する。そして、第2状態生成部12
1dは、第1状態生成部121cからの第1状態終了通
知信号を入力すると、セル発生速度が最大が最大ならば
R+1個のセルを送信可能な時間幅内に、1個のセル送
信要求信号を生成する状態(第2状態)を、b回繰り返
す。
【0037】セル送信要求信号送信部121bは、第1
状態生成部121c及び第2状態生成部121dで生成
されたセル送信要求信号をテストセル組み立て部141
へ出力する。このとき、テストセル組み立て部141
は、セル送信要求信号送信部121bからのセル送信要
求信号を入力したタイミングで、テストセルを出力す
る。
【0038】図6(a)は、前述した条件に従って生成
されたセル送信要求信号に対応したテストセル送信のタ
イミングを示している。尚、図6(b)は、第1状態と
第2状態の区別をしない、従来のテストセル送信タイミ
ングを示している。図6において、“T”はテストセル
を表し、“A”はセル発生速度が最大ならば19個のセ
ルを送信可能な時間幅内に1個のテストセルを送信する
状態(第1状態)を表し、“B”はセル発生速度が最大
ならば20個のセルを送信可能な時間幅内に1個のテス
トセルを送信する状態(第2状態)を表し、“C”は1
7個のセルを送信するのに要する時間を表している。
【0039】このように本実施形態によるセル発生速度
制御部121を用いれば、従来のセル送信方法に比べ、
テストセルの伝送速度を均一化することができる。従っ
て、指定された伝送速度を守って試験用ATMコネクシ
ョン200の試験が行えるようになっている。図4に戻
って、ヘッダ生成部122は、レジスタ114とテスト
組立部141とに接続されており、下記の1)〜3)を
行う。 1)レジスタ114から出力されたヘッダ設定値(TAG,
VPI, VCI, PTI, CLP )を入力する。 2)入力されたヘッダ設定値をテストセルのフォーマッ
トのヘッダ部へ書き込んで、テストセルのヘッダ部を生
成する。 3)生成されたヘッダ部を、テストセル組立部141に
出力する。
【0040】SNカウンタ123は、テストセル組立部
141とCRC演算部124とに接続されており、下記
の1)〜2)の処理を行う。 1)カウンタ値を、テストセルのペイロード部(図3
中、SN)に書き込まれるシーケンス番号として出力す
る。出力されたシーケンス番号は、テストセル組立部1
41とCRC演算部124とに入力される。 2)カウンタ値を出力すると、カウンタ値を一つインク
リメントする。
【0041】CRC演算部124は、SNカウンタ12
3とテストセル組立部141とに接続されており、下記
の1)〜2)の処理を行う。 1)SNカウンタ123から出力されたシーケンス番号
を、符号化して、伝送エラー検出用のエラーチェックコ
ードを算出する。 2)算出されたエラーチェックコードをテストセル組立
部141に出力する。
【0042】第1疑似ランダムパターン生成部(PRB
S23生成部)125は、テストセル組立部141に接
続されており、下記の1)〜2)の処理を行う。 1)テストセルのビットエラーを調べるのに用いられる
疑似ランダムパターンを、CCITT勧告のO151に
準拠して生成する。 2)生成された疑似ランダムパターンをテストセル組立
部141に出力する。
【0043】テストセル組立部141は、セル発生速度
制御部121、ヘッダ生成部122、SNカウンタ12
3、CRC演算部124、第1疑似ランダムパターン生
成部125及び送信バッファ142に接続されている。
そして、テストセル組立部141は、以下の1)〜4)
の処理を行う。 1)SNカウンタ123から出力されたシーケンス番号
を、テストセルフォーマットのペイロード部のSNに書
き込む。 2)CRC演算部124から出力されたエラーチェック
コードを、テストセルフォーマットのペイロード部のC
RCに書き込む。 3)第1疑似ランダムパターン生成部(PRBS23生
成部)125から出力された疑似ランダムパターンを、
テストセルフォーマットのペイロード部の情報フィール
ドに書き込む。 4)シーケンス番号、エラーチェックコード、及び疑似
ランダムパターンが書き込まれたペイロード部に、ヘッ
ダ生成部122から出力されたヘッダ部を付加して、テ
ストセルを生成する。
【0044】上記1)〜4)の処理が実行されることに
よって生成されたテストセルは、送信バッファ142に
一旦格納された後、セル発生速度制御部121から出力
されたセル送信要求信号に従って試験用ATMコネクシ
ョン200の「下り方向」へ送信される。一方、受信バ
ッファ144は、試験用ATMコネクション20の「上
り方向」から送信されてきたテストセルを受信する。こ
の受信バッファ144は、テストセル分解部143と接
続されており、受信されたテストセルを一時的に格納し
た後、テストセル分解部143へ出力する。
【0045】テストセル分解部143は、受信バッファ
144、ヘッダチェック部132、SNチェック部13
4、CRCチェック部137、及びエラービット計数部
138に接続されている。そして、テストセル分解部1
43は、以下の1)〜6)の処理を行う。 1)受信バッファ144から出力されたテストセルを入
力する。 2)入力されたテストセルをヘッダ部とペイロード部と
に分解する。 3)分解されたヘッダ部をヘッダチェック部132へ出
力する。 4)分解されたペイロード部のSNからシーケンス番号
を読み出し、読み出されたシーケンス番号をSNチェッ
ク部134及びCRCチェッカ137へ出力する。 5)分解されたペイロード部のCRCからエラーチェッ
クコードを読み出し、読み出されたエラーチェックコー
ドをCRCチェック部137へ出力する。 6)分解されたペイロード部の情報フィールドから疑似
ランダムパターンを読み出し、読み出された疑似ランダ
ムパターンをエラービット計数部138へ出力する。
【0046】ヘッダチェック部132は、レジスタ11
4とテストセル分解部143と総セル数カウンタ131
とSNカウンタ135とCRCチェック部137とに接
続されており、セル分解部143から出力されたヘッダ
部からヘッダ設定値を読み出す。そして、ヘッダチェッ
ク部132は、読み出されたヘッダ設定値と、レジスタ
114に記憶されているヘッダ設定値とを照合する。こ
こで、前記読み出されたヘッダ設定値とレジスタ114
に記憶されているヘッダ設定値とが一致すると、ヘッダ
チェック部132は、SNカウンタ135とCRCチェ
ック部137とに対して、ヘッダ設定値が一致したこと
を示す信号を出力する。一方、前記読み出されたヘッダ
設定値にビット誤りが発生していることが判定される
と、ヘッダチェック部132は、ヘッダが一致しなかっ
たことを、SNカウンタ135とCRCチェッカ137
とエラービット計数部138と第2疑似ランダムパター
ン生成部(PRBS23生成部)139とに通知し、動
作を抑止する。さらに、ヘッダチェック部132は、ヘ
ッダ設定値の照合後、総セル数カウンタ131に対し
て、カウンタ値のインクリメントを指定する信号を出力
する。
【0047】SNカウンタ135は、本発明の期待値を
生成する回路であり、ヘッダチェック部132とSNチ
ェック部134とCRCチェック部137とに接続され
ている。そして、SNカウンタ135は、ヘッダチェッ
ク部132からの信号をトリガにして、期待値を出力す
る。また、SNカウンタ135は、以下の3つの条件が
揃った場合に、テストセルから読み出されたシーケンス
番号を一つインクリメントした値を新たな期待値として
設定する。すなわち、(1)CRCチェッ部137か
ら、期待値の更新を許可する信号が入力され、(2)受
信されたテストセルから読み出されたヘッダ設定値とレ
ジスタ114に記憶されているヘッダ設定値とが一致し
たことを示す信号がヘッダチェック部132から入力さ
れ、(3)SNチェック部134から、テストセルから
読み出されたシーケンス番号が期待値以上であることを
示す信号が入力された場合である。
【0048】SNチェック部134は、SNカウンタ1
35、テストセル分解部143及びSNエラーカウンタ
133に接続されている。そして、SNチェック部13
4は、SNカウンタ135から出力された期待値とセル
分解部143から出力されたシーケンス番号とが一致す
るか否かを判別する。ここで、前記シーケンス番号と期
待値とが一致すると、SNチェック部134は、SNカ
ウンタ135に対して、前記シーケンス番号と期待値と
が一致したことを示す信号を出力する。一方、前記シー
ケンス番号が期待値よりも大きい場合には、SNチェッ
ク部134は、前記シーケンス番号が期待値よりも大き
いことを示す信号を、SNカウンタ135へ通知すると
ともに、前記シーケンス番号と期待値との差分を算出
し、算出された差分値をSNエラーカウンタ133へ出
力する。また、前記シーケンス番号が期待値よりも小さ
い場合には、SNチェック部134は、SNNGカウン
タ136に対して、計数値をインクリメントすることを
指定する信号を出力する。
【0049】SNエラーカウンタ133は、試験用AT
Mコネクション200上で損失されたテストセルの個数
を計数するものであり、SNチェック部134とレジス
タ114とに接続されている。このSNエラーカウンタ
133は、SNチェック部134から、シーケンス番号
と期待値との差分値を入力すると、この差分値を計数値
に加算し、この加算により更新された計数値をレジスタ
114へ出力する。
【0050】CRCチェック部137は、ヘッダチェッ
ク部132、テストセル分解部143に接続されてお
り、ヘッダチェック部132においてヘッダ設定値とヘ
ッダ照合値とが一致したことが判定されると、セル分解
部143から出力されたエラーチェックコードを復号し
てシーケンス番号を算出する。そして、CRCチェック
部137は、算出されたシーケンス番号とセル分解部1
43から出力されたシーケンス番号とを照合し、両者が
一致すれば、SNカウンタ135に対して期待値の更新
を許可することを示す信号を出力する。また、両者が不
一致ならば、CRCチェック部137は、SNカウンタ
135に対して、期待値の更新を禁止することを示す信
号を出力する。
【0051】SNNGカウンタ136は、試験用ATM
コネクション200上で、テストセルの重複あるいは順
序の入れ替えが発生した回数を計数するものであり、S
Nチェック部134とレジスタ114とに接続されてい
る。このSNNGカウンタ136は、SNチェック部1
34から、テストセルから読み出されたシーケンス番号
が期待値より小さいことを示す信号が入力されると、計
数値をインクリメントする。このインクリメントにより
計数値が更新されると、更新後の計数値をレジスタ11
4へ出力する。
【0052】第2疑似ランダムパターン生成部(PRB
S23生成部)139は、ヘッダチェック部132及び
エラービット計数部138に接続されており、下記の
1)〜2)の処理を行う。 1)ヘッダチェック部132においてヘッダ設定値とヘ
ッダ照合値とが一致したことが判定された場合に、テス
トセルのビットエラーを調べるのに用いられる疑似ラン
ダムパターンを、CCITT勧告のO151に準拠して
生成する。生成される疑似ランダムパターンは、直前に
第1疑似ランダムパターン生成部(PRBS23生成
部)125で生成された疑似ランダムパターンと一致す
るようになっている。 2)生成された疑似ランダムパターンをエラービット計
数部138に出力する。
【0053】エラービット計数部138は、ヘッダチェ
ック部132、第2疑似ランダムパターン生成部139
及びレジスタ114に接続されている。このエラービッ
ト計数部139は、テストセルの情報フィールドにビッ
トエラーが発生した回数を計数するものであり、以下の
1)〜2)の処理を行う。 1)第2疑似ランダムパターン生成部139から出力さ
れた疑似ランダムパターンとテストセル分解部143か
ら出力された疑似ランダムパターンとが一致するか否か
を判断する。 2)第2疑似ランダムパターン生成部139から出力さ
れた疑似ランダムパターンとテストセル分解部143か
ら出力された疑似ランダムパターンとが不一致の場合
に、計数値を一つインクリメントする。 3)インクリメント後の計数値をレジスタ114に出力
する。
【0054】以下、本実施形態の作用・効果について述
べる。図7は、試験用ATMコネクションの正常性を判
定する過程を示すフローチャート図である。まず、AT
M交換機試験装置100は、テストセルを受信すると
(ステップS1)、このテストセルのペイロード部から
シーケンス番号が読み出され、この読み出されたシーケ
ンス番号とシーケンス番号の期待値とが等しいか否かが
判別される(ステップS2)。
【0055】ステップS2でシーケンス番号と期待値と
が等しいことが判定されると(ステップS2のYESの
経路)、受信されたテストセルから読み出されたシーケ
ンス番号が一つインクリメントされ、インクリメントさ
れたシーケンス番号が新たな期待値としてSNカウンタ
135に設定される(ステップS7)。一方、ステップ
S2において、シーケンス番号と期待値とが等しくない
ことが判定されると(ステップS2のNOの経路)、前
記シーケンス番号が期待値よりも大きいか否かが判別さ
れる(ステップS3)。
【0056】ステップS3において、前記シーケンス番
号が期待値よりも大きいことが判定されると(ステップ
S3のYESの経路)、前記シーケンス番号と前記期待
値との差分(W)(ステップS4)が、SNエラーカウ
ンタ133の計数値に加算される(ステップS5)。そ
して、前記シーケンス番号を一つインクリメントした値
が新たな期待値としてSNカウンタ135に設定される
(ステップS7)。
【0057】一方、ステップS3において、前記シーケ
ンス番号が前記期待値よりも小さいことが判定されると
(ステップS3のNOの経路)、シーケンス番号の順序
性、すなわちテストセルの順序性に異常(テストセルの
重複、あるいはテストセルの順序の入れ替え)が発生し
たことが判定され、SNNGカウンタ136の計数値が
一つインクリメントされる(ステップS6)。
【0058】図8〜10には、受信されたテストセルか
ら読み出されたシーケンス番号、期待値、シーケンス番
号と期待値との差分(シーケンス番号から期待値を減算
した値)、及び期待値を更新するか否かについてをまと
めた表が示されている。図8には、試験用ATMコネク
ション200上でテストセルの損失が発生した場合の上
記各値の変化が示されている。具体的には、シーケンス
番号が「6」であるテストセルが試験用ATMコネクシ
ョン200上で損失されると、シーケンス番号が「5」
であるテストセルの次に、シーケンス番号が「7」であ
るテストセルが受信される。シーケンス番号が「5」で
あるテストセルが受信された時点では、シーケンス番号
と期待値との差分は「0」であり、シーケンス番号を一
つインクリメントした値(5+1=6)が新たな期待値
として設定されるが、シーケンス番号が「7」であるテ
ストセルが受信された時点では、シーケンス番号「7」
と期待値「6」との差分が「1」となる。この差分の値
は、試験用ATMコネクション200上で損失されたテ
ストセルの個数を示しており、SNエラーカウンタ13
3の計数値に加算される。そして、SNカウンタ135
の期待値は、受信されたテストセルのシーケンス番号を
一つインクリメントした値(7+1=8)へ更新され
る。
【0059】図9には、試験用ATMコネクション20
0上でテストセルの順序が入れ替わった場合の上記各値
の変化が示されている。具体的には、シーケンス番号が
「5」であるテストセルとシーケンス番号が「6」であ
るテストセルとの順序が入れ替わると、シーケンス番号
が「4」であるテストセルの次に、シーケンス番号が
「6」であるテストセルが受信され、続いてシーケンス
番号が「5」であるテストセルが受信されることにな
る。シーケンス番号が「4」であるテストセルが受信さ
れた時点では、シーケンス番号と期待値との差分が
「0」であり、SNカウンタ135の期待値は、受信さ
れたテストセルのシーケンス番号を一つインクリメント
した値(4+1=5)へ更新される。そして、シーケン
ス番号が「6」であるテストセルが受信された時点で
は、シーケンス番号と期待値との差分は、「1」とな
る。この時点では、試験用ATMコネクション200上
でテストセルが損失されたように判定され、前記差分
「1」がSNエラーカウンタ133の計数値に加算され
る。そして、SNカウンタ135の期待値も、受信され
たテストセルのシーケンス番号を一つインクリメントし
た値(6+1=7)へ更新される。さらに、シーケンス
番号が「5」であるテストセルが受信された時点では、
シーケンス番号と期待値との差分は「−2」となる。こ
の時点では、試験用ATMコネクション200上で、テ
ストセルの重複あるいは順序の入れ替わりが発生したこ
とが判定され、SNNGカウンタ136の計数値が一つ
インクリメントされることになる。但し、SNカウンタ
135の期待値は更新されない。
【0060】図10には、試験用ATMコネクション2
00上でテストセルの重複が発生した場合の上記各値の
変化が示されている。具体的には、シーケンス番号が
「4」であるテストセルの重複が発生すると、シーケン
ス番号が「4」であるテストセルが受信された次に、再
びシーケンス番号が「4」であるテストセルが受信され
ることになる。そして、シーケンス番号が「4」である
2つのテストセルのうち、1番目のテストセルが受信さ
れた時点では、このテストセルから読み出されたシーケ
ンス番号「4」と期待値「4」との差分は「0」であ
る。この場合、SNカウンタ135の期待値は、受信さ
れたテストセルから読み出されたシーケンス番号を一つ
インクリメントした値(4+1=5)へ更新される。そ
して、シーケンス番号が「4」である2つのテストセル
のうち、2番目のテストセルが受信された時点では、こ
のテストセルから読み出されたシーケンス番号「4」と
期待値「5」との差分は「−1」となる。この場合、試
験用ATMコネクション200上でテストセルの重複あ
るいは入れ替えが発生したことが判定され、SNNGカ
ウンタ136の計数値が一つインクリメントされる。ま
た、SNカウンタ135の期待値は更新されずにそのま
まの値が保持される。その後、シーケンス番号が「5」
であるテストセルが受信されると、このテストセルから
読み出されたシーケンス番号「5」と期待値「5」とが
等しくなり、シーケンス番号と期待値との差分が「0」
になる。この場合には、SNカウンタ135の期待値
は、テストセルから読み出されたシーケンス番号「5」
を一つインクリメントした値(5+1=6)へ更新され
る。
【0061】次に、セル発生速度制御部121の動作に
ついて図11のフローチャートに沿って述べる。まず、
セル発生速度パラメータとしてQが指定されると、24
30をQで割ったときの商Rと余りSとが算出される
(ステップS1)。そして、余りSが0であるか否かが
判別される(ステップS2)。
【0062】ステップS2で余りSが0であることが判
定された場合には(ステップS2のYESの経路)、第
1状態生成部121cに対して、(1)セル1個を出力
するタイムスロットの大きさ=R,(2)繰り返し回数
=Q、及び(3)状態切り替え=なし、の3つのパラメ
ータが設定される(ステップS3)。そして、セル発生
速度制御121は、セル発生速度が最大値ならばR個の
セルを送信可能な時間幅内に、1個のテストセルを送信
する状態をQ回繰り返し、タイムスロットの大きさの切
り換えは行わない。
【0063】一方、上記のステップS2で余りSが0で
はないことが判定された場合には(ステップS2のNO
の経路)、Q−SをAとするとともに(ステップS
4)、余りSをBとして(ステップS5)、AとBが倍
数関係にあるか否かが判別される(ステップS6)。ス
テップS6でAとBが倍数関係にあることが判定された
場合には(ステップS6のYESの経路)、AとBの比
a:bが算出される(ステップS7)。
【0064】そして、第1状態生成部121cに対し
て、(1)セル一個を出力するタイムスロットの大きさ
=R、(2)繰り返し回数=a、及び(3)状態切り替
え=有り、の3つのパラメータが設定されるとともに、
第2状態生成部121dに対して、(4)セル1個を出
力するタイムスロットの大きさ=R+1、(5)繰り返
し回数=b、及び(6)状態切り替え=有り、の3つの
パラメータが設定される(ステップS8)。このとき、
セル発生速度制御部121は、セル発生速度が最大値な
らばR個のセルを送信可能な時間幅内に、1個のセル送
信要求信号を出力することをa回繰り返した後に、タイ
ムスロットの大きさを切り換える。この切り換えによ
り、セル発生速度制御部121は、セル発生速度が最大
値ならばR+1個のセルを送信可能な時間幅内に、1個
のセル送信要求信号を出力することをb回繰り返す。
【0065】上記のステップS6において、AとBとが
倍数関係にないことが判定された場合には(ステップS
6のNOの経路)、第1状態生成部121cに対して、
(1)セル1個を出力するタイムスロットの大きさ=
R、(2)繰り返し回数=A、及び(3)状態切り替え
=有り、の3つのパラメータが設定されるとともに、第
2状態生成部121dに対して、(4)セル1個を出力
するタイムスロットの大きさ=R+1、(5)繰り返し
回数=B、及び(6)状態切り替え=有り、の3つのパ
ラメータが設定される(ステップS9)。このとき、セ
ル発生速度制御部121は、セル発生速度が最大値なら
ばR個のセルを送信可能な時間幅内に、1個のセル送信
要求信号を出力することをA回繰り返した後に、タイム
スロットの大きさを切り換える。この切り換えにより、
セル発生速度制御部121は、セル発生速度が最大値な
らばR+1個のセルを送信可能な時間幅内に、1個のセ
ル送信要求信号を出力することをB回繰り返す。
【0066】以上、本実施形態によれば、受信されたテ
ストセルのシーケンス番号と期待値との大小関係を判別
することにより、試験用ATMコネクション上でテスト
セルが損失されたのか、テストセルの重複が発生したの
か、あるいはテストセルの順序が入れ替わったのかを判
別することができる。また、本実施形態におけるセル発
生速度の制御方法によれば、テストセルの揺らぎを少な
くすることができ、精度の高い試験を行うことができ
る。
【0067】《他の実施形態》セル発生速度制御部12
1は、図12に示すように、N個の状態生成部(第1状
態生成部121c〜第N状態生成部121n,以下、総
称して状態生成部121と記す)を有するように構成し
ても良い。これらの状態生成部121は、1個のセルを
出力するタイムスロットの大きさが個々に異なるような
タイミングでセル送信要求信号を出力する。そして、各
状態生成部121は、セル送信要求信号を出力する状態
を1回行うと、セル送信要求信号の生成を中断し、他の
状態生成部121へ状態終了通知信号を出力する。
【0068】例えば、第1状態生成部121cは、セル
発生速度が最大のときにR個のテストセルを送信可能な
時間幅内に1個のセル送信要求信号を出力する状態(第
1状態)を1回実行すると、セル送信要求信号の生成を
中断して、第2状態生成部121dに第1状態終了通知
信号を出力する。第2状態生成部121dは、第1状態
生成部121cからの第1状態終了通知信号を入力する
と、セル発生速度が最大のときにR+1個のテストセル
を送信可能な時間幅内に1個のセル送信要求信号を出力
する状態(第2状態)を1回実行する。この第2状態の
実行後、第2状態生成部121dは、セル送信要求信号
の生成を中断して、第3状態生成部121eに第2状態
終了通知信号を出力する。
【0069】そして、第3状態生成部121eは、第2
状態生成部121dからの第2状態終了通知信号を入力
すると、セル発生速度が最大のときにR+2個のテスト
セルを送信可能な時間幅内に1個のセル送信要求信号を
出力する状態(第3状態)を1回実行する。この第3状
態の実行後、第3状態生成部121dは、セル送信要求
信号の生成を中断して、下位の状態生成部(図示せず)
に第3状態終了通知信号を出力する。
【0070】同様にして、第N状態生成部121nが第
n状態を実行し終わると、第N状態生成部121nから
第1状態生成部121cに対して、第N状態終了通知信
号が出力され、上記の動作を繰り返し行う。以上の処理
を実行することにより、テストセルの伝送速度を故意に
不均等にすることができる(図13参照)。
【0071】
【発明の効果】本発明によれば、ATM交換機内の通信
経路の導通状態や品質をリアルタイムに検出できる。さ
らに、本発明の指定手段を用いることにより、テストセ
ルの伝送速度を均等することができ、精度の高い試験を
行うことができる。
【図面の簡単な説明】
【図1】本発明の基本構成によるATM交換機試験装置
の構成図である。
【図2】実施形態の全体構成図である。
【図3】実施形態で用いられるATMセルのフォーマッ
トを表す図である。
【図4】実施形態のATM交換機試験装置の構成図であ
る。
【図5】実施形態のATM交換機試験装置のセル発生速
度制御部の詳細構成図である。
【図6】実施形態のセル送信方法及び従来のセル送信方
法の概念を表す図である。(a)は実施形態のセル送信
方法の概念を表し、(b)は従来のセル送信方法の概念
を表す。
【図7】実施形態のSNチェックフローを表すフローチ
ャートである。
【図8】セルロスが生じた場合の動作状態を表す図であ
る。
【図9】順序入れ代わりが生じた場合の動作状態を表す
図である。
【図10】セル重複が生じた場合の動作状態を表す図で
ある。
【図11】実施形態のセル発生速度制御部の処理動作を
表すフローチャートである。
【図12】ATM交換機試験装置のセル発生速度制御部
の別の構成図である。
【図13】図12の構成によるセル送信状態を表す図で
ある。
【図14】従来のATMセルのフォーマットを表す図で
ある。
【符号の説明】
10・・加入者回路 20・・セル多重分離回路 30・・ATMスイッチ 100・・ATM交換機試験装置 121・・セル発生速度制御部 121A・・制御部 121B・・第2状態生成部 121C・・第1状態生成部 121D・・第2状態生成部 123・・SNカウンタ 133・・SNエラーカウンタ 134・・SNチェック部 135・・SNカウンタ 136・・SNNGカウンタ 141・・テストセル組立部 143・・セル分解部

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 ATMセルのペイロード部にシーケンス
    番号が付加された所定数のテストセルを、前記シーケン
    ス番号の順序に従って、ATM交換機内の通信経路へ送
    信するテストセル送信手段と、 前記テストセル送信手段によって送信された前記テスト
    セルが前記ATM交換機内で折り返されて送信されてく
    ると、それらのテストセルを受信するテストセル受信手
    段と、 前記テストセル受信手段によって受信されたテストセル
    のペイロード部から、順次シーケンス番号を読み出すシ
    ーケンス番号読出手段と、 前記シーケンス番号読出手段によって読み出されたシー
    ケンス番号と、シーケンス番号の期待値とを比較して、
    前記ATM交換機の導通・品質を判定する判定手段と、 を備えるATM交換機試験装置。
  2. 【請求項2】 前記期待値は、 前記テストセルに書き込まれるシーケンス番号の初期値
    と同一の値を初期値として保持し、 前記判定手段によって、前記シーケンス番号読出手段に
    よって読み出されたシーケンス番号の数値が前記期待値
    以上であることが判定されると、前記読み出されたシー
    ケンス番号を一つインクリメントした値に更新され、 前記判定手段によって、前記シーケンス番号読出手段に
    よって読み出されたシーケンス番号の数値が前記期待値
    未満であることが判定されると、そのままの値を保持す
    る、請求項1記載のATM交換機試験装置。
  3. 【請求項3】 前記判定手段は、 前記シーケンス番号読出手段によって読み出されたシー
    ケンス番号の数値と前記期待値とが等しければ、前記A
    TM交換機が正常であることを判定し、 前記シーケンス番号読出手段によって読み出されたシー
    ケンス番号の数値が前記期待値よりも大きければ、前記
    ATM交換機内でテストセルの損失が発生したことを判
    定し、 前記シーケンス番号読出手段によって読み出されたシー
    ケンス番号の数値が前記期待値よりも小さければ、前記
    ATM交換機内で前記テストセルの重複あるいは順序の
    入れ替えが発生したことを判定する、請求項1記載のA
    TM交換機試験装置。
  4. 【請求項4】 前記判定手段は、 前記シーケンス番号読出手段によって読み出されたシー
    ケンス番号の数値が前記期待値よりも大きい場合には、
    前記シーケンス番号と前記期待値との差分を、損失され
    たテストセルの個数として計数し、 前記シーケンス番号読出手段によって読み出されたシー
    ケンス番号の数値が前記期待値より小さい場合には、前
    記テストセルの重複あるいは前記テストセルの順序の入
    れ替えが発生した回数を計数する、請求項3記載のAT
    M交換機試験装置。
  5. 【請求項5】前記テストセルのセル発生速度を、セル発
    生速度パラメータにより指定する指定手段を設け、 前記セル送信手段は、前記指定手段により指定されたセ
    ル発生速度パラメータに基づいて、前記テストセルの発
    生速度を制御する、請求項1記載のATM交換機試験装
    置。
  6. 【請求項6】前記指定手段は、Pを自然数とするととも
    にQをP以下の自然数とした場合に、前記セル発生速度
    パラメータをP及びQの組で指定し、 前記セル送信手段は、 前記セル発生速度パラメータ指定手段から前記セル発生
    速度パラメータが指定されると、PをQで割った時の商
    をRとして求めるとともにその余りをSとして求める演
    算部と、 セル発生速度が最大ならばR個のセルを送信可能な時間
    幅内に1個のテストセルを送信する状態を生成する第1
    状態生成部と、 セル発生速度が最大ならば(R+1)個のセルを送信可
    能な時間幅内に1個のテストセルを送信する状態を生成
    する第2状態生成部と、 前記第1状態生成部で生成された状態と前記第2状態生
    成部で生成された状態に従って前記テストセルの送信を
    行う実行部とを有する、請求項5記載のATMコネクシ
    ョン試験装置。
  7. 【請求項7】前記セル送信手段の前記実行部は、(Q−
    S)とSとが倍数関係にあり、大の方を小の方で割った
    比がTで表される場合に、 (Q−S)≧Sならば、前記第1状態生成部で生成され
    た状態をT回続けて実行する毎に、前記第2状態生成部
    で生成された状態を1回実行することをS回繰り返し、 (Q−S)<Sならば、前記第1状態生成部で生成され
    た状態を1回実行する毎に、前記第2状態生成部で生成
    された状態をT回続けて実行することを(Q−S)回繰
    り返す、請求項6記載のATMコネクション試験装置。
  8. 【請求項8】前記セル送信手段の前記実行部は、前記前
    記第1状態生成部で生成された状態を(Q−S)回続け
    て実行する毎に、前記第2状態生成部で生成された状態
    をS回続けて実行する、請求項6記載のATMコネクシ
    ョン試験装置。
  9. 【請求項9】前記セル送信手段は、互いに異なる割合で
    テストセルを送信する状態を生成する複数の状態生成部
    と、 前記複数の状態生成部で生成された状態を順番に実行す
    る実行部とを有する、請求項1記載のATMコネクショ
    ン試験装置。
  10. 【請求項10】前記指定手段は、前記セル発生速度パラ
    メータをQだけで指定する請求項5記載のATMコネク
    ション試験装置。
JP8017242A 1995-12-28 1996-02-02 Atm交換機試験装置 Withdrawn JPH09238139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8017242A JPH09238139A (ja) 1995-12-28 1996-02-02 Atm交換機試験装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34357095 1995-12-28
JP7-343570 1995-12-28
JP8017242A JPH09238139A (ja) 1995-12-28 1996-02-02 Atm交換機試験装置

Publications (1)

Publication Number Publication Date
JPH09238139A true JPH09238139A (ja) 1997-09-09

Family

ID=26353731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8017242A Withdrawn JPH09238139A (ja) 1995-12-28 1996-02-02 Atm交換機試験装置

Country Status (1)

Country Link
JP (1) JPH09238139A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040027020A (ko) * 2002-09-27 2004-04-01 주식회사 케이티 비동기 전송 모드의 광대역 정보 통신망에서 회선별서비스 품질 관리 장치
US6925062B2 (en) 1999-12-17 2005-08-02 Nec Corporation ATM test equipment operable as source and responder for conducting multiple tests
WO2007078008A1 (ja) * 2006-01-06 2007-07-12 Nec Corporation 伝送路の品質計測装置、通信システム、品質計測方法および品質計測プログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925062B2 (en) 1999-12-17 2005-08-02 Nec Corporation ATM test equipment operable as source and responder for conducting multiple tests
KR20040027020A (ko) * 2002-09-27 2004-04-01 주식회사 케이티 비동기 전송 모드의 광대역 정보 통신망에서 회선별서비스 품질 관리 장치
WO2007078008A1 (ja) * 2006-01-06 2007-07-12 Nec Corporation 伝送路の品質計測装置、通信システム、品質計測方法および品質計測プログラム
US7944849B2 (en) 2006-01-06 2011-05-17 Nec Corporation Transmission path quality measuring device, communication system, quality measurement method, and quality measuring program
JP5013268B2 (ja) * 2006-01-06 2012-08-29 日本電気株式会社 伝送路の品質計測装置、通信システム、品質計測方法および品質計測プログラム

Similar Documents

Publication Publication Date Title
US7133367B2 (en) Embedded cell loopback method and system for testing in ATM networks
US5737338A (en) ATM exchange and method of testing same
EP0683948A1 (en) A method for handling redundant switching planes in packet switches and a packet switch for carrying out the method
EP0853399A1 (en) Report stream data rate regulation
JPH05136804A (ja) Atmセル誤り処理システム
US7339899B2 (en) Method and system for network emulation using packet reorder emulation techniques
JPH09238139A (ja) Atm交換機試験装置
US5784274A (en) System and method for monitoring errors occurring in data processed by a duplexed communication apparatus
US6763024B1 (en) Method and devices for cell loss detection in ATM telecommunication devices
JPH09214511A (ja) セル処理装置の故障自己監視方式
US7170908B2 (en) System and method of selecting sources for a network element having redundant sources
JP3175571B2 (ja) Atm交換機のセル導通試験方式
JPH0823336A (ja) Atmシステムの試験装置
EP1533954A2 (en) Method and apparatus for detection of transmission unit loss and/or replication
JPH05110585A (ja) ポリシング機能モニタ方式
JP3401057B2 (ja) ルーチング網監視方式
JP3024631B2 (ja) Atmセル帯域保証機能動作確認用セルバッファ制御システム及びその制御方法
JP2762922B2 (ja) 伝送品質誤り発生装置
JP3106276B2 (ja) 情報流量制限装置
JPH08293865A (ja) 信号パス監視装置
Rojas-Cessa et al. Concurrent fault detection for a multiple-plane packet switch
JP3024581B2 (ja) データ通信装置、データ通信システム、情報記憶媒体
Tsukamoto et al. A study of protocol analysis for packet switched network
JP2001053756A (ja) パス監視装置
JP2000151635A (ja) Aal1−sar機能の試験方法及び装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506