JPH09237058A - カラー表示パネル及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 カラー表示パネルにおいて解像度変換と多階
調表示を容易に実現する。 【解決手段】 互いに面積の異なるサブドットからなる
第１の色ドットと互いに面積の異なるサブドットからな
る第２の色ドットとにより一画素が構成されたカラー表
示装置において、該第１及び第２の色ドットはそれぞれ
第１のサブドットと該第１の列の有効面積より小さな有
効面積の第２のサブドット列とからなり、該第１の色ド
ットの該第１のサブドット列と該第２のサブドット列と
の間に、該第２の色ドットの該第１又は第２のサブドッ
ト列が配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ、ワ
ードプロセッサ、ＴＶ受像機、カーナビゲーションシス
テム、などの情報処理システムのディスプレイや、ビデ
オカメラのビューファインダーや、プロジェクターのラ
イトバルブ等に用いられる表示パネルの技術分野に属
し、特にカラー表示パネル及び表示装置の技術分野に属
するものである。

【０００２】

【従来の技術】解像度が固定されている、つまり画素数
が一定であるドットマトリクス表示パネルでは、表示パ
ネルの解像度より低い解像度の画像を表示する場合に
は、表示パネルの表示領域の一部に画像を表示し、残り
の領域は非表示領域とすることが行われている。

【０００３】逆に、パネルの解像度より高い解像度の画
像を表示する場合には、表示パネルの全表示領域に表示
すべき画像の一部を切り出して表示する方式（仮想スク
リーン）で表示している。この場合は、表示パネルに同
時に画像全面を表示することはできない（第１の方
式）。

【０００４】本発明者は、画像データの一部を間引きし
た後、拡大することで画像のサイズを表示パネルのサイ
ズにできるだけ合わせる方式（第２の方式）を提案して
いる。（特開平５−１１９７３４号公報、欧州特許公開
第０５４０２９４号公報）しかしながら、画像データを
間引く為に、表示される画像のぼけを防止したり、不自
然さを解消するには、更なる改善が必要である。

【０００５】また、特開平６−２９５３３８号には、画
像データの間引きを行わずに、画像データ処理を行う方
式（第３の方式）が記載されている。

【０００６】

【発明が解決しようとする課題】しかしながら、前述し
たとおり第１の方式では、表示パネルに同時に画像全面
を表示することはできない。

【０００７】また、第２の方式では、間引きにより処理
前の画像データの一部が失われてしまう。

【０００８】第３の方式は、演算等のデータ処理が複雑
であり、画像情報処理回路が複雑で大規模になり装置の
低価格化を阻む。

【０００９】

【課題を解決するための手段】本発明者は、数多くの実
験と思考錯誤を繰り返した結果、拡大や縮小のような解
像度変換の役目は画像情報処理回路が担う、という従来
の常識を覆し、表示パネル側にその役目を持たせるとい
う発想に至った。そして、ユニークなドットパターンを
パネルにもたせることで上記課題を解決した。

【００１０】本発明は、画像情報の処理が容易で、しか
も、サブドットによる多階調表示が可能で、且つ、低価
格の表示装置となりうるカラー表示パネルを提供するこ
とを目的とする。

【００１１】本発明の別の目的は、表示画像のぼけを防
止し、文字や線の太さが変わらない表示パネル及び表示
装置を提供することにある。

【００１２】本発明の更に別の目的は、入力信号のノイ
ズ（ジッタ）の影響を受けにくいカラー表示パネル及び
表示装置を提供することにある。

【００１３】本発明の他の目的は、標準表示モードにお
いては、多階調表示が可能であり、高解像度の表示モー
ドにも対応できるカラー表示パネル及び装置を提供する
ことにある。

【００１４】本発明は、互いに面積の異なるサブドット
からなる第１の色ドットと互いに面積の異なるサブドッ
トからなる第２の色ドットとにより一画素が構成された
カラー表示装置において、該第１及び第２の色ドットは
それぞれ少なくとも１つの第１のサブドットと該第１の
サブドットの有効面積より小さな有効面積の少なくとも
１つの第２のサブドットとからなり、該第１の色ドット
の該第１のサブドットと該第２のサブドットとの間に、
該第２の色ドットの該第１又は第２のサブドットが配置
されていることを特徴とする。

【００１５】（作用）本発明によれば、異なる有効面積
をもつ複数のドットのなかから所望の解像度を得る為に
必要な組み合わせを適宜選択して表示単位となる画素を
構成できる。よって、所望の解像度が得られる。このよ
うに、表示パネル自体が解像度変換可能なドットパター
ンを有している為に、画像情報処理回路が複雑な演算等
の処理を行う必要がない。よって、従来のデジタル補間
処理やオーバーサンプリングのような信号処理による解
像度変換を行う必要がなくなり、表示画像のぼけを防止
し、文字や線の太さが変わらないようになり、またノイ
ズ（ジッタ）の影響がなくなるという効果を奏する。し
かも、標準表示モードではサブドットによる多階調表示
が行え、表示色数が増大する。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００１７】図１は、本発明の好適な実施の形態による
表示パネルの画素配列の一部を説明するための図であ
る。

【００１８】〔ドットパターン〕本発明に用いられる表
示パネルは以下に述べるようなドットパターン（画素パ
ターン）を有している。

【００１９】図１は本発明の実施形態による表示パネル
の一画素と、解像度変換の様子を示す図である。

【００２０】ＯＲは原画像情報の一画素分のデータを示
し、Ｐｘ１は第１の色の第１サブドット、Ｐｘ２は第１
の色の第２サブドットを示し互いに面積が異なり、それ
ぞれ独立にオン又はオフが可能である。

【００２１】同様に第２の色も第１サブドットＰｘ１
１、第２サブドットＰｘ１２に分割されており、第１の
色のサブドットと交互に配列されている。

【００２２】低解像度表示モードの場合には、原画像の
一画素分のデータＯＲを全ドットに割り当てるのでサブ
ドットＰｘ１とＰｘ２は共にオン又はオフし、サブドッ
トＰｘ１１とＰｘ１２も共にオン又はオフする。

【００２３】但し、階調表示を行う場合には、一画素分
のデータＯＲの階調レベル（輝度レベル）に応じてサブ
ドットを独立してオン又はオフすることで４階調の表示
が行える。

【００２４】一方、高解像度表示モードの場合には、原
画像の２画素分のデータが図１の画素に割り当てられ
る。つまり、原画像の第１画素データＯＲ１はサブドッ
トＰｘ１とＰｘ１１とに、第２画素データＯＲ２はサブ
ドットＰｘ２とＰｘ１２とに、割り当てられる。

【００２５】よって、標準表示モードには低解像度表示
モードを設定し、多階調表示による多色表示を行い、表
示画素の大きさが異なったり、表示階調数が低下して
も、どうしても高解像度表示が必要という場合には、上
述した高解像度表示モードでカラー表示パネルを駆動す
ればよい。

【００２６】又、サブドットＰｘ２の右隣にサブドット
Ｐｘ１１を配し、サブドットＰｘ１の右隣にサブドット
Ｐｘ１２を配してもよい。この時高解像度表示モードの
場合の第１画素データＯＲ１はサブドットＰｘ１とＰｘ
１２に割り当てられ、第２画素データＯＲ２はサブドッ
トＰｘ２とＰｘ１１とに割り当てられる。この場合は、
２つの高解像度画素の色バランスが異なるが画素サイズ
の相違は抑制され文字や線のぼけがより一層防止でき
る。

【００２７】又、有効面積比は、Ｐｘ１：Ｐｘ２＝１：
２，Ｐｘ１１：Ｐｘ１２＝１：２，Ｐｘ１＝Ｐｘ１１，
Ｐｘ２＝Ｐｘ１２とすることが好ましい。

【００２８】図２のＰＩ１は本発明によるカラー画素の
基本パターンの別の例であり、一画素は赤色（Ｒ）、緑
色（Ｇ）、青色（Ｂ）の各色ドットからなる。

【００２９】まず、第１の色である赤色（Ｒ）について
説明する。

【００３０】図の左側の第１列には３つのＲサブドット
Ｐｘ３、Ｐｘ４が配列されている。ここで２つのサブド
ットＰｘ４は同時にオン又はオフ（点灯又は消灯）する
ように走査される。

【００３１】又、第１列より間に別の色のサブドットを
介して右にある第２列には３つのＲサブドットＰｘ１、
Ｐｘ２が配列されている。ここで２つのサブドットＰｘ
２は同時にオン又はオフする。図中の数値は各サブドッ
トの有効面積比を示す。

【００３２】同様にＧ、Ｂについても２列に配されてい
る。

【００３３】そして、高解像度表示モードの場合には、
原画像情報のある一画素分のデータは各色ドットのうち
第１列のサブドットＰｘ３、Ｐｘ４にのみ供給され、有
効面積の小さな第２列のサブドットＰｘ１、Ｐｘ２には
原画像情報の別の一画素分のデータが割り当てられる。

【００３４】従って、図２のＰＩ１における高解像度表
示モードではＸ１、Ｘ２で示される２画素が原画像の２
画素分のデータを表示する。

【００３５】一方、低解像度表示モードでは、図２のＰ
Ｉ１のＸ１、Ｘ２が原画像の１画素分のデータを表示す
るが、各色の２列のサブドットを用いて表示を行う為
に、Ｐｘ１、Ｐｘ２、Ｐｘ３、Ｐｘ４の各サブドットの
オン又はオフの組み合わせにより１６階調の多階調表示
が行なえる。

【００３６】図２のＰＩ２はＰＩ１に対してサブドット
Ｐｘ２とＰｘ４のそれぞれの面積比を変えた変形例であ
る。

【００３７】このドットパターンＰＩ２は、上下左右に
鏡映した４つのパターンを一群として、この群を２次元
に配すれば、解像度変換しても各画素の面積が等しくな
るという効果を奏する。詳しくは後述する実施例１を参
照されたい。

【００３８】因みにＰＡは本発明外の比較例である。こ
の例ＰＡでは各色のサブドット（Ｐｘ１〜Ｐｘ４）が、
間に他の色のサブドットを介すことなく隣接配置されて
いるので、前述した高解像度表示モードに対応した画素
の空間的分解が出来ない。

【００３９】図３のＰＩ３は各ドットの列の配置順序を
変えた例である。有効面積の大きなサブドットの列を第
１列、有効面積の小さなサブドットの列を第２列とする
と、図３のパターンＰＩ３は左からＲの第１列、Ｇの第
２列、Ｂの第１列、Ｒの第２列、Ｇの第１列、Ｂの第２
列の順に配されている。

【００４０】高解像度モードの場合には、パターンＰＩ
３を図中横方向に２つの画素ＰＬ１、ＰＬ１′に分けて
２×１又は２×２表示を行い、低解像度モードの場合に
は、ＰＬ２を一画素として表示する。

【００４１】高解像度表示モードの場合は、画素ＰＬ１
と画素ＰＬ１′とでカラーバランスが異なるので、カラ
ーバランスが全画素に亙って均一となる低解像度表示モ
ードを標準表示モードに設定するとよい。

【００４２】更に多階調表示を行う場合には各サブドッ
トを独立してオン又はオフすればよい。例えば各色１サ
ブドットづつ選択して一画素とすれば、図２、３のドッ
トパターンで６画素分表示できる。

【００４３】走査線群と情報線群とからなるマトリクス
電極と各サブドットとの関係は、図３に示したように対
応付けすることが望ましい。つまり、走査線Ｓ１上には
各色のサブドットのうち、面積が２．５又は５．０のサ
ブドットを配する。それに隣接する走査線Ｓ２上には各
色の面積が１．０又は２．０のサブドットを配する。同
様に走査線Ｓ１′上には各色の面積１．５と３．０のサ
ブドットを配する。

【００４４】一方、６本の情報線Ｉ１〜Ｉ６にはそれぞ
れ色毎のサブドット列を配する。

【００４５】例えば、赤色について説明すると、画素Ｐ
Ｌ２を単位とする表示を行う場合には走査線Ｓ１とＳ
１′とを電気的に短絡させる。こうすれば、サブドット
Ｐｘ２、Ｐｘ４とサブドットＰｘ２′とＰｘ４′とは同
時に選択されるので、サブドットＰｘ２とＰｘ２′又は
サブドットＰｘ４とＰｘ４′とは共に同じ表示状態を呈
する。

【００４６】例えば、高解像度表示モードの場合には、
走査線Ｓ１を選択して、情報線群Ｉ１、Ｉ２、Ｉ３と情
報線群Ｉ４、Ｉ５、Ｉ６にそれぞれ２画素分の情報信号
を供給する。次に走査線Ｓ２とＳ１′を同時に選択し
て、情報線群Ｉ１〜６に２画素分の情報信号を供給す
る。こうして図３のパターンで４画素分の表示が出来
る。

【００４７】低解像度高速表示モードの場合には、走査
線Ｓ１、Ｓ２、Ｓ１′を同時に選択して、情報線群Ｉ１
〜Ｉ６に一画素分の情報信号を供給する。こうして図３
のパターンで一画素分の表示が出来る。前述した、低解
像度多階調表示モードの場合は、Ｓ１、Ｓ１′を同時選
択し、次にＳ２を選択して各色１６階調表示を行う。

【００４８】又、各色の配列順を変えて、左からＲの第
１列、Ｂの第２列、Ｇの第１列、Ｒの第２列、Ｂの第１
列、Ｇの第２列とすることもできる。別の例としては、
図中左からＧの第１列、Ｒの第２列、Ｂの第１列、Ｇの
第２列、Ｒの第１列、Ｂの第２列のように配列してもよ
い。

【００４９】又、図３のパターンＰＩ３を変形して、画
素ＰＬ１において、有効面積の小さい第２列を左端又は
右端にしてもよいし、同様に画素ＰＬ１′において有効
面積の大きな第１列を左又は右端に配してもよい。

【００５０】図４は図２のパターンＰＩ２を左右上下に
鏡映させて配したパターンを示す図である。勿論、Ｇの
大小のサブドットを図３のように置換して、図３に示す
パターンを左右上下に鏡映させたパターンにしてもよ
い。

【００５１】高解像度表示モードでは、一辺が１５３６
分の１他辺が１１５２分の１の画素に原画像の１画素デ
ータを割り当て、中間解像度表示モードでは一辺が１０
２４分の１、他辺が７６８分の１の画素に原画像の１画
素のデータを割り当て、低解像度表示モードでは一辺が
６８２分の１、他辺が５１２分の１の画素に原画像の１
画素のデータを割り当てる。

【００５２】この例では、高解像度（又は低解像度）の
画素の有効面積と中間解像度の画素の有効面積とが２の
べき乗の比になっていない。

【００５３】図５は、図４の変形であり、高解像度モー
ドの時の各色ドットがサブドットに分割されていない例
である。

【００５４】〔表示パネル〕本発明が適用できる表示パ
ネルは、エレクトロクローミー表示パネル、液晶表示パ
ネル、プラズマ表示パネル、電子放出源をもつＦＥＤ
（Field Emission Display) パネル、マイクロミラーを
もつＤＭＤ（Digital Micromirror Device) パネル、Ｌ
ＥＤなどの発光素子アレイをもつパネルなどが挙げられ
る。

【００５５】とりわけ、液晶表示パネルは、消費電力が
比較的小さく、小型軽量化・大面積化が容易なために有
効であり、単純マトリクス型、ＴＦＴアクティブマトリ
クス型、ＭＩＭ型などがある。中でも強誘電性液晶・反
強誘電性液晶となるカイラルスメクティック液晶を用い
た単純マトリクス型パネルは、大画面化や高精細化が容
易なので、本発明が好ましく適用できる。本発明では、
米国特許第４，６５５，５６１号、第５，０９１，７２
３号、第５，１８９，５３６号等に詳しく記載されてい
る強誘電性液晶表示パネルの構造と同じような構造を採
用できる。

【００５６】また、Proceedings of the 15th Internat
ional Display Research Conference,Oct.1995,pp259-2
62に記載の双安定ツイストネマティック（ＢＴＮ）液晶
を用いた液晶表示パネルにも本発明は好ましく適用でき
る。このＢＴＮ液晶は２つの準安定状態を呈し、これを
明暗に対応させることで表示を行う。

【００５７】本発明に用いられるドットの有効面積は、
単純マトリクス型の液晶表示パネルであれば走査電極と
信号電極とが対向した部分の面積で規定され、アクティ
ブマトリクスパネルであれば共通電極と画素電極（ドレ
イン電極）とが対向した部分の面積で規定される。ま
た、これらのパネルに限らず、本発明のドットの有効面
積は、ブラックマトリクスのような遮光部材によって規
定された部分の面積であってもよい。プラズマディスプ
レイや、ＦＥＤでは蛍光体のような発光体が配置された
部分の面積で規定され、ＤＭＤでは、マイクロミラーの
面積で規定できるであろう。

【００５８】〔階調表示〕本発明の表示パネルにおいて
は、階調情報を含む画像情報信号を処理することで中間
調の画像を表示することができる。これは、画素の光学
変調要素（液晶、電子源、ミラー等）への印加電圧やパ
ルス幅の少なくとも何れか一方を階調情報に応じて変調
すればよい。具体的には、ＴＮ液晶を用いた表示パネル
であれば画素の液晶への印加電圧を階調情報に応じて変
調すればよい。

【００５９】これに対して、本発明の表示パネルにおい
ては、所定のドットを更に複数のドット（サブドット）
に分割して、画素内に明状態のドットと暗状態のドット
とを形成して輝度を変調する面積階調表示がより好適で
ある。そして、このような面積階調表示は、２つの光学
的状態（明暗）を選択的に呈する性質の表示パネル、特
にメモリ性をもつ表示パネルに適しており、具体的には
強誘電性液晶表示パネルやＢＴＮ液晶表示パネルであ
る。

【００６０】本発明に用いられる面積階調表示では、複
数の解像度のうち、主となる解像度画素において最も階
調数が多くなるように選択するとよい。

【００６１】参考までに従来の分割方法は、欧州特許公
開第０６７１６４８号公報に記載されている。

【００６２】本発明では、このような分割方法をある解
像度の場合に適用できるようにサブドットの面積比を調
整する。

【００６３】〔カラー表示〕本発明においては、自発光
型の表示パネルにおいては、発色体の色を複数色とし、
光の透過率や反射率を制御する表示パネルにおいては、
カラーフィルターを設けることで、カラー表示を行う。
発色体やフィルターの色としては、赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の３原色であっても、イエロー（Ｙ）
マゼンタ（Ｍ）シアン（Ｃ）の補色であってもよく、特
定の色を再現する特殊用途の場合はこれ以外の色及びそ
の色の組み合わせであってもよい。また、白色の輝度を
高める為に着色のない画素を更に有していてもよい。特
に本発明はカラーフィルターを用いた表示パネルに好適
であり、各ドットはカラーフィルタ−の各色要素とブラ
ックマトリリクスのような遮光部材によりその平面形状
や有効面積が規定される。

【００６４】〔駆動〕図６は、本発明に用いられる表示
装置の駆動制御装置を示すブロック図であり、３０は上
述した構成の表示パネルを、ＩＤＶＲは表示パネル３０
の情報線に信号を供給する情報線駆動手段を、ＳＤＶＲ
は表示パネル３０の走査線に信号を供給する走査線駆動
手段を示している。これら駆動手段は、駆動制御手段Ｄ
ＣＮＴにより制御されるとともに、表示すべき画像情報
に応じた信号を信号処理手段ＳＰＣＲから受け取る。

【００６５】入力端子ＩＮから入力された画像情報は信
号処理手段ＳＰＣＲにて、表示解像度の検知、表示パネ
ルの各ドットに対応した信号への変換がなされる。こう
した変換された信号は駆動手段ＩＤＶＲ，ＳＤＶＲに入
力される。駆動手段ＩＤＶＲ，ＳＤＶＲは入力信号に応
じて表示パネルを駆動するに適した電圧パルスを発生
し、走査線と情報線に供給する。

【００６６】駆動手段ＩＤＶＲとしては、シフトレジス
タの機能やメモリ機能やパルス幅をきめるスイッチ機能
などを備えていることが望ましい。

【００６７】駆動手段ＳＤＶＲとしては、デコーダやパ
ルス幅をきめるスイッチ機能を備えていることが望まし
く、必要に応じて、メモリやアドレス検出回路を付加し
ても良い。

【００６８】信号処理手段ＳＰＣＲとしては、解像度を
検出する検出機能を備え、その検出結果に応じてもとの
情報と表示パネルのドットと対応つけを行う機能を持っ
ていればよい。解像度情報が予め画像情報とともに入力
されてくる場合には、それに応じて対応付けを行えばよ
い。

【００６９】

【実施例】以下、本発明の各実施例について述べるが、
本発明はこれらの各実施例に限定されることはなく、本
発明の目的が達成されるものであれば、各構成要素がそ
の代替物や均等物へ置換されたものも本発明の範疇に含
まれる。

【００７０】（実施例１）実施例１による表示装置は、
入力する画像信号の縦横の解像度を検出する解像度検出
回路、入力データを走査線上の画素の書込に対応した画
像情報に変換すると共に複数の変換方法が切り換え可能
な画像変換回路、走査する走査線の選択を行うと共に、
複数の選択方法が切り換え可能な走査線選択回路、前記
解像度検出回路が第１の解像度モードを検出した際に、
１つのピクセルが複数のサブピクセルから構成され、そ
のサブピクセルの点灯の組み合わせで複数の階調を表現
できるよう電極幅の比を持つと共に、第２の解像度モー
ドの際にサブピクセルの一部を用いて、もしくは該ピク
セルと隣のピクセルのサブピクセルとの組み合わせによ
り、第１の解像度モードとは異なる大きさのピクセルを
形成できるよう電極幅の比を持ったマトリクス電極を有
し、前記解像度検出回路の検知した解像度モードによっ
て前記画像変換回路の変換方式及び走査線選択回路の選
択方式を制御する制御手段を有することにより、パーソ
ナルコンピュータの出力する画像の解像度モードに合わ
せて、マトリクスディスプレイ装置の表示解像度自体が
変化し、整数倍、もしくは整数分の一でない、複数の解
像度モードに対しても画面全体、もしくはそれに近い大
きさの表示を可能とするものである。

【００７１】図７は本実施例の表示装置のシステム全体
を示すブロック図である。図中１０はコンピュータやワ
ークステーションなどからの画像信号を入力し、デジタ
ルＲＧＢ信号及び水平同期信号（ＨＳＹＮＣ）、垂直同
期信号（ＶＳＹＮＣ）、ピクセルクロック（ＰＣＬＫ）
を生成する画像信号入力回路、１１はデジタルＲＧＢ信
号から後述する表示パネルの走査線上の画素への書き込
みに対応した画像情報への変換を行う画像処理回路、１
３は画像の何処のラインが書き変わったかを検知し、表
示コントローラ１７に伝える動き検知回路、１４は画像
信号の縦・横の解像度を判定し表示モード（ＤＭＯＤ
Ｅ）を表示制御コントローラ１７、駆動制御回路２０へ
伝える表示モード検知回路、１５は画像処理回路１１か
ら出力されたデータをフレームメモリ１６に格納し、ま
た１ライン分のデータをフレームメモリから読み出し、
画像情報（ＰＤ０−１５）を出力するライン出力制御回
路、１７はマイクロコンピュータで形成した表示制御コ
ントローラである。

【００７２】また、２０はワンチップマイクロコンピュ
ータで形成した駆動制御回路、２１は走査線上の画素へ
の書き込みに対応した画像情報の転送を遅延させる遅延
回路、２２は画像情報を直列−並列変換するシフトレジ
スタ、２３は１走査線上の画素への書き込みに対応した
画像情報を格納するラインメモリ、２４は画像情報に基
づいた駆動波形電圧を発生させる情報信号発生回路、２
５は走査線を指定するためのアドレス情報を検出するア
ドレス検出回路、２６はアドレス検出回路２５で検出し
た走査線アドレス情報デコードし、選択すべき走査線を
指定するデコーダ、２７はデコーダよりの指定走査線情
報を格納するメモリ、２８はデコーダ２６とメモリ２７
からの指定走査線情報に基づいて、それぞれ指定された
走査線が駆動されるように駆動波形電圧を発生する走査
信号発生回路、３０は走査線と情報線とで形成したマト
リクス電極及び強誘電性液晶を備えた表示パネルであ
る。

【００７３】図８は実施例１にかかる表示パネル３０の
構成を表した図である。３１ａ〜ｒは情報線電極であ
り、３２ａ〜ｉは走査線電極である。また、情報線電極
の上と、走査線電極の左に示した数字はそれぞれの電極
の幅の比を表している。情報線電極は左端から １０：１０：１０：５：５：５：５：５：５：１０：１
０：１０ という比が連続するように、それぞれの電極幅が決めら
れており、走査線電極は上端から ２１：９：１５：１５：９：２１ という比が連続するように、それぞれの電極幅が決めら
れている。

【００７４】図９は図８の表示パネル上にＲＧＢのカラ
ーフィルタを形成した様子を示した図である。ストライ
プ状のカラーフィルタは情報線電極上にそれぞれ形成さ
れ、左端から ＲＧＢＲＧＢＲＧＢＲＧＢ・・・ という順番で並んでいる。また、図中の数字は各情報線
電極と、各走査線電極が重なった領域の面積比を示して
おり、以降この領域を便宜上「ドット」と呼ぶ。

【００７５】又、このドットは必要に応じて遮光部材で
ドット間が遮光される。

【００７６】以下、本発明の表示装置の動作を図６と照
らし合わせて説明する。

【００７７】コンピュータやワークステーションからの
ＲＧＢビデオデータを入力した画像信号入力回路１０は
ＲＧＢデジタル信号及びタイミング信号（水平同期信号
＝ＨＳＹＮＣ、垂直同期信号＝ＶＳＹＮＣ、ピクセルク
ロック＝ＣＬＫ）を画像処理回路１１、動き検知回路１
３、表示モード検知回路１４に対して出力する。

【００７８】（動き検知回路）動き検知回路１３はタイ
ミング信号に従いＲＧＢデジタル画像を入力すると同時
にフレームメモリ１２の中に保存してあった前フレーム
の画像を読み出し、各画素毎に比較を行う。そして１水
平ラインの中で、前フレームと現フレームの差が予め決
めてあった「しきい値」より大きな画素がある場合に
は、そのラインの番号を動き検知信号（ＭＤ）として走
査制御コントローラに対して出力する。

【００７９】（表示モード検知回路）表示モード検知回
路は前記タイミング信号（水平同期信号、垂直同期信
号、ピクセルクロック）から縦、横の解像度を検出し、
表示モード情報（ＤＭＯＤＥ）として、表示制御コント
ローラ１７及び駆動制御回路２０へ伝える。

【００８０】（画像処理回路）本発明における信号処理
手段としての画像処理回路１１は前述のタイミング信号
に従いＲＧＢデジタル画像をＲＧＢ各４ビットで入力す
ると共に表示パネルの走査線上の画素への書き込みに対
応した画像情報への変換を行う。

【００８１】図１０、１１は画像処理回路１１が行う変
換と生成するラインデータの様子を示した図である。画
像処理回路１１は表示制御コントローラからの指示（Ｉ
ＭＯＤＥ）に従い３種類の変換を行う。

【００８２】ＩＭＯＤＥ＝０の時には図１０に示すよう
に１ライン分の入力データから２ライン分のデータＬＤ
（２ｎ），ＬＤ（２ｎ＋１）を生成する。そしてＲＧＢ
の各上位２ビットがＬＤ（２ｎ）に、下位２ビットがＬ
Ｄ（２ｎ＋１）ラインに割り当てられるように変換が行
われる（図中Ｐ１Ｒ３は第１ピクセルのＲ（赤）のビッ
ト３を示し、Ｐ２Ｇ１は第２ピクセルのＧ（緑）のビッ
ト１を示している。）。

【００８３】ＩＭＯＤＥ＝１の時にはＲＧＢ各データの
上位１ビットだけを使用して、１ライン分の入力データ
から１ライン分の出力データ（ＬＤ）生成する。最初
（左端）の画素データからはＲＧＢの上位１ビットを１
つずつ割り当て、次の画素データからはＲＧＢ各データ
の上位１ビットを２つ分割り当てる。また更に次の画素
データからは上位１ビットを１つずつ割り当てるという
ように出力ラインを生成する。ピクセル毎の割り当ては
第１ピクセル＝ＲＧＢ 第２ピクセル＝ＲＧＢｘ２ 第
３ピクセル＝ＲＧＢ第４ピクセル＝ＲＧＢ 第５ピクセ
ル＝ＲＧＢｘ２ 第６ピクセル＝ＲＧＢ・・・となって
いる。

【００８４】ＩＭＯＤＥ＝２の時にはＲＧＢ各データの
４ビット全てを使用して、１ライン分の入力データから
１ライン分の出力データ（ＬＤ）生成する。各画素のＲ
ＧＢ各データ（０〜１５の値）をテーブルにより変換し
て出力ラインを生成する。図１２の入力は各ピクセルの
各色の値（図１１では例えばＰ１Ｒ）であり、ａ及びｂ
は例えばＰ１Ｒの値を入力したときのＰ１ＲａとＰ１Ｒ
ｂの値に対応する。

【００８５】（ライン出力制御回路）ライン出力制御回
路１５は画像処理回路１１から出力された、表示パネル
の走査線上の画素への書き込みに対応した画像情報をフ
レームメモリ１６に格納する。また駆動制御回路２０か
ら入力するＦＨＳＹＮＣ信号に応答して１ライン分のデ
ータをフレームメモリから読み出し、画像情報（ＰＤ０
−１５）とその画像情報の走査線アドレス情報（＝ライ
ン番号）を出力する。この時どのラインの画像データを
出力するかは、表示制御コントローラからの指示によっ
て決定される。

【００８６】（表示制御コントローラの動作）表示制御
コントローラ１７は常時行う表示パネルの「リフレッシ
ュ走査＝インターレース走査」の走査ラインの決定、及
び動き検知回路１３からの動き検知信号（ＭＤ）に応じ
て、変化のあったラインを優先的に表示パネルに表示す
る「部分書換＝ノンインターレース走査」の走査ライン
の決定を行いライン出力制御回路１５への指示を行う。

【００８７】図１３に表示制御コントローラが内部に有
するフラグメモリを示す。フラグメモリは表示パネルの
走査線数分のビット量があり、各ラインに対応するビッ
トが１つある。

【００８８】表示制御コントローラは図１４に示す処理
に従って出力するラインを決定し、ライン出力制御回路
１５へ指示する。以下この図１４に沿って動作を述べ
る。表示コントローラは先ず、図１３に示したようにフ
ラグメモリに１フィールドのリフレッシュ走査分のフラ
グのビットを１とする。これら１がセットされたフラグ
のビットはこれから行う１フィールド分のリフレッシュ
走査で出力する全ラインに対応しており、例えばリフレ
ッシュ走査を３フィールドインターフェース走査なら
ば、 第１フィールド＝０、３、６、９、１２、１５、１８・
・・・・ 第２フィールド＝１、４、７、１０、１３、１６、１９
・・・・・ 第３フィールド＝２、５、８、１１、１４、１７、２０
・・・・・ という順番で走査が行われるので、例えばこれから第１
フィールドの走査を行うのであれば、フラグメモリには
０、３、６、９、１２、１５・・・というラインに対応
するビットに１がセットされることになる。走査制御コ
ントローラ１７はフラグメモリへのビットセットを終え
ると上端のライン（ライン０）から順番にフラグメモリ
の内容を見て行き、１がセットされたビットを見つける
と、そのビットに対応するラインのデータを出力するよ
うにライン出力制御回路１５に対して指示を行う。

【００８９】また、表示制御コントローラ１７は動き検
知回路１３から動き検知信号を受け取ると、図１５に示
すように割り込み処理で、内部に持ったフラグの対応す
るラインを示すビットを１とする。従って、図１４に示
した処理により、例えばライン１０から１５にかけて動
きが検知された場合には、０、３、６、９、１０、１
１、１２、１３、１４、１５、１８という順番で走査が
行われ、ライン１０から１５までは３フィールドインタ
ーレース走査ではなく、ノンインターレースで表示され
る。

【００９０】（遅延回路、駆動制御回路）駆動制御回路
２０は図１６のＴ１の期間でＦＨＳＹＮＣ信号を“Ｌ”
レベルにし、データ受け入れが可能であることをライン
出力制御回路に伝える。ライン出力制御回路はその立ち
下がりを検出しＡＨ／ＤＬ信号をＰＤ０−ＰＤ１５（画
像情報と走査線アドレス情報）をＦＣＬＫ信号と同期し
て転送する。ＡＨ／ＤＬ信号は画像情報と走査線アドレ
ス情報を同一伝送路にて転送しているため、その識別信
号としても用いられている。この、ＡＨ／ＤＬ信号が
“Ｈ”レベルの期間に転送されるＰＤ０−ＰＤ１５は走
査線アドレス情報を示し、“Ｌ”レベルの期間は画像情
報を示している。駆動制御回路２０はＡＨ／ＤＬを遅延
回路２１へのディレイイネーブルトリガ信号（ＤＥ）に
することにより、ライン出力制御回路１５から転送され
る画像情報と走査線アドレス情報のうち、画像情報（Ｌ
Ｄ）だけが遅延回路２１にＦＣＬＫと同期して転送され
る。また反対にアドレス検出回路２５では走査線アドレ
ス情報のみが検出される。

【００９１】そして、駆動制御回路２０は駆動開始信号
（ＳＴ）を出力し、シフトレジスタ２２の内容をライン
メモリ２３にラッチする。と同時に、このタイミングで
走査線アドレス情報はデコーダ２６にアドレス検出回路
から転送され、そのアドレス情報をデコードし、消去ラ
インが指定される。

【００９２】図１７は駆動電圧の印加タイミングチャー
トを、図１８は各信号の電圧波形を示している。

【００９３】この期間Ｔ１は１Ｈ（１ラインを書き換え
る時間）に相当している。期間Ｔ２で、駆動制御回路か
ら出力された駆動開始信号により駆動は開始する。この
時消去される走査線はデコーダ２６により指定されたラ
イン（ここではＬ１に相当）、であり、同時に画像情報
が書き込まれる走査線はメモリ２７にセットされたライ
ン（ここではＬ０に相当）である。それぞれ、セットさ
れたラインＬ０，Ｌ１は走査信号発生回路２８にて同時
に駆動される。

【００９４】この時、走査線Ｌ１に印加される駆動電圧
は、図１７に示す“消去位相部”に対応するもので、走
査線Ｌ０に印加される駆動電圧は図１７に示す“書き込
み位相部”に対応するものである。なお、図１７は電圧
波高値がＶ１、Ｖ２とＶ３をもつ走査選択信号と電圧０
の走査非選択信号が示されている。

【００９５】一方、駆動制御回路２０は次の情報ＰＤ０
−ＰＤ１５を受け入れるためにＦＨＳＹＮＣを“Ｌ”に
ライン出力制御回路からの情報を受け取る。上記と同様
に遅延回路２１に画像情報（Ｌ２に相当）が転送され、
同時にその前の画像情報（Ｌ１に相当）はシフトレジス
タ２２に転送される。そしてアドレス検出回路２５は走
査線アドレス情報（Ｌ２に相当）を検出する。そして、
駆動制御回路は駆動開始信号（ＳＴ）を出力し、シフト
レジスタ２２の画像情報（Ｌ１に相当）をラインメモリ
にラッチする。と同時に、このタイミングで走査線アド
レス情報（Ｌ２に相当）はデコーダ２６に転送され、走
査線Ｌ１の指定はメモリ２７にセットされる。同様にし
て、期間Ｔ３は走査線Ｌ２の画素が消去され、走査線Ｌ
１上の画素がラインメモリ２３に格納されている画像情
報Ｌ１の値に応じて、黒又は白に書き換えられる。この
ような手順で表示パネルの走査が行われる。

【００９６】（デコーダ）図１９はデコーダ２６を示し
た図である。デコーダはアドレス検出回路２５から指定
された走査線アドレス情報を走査信号発生回路の実際に
駆動する走査線に対応する回路をアクティブにする選択
信号（Ｓ０−１１）への変換を行っている。またデコー
ダは駆動制御回路からのＳＭＯＤＥに応じて異なる変換
を行う。図２０、２１はＳＭＯＤＥ＝０〜３の時の変換
の内容を示したものである。また、図１９のＡにおいて
は説明を簡単にするため、アドレス情報はＡ０−３の３
ビット、選択信号はＳ０−０１１の１２ビットとしてい
るが、アドレス情報を１２ビットとする場合には図１９
のＢのように走査線アドレス情報Ａ０−１１をもう一つ
のデコーダに入れ、図１９のＡのデコーダのＡ０−３に
対応する信号と及びＣＳ信号を生成してやればよい。

【００９７】以下に表示モード検知回路が出力するＤＭ
ＯＤＥ信号と、表示制御コントローラが画像処理回路に
対して出力するＩＭＯＤＥ信号、駆動制御回路がデコー
ダ２６に対して出力するＳＭＯＤＥ信号、及び表示制御
コントローラがライン出力制御回路に出力するＯＦＦＳ
ＥＴ信号の関係を示す。

【００９８】

【外１】

【００９９】以下にホストコンピュータの解像度がＨ＝
１０２４、Ｖ＝７６８という解像度の信号を出力してい
るときの、本発明の表示装置の表示動作について述べ
る。表示モード検知回路は入力した信号のタイミングか
ら、ＤＭＯＤＥ＝０の信号を出力する。これを受けて、
表示制御コントローラは画像処理回路に対し、ＩＭＯＤ
Ｅ＝０を出力する。画像処理回路は図９に示したような
画像データの変換を行い、１ラインの入力に対し、２ラ
イン分のデータが生成される。一方駆動制御回路はデコ
ーダ２６に対してＳＭＯＤＥ＝０を出力し、デコーダは
走査選択信号を出力する。図２２はこの時の表示パネル
上の１画素分に相当する大きさを示しており、１画素は
図２３に示すようにＲＧＢ各色Ｒ０〜Ｒ１５の１６階調
（＝４０９６色）が表現できる画素となる。

【０１００】また、ホストコンピュータの解像度がＨ＝
１５３６、Ｖ＝１１５２という解像度の信号を出力して
いるときには、表示モード検知回路は入力した信号のタ
イミングから、ＤＭＯＤＥ＝２の信号を出力する。これ
を受けて、表示制御コントローラは画像処理回路に対
し、ＩＭＯＤＥ＝１を出力する。画像処理回路は図１１
に示したような画像データの変換を行い、１ラインの入
力に対し、１ライン分のデータが生成される。一方駆動
制御回路はデコーダ２６に対してＳＭＯＤＥ＝２を出力
し、デコーダは走査選択信号を出力する。図２４はこの
時の表示パネル上の１画素分に相当する大きさを示して
おり、１画素は図２５に示すようにＲＧＢ各色が２階調
（＝８色）を持つ画素となる。

【０１０１】また、ホストコンピュータの解像度がＨ＝
７６８、Ｖ＝５７６という解像度の信号を出力している
ときには、表示モード検知回路は入力した信号のタイミ
ングから、ＤＭＯＤＥ＝１の信号を出力する。これを受
けて、表示制御コントローラは画像処理回路に対し、Ｉ
ＭＯＤＥ＝２を出力する。画像処理回路は図１１に示し
たような画像データの変換を行い、１ラインの入力に対
し、１ライン分のデータが生成される。一方駆動制御回
路はデコーダ２６に対してＳＭＯＤＥ＝１を出力し、デ
コーダは走査選択信号を出力する。図２６はこの時の表
示パネル上の１画素分に相当する大きさを示しており、
１画素は図２７に示すようにＲＧＢ各色が３階調（＝２
７色）をもつ画素となる。

【０１０２】また、ホストコンピュータの解像度がＨ＝
６４０、Ｖ＝４８０という解像度の信号を出力している
時にも同様にＤＭＯＤＥ＝１，ＩＭＯＤＥ＝２，ＳＭＯ
ＤＥ＝１となる。この場合画像が表示パネル全体には表
示されないが、ライン出力制御回路がフレームメモリに
画像データを格納する際、ＯＦＦＳＥＴ信号に応答して
フレームメモリ上のＸ＝６４，Ｙ＝４８を左上端として
格納するため、表示パネル上の中心に画像が表示され
る。

【０１０３】（実施例２）更に、上記実施例１の表示パ
ネル上の各色ドットの走査線の長手方向に沿った配列を
図３に示すように変更したものがより好ましい本発明の
実施例２である。

【０１０４】以上説明してきた内容は本発明の一実施例
であり、本発明の本質からすれば、表示パネルの色数に
依存することはない。

【０１０５】

【発明の効果】以上詳記したように本発明によれば、同
一のマトリクス表示装置に複数の解像度の画像信号を入
力した際にも、その解像度に合わせて一画素の大きさが
変化するため、画像上の１ピクセルとパネル上の画素が
１：１に対応した鮮明な画像、つまり従来問題になって
いたような、表示領域の小ささや補間・間引き処理によ
るボケや不自然さを出すことなく、常に表示パネル全
体、もしくは表示パネルのサイズに近いサイズでの表示
が可能となる。しかも、サブドットによる多階調表示も
行え、多色カラー表示を可能にする。

【図面の簡単な説明】

【図１】本発明の好適な実施の形態によるカラー表示パ
ネルのドット配列と解像度変換の様子を説明する為の図
である。

【図２】本発明のカラー表示パネルによる画素のドット
パターンを説明する為の模式図である。

【図３】本発明のカラー表示パネルによる画素の別のド
ットパターンを示す模式図である。

【図４】本発明のカラー表示パネルによるドットパター
ンを示す模式図である。

【図５】本発明のカラー表示パネルのドットパターンを
示す模式図である。

【図６】本発明の好適な実施の形態による表示パネルの
駆動制御装置のブロック図である。

【図７】本発明の実施例１による表示パネルの駆動制御
装置のブロック図である。

【図８】実施例１による表示パネルの構成を示す模式図
である。

【図９】実施例１による表示パネルの画素配列の一部を
示す模式図である。

【図１０】実施例１による表示情報の解像度変換処理を
説明する為の図である。

【図１１】実施例１による表示情報の解像度変換処理を
説明する為の図である。

【図１２】図１１の表示情報の解像度変換処理に用いら
れる論理表を示す図である。

【図１３】実施例１に用いられるフラグメモリと走査線
の関係を示す図である。

【図１４】実施例１の表示制御コントローラの処理の手
順を示す図である。

【図１５】実施例１の表示制御コントローラの処理の手
順を示す図である。

【図１６】実施例１のライン出力制御回路から表示パネ
ルの駆動までの一連の動作タイミングを示すライミング
チャートの図である。

【図１７】実施例１の表示パネルの駆動電圧の印加タイ
ミングを示すタイミングチャートの図である。

【図１８】実施例１の表示パネルの駆動電圧波形を示す
図である。

【図１９】実施例１に用いられるのデコーダの構成を示
す図である。

【図２０】実施例１に用いられるのデコーダの動作を示
す論理表を示す図である。

【図２１】実施例１に用いられるのデコーダの動作を示
す論理表を示す図である。

【図２２】実施例１による表示パネルのある解像度表示
の際の画素の単位を示す模式図である。

【図２３】図２２に示した解像度のときの階調表示の様
子を示す模式図である。

【図２４】実施例１による表示パネルの別の解像度表示
の際の画素の単位を示す模式図である。

【図２５】図２４に示した解像度のときの階調表示の様
子を示す模式図である。

【図２６】実施例１による表示パネルの更に別の解像度
表示の際の画素の単位を示す模式図である。

【図２７】図２５に示した解像度のときの階調表示の様
子を示す模式図である。

Claims (24)

【特許請求の範囲】
1. 【請求項１】 互いに面積の異なるサブドットからなる
   第１の色ドットと互いに面積の異なるサブドットからな
   る第２の色ドットとにより一画素が構成されたカラー表
   示装置において、 該第１及び第２の色ドットはそれぞれ少なくとも１つの
   第１のサブドットと該第１のサブドットの有効面積より
   小さな有効面積の少なくとも１つの第２のサブドットと
   からなり、 該第１の色ドットの該第１のサブドットと該第２のサブ
   ドットとの間に、該第２の色ドットの該第１又は第２の
   サブドットが配置されていることを特徴とするカラー表
   示パネル。
2. 【請求項２】 高解像度表示モードの場合は、該第１の
   サブドットにのみ、原画像情報の一画素分のデータに応
   じた情報信号が供給され、低解像度表示モードの場合
   は、該第１及び第２のサブドットに該一画素分のデータ
   に応じた情報信号が供給されるように該カラー表示パネ
   ルを駆動する請求項１に記載のカラー表示パネルを有す
   る装置。
3. 【請求項３】 第１の階調表示モードの場合は、原画像
   情報の一画素分のデータに応じた情報信号が該第１のサ
   ブドットにのみ供給され、該第１の階調より多階調の表
   示モードの場合は該一画素分のデータに応じた情報信号
   を該第１及び第２のサブドットに供給されるように該カ
   ラー表示パネルを駆動する請求項１に記載のカラー表示
   パネルを有する装置。
4. 【請求項４】 該表示パネルは更に互いに面積の異なる
   サブドットからなる第３の色ドットを含む請求項１に記
   載のカラー表示パネル。
5. 【請求項５】 前記第１乃至第３の色ドットは、それぞ
   れ赤、緑、青色である請求項４に記載のカラー表示パネ
   ル。
6. 【請求項６】 前記サブドットの面積は遮光部材と色フ
   ィルターにより規定されている請求項１に記載のカラー
   表示パネル。
7. 【請求項７】 前記サブドットは走査線に印加される電
   圧と情報線に印加される電圧とで表示状態が定められる
   請求項１に記載のカラー表示パネル。
8. 【請求項８】 前記ドットは明・暗いずれかの光学的状
   態を選択的に呈する請求項１に記載のカラー表示パネ
   ル。
9. 【請求項９】 前記表示パネルは、液晶を用いた液晶表
   示パネルである請求項１に記載のカラー表示パネル。
10. 【請求項１０】 前記表示パネルは、２つの準安定状態
    を呈するネマチック液晶を用いた液晶表示パネルである
    請求項１に記載のカラー表示パネル。
11. 【請求項１１】 前記表示パネルは、カイラルスメクテ
    ィック液晶を用いた液晶表示パネルである請求項１に記
    載のカラー表示パネル。
12. 【請求項１２】 前記一画素は、更に第３の色ドットを
    含み、該第３の色ドットは少なくとも１つの第１のサブ
    ドットと該第１のサブドットの有効面積より小さな有効
    面積の少なくとも１つの第２のサブドットからなる請求
    項１記載のカラー表示パネル。
13. 【請求項１３】 前記第１の色ドットの前記第１のサブ
    ドットと前記第２のサブドットとの間に、更に前記第３
    の色ドットの前記第１又は第２のサブドットが配されて
    いる請求項１２記載のカラー表示パネル。
14. 【請求項１４】 前記第１の色ドットの前記第１のサブ
    ドットと前記第２の色ドットの前記第２のサブドットと
    が隣接する請求項１記載のカラー表示パネル。
15. 【請求項１５】 前記第１の色ドットの第１のサブドッ
    トと前記第３の色ドットの第１のサブドットとの間に、
    前記第２の色ドットの第２のサブドットが配され、前記
    第１の色ドットの第２のサブドットと前記第３の色ドッ
    トの第２のサブドットとの間に、前記第２の色ドットの
    第１のサブドットが配される請求項１２記載のカラー表
    示パネル。
16. 【請求項１６】 前記第１の色ドットの第１のサブドッ
    トと同じ列には、該第１及び第２のサブドットとのいず
    れとも異なる有効面積をもつ第３のサブドットが配され
    ている請求項１記載のカラー表示パネル。
17. 【請求項１７】 前記各色ドットの第１及び第２のサブ
    ドットと同じ列には、該第１及び第２のサブドットのい
    ずれとも異なる有効面積をもつ第３及び第４のサブドッ
    トが配されている請求項１２記載のカラー表示パネル。
18. 【請求項１８】 前記第１の色ドットの第１のサブドッ
    ト及び第２のサブドットと、前記第２の色ドットの第１
    のサブドット及び第２のサブドットと、は同じ走査線上
    にある請求項１記載のカラー表示パネル。
19. 【請求項１９】 前記各色ドットの第１及び第２のサブ
    ドットは同じ走査線上にあり、前記各色ドットの第３及
    び第２のサブドットは該走査線とは異なる別の走査線上
    にある請求項１７記載のカラー表示パネル。
20. 【請求項２０】 前記各色ドットは更に該第１乃至第４
    のサブドットと異なる有効面積をもつ第５及び第６のサ
    ブドットとを含む請求項１７記載のカラー表示パネル。
21. 【請求項２１】 前記各色ドットの第１及び第２のサブ
    ドットは第１の走査線上にあり、第３及び第４のサブド
    ットは第２の走査線上にあり、第５及び第６のサブドッ
    トは第３の走査線上にある請求項２０記載のカラー表示
    パネル。
22. 【請求項２２】 前記各色ドットの第１、第３、第５の
    サブドットは第１の情報線上にあり、第２、第４、第６
    のサブドットは第２の情報線上にある請求項２１記載の
    カラー表示パネル。
23. 【請求項２３】 前記第１及び第３の走査線は同時に選
    択される請求項２１記載のカラー表示パネル。
24. 【請求項２４】 前記各色の第１のサブドットの有効面
    積は、第２のサブドットの有効面積の２倍である請求項
    ２１記載のカラー表示パネル。