JPH09232958A - Da converter - Google Patents
Da converterInfo
- Publication number
- JPH09232958A JPH09232958A JP3950996A JP3950996A JPH09232958A JP H09232958 A JPH09232958 A JP H09232958A JP 3950996 A JP3950996 A JP 3950996A JP 3950996 A JP3950996 A JP 3950996A JP H09232958 A JPH09232958 A JP H09232958A
- Authority
- JP
- Japan
- Prior art keywords
- low
- pass filter
- converter
- output
- pwm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はDAコンバータに係
わり、特に、デジタルデータをパルス幅の異なるPWM
信号に変換し、該PWM信号をローパスフィルタに入力
してアナログ信号を出力するDAコンバータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DA converter, and more particularly to a digital data PWM with different pulse widths.
The present invention relates to a DA converter that converts a signal into a signal, inputs the PWM signal into a low-pass filter, and outputs an analog signal.
【0002】[0002]
【従来の技術】現在最も多く使用されている△Σ(デル
タ−シグマ)方式のいわゆる1ビットDAコンバータ
は、デジタルデータをノイズシェイピング回路(△Σ変
調器)に入力する前にオーバーサンプリングフィルタに
より標本化周波数を上げる。ついで、1ビットの量子化
器を備えた△Σ変調器はオーバーサンプリングフィルタ
から出力されるデジタルデータに対してノイズシェイピ
ング処理を施して可聴帯域における量子化雑音スペクト
ラムを減小してPWM方式DAコンバータに入力する。
PWM方式DAコンバータは入信号に基づいてデジタル
データに応じたパルス幅を有するPWM信号を発生し、
該PWM信号をローパスフィルタに入力し、ローパスフ
ィルタよりデジタルデータに応じたアナログ信号を出力
する。2. Description of the Related Art A so-called 1-bit DA converter of the ΔΣ (delta-sigma) system, which is most frequently used at present, is sampled by an oversampling filter before inputting digital data to a noise shaping circuit (ΔΣ modulator). Increase the conversion frequency. Next, the ΔΣ modulator equipped with a 1-bit quantizer performs noise shaping processing on the digital data output from the oversampling filter to reduce the quantization noise spectrum in the audible band, and a PWM DA converter. To enter.
The PWM DA converter generates a PWM signal having a pulse width corresponding to the digital data based on the input signal,
The PWM signal is input to the low pass filter, and the analog signal corresponding to the digital data is output from the low pass filter.
【0003】図3はΔΣ方式DAコンバータの原理ブロ
ック図であり、1は入力信号によって1または0を出力
する1ビット分解能のDAコンバータであり、たとえば
図4に示すようにデジタル入力が0.5以上の時1を出
力し、0.5より小さい場合には0を出力するもの、2
は1サンプリング周期入力信号を遅延する遅延部、3は
デジタル入力と遅延部出力を加算する第1の演算部、4
はDAコンバータ出力と第1の演算部の出力差を演算す
る第2の演算部である、デジタル入力として0.25の
直流分が入力されたとすると、ポイントA,B,Cにお
けるデジタル値及びアナログ出力はサンプリング周期毎
に図5に示すように変化し、4サンプリング周期毎に同
一のパターンを繰り返す。アナログ出力に着目すると4
サンプリング周期に1回だけ1を出力するから、該アナ
ログ出力をローパスフィルタに通すことにより0.25
の直流分を出力することができる。同様に、任意のデジ
タル値入力に対しても該デジタル値に応じたアナログ信
号を出力できる。FIG. 3 is a block diagram showing the principle of a ΔΣ DA converter. Reference numeral 1 is a 1-bit resolution DA converter that outputs 1 or 0 according to an input signal. For example, as shown in FIG. 1 is output in the above case, and 0 is output if less than 0.5. 2
Is a delay unit for delaying the input signal for one sampling period, 3 is a first arithmetic unit for adding the digital input and the output of the delay unit, 4
Is a second calculation unit that calculates the output difference between the DA converter output and the first calculation unit. If a DC component of 0.25 is input as a digital input, the digital values and analog values at points A, B, and C The output changes every sampling cycle as shown in FIG. 5, and the same pattern is repeated every four sampling cycles. Focusing on analog output, 4
Since 1 is output only once in the sampling period, the analog output is passed through a low pass filter to obtain 0.25.
The DC component of can be output. Similarly, for any digital value input, an analog signal corresponding to the digital value can be output.
【0004】ところで、上記方式では分解能が悪い。そ
こで、現在はサンプリング周波数より速い速度でDAコ
ンバータを動かし、デジタル入力値に応じたパルス幅を
有するアナログ信号をDAコンバータ1より出力して分
解能を向上するようにしている。すなわち、図3におい
て、DAコンバータ1はサンプリング周期Tsの1/N
の周期(=Ts/N)でデジタル入力をDA変換して出
力すると共に、各演算部2,3はTs/Nの周期で演算
を行い、又、遅延部2は第2の演算部4から入力された
数値をTs/N遅延して出力するように動作する。この
ようにすると、DAコンバータ1より、1サンプリング
周期毎にデジタル入力値に応じたパルス幅を有するアナ
ログ信号を出力できる。たとえば、N=4とし、デジタ
ル入力として1.0, 0.75, 0.5, 0.25がそれぞれ入力され
ると、DAコンバータ1から図6に示すように、デジ
タル入力が1.0の場合には、常に1が出力され、0.75
の場合には4回につき3回だけ1が出力され、0.5の
場合には4回につき2回だけ1が出力され、0.25の場
合には4回につき1回だけ1が出力される。すなわち、
デジタル入力値に応じたパルス幅を有するアナログ信号
がDAコンバータ1から出力されることになる。従って、
このDAコンバータ出力をローパスフィルタに通すこと
によりそれぞれ1.0, 0.75,0.5, 0.25のアナログ信号が
得られる。By the way, the above method has a poor resolution. Therefore, at present, the DA converter is operated at a speed higher than the sampling frequency, and an analog signal having a pulse width corresponding to the digital input value is output from the DA converter 1 to improve the resolution. That is, in FIG. 3, the DA converter 1 is 1 / N of the sampling period Ts.
Of the digital input in the cycle (= Ts / N) and outputs the same, each of the calculation units 2 and 3 performs calculation in the cycle of Ts / N, and the delay unit 2 from the second calculation unit 4 It operates to delay the input numerical value by Ts / N and output it. By doing so, the DA converter 1 can output an analog signal having a pulse width corresponding to the digital input value for each sampling period. For example, if N = 4 and 1.0, 0.75, 0.5, and 0.25 are input as digital inputs, 1 is always output from the DA converter 1 when the digital input is 1.0, as shown in FIG. 0.75
In the case of, 1 is output only 3 times in 4 times, in the case of 0.5, 1 is output only 2 times in 4 times, and in the case of 0.25, 1 is output only once in 4 times. That is,
An analog signal having a pulse width according to the digital input value is output from the DA converter 1. Therefore,
By passing this DA converter output through a low-pass filter, 1.0, 0.75, 0.5, and 0.25 analog signals are obtained, respectively.
【0005】かかる△Σ方式DAコンバータは、その構
成上IC化を行うことが比較的容易であり、又、PWM
信号をアナログ信号に変換するローパスフィルタもOP
アンプを用いたアクティブフィルタで実現することによ
り集積化が可能であり、非常に集積度の高い集積化が可
能であるという利点を有している。このため、CDプレ
ーヤ等の小型化の流れにも沿う形で広く用いられるよう
になってきている。Such a ΔΣ type DA converter is relatively easy to be integrated into an IC because of its configuration, and the PWM
Low-pass filter that converts signals to analog signals is also OP
It is possible to integrate by realizing with an active filter using an amplifier, and it has an advantage that it can be integrated with a very high degree of integration. For this reason, it has come to be widely used in accordance with the trend toward miniaturization of CD players and the like.
【0006】[0006]
【発明が解決しようとする課題】PWM(Pulse Width
Modulation)信号はローパスフィルタにつながる回路部
が理想的な状態(入力インピーダンスが無限大)で電力
の消費が全くないものと仮定すれば、ローパスフィルタ
(OPアンプを用いたアクティブフィルタ)により完全
なアナログ信号への変換が可能となる。しかし、現実に
はこのような理想的な回路、素子は存在せず、電力の消
費が発生する。このようなときOPアンプを用いたアク
ティブフィルタでは、特に低い周波数において出力につ
ながれた次の回路への電流の供給能力が低下してしまい
再生音質に悪影響を及ぼしてしまうという欠点を有して
いる。以上から本発明の目的は、PWM信号出力部とロ
ーパスフィルタ間における電力消費をなくせ、再生音質
に悪影響を及ぼすことがないDAコンバータを提供する
ことである。SUMMARY OF THE INVENTION PWM (Pulse Width)
Assuming that the circuit connected to the low-pass filter is in an ideal state (input impedance is infinite) and there is no power consumption at all, the low-pass filter (active filter using an OP amplifier) provides a complete analog signal. It can be converted into a signal. However, in reality, such an ideal circuit and element do not exist, and power consumption occurs. In such a case, the active filter using the OP amplifier has a drawback that the ability to supply a current to the next circuit connected to the output is reduced particularly at a low frequency, which adversely affects the reproduced sound quality. . In view of the above, an object of the present invention is to provide a DA converter that can eliminate power consumption between the PWM signal output section and the low-pass filter and that does not adversely affect the reproduced sound quality.
【0007】[0007]
【課題を解決するための手段】上記課題は本発明によれ
ば、デジタルデータをパルス幅の異なるPWM信号に変
換し、該PWM信号をローパスフィルタに入力してアナ
ログ信号を出力するDAコンバータにおいて、PWM信
号発生部とローパスフィルタ間にFET構成のインピー
ダンス変換器を設け、PWM信号を該インピーダンス変
換器を介してローパスフィルタに入力する。FET構成
のインピーダンス変換器は、入力インピーダンスが無限
大に近いためPWM信号発生部とローパスフィルタ間に
おける電力消費をなくせ、しかも、出力インピーダンス
が低いためローパスフィルタへの電流供給能力を上げる
ことができ、安定した信号の伝送が可能となり、再生音
質に悪影響を及ぼすことがない。According to the present invention, there is provided a DA converter for converting digital data into PWM signals having different pulse widths, inputting the PWM signals to a low pass filter and outputting analog signals. An impedance converter having a FET structure is provided between the PWM signal generator and the low-pass filter, and the PWM signal is input to the low-pass filter via the impedance converter. The impedance converter having the FET configuration eliminates power consumption between the PWM signal generator and the low-pass filter because the input impedance is close to infinity, and moreover, the current supply capability to the low-pass filter can be increased because the output impedance is low. Stable signal transmission is possible and reproduction sound quality is not adversely affected.
【0008】[0008]
【発明の実施の形態】図1は本発明のDAコンバータの
構成図である。図中、11は入力されたデジタルデータ
をパルス幅の異なるPWM信号に変換して出力するデジ
タル処理部、12はPWM信号を入力されてデジタルデ
ータに応じたアナログ信号を出力するローパスフィルタ
(OPアンプを用いたアクティブフィルタ)、13はP
WM信号を出力するデジタル処理部11とローパスフィ
ルタ12間に設けられたFET構成のインピーダンス変
換器である。図では、Lチャンネル側のみ示しているが
Rチャンネル側にもインピーダンス変換器、ローパスフ
ィルタが設けられている。1 is a block diagram of a DA converter of the present invention. In the figure, reference numeral 11 denotes a digital processing unit which converts input digital data into PWM signals having different pulse widths and outputs the PWM signals. Reference numeral 12 denotes a low-pass filter (OP amplifier) which inputs the PWM signals and outputs an analog signal corresponding to the digital data. Is an active filter), 13 is P
It is an impedance converter having a FET configuration provided between the digital processing unit 11 that outputs a WM signal and the low-pass filter 12. Although only the L channel side is shown in the figure, an impedance converter and a low-pass filter are also provided on the R channel side.
【0009】デジタル処理部11はIC化されており、
補間部(オーバーサンプリング部)21、ノイズシェー
パ演算部22、PWM信号発生部(PWM方式DAコン
バータ)23を有している。補間器21は入力されたデ
ジタルデータ間に直線補間等の補間法によりデジタルデ
ータを挿入して標本化周波数を上げ、ノイズシェーパ演
算部22は、入力デジタルデータに対してノイズシェイ
ピング処理を施して可聴帯域における量子化雑音スペク
トラムを減小する。PWM信号発生部23はノイズシェ
ーパ演算部22から出力される信号よりデジタルデータ
に応じたパルス幅を有するPWM信号を発生して出力す
る。尚、ノイズシェーパ演算部22とPWM信号発生部
23は具体的には図3に示す構成を有している。The digital processing unit 11 is an IC,
It has an interpolation unit (oversampling unit) 21, a noise shaper calculation unit 22, and a PWM signal generation unit (PWM DA converter) 23. The interpolator 21 inserts the digital data between the input digital data by an interpolation method such as linear interpolation to raise the sampling frequency, and the noise shaper calculation unit 22 performs noise shaping processing on the input digital data to make it audible. Reduce the quantization noise spectrum in the band. The PWM signal generator 23 generates and outputs a PWM signal having a pulse width according to digital data from the signal output from the noise shaper calculator 22. The noise shaper calculation unit 22 and the PWM signal generation unit 23 specifically have the configurations shown in FIG.
【0010】デジタル処理部11から出力されるPWM
信号はインピーダンス変換器13を構成するFET13
aのゲートに抵抗13bを介して入力する。インピーダ
ンス変換器13の入力インピーダンスは非常に大きい
(無限大に近い)。このため、PWM信号発生部23と
ローパスフィルタ12間における電力消費をなくせ、し
かも、インピーダンス変換器13の出力インピーダンス
が低いためローパスフィルタ12への電流供給能力を上
げることができ、安定した信号の伝送が可能となり、再
生音質に悪影響を及ぼすことがない。以上から、デジタ
ル処理部11が次段との整合を考慮することなく、デジ
タルIC設計されていても、インピーダンス変換器13
を設けることにより、電力消費をなくせ、しかも、ロー
パスフィルタ12への電流供給能力を増大して安定した
信号の伝送が可能となる。PWM output from the digital processing unit 11
The signal is the FET 13 that constitutes the impedance converter 13.
Input to the gate of a via the resistor 13b. The input impedance of the impedance converter 13 is very large (close to infinity). For this reason, power consumption between the PWM signal generator 23 and the low-pass filter 12 can be eliminated, and since the output impedance of the impedance converter 13 is low, the ability to supply current to the low-pass filter 12 can be increased and stable signal transmission can be achieved. It is possible to prevent the reproduction sound quality from being adversely affected. From the above, even if the digital processing unit 11 is designed as a digital IC without considering the matching with the next stage, the impedance converter 13
By providing the power consumption, the power consumption can be eliminated, and the current supply capability to the low-pass filter 12 can be increased to enable stable signal transmission.
【0011】図2は本発明の別の実施例構成図であり、
図1の実施例と異なる点は、インピーダンス変換器13
とローパスフィルタ12の間に、コイルL,コンデンサ
C、ダイオードDで構成されたエネルギー保持回路14
を設けた点である。ローパスフィルタ12へのエネルギ
ー供給能力低下を改善するために第2実施例では更に電
気エネルギーを磁気エネルギーとして蓄える機能を持つ
コイルLを有するエネルギー保持回路を設ける。このコ
イルLに十分な電気エネルギーを供給するために原理的
に非常に大きな(無限大に近い)入力インピーダンスを
持つFET13aのソース端子を接続し、かつ、FET
のゲート端子にPWM信号を入力する。かかる構成によ
り、電流供給能力が改善し、その後、OPアンプ等で実
現されたローパスフィルター12を通すことにより所望
のアナログ信号を出力できる。以上、本発明を実施例に
より説明したが、本発明は請求の範囲に記載した本発明
の主旨に従い種々の変形が可能であり、本発明はこれら
を排除するものではない。FIG. 2 is a block diagram of another embodiment of the present invention.
The difference from the embodiment of FIG. 1 is that the impedance converter 13
Between the low-pass filter 12 and the low-pass filter 12, an energy holding circuit 14 including a coil L, a capacitor C, and a diode D.
That is the point. In order to improve the reduction of the energy supply capacity to the low pass filter 12, the second embodiment further includes an energy holding circuit having a coil L having a function of storing electric energy as magnetic energy. In order to supply sufficient electric energy to the coil L, the source terminal of the FET 13a having a very large input impedance (close to infinity) is connected in principle, and the FET is
Input the PWM signal to the gate terminal of. With such a configuration, the current supply capability is improved, and thereafter, a desired analog signal can be output by passing through the low-pass filter 12 realized by an OP amplifier or the like. As described above, the present invention has been described with reference to the embodiments. However, the present invention can be variously modified in accordance with the gist of the present invention described in the claims, and the present invention does not exclude these.
【0012】[0012]
【発明の効果】以上本発明によれば、デジタルデータを
パルス幅の異なるPWM信号に変換し、該PWM信号を
ローパスフィルタに入力してアナログ信号を出力するD
Aコンバータにおいて、PWM信号出力部とローパスフ
ィルタ間に入力インピーダンスが非常に大きなFET構
成のインピーダンス変換器を設け、PWM信号を該イン
ピーダンス変換器を介してローパスフィルタに入力する
ように構成したから、PWM信号発生部とローパスフィ
ルタ間における電力消費をなくせ、しかも、インピーダ
ンス変換器の出力インピーダンスが低いためローパスフ
ィルタへの電流供給能力を上げることができ、安定した
信号の伝送が可能となり、再生音質に悪影響を及ぼすこ
とがないDAコンバータを提供することができる。As described above, according to the present invention, the digital data is converted into PWM signals having different pulse widths, the PWM signals are input to the low-pass filter, and the analog signals are output.
In the A converter, an FET-type impedance converter having a very large input impedance is provided between the PWM signal output section and the low-pass filter, and the PWM signal is input to the low-pass filter via the impedance converter. The power consumption between the signal generator and the low-pass filter can be eliminated, and the output impedance of the impedance converter is low, so the current supply capacity to the low-pass filter can be increased, stable signal transmission is possible, and the reproduction sound quality is adversely affected. It is possible to provide a DA converter that does not affect
【図1】本発明の第1実施例のDAコンバータである。FIG. 1 is a DA converter according to a first embodiment of the present invention.
【図2】本発明の第2実施例のDAコンバータである。FIG. 2 is a DA converter according to a second embodiment of the present invention.
【図3】△Σ方式DAコンバータの構成図である。FIG. 3 is a configuration diagram of a ΔΣ type DA converter.
【図4】DAコンバータの出力信号説明図である。FIG. 4 is an explanatory diagram of an output signal of a DA converter.
【図5】△Σ方式DAコンバータの動作説明図である。FIG. 5 is an operation explanatory diagram of a ΔΣ type DA converter.
【図6】PWM方式の説明図である。FIG. 6 is an explanatory diagram of a PWM system.
11・・デジタル処理部 12・・ローパスフィルタ 13・・インピーダンス変換器 13a・・FET 21・・補間部(オーバーサンプリング部) 22・・ノイズシェーパ演算部 23・・PWM信号発生部 11-Digital processing unit 12-Low pass filter 13-Impedance converter 13a-FET 21-Interpolation unit (oversampling unit) 22-Noise shaper calculation unit 23-PWM signal generation unit
Claims (1)
M信号に変換し、該PWM信号をローパスフィルタに入
力してアナログ信号を出力するDAコンバータにおい
て、 PWM信号出力部とローパスフィルタ間にFET構成の
インピーダンス変換器を設け、PWM信号を該インピー
ダンス変換器を介してローパスフィルタに入力すること
を特徴とするDAコンバータ。1. A digital data PW having different pulse widths.
In a DA converter that converts an M signal and inputs the PWM signal to a low-pass filter to output an analog signal, an impedance converter having a FET structure is provided between the PWM signal output section and the low-pass filter, and the PWM signal is converted into the impedance converter. A DA converter characterized by inputting to a low-pass filter via.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3950996A JPH09232958A (en) | 1996-02-27 | 1996-02-27 | Da converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3950996A JPH09232958A (en) | 1996-02-27 | 1996-02-27 | Da converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09232958A true JPH09232958A (en) | 1997-09-05 |
Family
ID=12555019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3950996A Pending JPH09232958A (en) | 1996-02-27 | 1996-02-27 | Da converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09232958A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008005216A (en) * | 2006-06-22 | 2008-01-10 | Fuji Electric Device Technology Co Ltd | Digital-analog converter |
-
1996
- 1996-02-27 JP JP3950996A patent/JPH09232958A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008005216A (en) * | 2006-06-22 | 2008-01-10 | Fuji Electric Device Technology Co Ltd | Digital-analog converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7058464B2 (en) | Device and method for signal processing | |
EP0978165B1 (en) | Delta-sigma pwm dac for reduced switching | |
EP3229371B1 (en) | Audio amplifier system | |
JP3272438B2 (en) | Signal processing system and processing method | |
US6107876A (en) | Digital input switching audio power amplifier | |
JPWO2003030373A1 (en) | Delta-sigma modulator and signal amplifier | |
KR20040071289A (en) | Method and apparatus for generating a pulse width modulated signal | |
US6429737B1 (en) | Method and apparatus for multi-channel digital amplification | |
US7200187B2 (en) | Modulator for digital amplifier | |
JP3433655B2 (en) | Waveform shaping device and ΣΔ type D / A converter | |
CN100514858C (en) | Word length reduction circuit | |
JP2003110376A (en) | Signal amplifier | |
US6256395B1 (en) | Hearing aid output clipping apparatus | |
US10972123B1 (en) | Signal processing structure | |
US6147634A (en) | Method and apparatus for digital to analog conversion with reduced noise | |
JP2008166864A (en) | Class-d amplifier | |
JPH09232958A (en) | Da converter | |
JP3388173B2 (en) | Feedback circuit | |
US6933872B2 (en) | Digital/analog converter circuit with a device for compensating nonlinear distortions | |
JP2004032095A (en) | Pulse width modulator | |
US7706438B1 (en) | Circuits and methods for reducing noise and distortion in pulse width modulation systems | |
JP3232865B2 (en) | Digital / analog signal converter | |
JP3350801B2 (en) | Oversampling type D / A converter | |
JP3445177B2 (en) | Switching amplifier using ΔΣ modulation | |
Thakkar et al. | An FPGA-based digital class-D amplifier using short word-length |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011113 |