JPH09232517A - Dielectric element and manufacturing method thereof - Google Patents
Dielectric element and manufacturing method thereofInfo
- Publication number
- JPH09232517A JPH09232517A JP8033807A JP3380796A JPH09232517A JP H09232517 A JPH09232517 A JP H09232517A JP 8033807 A JP8033807 A JP 8033807A JP 3380796 A JP3380796 A JP 3380796A JP H09232517 A JPH09232517 A JP H09232517A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric thin
- thin film
- dielectric element
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 44
- 239000001301 oxygen Substances 0.000 claims abstract description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 6
- -1 oxygen ions Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 44
- 239000010409 thin film Substances 0.000 abstract description 33
- 238000000034 method Methods 0.000 abstract description 30
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000010287 polarization Effects 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、金属酸化物誘電体
からなる膜に、１以上の電極を接触させた構造を有する
誘電体素子及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric element having a structure in which one or more electrodes are in contact with a film made of a metal oxide dielectric, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】金属酸化物誘電体からなる膜に、１以上
の電極を接触させた構造を有する誘電体素子としては、
金属−強誘電体薄膜−金属（ＭＦＭ）構造、金属−強誘
電体薄膜−半導体（ＭＦＳ）構造、金属−強誘電体薄膜
−絶縁膜−金属（ＭＦＩＳ）構造が良く知られている。2. Description of the Related Art As a dielectric element having a structure in which one or more electrodes are in contact with a film made of a metal oxide dielectric,
A metal-ferroelectric thin film-metal (MFM) structure, a metal-ferroelectric thin film-semiconductor (MFS) structure, and a metal-ferroelectric thin film-insulating film-metal (MFIS) structure are well known.
【０００３】このような誘電体素子において、例えば、
ＭＦＭ構造の誘電体素子にあっては、分極反転を繰り返
すと、強誘電体薄膜の残留分極が低下する（膜疲労）こ
とが知られている。そして、この膜疲労には強誘電体薄
膜における電極との界面近傍での酸素濃度の低下が深く
関与していることも知られている。そこで、この膜疲労
を防止する目的で、ＭＦＭ構造の誘電体素子において、
強誘電体薄膜と接触する下部電極及び上部電極のそれぞ
れ接触界面に酸素イオンを注入することにより、強誘電
体薄膜における電極との界面近傍での酸素濃度の低下を
防止することが、特開平５−３４３６１６号公報（Ｈ０
１Ｌ２７／０４）に示されている。In such a dielectric element, for example,
It is known that in a dielectric element having an MFM structure, repetitive polarization reversal reduces the remanent polarization of a ferroelectric thin film (film fatigue). It is also known that this film fatigue is deeply related to the decrease in oxygen concentration near the interface between the ferroelectric thin film and the electrode. Therefore, in order to prevent the film fatigue, in the dielectric element having the MFM structure,
It is possible to prevent a decrease in oxygen concentration near the interface between the ferroelectric thin film and the electrode by injecting oxygen ions into the respective contact interfaces of the lower electrode and the upper electrode that are in contact with the ferroelectric thin film. -343616 publication (H0
1L27 / 04).
【０００４】[0004]
【発明が解決しようとする課題】従来例にあっては、そ
のプロセスにおいて、酸素イオン注入工程を２回行う必
要がある。すなわち、下部電極を形成して第１回目の酸
素イオン注入工程を行った後、強誘電体薄膜形成、上部
電極形成という別の工程を行ってから、上部電極に第２
回目の酸素イオン注入工程を行わなければならない。In the conventional example, it is necessary to perform the oxygen ion implantation step twice in the process. That is, after the lower electrode is formed and the first oxygen ion implantation process is performed, another process of forming a ferroelectric thin film and forming an upper electrode is performed, and then the second electrode is formed on the upper electrode.
A second oxygen ion implantation step must be performed.
【０００５】本発明は、誘電体素子及びその製造方法に
関し、膜疲労特性を改善すると共に製造に関するスルー
プットを向上させることを目的とする。The present invention relates to a dielectric element and a method of manufacturing the same, and an object thereof is to improve film fatigue characteristics and to improve the manufacturing throughput.
【０００６】[0006]
【課題を解決するための手段】請求項１の誘電体素子
は、金属酸化物誘電体からなる膜に、１以上の電極を接
触させた構造を有するものであって、前記膜における全
ての電極との少なくとも接触界面の酸素濃度を高くした
ものである。また、請求項２の誘電体素子の製造方法
は、導電体からなる下地導電層上に金属酸化物誘電体膜
を形成する工程と、前記誘電体膜の少なくとも下部界面
及び上部界面の酸素濃度を高くする工程と、前記誘電体
膜の上に上部電極を形成する工程とを含むものである。A dielectric element according to claim 1 has a structure in which one or more electrodes are in contact with a film made of a metal oxide dielectric, and all electrodes in the film are provided. The oxygen concentration is increased at least at the contact interface with. The method of manufacturing a dielectric element according to claim 2, wherein the step of forming a metal oxide dielectric film on the underlying conductive layer made of a conductor and the oxygen concentration of at least the lower interface and the upper interface of the dielectric film are controlled. The step of increasing the height and the step of forming an upper electrode on the dielectric film are included.
【０００７】また、請求項３の誘電体素子の製造方法
は、絶縁体又は半導体からなる下地層上に金属酸化物誘
電体膜を形成する工程と、前記誘電体膜の少なくとも上
部界面の酸素濃度を高くする工程と、前記誘電体膜の上
に上部電極を形成する工程と、を含むものである。ま
た、請求項４の誘電体素子の製造方法は、酸素濃度を高
くする工程を、酸素イオンを注入するか又は加熱しなが
ら酸素プラズマやオゾンプラズマにさらすことにより行
うものである。The method of manufacturing a dielectric element according to a third aspect of the present invention is a method of forming a metal oxide dielectric film on an underlayer made of an insulator or a semiconductor, and an oxygen concentration at least at an upper interface of the dielectric film. And a step of forming an upper electrode on the dielectric film. In the method for manufacturing a dielectric element according to a fourth aspect, the step of increasing the oxygen concentration is performed by injecting oxygen ions or exposing them to oxygen plasma or ozone plasma while heating.
【０００８】すなわち、金属酸化物誘電体からなる膜に
おける全ての電極との接触界面の酸素濃度が高いので、
この部分における酸素濃度の低下が抑制される。また、
金属酸化物誘電体自身の少なくとも界面酸素濃度を高く
するので、例えば、酸素イオンを注入する手法であれ
ば、金属酸化物誘電体における下部電極との界面、金属
酸化物誘電体における上部電極との界面にそれぞれ条件
を変えて、続けてイオン注入すればよく、イオン注入工
程は必要最小限の回数で済む。That is, since the oxygen concentration at the contact interface with all electrodes in the film made of the metal oxide dielectric is high,
A decrease in oxygen concentration in this portion is suppressed. Also,
Since at least the interfacial oxygen concentration of the metal oxide dielectric itself is increased, for example, in the case of the method of implanting oxygen ions, the interface with the lower electrode in the metal oxide dielectric and the upper electrode in the metal oxide dielectric are used. It is sufficient to change the condition of each interface and perform ion implantation continuously, and the ion implantation process can be performed a minimum number of times.
【０００９】[0009]
（第１実施形態）本発明を具体化した第１の実施形態を
図１及び図２に従って説明する。図１はＭＦＭ構造の誘
電体素子の断面図である。図において、１はシリコン基
板、２はシリコン酸化膜、３は下部電極、４は強誘電体
薄膜、５は強誘電体薄膜４における下部電極３との界面
に形成された高濃度酸素層、６は強誘電体薄膜４におけ
る上部電極７との界面に形成された高濃度酸素層であ
る。(First Embodiment) A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a sectional view of a dielectric element having an MFM structure. In the figure, 1 is a silicon substrate, 2 is a silicon oxide film, 3 is a lower electrode, 4 is a ferroelectric thin film, 5 is a high-concentration oxygen layer formed at the interface with the lower electrode 3 in the ferroelectric thin film 4, and 6 Is a high-concentration oxygen layer formed at the interface between the ferroelectric thin film 4 and the upper electrode 7.
【００１０】図２は図１に示す誘電体素子の製造プロセ
スを示す断面図である。以下、図２に基づいて説明す
る。 工程１（図２ａ参照）：単結晶シリコン基板１表面に、
適宜な膜厚（例えば１０００Å）のシリコン酸化膜２を
形成する。このシリコン酸化膜２の形成にはどのような
方法（酸化法、ＣＶＤ法、ＰＶＤ法など）を用いてもよ
い。FIG. 2 is a sectional view showing a manufacturing process of the dielectric element shown in FIG. Hereinafter, description will be given based on FIG. Step 1 (see FIG. 2a): On the surface of the single crystal silicon substrate 1,
A silicon oxide film 2 having an appropriate film thickness (for example, 1000 Å) is formed. Any method (oxidation method, CVD method, PVD method, etc.) may be used for forming the silicon oxide film 2.
【００１１】シリコン酸化膜２の上に、金属膜（例え
ば、白金、チタン、コバルト、タングステン）からなる
膜厚２０００Åの下部電極３を形成する。この金属膜の
形成にはどのような方法（スパッタ法など）を用いても
よい。下部電極３の上に、膜厚２０００Åの強誘電体薄
膜４を形成する。この強誘電体薄膜４としては、ＰＺＴ
即ちＰｂ（ＺｒxＴｉ1-x）Ｏ3やチタン酸鉛（ＰｂＴｉ
Ｏ3）などを用いる。更には、ＰＺＴにランタン（Ｌ
ａ）をドーピングしたＰＬＺＴを用いてもよいし、ラン
タンに代えて、カルシウム（Ｃａ）、バリウム（Ｂ
ａ）、マグネシウム（Ｍｇ）、ナイオビウム（Ｎｂ）、
ストロンチウム（Ｓｒ）などをドーピングしたものを用
いてもよい。On the silicon oxide film 2, a lower electrode 3 made of a metal film (for example, platinum, titanium, cobalt, tungsten) and having a film thickness of 2000 Å is formed. Any method (such as a sputtering method) may be used to form this metal film. A ferroelectric thin film 4 having a film thickness of 2000 Å is formed on the lower electrode 3. As the ferroelectric thin film 4, PZT
That is, Pb (Zr x Ti 1-x ) O 3 and lead titanate (PbTi
O 3 ) or the like is used. Furthermore, lantern (L
PLZT doped with a) may be used, and calcium (Ca) or barium (B) may be used instead of lanthanum.
a), magnesium (Mg), niobium (Nb),
A material doped with strontium (Sr) or the like may be used.
【００１２】強誘電体薄膜４の形成は、マグネトロンス
パッタ法、ゾルゲル法、ＭＯＣＶＤ法などを用いる。 工程２-1（図２ｂ参照）：強誘電体薄膜４における前記
下部電極３との界面に、高濃度酸素層５を形成するため
に、この部分に、イオン注入法により酸素イオンを注入
する。注入条件は、例えば、膜厚２０００Åの強誘電体
薄膜４ならば、加速エネルギー：１５０ＫｅＶ、ドーズ
量：１×１０13ｃｍ-2にすれば良い。The ferroelectric thin film 4 is formed by using a magnetron sputtering method, a sol-gel method, a MOCVD method or the like. Step 2-1 (see FIG. 2B): In order to form a high concentration oxygen layer 5 at the interface with the lower electrode 3 in the ferroelectric thin film 4, oxygen ions are implanted into this portion by an ion implantation method. For the implantation conditions, for example, for the ferroelectric thin film 4 having a film thickness of 2000 Å, the acceleration energy may be 150 KeV and the dose amount may be 1 × 10 13 cm -2 .
【００１３】工程２-2（図２ｃ参照）：工程２-1に続い
て、強誘電体薄膜４の表面に、高濃度酸素層６を形成す
るために、この部分に、イオン注入法により酸素イオン
を注入する。注入条件は、加速エネルギーを３０ＫｅＶ
に低下させるだけでよい。その後、酸素雰囲気中、４０
０〜７００℃の温度で、熱処理を行う。これにより、イ
オン注入によって強誘電体薄膜４が受けたダメージが回
復する。Step 2-2 (see FIG. 2c): Following step 2-1, in order to form a high concentration oxygen layer 6 on the surface of the ferroelectric thin film 4, oxygen is formed in this portion by ion implantation. Inject ions. The implantation conditions are acceleration energy of 30 KeV.
Just lower it to. Then, in an oxygen atmosphere, 40
Heat treatment is performed at a temperature of 0 to 700 ° C. As a result, the damage received by the ferroelectric thin film 4 due to the ion implantation is recovered.
【００１４】工程３（図２ｄ参照）：強誘電体薄膜３の
上に、金属膜（例えば、白金、チタン、コバルト、タン
グステン）からなる膜厚２０００Åの上部電極７を形成
する。この金属膜の形成にはどのような方法（スパッタ
法など）を用いてもよい。そして、通常のフォトリソグ
ラフィー技術及びドライエッチング技術を用いて、前記
下部電極３、強誘電体薄膜４及び上部電極７を所定形状
に加工し、シリコン基板上にＭＦＭ構造の誘電体素子を
完成させる。Step 3 (see FIG. 2d): On the ferroelectric thin film 3, an upper electrode 7 made of a metal film (for example, platinum, titanium, cobalt, tungsten) and having a film thickness of 2000 Å is formed. Any method (such as a sputtering method) may be used to form this metal film. Then, the lower electrode 3, the ferroelectric thin film 4 and the upper electrode 7 are processed into a predetermined shape by using a normal photolithography technique and a dry etching technique to complete a dielectric element having an MFM structure on a silicon substrate.
【００１５】（第２実施形態）本発明を具体化した第２
の実施形態を図３及び図４に従って説明する。但し、第
１実施形態と同様の構成には同じ符号を用い、その詳細
説明を省略する。図３はＭＦＳ構造の誘電体素子を用い
た電界効果トランジスタの断面図である。図において、
シリコン基板１上に強誘電体薄膜３が形成され、その上
にゲート電極としての上部電極７が形成されている。強
誘電体薄膜３における上部電極７との界面には高濃度酸
素層６が形成され、シリコン基板１における上部電極７
の両側にはソース・ドレイン領域８、９が形成されてい
る。(Second Embodiment) Second embodiment of the present invention
The embodiment will be described with reference to FIGS. 3 and 4. However, the same components as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. FIG. 3 is a sectional view of a field effect transistor using a dielectric element having an MFS structure. In the figure,
A ferroelectric thin film 3 is formed on a silicon substrate 1, and an upper electrode 7 as a gate electrode is formed on the ferroelectric thin film 3. A high-concentration oxygen layer 6 is formed on the interface between the ferroelectric thin film 3 and the upper electrode 7, and the high-concentration oxygen layer 6 is formed on the silicon substrate 1.
Source / drain regions 8 and 9 are formed on both sides of.
【００１６】図４は図３に示す誘電体素子を利用したト
ランジスタの製造プロセスを示す断面図である。以下、
図４に基づいて説明する。 工程(1)（図４ａ参照）：単結晶シリコン基板１上に、
膜厚２０００Åの強誘電体薄膜４を形成し、その上に、
上部電極７を形成する。 工程(2)（図４ｂ参照）：強誘電体薄膜４における前記
上部電極７との界面に、高濃度酸素層６を形成するため
に、この部分に、イオン注入法により酸素イオンを注入
する。注入条件は、例えば、上部電極７の膜厚が２００
０Åならば、加速エネルギー：２００ＫｅＶ、ドーズ
量：１×１０13ｃｍ-2にすれば良い。FIG. 4 is a sectional view showing a manufacturing process of a transistor using the dielectric element shown in FIG. Less than,
It will be described with reference to FIG. Step (1) (see FIG. 4a): On the single crystal silicon substrate 1,
A ferroelectric thin film 4 with a film thickness of 2000Å is formed, and
The upper electrode 7 is formed. Step (2) (see FIG. 4b): In order to form a high concentration oxygen layer 6 at the interface with the upper electrode 7 in the ferroelectric thin film 4, oxygen ions are implanted into this portion by an ion implantation method. The implantation condition is, for example, that the film thickness of the upper electrode 7 is 200.
If 0Å, the acceleration energy may be 200 KeV and the dose amount may be 1 × 10 13 cm -2 .
【００１７】そして、酸素雰囲気中、４００〜７００℃
の温度で、熱処理を行う。 工程３（図２ｃ参照）：通常のフォトリソグラフィー技
術及びドライエッチング技術を用いて、前記強誘電体薄
膜４及び上部電極７を所定形状に加工し、シリコン基板
上にＭＦＳ構造の誘電体素子を完成させる。更に、シリ
コン基板１に、上部電極をマスクとして、自己整合的
に、リンやボロンなどの不純物イオンを注入し、熱処理
によりこれを活性化させることで、ソース・ドレイン領
域８、９を形成する。Then, in an oxygen atmosphere, 400 to 700 ° C.
The heat treatment is performed at the temperature. Step 3 (see FIG. 2c): The ferroelectric thin film 4 and the upper electrode 7 are processed into a predetermined shape by using a normal photolithography technique and dry etching technique to complete a dielectric element having an MFS structure on a silicon substrate. Let Further, the source / drain regions 8 and 9 are formed by implanting impurity ions such as phosphorus and boron into the silicon substrate 1 in a self-aligning manner by using the upper electrode as a mask and activating them by heat treatment.
【００１８】このＭＦＳ構造の誘電体素子を利用したト
ランジスタは、残留分極による発生電荷密度を利用する
方式であるため、トランジスタが小さくなっても残留分
極を大きくする必要がなく、微細化に有利である。しか
も、このＭＦＳ構造の誘電対素子を利用したメモリは、
非破壊読み出し方式であるため、破壊読み出し方式であ
る１トランジスタ−１キャパシタ型メモリに比べて分極
反転回数が少なく、膜疲労特性が良好で高速動作も可能
である。Since the transistor using the dielectric element having the MFS structure uses the charge density generated by the remanent polarization, it is not necessary to increase the remanent polarization even if the transistor becomes small, which is advantageous for miniaturization. is there. Moreover, the memory using the dielectric pair element of this MFS structure is
Since it is a non-destructive read method, the number of polarization inversions is smaller than that of the 1-transistor-1 capacitor type memory, which is a destructive read method, the film fatigue characteristic is good, and high speed operation is possible.
【００１９】（第３実施形態）本発明を具体化した第３
の実施形態を図５及び図６に従って説明する。但し、第
１実施形態と同様の構成には同じ符号を用い、その詳細
説明を省略する。図５はＭＦＩＳ構造の誘電体素子を用
いた電界効果トランジスタの断面図である。図におい
て、シリコン基板１上にゲート絶縁膜としてのシリコン
酸化膜２、強誘電体薄膜４、ゲート電極としての上部電
極７が順次形成されている。強誘電体薄膜４における上
部電極７との界面には高濃度酸素層６が形成され、シリ
コン基板１における上部電極７の両側にはソース・ドレ
イン領域８、９が形成されている。(Third Embodiment) A third embodiment of the present invention.
The embodiment will be described with reference to FIGS. 5 and 6. However, the same components as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. FIG. 5 is a sectional view of a field effect transistor using a dielectric element having an MFIS structure. In the figure, a silicon oxide film 2 as a gate insulating film, a ferroelectric thin film 4, and an upper electrode 7 as a gate electrode are sequentially formed on a silicon substrate 1. A high concentration oxygen layer 6 is formed on the interface between the ferroelectric thin film 4 and the upper electrode 7, and source / drain regions 8 and 9 are formed on both sides of the upper electrode 7 on the silicon substrate 1.
【００２０】図６は図５に示す誘電体素子を利用したト
ランジスタの製造プロセスを示す断面図である。以下、
図６に基づいて説明する。 工程（図６ａ参照）：単結晶シリコン基板１表面に、
シリコン酸化膜２を形成し、その上に、強誘電体薄膜４
を形成する。 工程（図６ｂ参照）：基板１を酸素雰囲気又はオゾン
雰囲気中で６００〜８００℃の温度で熱処理する。これ
により、強誘電体薄膜４の表面に、高濃度酸素層６が形
成される。FIG. 6 is a sectional view showing a manufacturing process of a transistor using the dielectric element shown in FIG. Less than,
Explanation will be given based on FIG. Step (see FIG. 6a): On the surface of the single crystal silicon substrate 1,
A silicon oxide film 2 is formed, and a ferroelectric thin film 4 is formed on the silicon oxide film 2.
To form Step (see FIG. 6b): The substrate 1 is heat-treated at a temperature of 600 to 800 ° C. in an oxygen atmosphere or an ozone atmosphere. As a result, the high concentration oxygen layer 6 is formed on the surface of the ferroelectric thin film 4.
【００２１】工程（図６ｃ参照）：強誘電体薄膜４の
上に、上部電極７を形成する。そして、通常のフォトリ
ソグラフィー技術及びドライエッチング技術を用いて、
前記シリコン酸化膜２、強誘電体薄膜４及び上部電極７
を所定形状に加工し、シリコン基板上にＭＦＩＳ構造の
誘電体素子を完成させる。このＭＦＩＳ構造の誘電体素
子を利用したトランジスタは、ＭＦＳ構造と同等の特徴
を有する上に、強誘電体と半導体との界面に絶縁体を有
するぶんＭＦＳ構造に比べて実用化に適している。Step (see FIG. 6c): An upper electrode 7 is formed on the ferroelectric thin film 4. Then, using ordinary photolithography technology and dry etching technology,
The silicon oxide film 2, the ferroelectric thin film 4 and the upper electrode 7
Are processed into a predetermined shape to complete a dielectric element having an MFIS structure on a silicon substrate. The transistor using the dielectric element of the MFIS structure has the same characteristics as the MFS structure, and is more suitable for practical use than the MFS structure having an insulator at the interface between the ferroelectric and the semiconductor.
【００２２】本発明は、上記実施形態に限定されるもの
ではなく、以下のように実施しても同様の作用効果を得
ることができる。 １）以上の実施形態では、強誘電体薄膜４の表面及び下
面にのみ高濃度酸素層を形成しているが、強誘電体薄膜
４全体の酸素濃度を高めてもよい。 ２）第２実施形態において、高濃度酸素層６形成のため
のイオン注入を、上部電極７の形成前に行う（その場合
は、加速エネルギーは３０ＫｅＶでよい）。The present invention is not limited to the above-mentioned embodiment, and the same effects can be obtained by implementing the following. 1) In the above embodiments, the high-concentration oxygen layer is formed only on the surface and the lower surface of the ferroelectric thin film 4, but the oxygen concentration of the entire ferroelectric thin film 4 may be increased. 2) In the second embodiment, ion implantation for forming the high concentration oxygen layer 6 is performed before forming the upper electrode 7 (in that case, the acceleration energy may be 30 KeV).
【００２３】３）上記２）において、イオン注入に代え
て、第３実施形態で用いたような酸素又はオゾン雰囲気
中での熱処理を行う。 ４）第３実施形態において、高濃度酸素層６の形成をイ
オン注入法により行う。3) In the above 2), instead of the ion implantation, the heat treatment in the oxygen or ozone atmosphere as used in the third embodiment is performed. 4) In the third embodiment, the high concentration oxygen layer 6 is formed by the ion implantation method.
【００２４】[0024]
【発明の効果】本発明にあっては、簡便な手法で、膜疲
労特性の良好な誘電体素子を提供することができる。According to the present invention, it is possible to provide a dielectric element having good film fatigue characteristics by a simple method.
【図１】本発明の第１実施形態に係る誘電体素子の断面
図である。FIG. 1 is a sectional view of a dielectric element according to a first embodiment of the present invention.
【図２】本発明の第１実施形態に係る誘電体素子の製造
過程を示す断面図である。FIG. 2 is a cross-sectional view showing the process of manufacturing the dielectric element according to the first embodiment of the present invention.
【図３】本発明の第２実施形態に係る誘電体素子を利用
したトランジスタの断面図である。FIG. 3 is a cross-sectional view of a transistor using a dielectric element according to a second exemplary embodiment of the present invention.
【図４】本発明の第２実施形態に係る誘電体素子を利用
したトランジスタの製造過程を示す断面図である。FIG. 4 is a cross-sectional view showing a process of manufacturing a transistor using a dielectric element according to a second embodiment of the present invention.
【図５】本発明の第３実施形態に係る誘電体素子を利用
したトランジスタの断面図である。FIG. 5 is a cross-sectional view of a transistor using a dielectric element according to a third exemplary embodiment of the present invention.
【図６】本発明の第３実施形態に係る誘電体素子を利用
したトランジスタの製造過程を示す断面図である。FIG. 6 is a cross-sectional view showing a process of manufacturing a transistor using a dielectric element according to a third embodiment of the present invention.
１ 単結晶シリコン基板（半導体） ２ シリコン酸化膜（絶縁体） ３ 下部電極（導電体） ４ 強誘電体薄膜（金属酸化物誘電体膜） ５、６ 高濃度酸素層 ７ 上部電極 1 Single crystal silicon substrate (semiconductor) 2 Silicon oxide film (insulator) 3 Lower electrode (conductor) 4 Ferroelectric thin film (metal oxide dielectric film) 5, 6 High concentration oxygen layer 7 Upper electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8247 29/788 29/792 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical indication location H01L 21/8247 29/788 29/792
Claims (4)
の電極を接触させた構造を有する誘電体素子であって、
前記膜における全ての電極との少なくとも接触界面の酸
素濃度を高くしたことを特徴とする誘電体素子。1. A dielectric element having a structure in which one or more electrodes are in contact with a film made of a metal oxide dielectric,
A dielectric element, wherein the oxygen concentration of at least a contact interface with all electrodes in the film is increased.
電体膜を形成する工程と、 前記誘電体膜の少なくとも下部界面及び上部界面の酸素
濃度を高くする工程と、 前記誘電体膜の上に上部電極を形成する工程と、を含む
ことを特徴とした誘電体素子の製造方法。2. A step of forming a metal oxide dielectric film on an underlayer made of a conductor, a step of increasing oxygen concentration of at least a lower interface and an upper interface of the dielectric film, And a step of forming an upper electrode thereon.
属酸化物誘電体膜を形成する工程と、 前記誘電体膜の少なくとも上部界面の酸素濃度を高くす
る工程と、 前記誘電体膜の上に上部電極を形成する工程と、を含む
ことを特徴とした誘電体素子の製造方法。3. A step of forming a metal oxide dielectric film on an underlayer made of an insulator or a semiconductor, a step of increasing the oxygen concentration of at least an upper interface of the dielectric film, and And a step of forming an upper electrode on the substrate.
オンを注入するか又は加熱しながら酸素プラズマやオゾ
ンプラズマにさらすことにより行うことを特徴とした請
求項２又は３に記載の誘電体素子の製造方法。4. The dielectric element according to claim 2, wherein the step of increasing the oxygen concentration is performed by injecting oxygen ions or exposing them to oxygen plasma or ozone plasma while heating. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033807A JPH09232517A (en) | 1996-02-21 | 1996-02-21 | Dielectric element and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033807A JPH09232517A (en) | 1996-02-21 | 1996-02-21 | Dielectric element and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232517A true JPH09232517A (en) | 1997-09-05 |
Family
ID=12396759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8033807A Pending JPH09232517A (en) | 1996-02-21 | 1996-02-21 | Dielectric element and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232517A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009332A (en) * | 2000-07-26 | 2002-02-01 | 주승기 | Fabricating Method of Thin Film Element with Layer of Ferroelectric Material |
| JP2004533106A (en) * | 2000-10-05 | 2004-10-28 | モトローラ・インコーポレイテッド | Semiconductor component manufacturing method and semiconductor component |
| KR100462253B1 (en) * | 2002-09-03 | 2004-12-17 | 학교법인 동의학원 | A method for heat treatment of the ferroelectric crystal substrate |
-
1996
- 1996-02-21 JP JP8033807A patent/JPH09232517A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009332A (en) * | 2000-07-26 | 2002-02-01 | 주승기 | Fabricating Method of Thin Film Element with Layer of Ferroelectric Material |
| JP2004533106A (en) * | 2000-10-05 | 2004-10-28 | モトローラ・インコーポレイテッド | Semiconductor component manufacturing method and semiconductor component |
| KR100462253B1 (en) * | 2002-09-03 | 2004-12-17 | 학교법인 동의학원 | A method for heat treatment of the ferroelectric crystal substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462366B1 (en) | Ferroelectric nonvolatile transistor | |
| US6211542B1 (en) | Completely encapsulated top electrode of a ferroelectric capacitor using a lead-enhanced escapsulation layer | |
| US5989927A (en) | Non-volatile semiconductor and memory cell and method for production thereof | |
| JP4005270B2 (en) | Manufacturing method of semiconductor device | |
| JPH08264669A (en) | Ferroelectric substance memory device and its preparation | |
| JPH05145077A (en) | Ferroelectric nonvolatile storage device | |
| JPH11103023A (en) | Semiconductor memory element | |
| US6225185B1 (en) | Method for fabricating semiconductor memory having good electrical characteristics and high reliability | |
| JPH05243562A (en) | Field-effect transistor and dielectric layered structure used for the same and manufacturing method of the same | |
| US6794257B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH11126881A (en) | Semiconductor device having high ferroelectric thin-film capacitor and manufacture thereof | |
| US5920453A (en) | Completely encapsulated top electrode of a ferroelectric capacitor | |
| JP2000068466A (en) | Semiconductor memory device | |
| JP4303389B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP4445091B2 (en) | Ferroelectric memory element | |
| JP3159561B2 (en) | Electrodes for crystalline thin films | |
| US6750501B2 (en) | Transistor type ferroelectric body nonvolatile storage element | |
| JPH05343616A (en) | Dielectric element and its manufacture | |
| JPH09232517A (en) | Dielectric element and manufacturing method thereof | |
| KR0155866B1 (en) | Ferroelectric memory device and its manufacturing method | |
| JP4261021B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07169854A (en) | Semiconductor device and manufacture of it | |
| JP3400964B2 (en) | Method for manufacturing semiconductor memory device | |
| JP3849105B2 (en) | Manufacturing method of ferroelectric memory | |
| US20010023951A1 (en) | Method of manufacturing a ferroelectric capacitor |