JPH0922962A - Cavity-down ball grid array - Google Patents
Cavity-down ball grid arrayInfo
- Publication number
- JPH0922962A JPH0922962A JP19588395A JP19588395A JPH0922962A JP H0922962 A JPH0922962 A JP H0922962A JP 19588395 A JP19588395 A JP 19588395A JP 19588395 A JP19588395 A JP 19588395A JP H0922962 A JPH0922962 A JP H0922962A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- cavity
- ball grid
- printed wiring
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップ等を
実装するためのキャビティ・ダウン・ボール・グリッド
・アレイの構造に関するものであり、特に生産性の向上
と低コスト化を図り、かつ高信頼性が得られるようにし
たことを特徴とする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a cavity down ball grid array for mounting a semiconductor chip or the like, and particularly to improvement of productivity and cost reduction, and high reliability. It is characterized in that it is possible to obtain sex.
【０００２】[0002]
【従来の技術】近時、高密度・低コストで実装すること
を目指して、各種の新しい実装技術が開発されている
が、ボール・グリッド・アレイもそのような新しい実装
技術の１つで、リードフレームを用いずプリント配線板
を用いて、半導体チップとマザーボードとを接続可能と
したものである。2. Description of the Related Art Recently, various new mounting technologies have been developed with the aim of mounting with high density and low cost, and the ball grid array is one of such new mounting technologies. The semiconductor chip and the mother board can be connected by using a printed wiring board without using a lead frame.
【０００３】このボール・グリッド・アレイについて
は、Ｊｏｈｎ Ｌｏｕ著の”ＢａｌｌＧｒｉｄ Ａｒｒ
ａｙ Ｔｅｃｈｎｏｌｏｇｙ”（ＭｃＧｒａｗ Ｈｉｌ
ｌ社発行，１９５５）に詳しく記載されている。これを
略述すれば、図４で示す如く、半導体チップ４をリード
フレームを用いずにプリント配線板１へ実装し、該プリ
ント配線板１のパッド（電極）に取り付けた半田ボール
６で、マザーボード５に接続するようにした技術であ
る。This ball grid array is described in "BallGrid Arr" by John Lou.
ay Technology "(McGraw Hil
1 company, 1955). To briefly describe this, as shown in FIG. 4, the semiconductor chip 4 is mounted on the printed wiring board 1 without using a lead frame, and the solder balls 6 attached to the pads (electrodes) of the printed wiring board 1 are used to form the motherboard. It is a technology that connects to 5.
【０００４】上記通常のボール・グリッド・アレイは、
半導体チップ４がプリント配線板１上部に実装され、ボ
ンディングワイヤ９・プリント配線板の回路１０・周辺
に設けたスルホール１１等を介して下部のパッドへ接続
された後、半田ボール６に接続されており、実装後にモ
ールド樹脂８で封止されている。ところがこのボール・
グリッド・アレイは、半導体チップ４を囲む全体が有機
材料で構成されているため、放熱性や耐湿性が不十分で
あるという欠点があった。The above-mentioned ordinary ball grid array is
The semiconductor chip 4 is mounted on the upper portion of the printed wiring board 1, and is connected to the lower pad through the bonding wire 9, the circuit 10 of the printed wiring board, the through hole 11 provided in the periphery, and the like, and then connected to the solder ball 6. And is sealed with the mold resin 8 after mounting. However, this ball
Since the entire grid array surrounding the semiconductor chip 4 is made of an organic material, the grid array has a drawback that heat dissipation and moisture resistance are insufficient.
【０００５】上記ボール・グリッド・アレイの欠点であ
る放熱性や耐湿性を改良するため開発されたのが、キャ
ビティ・ダウン・ボール・グリッド・アレイである。こ
れも上記Ｊｏｈｎ Ｌｏｕ著の”Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ Ｔｅｃｈｎｏｌｏｇｙ”第２８９頁に記載
されている。略述すると図５で示した如く、銅合金の如
き金属板２に、キャビティ３が下向きになるようにプリ
ント配線板１を貼り付け、該キャビティ３に半導体チッ
プ４を実装した後、プリント配線板の回路１０のパッド
を介して、半田ボール６にてマザーボード５へ接続する
ものである。樹脂封止はモールド法またはポッティング
法で行われる。このキャビティ・ダウン・ボール・グリ
ッド・アレイは、上部に金属板２を設けてあるので、放
熱性・耐湿性の向上に役立っている。A cavity down ball grid array was developed in order to improve the heat dissipation and moisture resistance which are the drawbacks of the above ball grid array. This is also "Ball Grid" by John Lou.
Array Technology "on page 289. Briefly, as shown in Fig. 5, the printed wiring board 1 is attached to a metal plate 2 such as a copper alloy so that the cavity 3 faces downward. After the semiconductor chip 4 is mounted on the board, it is connected to the mother board 5 by the solder balls 6 through the pads of the circuit 10 of the printed wiring board. -The down ball grid array is provided with the metal plate 2 on the upper portion, which helps to improve heat dissipation and moisture resistance.
【０００６】[0006]
【発明が解決しようとする課題】ところが、このキャビ
ティ・ダウン・ボール・グリッド・アレイには、次の様
な問題点があった。即ち、ここで用いるプリント配線板
１には、キャビティ３内へ搭載した半導体チップ４との
ボンディングを容易にするため、半導体チップ４とほぼ
同じ厚みの硬質板を用いている。それゆえ、プリント配
線板１は連続的に製造可能な薄いフレキシブル基板を用
いることができず、かつその貼り付けも、硬質のプリン
ト配線板を製造後、個片またはストリップ状に切断し
て、これを金属板２へ貼り付ける、という手間のかかる
作業が必要となり、生産性の面で問題があるとともに、
製造コストがかなり高くついていた。However, this cavity down ball grid array has the following problems. That is, the printed wiring board 1 used here is made of a hard plate having substantially the same thickness as the semiconductor chip 4 in order to facilitate bonding with the semiconductor chip 4 mounted in the cavity 3. Therefore, it is not possible to use a thin flexible substrate that can be continuously manufactured as the printed wiring board 1, and the sticking is performed by cutting the hard printed wiring board into individual pieces or strips after manufacturing. It is necessary to perform a laborious work of sticking the metal sheet to the metal plate 2, which causes a problem in productivity, and
The manufacturing cost was quite high.
【０００７】本発明は、上記従来のキャビティ・ダウン
・ボール・グリッド・アレイの問題点を解決しようとす
るものである。即ち本発明の目的は、放熱性・耐湿性お
よび実装面で高信頼性が得られるとともに、連続的製造
が可能となって生産性の向上と低コスト化を図れる、キ
ャビティ・ダウン・ボール・グリッド・アレイを提供す
ることにある。The present invention is intended to solve the above problems of the conventional cavity down ball grid array. That is, an object of the present invention is to provide a cavity down ball grid, which can achieve high reliability in heat dissipation and moisture resistance and mounting, and can be manufactured continuously to improve productivity and reduce cost. -To provide an array.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
の本発明は、プリント配線板１に金属板２が一体化さ
れ、下向きキャビティ３に搭載の半導体チップ４とボン
ディングした該プリント配線板１を、半田ボール６にて
マザーボード５へ接続可能とした、キャビティ・ダウン
・ボール・グリッド・アレイにおいて、上記金属板２
を、上方へ窪んだ形状のキャビティ用凹部７を有するも
のとし、他方プリント配線板２を、樹脂製のフィルム状
または薄い積層板状のものとしたものである。According to the present invention for achieving the above object, a printed wiring board 1 has a metal plate 2 integrated with a printed wiring board 1 and is bonded to a semiconductor chip 4 mounted in a downward cavity 3. In the cavity down ball grid array in which the solder balls 6 can be connected to the mother board 5.
Has a cavity concave portion 7 having a shape recessed upward, while the printed wiring board 2 has a resin film shape or a thin laminated plate shape.
【０００９】[0009]
【発明の実施の形態】上記構成のキャビティ・ダウン・
ボール・グリッド・アレイにおいて、金属板２として
は、放熱性・熱伝導性の面から銅材または銅合金材を用
いることが望ましい。該金属板２の上方へ窪んだキャビ
ティ用凹部７は、該凹部７にて形成されるキャビティ３
内へ搭載の半導体チップ４の厚みにほぼ同じ深さにして
ある。該凹部４の形成は、金属板２へのパンチング加工
またはエッチング加工により行うのがよい。BEST MODE FOR CARRYING OUT THE INVENTION
In the ball grid array, it is desirable to use a copper material or a copper alloy material as the metal plate 2 in terms of heat dissipation and heat conductivity. The cavity concave portion 7 recessed upward of the metal plate 2 is a cavity 3 formed by the concave portion 7.
The depth is almost the same as the thickness of the semiconductor chip 4 mounted inside. The recess 4 is preferably formed by punching or etching the metal plate 2.
【００１０】上記で薄いプリント配線板２とは、生産・
加工の容易性から例えば耐熱性ある樹脂製フィルムや薄
い積層板を基材としたものがよく、かつその厚みは概ね
０．１ｍｍ以下とすることが望ましい。フィルムの材料
としては、例えばポリイミド，ポリエステル，ポリアミ
ド，ポリエーテルエーテンケトン等の樹脂とし、積層板
の補強板／樹脂としては、ガラス／エポキシ，ガラス／
エポキシ，ガラス／ポリイミド，ガラス／ビスマレイミ
ドトリアジン，アラミド／エポキシ等とするのがよい。The thin printed wiring board 2 mentioned above means
For ease of processing, for example, a heat-resistant resin film or a thin laminated plate is preferably used as a base material, and the thickness thereof is preferably about 0.1 mm or less. The film material is, for example, a resin such as polyimide, polyester, polyamide, or polyether ethene ketone, and the reinforcing plate / resin of the laminated plate is glass / epoxy, glass /
Epoxy, glass / polyimide, glass / bismaleimide triazine, aramid / epoxy, etc. are recommended.
【００１１】プリント配線板１に金属板２を一体化する
には、接着シートや接着材で貼り付けるのがよい。また
該薄いプリント配線板１は、金属板２下面の全面に貼り
付けてもよいし、金属板２に形成したキャビティ用凹部
７に対応して開口させたものを貼り付けてもよい。In order to integrate the metal plate 2 into the printed wiring board 1, it is preferable to attach it with an adhesive sheet or an adhesive material. The thin printed wiring board 1 may be attached to the entire lower surface of the metal plate 2, or may be attached so as to be opened corresponding to the cavity recess 7 formed in the metal plate 2.
【００１２】半導体チップ４とプリント配線板１間のボ
ンディングは、ワイヤボンディングに限らず、フリップ
チップやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）により行うものであってもよい。Bonding between the semiconductor chip 4 and the printed wiring board 1 is not limited to wire bonding, but may be flip chip or TAB (Tape Automated Bo).
It may be carried out by the nding).
【００１３】上記の如く本発明に係るキャビティ・ダウ
ン・ボール・グリッド・アレイは、プリント配線板１と
一体化した金属板２に、上方へ窪んだ形状のキャビティ
用凹部７が形成され、かつプリント配線板１に、フィル
ム状または薄い積層板状のものを用いている。そのた
め、上記金属板２により、搭載した半導体チップ４は放
熱性や耐湿性が充分となるとともに、キャビティ３内の
半導体チップ４はプリント配線板１との間でボンディン
グが容易に行えて、信頼性の高い実装になっている。As described above, in the cavity down ball grid array according to the present invention, the metal plate 2 integrated with the printed wiring board 1 is formed with the cavity concave portion 7 having a shape recessed upward, The wiring board 1 is in the form of a film or a thin laminated plate. Therefore, due to the metal plate 2, the mounted semiconductor chip 4 has sufficient heat dissipation and moisture resistance, and the semiconductor chip 4 in the cavity 3 can be easily bonded to the printed wiring board 1 for reliability. It is a high implementation.
【００１４】他面、薄いプリント配線板１により、該プ
リント配線板１は連続的に製造することがきわめて容易
であり、それをカットしながら順次に金属板１へ貼り付
け一体化していくことができる。そのため、従来の厚い
硬質材のプリント配線板を用いたものと異なり、生産性
が向上しコストの低減も図れている。On the other side, the thin printed wiring board 1 makes it very easy to manufacture the printed wiring board 1 continuously, and it is possible to successively cut and cut the printed wiring board 1 and integrate it into the metal plate 1. it can. Therefore, unlike a conventional printed wiring board using a thick hard material, the productivity is improved and the cost is reduced.
【００１５】[0015]
【実施例】次に、本発明に係るキャビティ・ダウン・ボ
ール・グリッド・アレイの実施例を、図示実施例によっ
て述べる。EXAMPLE An example of a cavity down ball grid array according to the present invention will be described below with reference to the illustrated example.
【００１６】キャビティ・ダウン・ボール・グリッド・
アレイは、上記の如くプリント配線板１に金属板２が一
体化され、下向きキャビティ３に搭載の半導体チップ４
とボンディングした該プリント配線板１を、半田ボール
６にてマザーボード５へ接続可能としたものである。Cavity down ball grid
In the array, as described above, the printed wiring board 1 is integrated with the metal plate 2, and the semiconductor chip 4 mounted in the downward cavity 3 is mounted.
The printed wiring board 1 bonded with is connectable to the mother board 5 with solder balls 6.
【００１７】ここで用いる金属板２としては、上記の如
く放熱性・熱伝導性の面から銅材または銅合金材とする
のがよい。この金属板２には、上方へ窪んだ形状のキャ
ビティ用凹部７を形成してあるが、この形成にはコスト
が安くかつ一体成形品で熱や衝撃等に対する信頼性が高
いことから、ここではパンチング加工により行ってい
る。上記凹部７の深さは、後にキャビティ３としてここ
に搭載された半導体チップ４が、プリント配線板１のパ
ッドとの間で容易にボンディングできるように、該半導
体チップ４の厚みとほぼ同じ程度にしてある。The metal plate 2 used here is preferably a copper material or a copper alloy material in terms of heat dissipation and heat conductivity as described above. The metal plate 2 is formed with a cavity concave portion 7 having a concave shape. The cost is low and the integrally molded product is highly reliable against heat and impact. It is performed by punching. The depth of the concave portion 7 is set to be approximately the same as the thickness of the semiconductor chip 4 so that the semiconductor chip 4 mounted here as the cavity 3 later can be easily bonded to the pad of the printed wiring board 1. There is.
【００１８】上記金属板２に薄いプリント配線板１を一
体化するが、該プリント配線板１には、生産・加工の容
易性から耐熱性のある樹脂製フィルムまたは薄い積層板
を用い、かつその厚みは０．１ｍｍ程度以下にしてあ
る。フィルムの材料としては、上記の如くポリイミド，
ポリエステル，ポリアミド，またはポリエーテルエーテ
ルケトン等の樹脂が良く、また積層板の補強板／樹脂と
しては、ガラス／エポキシ，ガラス／エポキシ，ガラス
／ポリイミド，ガラス／ビスマレイミドトリアジン，ま
たはアラミド／エポキシ等が好適である。中でも、ポリ
イミド系の樹脂製フィルムは、強度が大で加工も容易で
あり、連続成形する上で最適であるから、ここではこの
ポリイミド系樹脂性フィルムを用いている。The thin printed wiring board 1 is integrated with the metal plate 2. The printed wiring board 1 is made of a heat-resistant resin film or a thin laminated board for easy production and processing. The thickness is about 0.1 mm or less. As the material of the film, polyimide as described above,
Resin such as polyester, polyamide, or polyether ether ketone is preferable, and the reinforcing plate / resin of the laminated plate is glass / epoxy, glass / epoxy, glass / polyimide, glass / bismaleimide triazine, or aramid / epoxy. It is suitable. Among them, the polyimide resin film is used here because it has high strength, is easy to process, and is most suitable for continuous molding.
【００１９】金属板２に薄いプリント配線板１を一体化
するには、上記の如く接着シートや接着剤で貼り付けれ
ばよい。接着シートの材料としては、例えばエポキシま
たはアクリル系樹脂等を用い、接着剤としてはエポキシ
またはポリイミド系樹脂等を用いればよい。この貼り付
けは、コストダウンと生産性向上のために、薄い樹脂フ
ィルムに連続的に回路加工をしてプリント配線板１を形
成し、それを順次カットしながら金属板２の所定箇所へ
貼り付けていく方法を採用している。In order to integrate the thin printed wiring board 1 with the metal plate 2, it may be attached with an adhesive sheet or an adhesive as described above. The material of the adhesive sheet may be epoxy or acrylic resin, for example, and the adhesive may be epoxy or polyimide resin. In order to reduce costs and improve productivity, this attachment is performed by continuously processing a circuit on a thin resin film to form a printed wiring board 1 and attaching it to a predetermined portion of the metal plate 2 while sequentially cutting it. We adopt the method of going.
【００２０】薄いプリント配線板１を金属板２に貼り付
けた後、金属板２のキャビテイ用凹部７によるキャビテ
ィ３内には、半導体チップ４が搭載され、該半導体チッ
プ４とプリント配線板１のバッド間でワイヤーボンディ
ングを行っている。このボンディングは、ワイヤボンデ
ィングに限らず、図２で示すようにフリップチップや図
３で示す如くＴＡＢで行うようにしてもよく、これらの
場合は薄いプリント配線板１を金属板２の全面に貼り付
けておけばよい。After the thin printed wiring board 1 is attached to the metal plate 2, the semiconductor chip 4 is mounted in the cavity 3 formed by the cavity 7 of the metal plate 2, and the semiconductor chip 4 and the printed wiring board 1 are separated from each other. Wire bonding is done between the pads. This bonding is not limited to wire bonding and may be flip chip as shown in FIG. 2 or TAB as shown in FIG. 3, in which case a thin printed wiring board 1 is attached to the entire surface of the metal plate 2. Just attach it.
【００２１】上記の如く形成されたキャビティ・ダウン
・ボール・グリッド・アレイは、そのプリント配線板１
を半田ボール６にてマザーボード５へ接続させればよ
い。なお、図において、８はモールド樹脂、９はボンデ
ィングワイヤー、１０はプリント配線板の回路、１２は
バンプ、１３はインナーリードを示す。The cavity down ball grid array formed as described above has its printed wiring board 1
May be connected to the mother board 5 with solder balls 6. In the figure, 8 is a molding resin, 9 is a bonding wire, 10 is a circuit of a printed wiring board, 12 is a bump, and 13 is an inner lead.
【００２２】[0022]
【発明の効果】以上で明らかなように、本発明に係るキ
ャビティ・ダウン・ボール・グリッド・アレイは、放熱
性・耐湿性の面で優れるとともに高信頼性の実装が得ら
れ、かつ連続的製造ができて生産性の向上と、低コスト
化を図ることができる。As is apparent from the above, the cavity down ball grid array according to the present invention is excellent in heat dissipation and moisture resistance, highly reliable mounting is obtained, and continuous manufacturing is possible. As a result, productivity can be improved and cost can be reduced.
【００２３】即ち、通常のボール・グリッド・アレイ
は、半導体チップを囲む全体が有機材料で構成されてい
るため、放熱性や耐湿性が不十分であるし、従来のキャ
ビティ・ダウン・ボール・グリッド・アレイも、プリン
ト配線板にキャビティへ搭載した半導体チップとほぼ同
じ厚みの硬質板を用いるため、該プリント配線板を連続
的に製造できないし、個片状等に切断して金属板に貼り
付ける手間の係る作業が必要で、製造コストもかなり高
くついた。That is, in the usual ball grid array, since the whole surrounding the semiconductor chip is made of an organic material, the heat dissipation and moisture resistance are insufficient, and the conventional cavity down ball grid is used. -The array also uses a hard plate with almost the same thickness as the semiconductor chip mounted in the cavity for the printed wiring board, so the printed wiring board cannot be manufactured continuously, and it is cut into individual pieces and attached to a metal plate. It requires time-consuming work, and the manufacturing cost is considerably high.
【００２４】これに対し、本発明のキャビティ・ダウン
・ボール・グリッド・アレイでは、上方へ窪んだ形状の
キャビティ用凹部をもつ金属板を、樹脂フィルムまたは
薄い積層板を基材にしたプリント配線板と一体化してあ
る。この金属板により、搭載した半導体チップの放熱性
や耐湿性が充分になり、キャビティ内の半導体チップと
プリント配線板間のボンディングが容易に行えるので、
実装も高信頼性のあるキャビティ・ダウン・ボール・グ
リッド・アレイが製造できる。On the other hand, in the cavity down ball grid array of the present invention, a printed wiring board using a resin film or a thin laminated plate as a base material is a metal plate having a concave portion for cavities that is recessed upward. It is integrated with. With this metal plate, the heat dissipation and moisture resistance of the mounted semiconductor chip will be sufficient, and since the semiconductor chip in the cavity and the printed wiring board can be easily bonded,
It is possible to manufacture a cavity down ball grid array with high reliability in mounting.
【００２５】しかも、本発明のキャビティ・ダウン・ボ
ール・グリッド・アレイでは、プリント配線板に樹脂製
フィルムや薄い積層板を基材としたものを用いているた
め、該プリント配線板は連続的に製造することがきわめ
て容易となり、かつそれをカットしながら順次に金属板
へ貼り付けていくこともできるようになる。それゆえ、
従来の厚い硬質材のプリント配線板を用いたものと異な
り、工程が簡素化して生産性の向上が図れるとともに、
製造コストも低減することができる。Moreover, in the cavity down ball grid array of the present invention, since the printed wiring board is made of a resin film or a thin laminate as a base material, the printed wiring board is continuously manufactured. It becomes extremely easy to manufacture, and it becomes possible to sequentially attach the metal plates while cutting them. therefore,
Unlike the conventional one using a thick hard material printed wiring board, the process can be simplified and productivity can be improved,
Manufacturing costs can also be reduced.
【図１】本発明に係るキャビティ・ダウン・ボール・グ
リッド・アレイで、ワイヤーボンディングによる実施例
を示す拡大縦断面図である。FIG. 1 is an enlarged vertical cross-sectional view showing an embodiment by wire bonding in a cavity down ball grid array according to the present invention.
【図２】本発明に係るキャビティ・ダウン・ボール・グ
リッド・アレイで、フリップチップでボンディングした
実施例を示す拡大縦断面図である。FIG. 2 is an enlarged vertical sectional view showing an embodiment in which a cavity down ball grid array according to the present invention is bonded by flip chip.
【図３】本発明に係るキャビティ・ダウン・ボール・グ
リッド・アレイで、ＴＡＢを用いてボンディングした実
施例を示す拡大縦断面図である。FIG. 3 is an enlarged vertical sectional view showing an embodiment in which a TAB is used for bonding in a cavity down ball grid array according to the present invention.
【図４】従来のボール・グリッド・アレイを示す拡大縦
断面図である。FIG. 4 is an enlarged vertical sectional view showing a conventional ball grid array.
【図５】従来のキャビティ・ダウン・ボール・グリッド
・アレイを示す拡大縦断面図である。FIG. 5 is an enlarged vertical sectional view showing a conventional cavity down ball grid array.
１−プリント配線板 ２−金属板 ３−キ
ャビティ ４−半導体チップ ５−マザーボード ６−半
田ボール ７−キャビティ用凹部 ８−モールド樹脂 ９−ボ
ンディングワイヤー １０−回路 １２−バンプ １３−
インナーリード1-Printed Wiring Board 2-Metal Plate 3-Cavity 4-Semiconductor Chip 5-Motherboard 6-Solder Ball 7-Recess for Cavity 8-Mold Resin 9-Bonding Wire 10-Circuit 12-Bump 13-
Inner lead
Claims (4)
アレイにおいて、 プリント配線板と一体化する金属板を、上方へ窪んだ形
状のキャビティ用凹部を有するものとし、かつ上記プリ
ント配線板を、樹脂製のフィルム状または薄い積層板状
のものにしたことを特徴とする、キャビティ・ダウン・
ボール・グリッド・アレイ。1. A cavity down ball grid.
In the array, the metal plate integrated with the printed wiring board has a cavity recessed upward, and the printed wiring board is made of a resin film or a thin laminated plate. Cavity down
Ball grid array.
項１に記載のキャビティ・ダウン・ボール・グリッド・
アレイ。2. The cavity down ball grid according to claim 1, wherein the metal plate is made of a copper material or a copper alloy.
array.
するものにした、請求項１に記載のキャビティ・ダウン
・ボール・グリッド・アレイ。3. The cavity down ball grid array according to claim 1, wherein the printed wiring board is made of a resin film as a base material.
るものにした、請求項１に記載のキャビティ・ダウン・
ボール・グリッド・アレイ。4. The cavity down assembly according to claim 1, wherein the printed wiring board has a thin laminate as a base material.
Ball grid array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19588395A JPH0922962A (en) | 1995-07-06 | 1995-07-06 | Cavity-down ball grid array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19588395A JPH0922962A (en) | 1995-07-06 | 1995-07-06 | Cavity-down ball grid array |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0922962A true JPH0922962A (en) | 1997-01-21 |
Family
ID=16348579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19588395A Pending JPH0922962A (en) | 1995-07-06 | 1995-07-06 | Cavity-down ball grid array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0922962A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11177012A (en) * | 1997-12-16 | 1999-07-02 | Mitsui High Tec Inc | Semiconductor device |
| US6379996B1 (en) | 1998-04-17 | 2002-04-30 | Nec Corporation | Package for semiconductor chip having thin recess portion and thick plane portion |
| JP2009200250A (en) * | 2008-02-21 | 2009-09-03 | Nec Corp | Mounting structure of semiconductor device |
| JP2013115290A (en) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | Semiconductor device and semiconductor device manufacturing method |
-
1995
- 1995-07-06 JP JP19588395A patent/JPH0922962A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11177012A (en) * | 1997-12-16 | 1999-07-02 | Mitsui High Tec Inc | Semiconductor device |
| US6379996B1 (en) | 1998-04-17 | 2002-04-30 | Nec Corporation | Package for semiconductor chip having thin recess portion and thick plane portion |
| JP2009200250A (en) * | 2008-02-21 | 2009-09-03 | Nec Corp | Mounting structure of semiconductor device |
| JP2013115290A (en) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | Semiconductor device and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3466785B2 (en) | Semiconductor device and method of forming the same | |
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| JP3314939B2 (en) | Semiconductor device, substrate for mounting semiconductor element, and method of manufacturing the same | |
| US6507096B2 (en) | Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same | |
| US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| US8546183B2 (en) | Method for fabricating heat dissipating semiconductor package | |
| US20050206014A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20110140253A1 (en) | Dap ground bond enhancement | |
| JPH113957A (en) | Thin-film power tape ball grid array package | |
| US6605865B2 (en) | Semiconductor package with optimized leadframe bonding strength | |
| CN110571201A (en) | high-heat-dissipation fan-out type three-dimensional heterogeneous double-sided plastic package structure and preparation method thereof | |
| US7573131B2 (en) | Die-up integrated circuit package with grounded stiffener | |
| JPH0922962A (en) | Cavity-down ball grid array | |
| JPH08250625A (en) | Plastic molded type semiconductor device | |
| CN210575902U (en) | High-heat-dissipation fan-out type three-dimensional heterogeneous double-sided plastic package structure | |
| JPH08236665A (en) | Resin sealed semiconductor device and manufacture thereof | |
| JP3510841B2 (en) | Plate, lead frame, and method of manufacturing semiconductor device | |
| US20050248029A1 (en) | Embedded chip semiconductor without wire bondings | |
| JP3314142B2 (en) | Semiconductor package manufacturing method | |
| JP2002124594A (en) | Semiconductor element packaging component and semiconductor device using the same | |
| JPH08125051A (en) | Semiconductor device | |
| WO2003083908A2 (en) | Packaging system for semiconductor devices | |
| JPS6095944A (en) | Plug-in package and manufacture thereof | |
| JP2001077243A (en) | Integrated circuit package | |
| JPH05343559A (en) | Semiconductor device package |