JPH0921996A - Active matrix type display device - Google Patents

Active matrix type display device

Info

Publication number
JPH0921996A
JPH0921996A JP17171295A JP17171295A JPH0921996A JP H0921996 A JPH0921996 A JP H0921996A JP 17171295 A JP17171295 A JP 17171295A JP 17171295 A JP17171295 A JP 17171295A JP H0921996 A JPH0921996 A JP H0921996A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
display device
lower electrode
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17171295A
Other languages
Japanese (ja)
Inventor
Motohiro Kigoshi
基博 木越
Takanori Hirai
孝典 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17171295A priority Critical patent/JPH0921996A/en
Publication of JPH0921996A publication Critical patent/JPH0921996A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device in which the decrease of power consumption is achieved by reducing element capacitances sufficiently without impairing a switching characteristic. SOLUTION: This display device 1 is provided with plural pixel electrodes 191 arranged along data busses 111, upper part electrodes and lower part electrodes 131 arranged via a dielectric layer while having overlapped areas each other and an electrode substrate provided with two terminal nonlinear elements 121 connecting data busses 111 and pixel electrodes 191. and the upper part electrode includes a first electrode 151a and a second electrode 151b canceling the variation of the overlapped area and respective outlines of the first and second electrodes 151a, 151b are folded back in the lower part electrode 131.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、スイッチ素子として
MIM(Metal Insulator Metal )素子等の2端子非線
形素子が用いられたアクティブマトリクス型表示装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type display device using a two-terminal non-linear element such as a MIM (Metal Insulator Metal) element as a switch element.

【0002】[0002]

【従来の技術】各表示画素毎にスイッチ素子としてMI
M素子、MIS素子あるいはSiNx素子等の2端子非
線形素子が用いられたアクティブマトリクス型表示装置
は、スイッチ素子として薄膜トランジスタ等の3端子非
線形素子が用いられて成るアクティブマトリクス型表示
装置と同等の高精細表示が可能であり、しかも製造工数
が少なく、安価に、製造歩留まり良く製造できることか
ら、テレビ表示用あるいはワードプロセッサ、パーソナ
ルコンピュータ等の表示用に利用されている。
2. Description of the Related Art MI is used as a switching element for each display pixel.
An active matrix type display device using a two-terminal nonlinear element such as an M element, a MIS element or a SiNx element has a high definition equivalent to that of an active matrix type display device including a three-terminal nonlinear element such as a thin film transistor as a switch element. Since it is capable of displaying, has a small number of manufacturing steps, and can be manufactured at low cost and with high manufacturing yield, it is used for displaying on a television or for displaying on a word processor, a personal computer, or the like.

【0003】2端子非線形素子としてMIM素子が用い
られて成る一般的なアクティブマトリクス型液晶表示装
置について簡単に説明する。この液晶表示装置は、一対
の電極基板間に配向膜を介して液晶材料が保持されて成
る。一方の電極基板(900) は、例えば、図7に示すよう
に、互いに略平行に配線された複数本のデータバス(91
1) 、データバス(911) 間に配列される複数の画素電極
(921) 、画素電極(921) とデータバス(911) とを電気的
に接続するMIM素子(931) とを含む。また、他方の電
極基板は、図示しないが、各行毎の画素電極群に対応す
る複数行のストライプ状の対向電極を含む。
A general active matrix type liquid crystal display device using an MIM element as a two-terminal nonlinear element will be briefly described. In this liquid crystal display device, a liquid crystal material is held between a pair of electrode substrates via an alignment film. For example, as shown in FIG. 7, one of the electrode substrates (900) is provided with a plurality of data buses (91
1), multiple pixel electrodes arranged between the data buses (911)
(921) includes a MIM element (931) electrically connecting the pixel electrode (921) and the data bus (911). Although not shown, the other electrode substrate includes a plurality of rows of stripe-shaped counter electrodes corresponding to the pixel electrode groups in each row.

【0004】ところで、このMIM素子(931) は、デー
タバス(911) から導出され所定の電極幅(W)を有する
下部電極(941) 、図示しないが下部電極(941) 上に配置
される絶縁膜、この絶縁膜を介して下部電極(941) と交
差するように配置され、両端が画素電極(931) にそれぞ
れ電気的に接続された所定の電極幅(L)を有する上部
電極(951) とを含む。そして、対向電極を走査線として
各行毎に順次走査し、また対向電極の走査に対応した表
示信号をデータバスに印加することにより、画像表示が
なされる。
By the way, the MIM element (931) is composed of a lower electrode (941) derived from the data bus (911) and having a predetermined electrode width (W), and an insulating element (not shown) arranged on the lower electrode (941). A film, an upper electrode (951) having a predetermined electrode width (L), which is arranged so as to cross the lower electrode (941) through this insulating film and has both ends electrically connected to the pixel electrode (931). Including and Then, the counter electrode is sequentially scanned as a scanning line for each row, and a display signal corresponding to the scanning of the counter electrode is applied to the data bus to display an image.

【0005】[0005]

【発明が解決しようとする課題】ところで、液晶表示装
置はその持ち運びの便利さから、バッテリー駆動される
ことも多いことから、一層の低消費電力化が要求されて
いる。上述した液晶表示装置において、画素電極と対向
電極との間の画素容量をCp、MIM素子容量をCMIM
、データバスと対向電極間の電圧をVとすると、画素
容量Cpに印加される電圧Vpおよび素子容量CMIM に
印加される電圧VMIM は次の式で示される。
By the way, the liquid crystal display device is often driven by a battery because of its portability, so that further lower power consumption is required. In the liquid crystal display device described above, the pixel capacitance between the pixel electrode and the counter electrode is Cp, and the MIM element capacitance is CMIM.
, Where the voltage between the data bus and the counter electrode is V, the voltage Vp applied to the pixel capacitance Cp and the voltage VMIM applied to the element capacitance CMIM are expressed by the following equations.

【0006】Vp=V*CMIM /(Cp+CMIM ) V
MIM =V*Cp/(Cp+CMIM ) 従って、液晶表示装置の低消費電力化を達成するために
は、素子容量CMIM に印加される電圧VMIM が十分に大
きいことが望ましく、このため画素容量Cpに比べて素
子容量CMIM を十分に小さく設定する必要がある。
Vp = V * CMIM / (Cp + CMIM) V
MIM = V * Cp / (Cp + CMIM) Therefore, in order to achieve low power consumption of the liquid crystal display device, it is desirable that the voltage VMIM applied to the element capacitance CMIM be sufficiently large, and therefore, compared with the pixel capacitance Cp. Therefore, it is necessary to set the element capacitance CMIM sufficiently small.

【0007】従来の構成において、素子容量CMIM は、
互いに交差する下部電極と上部電極との重複面積
(S)、即ち下部電極の電極幅(W)と上部電極の電極
幅(L)との積、下部電極と上部電極との間の絶縁膜の
誘電率並びに電極間距離によって決定される。
In the conventional structure, the element capacitance CMIM is
The overlapping area (S) of the lower electrode and the upper electrode intersecting with each other, that is, the product of the electrode width (W) of the lower electrode and the electrode width (L) of the lower electrode, the insulating film between the lower electrode and the upper electrode It is determined by the dielectric constant and the distance between the electrodes.

【0008】このため、各電極幅(L),(W)をそれ
ぞれ狭くパターニングすることが考えられるが、露光装
置の露光精度によって制約を受け、極端に小さくするこ
とはできない。また、絶縁膜の誘電率は、材料固有であ
り、これを大きく制御することは困難であり、また膜厚
を大きくして電極間距離を増大させると、MIM素子の
スイッチ特性が劣化してしまう。
Therefore, it is conceivable to pattern each electrode width (L), (W) narrowly, but it is not possible to make it extremely small because it is restricted by the exposure accuracy of the exposure apparatus. Further, the dielectric constant of the insulating film is peculiar to the material, and it is difficult to control it to a large extent. Further, if the film thickness is increased to increase the distance between the electrodes, the switch characteristics of the MIM element deteriorate. .

【0009】この発明は、上記した技術課題に対処して
成されたものであって、スイッチ特性を損なうことな
く、素子容量を十分に低減し、これにより低消費電力化
が達成されるアクティブマトリクス型表示装置を提供す
ることを目的としている。
The present invention has been made in response to the above technical problems, and it is an active matrix in which the element capacitance is sufficiently reduced without impairing the switch characteristics, and thereby low power consumption is achieved. An object is to provide a mold display device.

【0010】[0010]

【課題を解決するための手段】請求項1に記載される発
明は、絶縁基板上に配列される複数のデータバスと、前
記データバスに沿って配列される複数の画素電極と、誘
電体層を介して互いに重複領域を有して配置された上部
電極および下部電極を含み前記データバスと前記画素電
極とを接続する2端子非線形素子を備えた第1電極基板
と、前記画素電極に対向する対向電極を含む第2電極基
板と、前記第1電極と前記第2電極との間に挟持される
光変調層とを備えたアクティブマトリクス型表示装置に
おいて、前記上部電極は前記重複領域の変動を相殺する
第1電極および第2電極を含み、前記第1および前記第
2電極のそれぞれの輪郭線は前記下部電極内で折り返さ
れていることを特徴としている。
According to a first aspect of the present invention, a plurality of data buses arranged on an insulating substrate, a plurality of pixel electrodes arranged along the data buses, and a dielectric layer are provided. A first electrode substrate provided with a two-terminal non-linear element for connecting the data bus and the pixel electrode, the first electrode substrate being opposed to the pixel electrode, the first electrode substrate including an upper electrode and a lower electrode arranged to have an overlapping region with each other. In an active matrix type display device including a second electrode substrate including a counter electrode and a light modulation layer sandwiched between the first electrode and the second electrode, the upper electrode is configured to change the overlap region. It is characterized in that it includes a first electrode and a second electrode that cancel each other, and the respective contour lines of the first and second electrodes are folded back in the lower electrode.

【0011】請求項2に記載される発明は、請求項1記
載の第1電極基板は前記下部電極上に第2誘電体層を介
し第2重複領域を有して配置される第2上部電極を含む
ことを特徴としている。
According to a second aspect of the present invention, the first electrode substrate according to the first aspect is arranged such that the second electrode layer is disposed on the lower electrode with the second dielectric layer and the second overlapping region. It is characterized by including.

【0012】請求項3に記載される発明は、請求項2記
載の第2上部電極は、前記第2重複領域の変動を相殺す
る第3電極および第4電極を含み、前記第3および前記
第4電極のそれぞれの輪郭線は前記下部電極内で折り返
されていることを特徴としている。
According to a third aspect of the present invention, the second upper electrode according to the second aspect includes a third electrode and a fourth electrode for canceling the fluctuation of the second overlapping region. The outline of each of the four electrodes is folded inside the lower electrode.

【0013】請求項4に記載される発明は、絶縁基板上
に配列される複数のデータバスと、前記データバスに沿
って配列される複数の画素電極と、誘電体層を介して互
いに重複領域を有して配置された上部電極および下部電
極を含み前記データバスと前記画素電極とを接続する2
端子非線形素子を備えた第1電極基板と、前記画素電極
に対向する対向電極を含む第2電極基板と、前記第1電
極と前記第2電極との間に挟持される光変調層とを備え
たアクティブマトリクス型表示装置において、前記下部
電極は前記重複領域の変動を相殺する第1電極および第
2電極を含み、前記第1および前記第2電極のそれぞれ
の輪郭線は前記上部電極内で折り返されていることを特
徴としている。
According to a fourth aspect of the present invention, a plurality of data buses arranged on an insulating substrate, a plurality of pixel electrodes arranged along the data buses, and a region overlapping each other via a dielectric layer. 2 including an upper electrode and a lower electrode arranged to have the data bus and the pixel electrode connected.
A first electrode substrate having a terminal non-linear element, a second electrode substrate including a counter electrode facing the pixel electrode, and a light modulation layer sandwiched between the first electrode and the second electrode. In the active matrix type display device, the lower electrode includes a first electrode and a second electrode for canceling the variation of the overlapping region, and respective contour lines of the first and second electrodes are folded back in the upper electrode. It is characterized by being.

【0014】請求項5に記載される発明は、請求項4記
載の第1電極基板は前記上部電極下に第2誘電体層を介
し第2重複領域を有して配置される第2下部電極を含む
ことを特徴としている。
According to a fifth aspect of the present invention, the first electrode substrate according to the fourth aspect is arranged such that the second lower electrode is disposed below the upper electrode with a second overlapping region with a second dielectric layer interposed therebetween. It is characterized by including.

【0015】請求項6に記載される発明は、請求項5記
載の第2下部電極は、前記第2重複領域の変動を相殺す
る第3電極および第4電極を含み、前記第3および前記
第4電極のそれぞれの輪郭線は前記上部電極内で折り返
されていることを特徴としている。
According to a sixth aspect of the present invention, the second lower electrode according to the fifth aspect includes a third electrode and a fourth electrode for canceling the fluctuation of the second overlapping region, and the third and the third electrodes. The outline of each of the four electrodes is folded inside the upper electrode.

【0016】[0016]

【作用】この発明のアクティブマトリクス型表示装置に
よれば、誘電体層を介して互いに重複領域を有して配置
された上部電極および下部電極を含み、データバスと画
素電極とを接続する2端子非線形素子の上部電極もしく
は下部電極のいずれか一方の電極の輪郭線が他の電極内
で折り返されて構成される。
According to the active matrix type display device of the present invention, there are provided two terminals including an upper electrode and a lower electrode which are arranged so as to have an overlapping region with each other with a dielectric layer interposed therebetween and which connects a data bus and a pixel electrode. The contour line of one of the upper electrode and the lower electrode of the nonlinear element is folded back inside the other electrode.

【0017】これにより、上部電極と下部電極との重複
領域は、各電極の電極幅に制約を受けることなく十分に
小さく制御することができ、これにより画素容量に印加
される電圧を実効的に増大させることができる。よっ
て、この発明によれば、装置の低消費電力化が達成され
る。
With this, the overlapping region of the upper electrode and the lower electrode can be controlled to be sufficiently small without being restricted by the electrode width of each electrode, whereby the voltage applied to the pixel capacitance can be effectively reduced. Can be increased. Therefore, according to the present invention, low power consumption of the device is achieved.

【0018】しかも、この発明によれば、誘電体層の膜
厚等を増大させる必要もなく、2端子非線形素子のスイ
ッチ特性を劣化させることもない。更に、この発明によ
れば、一方の電極内で折り返される輪郭を有する電極
は、電極間の重複領域の変動を相殺するよう少なくとも
第1および第2電極を含むため、マスクパターンの位置
合わせずれ等に起因する素子特性の変動も十分に軽減さ
れる。
Moreover, according to the present invention, it is not necessary to increase the film thickness of the dielectric layer or the like, and the switch characteristics of the two-terminal nonlinear element are not deteriorated. Further, according to the present invention, the electrode having the contour folded back within one of the electrodes includes at least the first and second electrodes so as to cancel the variation of the overlapping region between the electrodes, and therefore the misalignment of the mask pattern, etc. Fluctuations in device characteristics due to the above are sufficiently reduced.

【0019】[0019]

【実施例】以下、本発明の一実施例の光透過型のアクテ
ィブマトリクス型液晶表示装置について図面を参照して
説明する。この実施例のアクティブマトリクス型液晶表
示装置(1) は、図1乃至2に示すように、アレイ基板(1
00) と対向基板(300) との間にネマチック液晶(400) が
配向膜(411),(421) を介して基板(100),(300) 間で略9
0゜ねじれて挟持され、更に偏光軸が互いに直交するよ
うに偏光板(431),(441) が各基板(100),(300) 外表面に
貼り付けられて成っている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A light transmissive active matrix type liquid crystal display device according to an embodiment of the present invention will be described below with reference to the drawings. As shown in FIGS. 1 and 2, the active matrix type liquid crystal display device (1) of this embodiment has an array substrate (1
A nematic liquid crystal (400) is formed between the (00) and the counter substrate (300) with the alignment films (411) and (421) interposed between the substrates (100) and (300).
The polarizing plates (431) and (441) are attached to the outer surfaces of the substrates (100) and (300) so that the polarizing axes are orthogonal to each other and are sandwiched by being twisted by 0 °.

【0020】アレイ基板(100) は、透明ガラス基板(10
1) 上に互いに略平行な複数本のデータバス(111) が列
方向に配列されている。このデータバス(111) は、スパ
ッターによって0.3μm厚に成膜されたタンタル(T
a)膜がフォトリソグラフィ法によってパターニングさ
れて成っている。各データバス(111) 間には、ITO
(Indium Tin Oxide)から成る画素電極(191) が配列さ
れている。そして、データバス(111) と画素電極(191)
とは、MIM素子(121) を介して電気的に接続される。
データバス(111) は、断線防止と低抵抗化の達成ため、
画素電極(191) を構成するITO膜との積層構造とす
る、あるいは他の金属膜と積層構造としても良い。
The array substrate (100) is a transparent glass substrate (10
1) A plurality of data buses (111) that are substantially parallel to each other are arranged in the column direction above. This data bus (111) is for tantalum (T
a) The film is patterned by photolithography. ITO between each data bus (111)
Pixel electrodes (191) made of (Indium Tin Oxide) are arranged. Then, the data bus (111) and the pixel electrode (191)
Are electrically connected to each other via the MIM element (121).
Data bus (111) is designed to prevent disconnection and low resistance.
It may have a laminated structure with an ITO film forming the pixel electrode (191), or may have a laminated structure with another metal film.

【0021】対向基板(300) は、透明なガラス基板(30
1) 上にデータバス(111) と略直交するように、ITO
から成るストライプ状の複数列の対向電極(311) が配置
されて構成されている。カラー表示を実現するのであれ
ば、ガラス基板(301) と対向電極(311) の間等にカラー
フィルタを配すれば良い。また、反射型とするのであれ
ば、各画素電極(191) をアルミニウム(Al)等の金属
で構成すれば良い。
The counter substrate (300) is a transparent glass substrate (30
1) ITO on top of the data bus (111)
Is formed by arranging a plurality of stripe-shaped counter electrodes (311) made of. In order to realize color display, a color filter may be arranged between the glass substrate (301) and the counter electrode (311). If it is of a reflective type, each pixel electrode (191) may be made of a metal such as aluminum (Al).

【0022】ところで、この実施例のMIM素子(121)
は、データバス(111) からデータバス(111) と直交する
方向、即ち各画素電極(191) 方向に延在され、データバ
ス(111) と同時にパーニングされて成る下部電極(131)
、下部電極(131) を被覆する下部電極(131) が陽極酸
化されて成る100nmの膜厚を有する絶縁膜(141) 、
そして絶縁膜(141) 上に下部電極(131) と重複領域(S
1),(S2)を有し、一端が下部電極(131) 内で輪郭
線が折り返されて対向配置され、他端がそれぞれ画素電
極(191) に電気的に接続される第1上部電極(151a)およ
び第2上部電極(151b)とから成る上部電極を含む。
By the way, the MIM element (121) of this embodiment
Is a lower electrode (131) that extends from the data bus (111) in a direction orthogonal to the data bus (111), that is, in the direction of each pixel electrode (191) and is patterned at the same time as the data bus (111).
An insulating film (141) having a film thickness of 100 nm formed by anodizing the lower electrode (131) covering the lower electrode (131),
Then, an overlapping region (S) with the lower electrode (131) is formed on the insulating film (141).
1) and (S2), one end of which is disposed opposite to each other with the contour line folded back inside the lower electrode (131), and the other end of which is electrically connected to the pixel electrode (191). 151a) and the second upper electrode (151b).

【0023】下部電極(131) は電極幅(L)が6μmで
パターニングされて成る。また、第1上部電極(151a)お
よび第2上部電極(151b)は、それぞれスパッターによっ
て0.3μm厚に成膜されたクロム(Cr)膜がフォト
リソグラフィ法によってパターニングされて成り、各電
極幅(W1),(W2)はそれぞれ4μmでパターニン
グされている。
The lower electrode 131 is patterned to have an electrode width (L) of 6 μm. The first upper electrode (151a) and the second upper electrode (151b) are each formed by sputtering a chromium (Cr) film formed to a thickness of 0.3 μm by photolithography, and each electrode width ( Each of W1) and (W2) is patterned to a thickness of 4 μm.

【0024】そして、下部電極(131) に対して第1上部
電極(151a)および第2上部電極(151b)のそれぞれは、1
μmの重複長(ΔL1),(ΔL2)を有するよう位置
合わせされてパターニングされている。
Then, each of the first upper electrode (151a) and the second upper electrode (151b) is 1 with respect to the lower electrode (131).
It is aligned and patterned to have overlapping lengths (ΔL1) and (ΔL2) of μm.

【0025】これにより、MIM素子(121) を構成する
第1上部電極(151a)および第2上部電極(151b)と下部電
極(131) との重複領域(S1),(S2)は、各上部電
極(151a),(151b) の電極幅(W1),(W2)と、下部
電極(131) に対する各上部電極(151a),(151b) の重複長
(ΔL1),(ΔL2)により略決定される。従って、
下部電極(131) の電極幅(L)が6μm、各上部電極(1
51a),(151b) の電極幅(W1),(W2)が4μmであ
るにも係わらず、従来に比べて重複領域(S1),(S
2)を十分に軽減することがでた。
As a result, the overlapping regions (S1) and (S2) of the first upper electrode (151a) and the second upper electrode (151b) and the lower electrode (131), which constitute the MIM element (121), are formed in the upper portions. The widths (W1) and (W2) of the electrodes (151a) and (151b) and the overlapping lengths (ΔL1) and (ΔL2) of the upper electrodes (151a) and (151b) with respect to the lower electrode (131) are substantially determined. It Therefore,
The electrode width (L) of the lower electrode (131) is 6 μm, and each upper electrode (1
Although the electrode widths (W1) and (W2) of 51a) and (151b) are 4 μm, the overlapping areas (S1) and (S
2) could be reduced sufficiently.

【0026】これにより、MIM素子(121) の素子容量
(CMIM )を従来に比べて1/3程度に軽減することが
でき、従来と同等のコントラスト比を得るに際し駆動電
圧を3/4程度軽減することができた。
As a result, the element capacitance (CMIM) of the MIM element (121) can be reduced to about 1/3 of that of the conventional one, and the drive voltage can be reduced by about 3/4 to obtain the same contrast ratio as the conventional one. We were able to.

【0027】また、この実施例によれば、各上部電極(1
51a),(151b) と下部電極(131) との重複面積(S1),
(S2)が十分に軽減されるにも係わらず、データバス
(111) 方向に下部電極(131) と各上部電極(151a),(151
b) とにパターンずれが生じても、各上部電極(151a),(1
51b) は同一マスクで露光・現像されパターニングされ
るので、それぞれの重複領域(S1),(S2)の増減
によって重複領域の変動が相殺され、よって素子容量
(CMIM )が面内で、あるいはロット間でばらつくこと
がない。また、データバス(111) と略直交する方向に下
部電極(131) と各上部電極(151a), (151b)とにパターン
ずれが生じても、各上部電極(151a),(151b)の輪郭線は
下部電極(131) 内で折り返されている、言い換えると、
下部電極(131) は各上部電極(151a),(151b) 端からデー
タバス(111) と略直交する方向に少なくとも2μmの余
裕を持って延在されているので、それぞれの重複領域
(S1),(S2)が変動することがなく、やはり素子
容量(CMIM )が面内で、あるいはロット間でばらつく
ことがない。
Further, according to this embodiment, each upper electrode (1
51a), (151b) and lower electrode (131) overlap area (S1),
Even though (S2) is sufficiently reduced, the data bus
In the (111) direction, the lower electrode (131) and each upper electrode (151a), (151
Even if there is a pattern shift between (b) and each of the upper electrodes (151a), (1
Since 51b) is exposed and developed with the same mask and patterned, the variation of the overlapping area is offset by the increase or decrease of the respective overlapping areas (S1) and (S2), so that the device capacitance (CMIM) is in-plane or in the lot. There is no variation between them. Even if the lower electrode (131) and the upper electrodes (151a, 151b) are misaligned in the direction substantially orthogonal to the data bus (111), the contours of the upper electrodes (151a), (151b) The line is folded inside the lower electrode (131), in other words,
Since the lower electrode (131) extends from the ends of the upper electrodes (151a) and (151b) with a margin of at least 2 μm in a direction substantially orthogonal to the data bus (111), the respective overlapping regions (S1) , (S2) does not change, and the element capacitance (CMIM) does not vary within the surface or between lots.

【0028】上述した実施例では、上部電極を構成する
第1上部電極(151a)と第2上部電極(151b)とを、互いに
端面が対向するように配置する場合を示したが、図3に
示すように互いに千鳥状に対向配置しても良い。このよ
うにすれば、第1上部電極(151a)と第2上部電極(151b)
との対向面を十分に近接させても、パターニング不良等
によって相互に短絡するといったこともない。
In the above-mentioned embodiment, the first upper electrode (151a) and the second upper electrode (151b) constituting the upper electrode are arranged so that their end faces face each other. As shown, they may be arranged in a zigzag pattern. By doing so, the first upper electrode (151a) and the second upper electrode (151b)
Even if the surfaces facing each other are sufficiently close to each other, they do not short-circuit with each other due to defective patterning or the like.

【0029】また、このような上部電極は、2組以上組
み合わせて用いてもかまわない。しかしながら、素子容
量(CMIM )の増大や、有効表示領域の低下を考慮する
と、一組であることが望ましい。
Further, two or more sets of such upper electrodes may be used in combination. However, considering the increase of the element capacitance (CMIM) and the decrease of the effective display area, one set is preferable.

【0030】次に、第2実施例のアクティブマトリクス
型表示装置について、図4を参照して説明する。尚、M
IM素子を除いては同一構造であるため、MIM素子部
についてのみ、同一箇所には同一符号を付して説明す
る。
Next, the active matrix type display device of the second embodiment will be described with reference to FIG. Note that M
Since the structure is the same except for the IM element, only the MIM element portion will be described with the same reference numerals attached.

【0031】この実施例のMIM素子(121) は、データ
バス(111) から各画素電極(191) 方向に延在され、デー
タバス(111) と同時に形成された下部電極(131) 、下部
電極(131) を被覆する下部電極(131) が陽極酸化されて
成る絶縁膜(図示せず)、そして絶縁膜上に下部電極(1
31) と重複領域(S1),(S2)を有して対向配置さ
れ、一端が画素電極(191) にそれぞれ接続された第1上
部電極(151a)および第2上部電極(151b)とから成る上部
電極を含む。
The MIM element (121) of this embodiment extends from the data bus (111) toward each pixel electrode (191) and is formed at the same time as the data bus (111). An insulating film (not shown) formed by anodizing the lower electrode (131) covering (131), and the lower electrode (1
31) and a first upper electrode (151a) and a second upper electrode (151b), which are arranged to face each other with overlapping regions (S1) and (S2) and one ends of which are connected to the pixel electrode (191), respectively. Includes top electrode.

【0032】更に詳しくは、下部電極(131) は、第1上
部電極(151a)内で輪郭線が折り返されるようデータバス
(111) 方向に沿って導出される第1下部電極(131a)、第
2上部電極(151b)内で輪郭線が折り返されるよう第1下
部電極(131a)と相反する側に導出される第2下部電極(1
31b)とを含む。第1及び第2下部電極(131a),(131b)の
それぞれは電極幅(L1),(L2)が4μmでパター
ニングされて成る。
More specifically, the lower electrode 131 has a data bus so that the contour line is folded back in the first upper electrode 151a.
A first lower electrode (131a) led out along the (111) direction, and a second lower electrode (131a) led out to the side opposite to the first lower electrode (131a) so that the contour line is folded back. Lower electrode (1
31b) and included. Each of the first and second lower electrodes (131a) and (131b) is patterned to have electrode widths (L1) and (L2) of 4 μm.

【0033】また、第1上部電極(151a)および第2上部
電極(151b)は、それぞれスパッターによって0.3μm
厚に成膜されたクロム(Cr)膜がデータバス(111) の
パターニングと同時にフォトリソグラフィ法によってパ
ターニングされて成り、第1および第2下部電極(131
a),(131b) の電極幅(L1),(L2)に対して十分に
大きい電極幅(W1),(W2)である8μmにパター
ニングされて成る。
The first upper electrode (151a) and the second upper electrode (151b) are each 0.3 μm thick by sputtering.
A thick chromium (Cr) film is patterned by photolithography simultaneously with patterning of the data bus (111), and the first and second lower electrodes (131) are formed.
a) and (131b) have electrode widths (L1) and (L2) which are sufficiently larger than the electrode widths (W1) and (W2) of 8 μm.

【0034】そして、第1下部電極(131a)と第1上部電
極(151a)、第2下部電極(131b)と第2上部電極(151b)の
それぞれは、1μmの重複長(ΔL1),(ΔL2)を
有するよう位置合わせされる。
The first lower electrode (131a) and the first upper electrode (151a), and the second lower electrode (131b) and the second upper electrode (151b) have overlapping lengths (ΔL1) and (ΔL2 of 1 μm, respectively. ).

【0035】これにより、MIM素子(121) を構成する
各上部電極(151a),(151b) と各下部電極(131a),(131b)
との重複領域(S1),(S2)は、各下部電極(131
a),(131b) の電極幅(L1),(L2)と、各下部電極
(131a),(131b) と各上部電極(151a),(151b) との重複長
(ΔL1),(ΔL2)とにより略決定される。従っ
て、各下部電極(131a),(131b) の電極幅(L1),(L
2)が4μm、各上部電極(151a),(151b) の電極幅(W
1),(W2)が8μmであるにも係わらず、従来に比
べて素子容量(CMIM )を十分に軽減することができ、
これにより従来と同等のコントラスト比を得るに際し駆
動電圧を3/4程度軽減することができた。
As a result, the upper electrodes (151a), (151b) and the lower electrodes (131a), (131b) constituting the MIM element (121) are formed.
The overlapping regions (S1) and (S2) with the lower electrode (131)
a), (131b) electrode width (L1), (L2) and each lower electrode
It is substantially determined by the overlapping lengths (ΔL1) and (ΔL2) of (131a), (131b) and the upper electrodes (151a), (151b). Therefore, the electrode width (L1), (L1) of each lower electrode (131a), (131b)
2) is 4 μm, and the electrode width of each upper electrode (151a), (151b) (W
Despite the fact that 1) and (W2) are 8 μm, the element capacitance (CMIM) can be sufficiently reduced as compared with the conventional one,
As a result, the drive voltage could be reduced by about 3/4 when obtaining the same contrast ratio as the conventional one.

【0036】また、この実施例においても、上述した第
1実施例と同様に、各下部電極(131a),(131b) と各上部
電極(151a),(151b) とにパターンずれが生じても、素子
容量(CMIM )が面内で、あるいはロット間でばらつく
ことがない。
Also in this embodiment, similarly to the first embodiment described above, even if a pattern shift occurs between the lower electrodes (131a), (131b) and the upper electrodes (151a), (151b). The element capacitance (CMIM) does not vary within the surface or between lots.

【0037】次に、第3実施例のアクティブマトリクス
型表示装置について、図5を参照して説明する。尚、M
IM素子を除いては同一構造であるため、MIM素子部
についてのみ、同一箇所には同一符号を付して説明す
る。
Next, an active matrix type display device of the third embodiment will be described with reference to FIG. Note that M
Since the structure is the same except for the IM element, only the MIM element portion will be described with the same reference numerals attached.

【0038】この実施例では、2端子非線形素子が第1
および第2MIM素子(121a),(121b) の直列構造によっ
て構成されている。一般に、液晶材料は、直流電圧を長
時間受けると劣化することが知られており、通常、1フ
レーム期間毎等の所定期間毎に電圧の方向性が反転され
る。通常、MIM素子は、電圧(V)−電流(I)特性
が正負で完全な対称はない。しかしながら、上述の如く
交流駆動すると、MIM素子の非対称性から液晶材料に
直流電圧が印加されることとなる。
In this embodiment, the two-terminal nonlinear element is the first
And a second MIM element (121a), (121b) in series. It is generally known that a liquid crystal material is deteriorated when it receives a DC voltage for a long time, and normally the directionality of the voltage is inverted every predetermined period such as every one frame period. Normally, the MIM element has positive and negative voltage (V) -current (I) characteristics and does not have perfect symmetry. However, when AC driving is performed as described above, a DC voltage is applied to the liquid crystal material due to the asymmetry of the MIM element.

【0039】そこで、この実施例の如くMIM素子を直
列接続することにより、MIM素子の非対称性が補償さ
れる。以下に、その構成について説明する。この実施例
の第1MIM素子(121a)は、データバス(111) から各画
素電極(191) 方向に延在され、更に互いに対向するよう
データバス(111) に沿って延びるデータバス(111) と同
時に形成された第1および第2上部電極(151a),(151b)
と、これら上部電極(151a),(151b) 下に上部電極(151
a),(151b) と重複する重複領域(S1),(S2)を有
するよう絶縁膜(図示せず)を介して配される略長方形
状の下部電極(131) を含む。
Therefore, by connecting the MIM elements in series as in this embodiment, the asymmetry of the MIM elements is compensated. The configuration will be described below. The first MIM element (121a) of this embodiment extends from the data bus (111) in the direction of each pixel electrode (191) and further extends along the data bus (111) so as to face each other. Simultaneously formed first and second upper electrodes (151a), (151b)
And these upper electrodes (151a), (151b)
The lower electrode 131 has a substantially rectangular shape and is disposed via an insulating film (not shown) so as to have overlapping regions (S1) and (S2) overlapping with a) and (151b).

【0040】更に詳しくは、第1上部電極(151a)および
第2上部電極(151b)は下部電極(131) 内で輪郭線がそれ
ぞれ折り返されて成るよう電極幅(W1),(W2)が
4μmにパターニングされている。そして、第1および
第2上部電極(151a),(151b)と下部電極(131) とは、そ
れぞれ1μmの重複長(ΔL1),(ΔL2)を有して
位置合わせされる。
More specifically, the electrode widths (W1) and (W2) of the first upper electrode (151a) and the second upper electrode (151b) are 4 μm so that the contour lines are respectively folded inside the lower electrode (131). Is patterned. Then, the first and second upper electrodes 151a and 151b and the lower electrode 131 are aligned with overlapping lengths (ΔL1) and (ΔL2) of 1 μm, respectively.

【0041】また、第2MIM素子(121b)は、上述した
下部電極(131) 上に同様の絶縁膜を介し、所定の重複領
域(S3),(S4)を有して対向配置され、一端が画
素電極(191) と電気的に接続された第3および第4上部
電極(151c),(151d) とを含む。そして、第3上部電極(1
51c)および第4上部電極(151d)は下部電極(131) 内で輪
郭線が折り返されて成るよう電極幅(W3),(W4)
が4μmでパターニングされている。更に、第3および
第4上部電極(151c),(151d) は下部電極(131)とそれぞ
れ1μmの重複長(ΔL3),(ΔL4)を有して位置
合わせされる。
Further, the second MIM element (121b) is arranged so as to face the lower electrode (131) described above with a predetermined insulating region (S3), (S4) interposed therebetween via a similar insulating film, and one end of which is disposed. It includes third and fourth upper electrodes (151c), (151d) electrically connected to the pixel electrode (191). Then, the third upper electrode (1
51c) and the fourth upper electrode (151d) have electrode widths (W3), (W4) so that the contour lines are folded back inside the lower electrode (131).
Are patterned with a thickness of 4 μm. Furthermore, the third and fourth upper electrodes 151c, 151d are aligned with the lower electrode 131 with overlapping lengths (ΔL3), (ΔL4) of 1 μm, respectively.

【0042】これにより、第1および第2MIM素子(1
21a),(121b) を構成する各上部電極(151a),(151b),(151
c),(151d) と下部電極(131) との重複領域(S1),
(S2),(S3),(S4)は、各上部電極(151a),
(151b),(151c),(151d) の電極幅(W1),(W2),
(W3),(W4)と各上部電極(151a),(151b),(151
c),(151d) の下部電極(131) に対する重複長(ΔL
1),(ΔL2),(ΔL3),(ΔL4)により略決
定され、下部電極(131) の電極幅(L)が6μm、各上
部電極(151a),(151b),(151c),(151d) の電極幅(W
1),(W2),(W3),(W4)が4μmであるに
も係わらず、従来に比べて十分に軽減できた。
As a result, the first and second MIM elements (1
21a), (121b) each upper electrode (151a), (151b), (151
c), (151d) and the lower electrode (131) overlap region (S1),
(S2), (S3), (S4) are the upper electrodes (151a),
(151b), (151c), (151d) electrode width (W1), (W2),
(W3), (W4) and each upper electrode (151a), (151b), (151
c), (151d) overlap length with lower electrode (131) (ΔL
1), (ΔL2), (ΔL3), and (ΔL4), the electrode width (L) of the lower electrode (131) is 6 μm, and each upper electrode (151a), (151b), (151c), (151d) ) Electrode width (W
Despite the fact that 1), (W2), (W3), and (W4) were 4 μm, they could be reduced sufficiently compared with the conventional one.

【0043】これにより、MIM素子(121) の素子容量
(CMIM )を従来に比べて1/3程度に軽減することが
でき、従来と同等のコントラスト比を得るに際し駆動電
圧を3/4程度軽減することができた。また、この実施
例によれば、各上部電極(151a),(151b),(151c),(151d)
と下部電極(131) との重複面積(S1),(S2),
(S3),(S4)が十分に軽減されるにも係わらず、
データバス(111) 方向に各上部電極(151a),(151b),(151
c),(151d) と下部電極(131) とにパターンずれが生じて
も、それぞれの重複領域(S1),(S2),(S
3),(S4)の増減によって重複領域の変動が相殺さ
れ、よって素子容量(CMIM )が面内で、あるいはロッ
ト間でばらつくことがない。また、データバス(111) と
略直交する方向に各上部電極(151a),(151b),(151c),(15
1d) と下部電極(131) とにパターンずれが生じても、各
上部電極(151a),(151b),(151c),(151d) 端から下部電極
(131) は十分な余裕を持って延在されるので、各重複領
域(S1),(S2),(S3),(S4)は変動する
ことがない。
As a result, the element capacitance (CMIM) of the MIM element (121) can be reduced to about 1/3 of that of the conventional one, and the drive voltage can be reduced by about 3/4 to obtain the same contrast ratio as the conventional one. We were able to. Further, according to this embodiment, each upper electrode (151a), (151b), (151c), (151d)
Area (S1), (S2) between the lower electrode and the lower electrode (131),
Although (S3) and (S4) are sufficiently reduced,
Each upper electrode (151a), (151b), (151
Even if a pattern shift occurs between c), (151d) and the lower electrode (131), their overlapping regions (S1), (S2), (S
3) and (S4) increase / decrease cancel out the variation in the overlapping region, and therefore the element capacitance (CMIM) does not vary within the plane or between lots. In addition, each upper electrode (151a), (151b), (151c), (15) in the direction substantially orthogonal to the data bus (111).
1d) and the lower electrode (131) are misaligned, the upper electrode (151a), (151b), (151c), (151d) end electrode
Since (131) is extended with a sufficient margin, the overlapping areas (S1), (S2), (S3), (S4) do not change.

【0044】次に、第4実施例のアクティブマトリクス
型表示装置について、図6を参照して説明する。尚、M
IM素子を除いては同一構造であるため、MIM素子部
についてのみ、同一箇所には同一符号を付して説明す
る。
Next, an active matrix type display device of the fourth embodiment will be described with reference to FIG. Note that M
Since the structure is the same except for the IM element, only the MIM element portion will be described with the same reference numerals attached.

【0045】この実施例も、上述した第3実施例と同様
に2端子非線形素子が第1および第2MIM素子(121
a),(121b) との直列構造によって構成されている。第1
MIM素子(121a)は、データバス(111) から各画素電極
(191) 方向に導出され、更にデータバス(111) 方向に対
向するよう延在されたデータバス(111) と同時に形成さ
れて成る第1および第2上部電極(151a),(151b) と、第
1および第2上部電極(151a),(151b) と絶縁膜(図示せ
ず)を介して重複する重複領域(S1),(S2)が形
成される下部電極(131) を含む。
Also in this embodiment, as in the third embodiment, the two-terminal non-linear element is the first and second MIM elements (121
It is composed of a series structure with a) and (121b). First
The MIM element (121a) is connected to each pixel electrode from the data bus (111).
First and second upper electrodes (151a), (151b) formed at the same time as the data bus (111) which is derived in the (191) direction and extends so as to face the data bus (111) direction; The first and second upper electrodes 151a and 151b include a lower electrode 131 in which overlapping regions S1 and S2 that overlap with an insulating film (not shown) are formed.

【0046】第2MIM素子(121b)は、互いに対向し、
一端がそれぞれ画素電極(191) に電気的に接続され、更
に下部電極(131) と絶縁膜(図示せず)を介して重複す
る重複領域(S3),(S4)が形成されるようデータ
バス(111) と同時に形成された第3および第4上部電極
(151c),(151d) を含む。
The second MIM elements (121b) face each other,
A data bus is formed so that one ends thereof are electrically connected to the pixel electrode (191) and overlap regions (S3) and (S4) that overlap with the lower electrode (131) via an insulating film (not shown) are formed. Third and fourth upper electrodes formed simultaneously with (111)
Includes (151c) and (151d).

【0047】更に詳しくは、第1および第2上部電極(1
51a),(151b) は、スパッターによって0.3μm厚に成
膜されたクロム(Cr)膜がそれぞれの電極幅(W
1),(W2)が8μmとなるようにパターニングされ
て成り、また第3および第4上部電極(151c),(151d) も
同時に電極幅(W3),(W4)が8μmとなるようパ
ターニングされて成る。
More specifically, the first and second upper electrodes (1
51a) and (151b) are chromium (Cr) films formed by sputtering to have a thickness of 0.3 μm.
1) and (W2) are patterned to have a thickness of 8 μm, and the third and fourth upper electrodes (151c) and (151d) are simultaneously patterned to have a width (W3) and (W4) of 8 μm. Consists of

【0048】また、下部電極(131) は、第1上部電極(1
51a)と重複領域(S1)が形成されるように第1上部電
極(151a)内で輪郭線が折り返されて導出される第1下部
電極(131a)、第2上部電極(151b)と重複領域(S2)が
形成されるように第2上部電極(151b)内で輪郭線が折り
返されて導出される第2下部電極(131b)、第3上部電極
(151c)と重複領域(S3)が形成されるように第3上部
電極(151c)内で輪郭線が折り返されて導出される第3下
部電極(131c)、第4上部電極(151d)と重複領域(S4)
が形成されるように第4上部電極(151d)内で輪郭線が折
り返されて導出される第4下部電極(131d)とを含む略H
形状に、スパッターによって0.3μm厚に成膜された
タンタル(Ta)膜がフォトリソグラフィ法によってパ
ターニングされて成る。そして、各下部電極(131a),(13
1b),(131c),(131d) は、各上部電極(151a),(151b),(151
c),(151d) の電極幅(W1),(W2),(W3),
(W4)に対して十分に収まる程度の電極幅(L1),
(L2),(L3),(L4)である4μmにパターニ
ングされている。
The lower electrode (131) is connected to the first upper electrode (1
51a) and the first lower electrode (131a) and the second upper electrode (151b) and the overlapping region which are derived by folding the contour line in the first upper electrode (151a) so as to form the overlapping region (S1). A second lower electrode (131b) and a third upper electrode whose contour lines are folded back and led out in the second upper electrode (151b) so that (S2) is formed.
The third lower electrode (131c) and the fourth upper electrode (151d), which are derived by folding the contour line in the third upper electrode (151c) so as to form an overlapping region (S3) with (151c), overlap with the fourth upper electrode (151d). Area (S4)
And a fourth lower electrode (131d) that is drawn out by folding the contour line in the fourth upper electrode (151d) so that
The tantalum (Ta) film having a shape of 0.3 μm formed by sputtering is patterned by photolithography. Then, the lower electrodes (131a), (13
1b), (131c), (131d) are the upper electrodes (151a), (151b), (151
c), (151d) electrode width (W1), (W2), (W3),
An electrode width (L1) that is sufficiently small with respect to (W4),
It is patterned to 4 μm which is (L2), (L3) and (L4).

【0049】そして、各下部電極(131a),(131b),(131
c),(131d) と各上部電極(151a),(151b),(151c),(151d)
のそれぞれは、1μmの重複長(ΔL1),(ΔL
2),(ΔL3),(ΔL4)を有して位置合わせされ
る。
The lower electrodes (131a), (131b), (131
c), (131d) and each upper electrode (151a), (151b), (151c), (151d)
Of the overlap lengths (ΔL1) and (ΔL1) of 1 μm.
2), (ΔL3), (ΔL4) are aligned.

【0050】これにより、各MIM素子(121a),(121b)
を構成する各上部電極(151a),(151b),(151c),(151d) と
下部電極(131) との重複領域(S1),(S2),(S
3),(S4)は、各下部電極(131a),(131b),(131c),
(131d) の各電極幅(W1),(W2),(W3),
(W4)と、各下部電極(131a),(131b),(131c),(131d)
の各上部電極(151a),(151b),(151c),(151d) に対する重
複長(ΔL1),(ΔL2),(ΔL3),(ΔL4)
により略決定され、従来に比べて十分に軽減することが
でた。
As a result, each MIM element (121a), (121b)
Of the upper electrodes (151a), (151b), (151c), (151d) and the lower electrode (131) that compose the above (S1), (S2), (S
3) and (S4) are lower electrodes (131a), (131b), (131c),
Each electrode width (W1), (W2), (W3) of (131d),
(W4) and each lower electrode (131a), (131b), (131c), (131d)
Overlap lengths (ΔL1), (ΔL2), (ΔL3), (ΔL4) for the upper electrodes (151a), (151b), (151c), and (151d) of
It was roughly decided by and it was able to reduce it enough compared with the past.

【0051】これにより、各MIM素子(121a),(121b)
の素子容量(CMIM )を従来に比べて1/4程度に軽減
することができ、従来と同等のコントラスト比を得るに
際し駆動電圧を3/4程度軽減することができた。
As a result, each MIM element (121a), (121b)
The device capacitance (CMIM) can be reduced to about 1/4 of the conventional one, and the drive voltage can be reduced to about 3/4 to obtain the same contrast ratio as the conventional one.

【0052】また、この実施例によれば、各上部電極(1
51a),(151b),(151c),(151d) と下部電極(131) との重複
面積(S1),(S2),(S3),(S4)が十分に
軽減されるにも係わらず、データバス(111) 方向に各上
部電極(151a),(151b),(151c),(151d) と下部電極(131)
とにパターンずれが生じても、それぞれの重複領域の増
減によって重複領域の変動が相殺され、よって素子容量
(CMIM )が面内で、あるいはロット間でばらつくこと
がない。また、データバス(111) と略直交する方向に各
上部電極(151a),(151b),(151c),(151d) と下部電極(13
1) とにパターンずれが生じても、各下部電極(131a),(1
31b),(131c),(131d) の電極幅(L1),(L2),
(L3),(L4)に対して各上部電極(151a),(151b),
(151c),(151d) の電極幅(W1),(W2),(W
3),(W4)は十分なマージンをもっているため、そ
れぞれの重複領域は変動することがなく、やはり素子容
量(CMIM)が面内で、あるいはロット間でばらつくこ
とがない。
Further, according to this embodiment, each upper electrode (1
Although the overlapping areas (S1), (S2), (S3), (S4) of 51a), (151b), (151c), (151d) and the lower electrode (131) are sufficiently reduced, Upper electrodes (151a), (151b), (151c), (151d) and lower electrodes (131) in the direction of the data bus (111)
Even if a pattern shift occurs in and, the variation in the overlapping area is offset by the increase or decrease in the overlapping area, so that the element capacitance (CMIM) does not vary within the plane or between lots. Further, the upper electrodes (151a), (151b), (151c), (151d) and the lower electrodes (13a) are arranged in a direction substantially orthogonal to the data bus (111).
Even if there is a pattern shift between (1) and each of the lower electrodes (131a), (1
31b), (131c), (131d) electrode widths (L1), (L2),
For (L3) and (L4), the upper electrodes (151a), (151b),
(151c), (151d) electrode width (W1), (W2), (W
Since 3) and (W4) have a sufficient margin, their overlapping regions do not change, and the device capacitance (CMIM) does not vary within the plane or between lots.

【0053】[0053]

【発明の効果】この発明のアクティブマトリクス型表示
装置によれば、スイッチ素子として用いられる2端子非
線形素子の絶縁膜の膜厚を増大させることなく素子容量
が画素容量に対して十分に軽減され、これにより素子特
性を劣化させることなく、低消費電力化が達成される。
According to the active matrix type display device of the present invention, the element capacitance is sufficiently reduced with respect to the pixel capacitance without increasing the film thickness of the insulating film of the two-terminal nonlinear element used as the switch element, As a result, low power consumption is achieved without deteriorating the device characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の一実施例のアクティブマトリ
クス型液晶表示装置のアレイ基板の一部概略正面図であ
る。
FIG. 1 is a partial schematic front view of an array substrate of an active matrix type liquid crystal display device according to an embodiment of the present invention.

【図2】図2は、図1中A−A’線に沿って切断したア
クティブマトリクス型液晶表示装置の一部概略断面図で
ある。
FIG. 2 is a partial schematic cross-sectional view of the active matrix liquid crystal display device taken along the line AA ′ in FIG.

【図3】図3は、他の実施例のMIM素子部の一部概略
正面図である。
FIG. 3 is a partial schematic front view of an MIM element part of another embodiment.

【図4】図4は、他の実施例のMIM素子部の一部概略
正面図である。
FIG. 4 is a partial schematic front view of an MIM element part of another embodiment.

【図5】図5は、他の実施例のMIM素子部の一部概略
正面図である。
FIG. 5 is a partial schematic front view of an MIM element portion of another embodiment.

【図6】図6は、他の実施例のMIM素子部の一部概略
正面図である。
FIG. 6 is a partial schematic front view of an MIM element portion of another embodiment.

【図7】図7は、従来のアクティブマトリクス型液晶表
示装置のアレイ基板の一部概略正面図である。
FIG. 7 is a partial schematic front view of an array substrate of a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

(1) …アクティブマトリクス型液晶表示装置 (100) …アレイ基板 (111) …データバス (121) …MIM素子 (300) …対向基板 (1)… Active matrix liquid crystal display device (100)… Array substrate (111)… Data bus (121)… MIM element (300)… Counter substrate

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に配列される複数のデータバ
スと、前記データバスに沿って配列される複数の画素電
極と、誘電体層を介して互いに重複領域を有して配置さ
れた上部電極および下部電極を含み前記データバスと前
記画素電極とを接続する2端子非線形素子を備えた第1
電極基板と、 前記画素電極に対向する対向電極を含む第2電極基板
と、 前記第1電極と前記第2電極との間に挟持される光変調
層とを備えたアクティブマトリクス型表示装置におい
て、 前記上部電極は前記重複領域の変動を相殺する第1電極
および第2電極を含み、前記第1および前記第2電極の
それぞれの輪郭線は前記下部電極内で折り返されている
ことを特徴とするアクティブマトリクス型表示装置。
1. A plurality of data buses arranged on an insulating substrate, a plurality of pixel electrodes arranged along the data buses, and an upper portion arranged so as to overlap each other with a dielectric layer interposed therebetween. A first two-terminal non-linear element including an electrode and a lower electrode for connecting the data bus and the pixel electrode;
An active matrix display device comprising an electrode substrate, a second electrode substrate including a counter electrode facing the pixel electrode, and a light modulation layer sandwiched between the first electrode and the second electrode, The upper electrode includes a first electrode and a second electrode for canceling the variation of the overlapping region, and respective contour lines of the first and second electrodes are folded back in the lower electrode. Active matrix display device.
【請求項2】 請求項1記載の第1電極基板は前記下部
電極上に第2誘電体層を介し第2重複領域を有して配置
される第2上部電極を含むことを特徴としたアクティブ
マトリクス型表示装置。
2. The first electrode substrate according to claim 1, wherein the first electrode substrate includes a second upper electrode disposed on the lower electrode and having a second overlapping region with a second dielectric layer interposed therebetween. Matrix display device.
【請求項3】 請求項2記載の第2上部電極は、前記第
2重複領域の変動を相殺する第3電極および第4電極を
含み、前記第3および前記第4電極のそれぞれの輪郭線
は前記下部電極内で折り返されていることを特徴とする
アクティブマトリクス型表示装置。
3. The second upper electrode according to claim 2, further comprising a third electrode and a fourth electrode for canceling the fluctuation of the second overlapping region, and respective contour lines of the third and fourth electrodes are An active matrix display device, which is folded back in the lower electrode.
【請求項4】 絶縁基板上に配列される複数のデータバ
スと、前記データバスに沿って配列される複数の画素電
極と、誘電体層を介して互いに重複領域を有して配置さ
れた上部電極および下部電極を含み前記データバスと前
記画素電極とを接続する2端子非線形素子を備えた第1
電極基板と、 前記画素電極に対向する対向電極を含む第2電極基板
と、 前記第1電極と前記第2電極との間に挟持される光変調
層とを備えたアクティブマトリクス型表示装置におい
て、 前記下部電極は前記重複領域の変動を相殺する第1電極
および第2電極を含み、前記第1および前記第2電極の
それぞれの輪郭線は前記上部電極内で折り返されている
ことを特徴とするアクティブマトリクス型表示装置。
4. A plurality of data buses arranged on an insulating substrate, a plurality of pixel electrodes arranged along the data buses, and an upper portion having an overlapping region with each other with a dielectric layer interposed therebetween. A first two-terminal non-linear element including an electrode and a lower electrode for connecting the data bus and the pixel electrode;
An active matrix display device comprising an electrode substrate, a second electrode substrate including a counter electrode facing the pixel electrode, and a light modulation layer sandwiched between the first electrode and the second electrode, The lower electrode includes a first electrode and a second electrode for canceling the variation of the overlapping region, and respective contour lines of the first and second electrodes are folded inside the upper electrode. Active matrix display device.
【請求項5】 請求項4記載の第1電極基板は前記上部
電極下に第2誘電体層を介し第2重複領域を有して配置
される第2下部電極を含むことを特徴としたアクティブ
マトリクス型表示装置。
5. The first electrode substrate according to claim 4, wherein the first electrode substrate includes a second lower electrode disposed below the upper electrode and having a second overlapping region with a second dielectric layer interposed therebetween. Matrix display device.
【請求項6】 請求項5記載の第2下部電極は、前記第
2重複領域の変動を相殺する第3電極および第4電極を
含み、前記第3および前記第4電極のそれぞれの輪郭線
は前記上部電極内で折り返されていることを特徴とする
アクティブマトリクス型表示装置。
6. The second lower electrode according to claim 5, further comprising a third electrode and a fourth electrode for canceling the fluctuation of the second overlapping region, and the respective contour lines of the third and fourth electrodes are An active matrix type display device characterized by being folded back within the upper electrode.
JP17171295A 1995-07-07 1995-07-07 Active matrix type display device Pending JPH0921996A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17171295A JPH0921996A (en) 1995-07-07 1995-07-07 Active matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17171295A JPH0921996A (en) 1995-07-07 1995-07-07 Active matrix type display device

Publications (1)

Publication Number Publication Date
JPH0921996A true JPH0921996A (en) 1997-01-21

Family

ID=15928286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17171295A Pending JPH0921996A (en) 1995-07-07 1995-07-07 Active matrix type display device

Country Status (1)

Country Link
JP (1) JPH0921996A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336888B1 (en) * 1998-09-07 2003-06-12 주식회사 현대 디스플레이 테크놀로지 LCD
KR100539833B1 (en) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 array circuit board of LCD and fabrication method of thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336888B1 (en) * 1998-09-07 2003-06-12 주식회사 현대 디스플레이 테크놀로지 LCD
KR100539833B1 (en) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 array circuit board of LCD and fabrication method of thereof

Similar Documents

Publication Publication Date Title
US5781261A (en) Active matrix type LCD having light shield layers and counter electrodes made of the same material
EP1621924B1 (en) Liquid crystal display and panel therefor
US8305507B2 (en) Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
US7342633B2 (en) Liquid crystal display and thin film transistor array panel therefor
JP2701832B2 (en) Liquid crystal display
US6411350B2 (en) Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device
JPH0456828A (en) Thin film field effect transistor element array
JPH11125836A (en) Liquid crystal display device and its manufacture
JPH0736058A (en) Active matrix type liquid crystal display device
JPH0830825B2 (en) Active matrix display
JPH1039336A (en) Active matrix type liquid crystal display device
US6118508A (en) Liquid crystal displays including reference electrode lines that extend across multiple pixels
JP3006586B2 (en) Active matrix type liquid crystal display
JP3335895B2 (en) Liquid crystal display
JP4036498B2 (en) Active matrix liquid crystal display device
US20040169780A1 (en) Liquid crystal display
KR100268616B1 (en) Method of manufacturing liquid crystal display device
JPH1082996A (en) Liquid crystal display panel
JP4712402B2 (en) Lower display panel, liquid crystal display device including lower display panel, and manufacturing method thereof
JPH0921996A (en) Active matrix type display device
JP3071648B2 (en) Liquid crystal display device
US20050117083A1 (en) Thin film diode panel and manufacturing method of the same
US7830488B2 (en) Liquid crystal display
JP3282542B2 (en) Active matrix type liquid crystal display
JPH10104644A (en) Substrate for liquid crystal display device