JPH09215177A - Method for determining phase and calculating impedance when system power failure occurs - Google Patents

Method for determining phase and calculating impedance when system power failure occurs

Info

Publication number
JPH09215177A
JPH09215177A JP1276396A JP1276396A JPH09215177A JP H09215177 A JPH09215177 A JP H09215177A JP 1276396 A JP1276396 A JP 1276396A JP 1276396 A JP1276396 A JP 1276396A JP H09215177 A JPH09215177 A JP H09215177A
Authority
JP
Japan
Prior art keywords
phase
impedance
fault
failure
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1276396A
Other languages
Japanese (ja)
Inventor
Masanori Toi
雅則 戸井
Takeji Suenaga
竹司 末永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1276396A priority Critical patent/JPH09215177A/en
Publication of JPH09215177A publication Critical patent/JPH09215177A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To stably calculated the impedance of a power system when a failure occurs in the system by improving the phase determining accuracy. SOLUTION: When a one-line ground fault is not detectable with the conventional detection logic composed of undervoltage relays 1A-1C, ground fault directional relays 2A-2C, and AND gates AN1-AN6, ground fault directional distance relays 5A-5C and AND gates AN7-AN9 confirm the operations of the relays 5A-5C in order of phase impedance from the smallest one to the largest one and determinine the phase having the smallest impedance as a failed phase. Therefore, the failed phase of a power system can be determined accurately even when the large fault current of the system is large.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、電力系統におけ
る、特に送電線の故障点の位相や故障相を検出し保護ま
たは制御を行なう保護制御および故障点標定方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protection control and a fault point locating method for detecting or protecting a phase of a fault point or a fault phase of a power transmission line in a power system to perform protection or control.

【0002】[0002]

【従来の技術】従来、送電線の故障においては、まず、
一般的な保護リレーを単独または組み合わせて故障相お
よび故障点を求める方法がある。すなわち、過電流リレ
ー,不足電圧リレーの動作相を故障相としたり、距離リ
レー動作相を故障相とする。さらに、距離リレーは、故
障時のインピーダンスが或る一定の領域にあるか否かを
判定するものであるため、故障点の領域をゾーンで特定
することができる。送電線の各端の電流の差分に着目す
る差動リレーも同様に、故障点をゾーンで算出可能であ
る。
2. Description of the Related Art Conventionally, in the case of failure of a transmission line, first of all,
There is a method of obtaining a failure phase and a failure point by using general protection relays individually or in combination. That is, the operation phase of the overcurrent relay and the undervoltage relay is set as the failure phase, and the distance relay operation phase is set as the failure phase. Furthermore, since the distance relay determines whether or not the impedance at the time of failure is in a certain fixed area, the area of the failure point can be specified by the zone. Similarly, a differential relay that focuses on the difference between the currents at each end of the power transmission line can calculate the failure point in the zone.

【0003】一方、インピーダンスに着目し故障点を算
出する故障点標定装置(フォルトロケータ:FLとも略
記する。)は、保護リレーのハードウエアをベースと
し、PCT(変圧器,変流器)設置点と故障点までの距
離が送電線のインピーダンスにほぼ比例することに着目
して、故障点までの距離をゾーンではなく絶対値で算出
するものであり、その算出誤差は数百メートルから数K
m程度とされている。
On the other hand, a fault point locator (fault locator: abbreviated as FL) for focusing on impedance and calculating a fault point is based on the hardware of a protection relay and has a PCT (transformer, current transformer) installation point. Focusing on the fact that the distance to the fault point is almost proportional to the impedance of the transmission line, the distance to the fault point is calculated not as a zone but as an absolute value. The calculation error is from several hundred meters to several K.
It is about m.

【0004】[0004]

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

(1)近年、容量の拡大により、系統の常時潮流は増加
しつつある。また、系統の規模の拡大により送電線が長
距離化,メッシュ化され、故障発生時の電圧低下,故障
電流の検出が困難になっている。このことは、不足電圧
リレーによる正しい故障相の検出を阻むものとなる。 (2)また、近年の遮断器の高速化は系統故障の高速遮
断を実現するが、これが逆に、故障時の電圧,電流に着
目して故障点を検出するFLには、検出可能時間を短く
するという問題を生じている。つまり、故障時の電流,
電圧を的確に捉え、さらに、その故障点標定を実現する
(保護リレーの)ハードウエアに組み込まれているアナ
ログ入力回路部フィルタの遅延現象(過渡変化)発生期
間中の電流,電圧を捨てて(この期間のデータを用いて
も正しい値は得られない)、限られた安定期間の電流,
電圧を用いて標定しなければならない。したがって、こ
の発明の課題は系統故障時の相判定の精度向上を図り、
安定したインピーダンス算出を可能にすることにある。
(1) In recent years, the constant power flow of the system is increasing due to the expansion of capacity. Also, due to the expansion of the scale of the system, transmission lines have become longer and meshed, making it difficult to detect voltage drops and fault currents when a fault occurs. This prevents the undervoltage relay from detecting the correct fault phase. (2) In addition, although the recent increase in the speed of circuit breakers realizes high-speed interruption of system failures, on the contrary, FL that detects a failure point by focusing on voltage and current at the time of failure has a detectable time. The problem of shortening has arisen. That is, the current at the time of failure,
Accurately grasp the voltage, and discard the current and voltage during the delay phenomenon (transient change) of the analog input circuit filter built in the hardware (of the protection relay) that realizes the fault location ( The correct value cannot be obtained using the data of this period), the current for a limited stable period,
Must be located using voltage. Therefore, an object of the present invention is to improve the accuracy of phase determination at the time of system failure,
It is to enable stable impedance calculation.

【0005】[0005]

【課題を解決するための手段】かかる問題を解決するた
め、電力系統の送電線に発生した故障に対する保護制御
および故障点標定を行なうに当たり、 (1)前記送電線各相のインピーダンスを求め、相イン
ピーダンスが小さい相の順に地絡方向距離リレーの動作
の有無を確認し、最小のインピーダンス相を地絡発生相
とするようにしている(請求項1の発明)。 (2)前記送電線各線間のインピーダンスを求め、線間
インピーダンスが小さいものの順に短絡方向距離リレー
の動作の有無を確認し、最小のインピーダンス相を短絡
発生相とし、さらに1線地絡を検出したときは、前記短
絡判定をロックするようにしている(請求項1の発
明)。
In order to solve such a problem, in carrying out protection control and fault location for a fault occurring in a transmission line of a power system, (1) the impedance of each phase of the transmission line is obtained, The presence or absence of the operation of the ground fault direction distance relay is checked in the order of the phase having the smallest impedance, and the minimum impedance phase is set as the ground fault occurrence phase (the invention of claim 1). (2) The impedance between each line of the power transmission line is obtained, and the presence or absence of the operation of the short-circuit direction distance relay is confirmed in the order of the smallest line-to-line impedance, and the minimum impedance phase is defined as the short-circuit occurrence phase, and the one-wire ground fault is detected. At this time, the short circuit determination is locked (the invention of claim 1).

【0006】(3)前記送電線各相のインピーダンスを
求め、相インピーダンスが小さい相の順に地絡方向距離
リレーの動作の有無を確認し、最小のインピーダンス相
を地絡発生相とする第1の故障判定と、前記送電線各線
間のインピーダンスを求め、線間インピーダンスが小さ
いものの順に短絡方向距離リレーの動作の有無を確認
し、最小のインピーダンス相を短絡発生相とし、さらに
1線地絡を検出したときは、前記短絡判定をロックする
第2の故障判定とのいずれを行なうかを、短絡故障であ
るかまたは多重故障であるかにより選択するようにして
いる(請求項3の発明)。
(3) The impedance of each phase of the power transmission line is obtained, and the presence or absence of the operation of the ground fault direction distance relay is confirmed in the order of the phase impedance, and the smallest impedance phase is the ground fault occurrence phase. Failure determination and impedance between each line of the transmission line are obtained, and the presence or absence of the operation of the short-circuit direction distance relay is confirmed in the order of the impedance between the lines, and the minimum impedance phase is defined as the short-circuit occurrence phase, and a one-wire ground fault is detected. In such a case, which of the second failure determination that locks the short-circuit determination is performed is selected depending on whether it is a short-circuit failure or multiple failures (invention of claim 3).

【0007】(4)少なくとも地絡方向距離リレーが動
作し、かつ線間電流が変化しないことをもって1線地絡
を検出するようにしている(請求項4の発明)。 (5)前記送電線各線間のインピーダンスを複数時刻分
算出して仮の収束値を求め、この収束値に対し一定の範
囲内にある一定期間内の値の集合の加算平均をとること
により、収束判定をしてインピーダンスを算出するよう
にしている(請求項5の発明)。 (6)上記請求項5の発明では、前記一定期間を故障検
出リレーの立上り,立下りから決定することができる
(請求項6の発明)。
(4) The one-line ground fault is detected when at least the distance relay in the ground fault direction operates and the line current does not change (the invention of claim 4). (5) The impedance between each line of the power transmission line is calculated for a plurality of times to obtain a tentative convergence value, and by taking an arithmetic mean of a set of values within a certain period within a certain range with respect to this convergence value, The convergence is determined and the impedance is calculated (the invention of claim 5). (6) In the invention of claim 5, the fixed period can be determined from the rise and fall of the failure detection relay (invention of claim 6).

【0008】[0008]

【発明の実施の形態】図1はこの発明の実施の形態を示
す回路図、図2はこの発明が適用されるシステムを示す
概要図である。なお、図1はハードウエアイメージで示
しているが、図2の如く絶縁トランス6、アナログフィ
ルタ7A,7B、A/D変換器8、メモリ9およびCP
U10(中央処理装置)などからなる装置の、CPU1
0でソフト処理するようにしても良いのは勿論である。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a schematic diagram showing a system to which the present invention is applied. Although FIG. 1 shows a hardware image, as shown in FIG. 2, the insulating transformer 6, analog filters 7A and 7B, A / D converter 8, memory 9 and CP are shown.
CPU1 of a device such as U10 (central processing unit)
Needless to say, the soft processing may be performed with 0.

【0009】図1において、1A,1B,1Cは各相対
応の不足電圧リレー(27リレーともいう)、2A,2
B,2Cおよび5A,5B,5Cは各相対応の地絡方向
距離リレー(44Gリレーともいう)、AN1〜AN9
はアンドゲート、NR1はノアゲートである。ここで、
地絡方向距離リレー5A,5B,5Cに関し、 Ymin相=相インピーダンスの絶対値が最小の相 Ymdl相=相インピーダンスの絶対値が中間の相 Ymax相=相インピーダンスの絶対値が最大の相 とする。例えば、A,B,Cの3相に対し、 |ZB (・)|(=|VB (・)|/|IB (・)|)
<|ZA (・)|<|ZC (・)| のとき、Ymin相=B相,Ymdl相=A相,Yma
x相=C相である。なお、各記号に(・)を付してベク
トル量を示す。
In FIG. 1, 1A, 1B and 1C are undervoltage relays (also referred to as 27 relays) corresponding to each phase, 2A and 2A.
B, 2C and 5A, 5B, 5C are ground fault direction distance relays (also referred to as 44G relays) corresponding to each phase, AN1 to AN9.
Is an AND gate, and NR1 is a NOR gate. here,
Regarding ground fault direction distance relays 5A, 5B, 5C, Ymin phase = phase with minimum absolute value of phase impedance Ymdl phase = phase with intermediate absolute value of phase impedance Ymax phase = phase with maximum absolute value of phase impedance . For example, A, B, with respect to three-phase C, | Z B (·) | (= | V B (·) | / | I B (·) |)
<| Z A (·) | <| Z C (·) | When, Ymin phase = B phase, Ymdl phase = A phase, Yma
x phase = C phase. In addition, the vector amount is shown by adding (•) to each symbol.

【0010】すなわち、3つの27リレーのブロックと
ANDロジック(AN1〜AN3)により、系統で27
リレーが1相だけ動作した場合の動作相を特定でき、A
N1〜AN3の何れかの出力により1線地絡の可能性が
高い。また、同相の44GリレーをAND(AN4〜A
N6)で付加することにより、故障の内外部判定ができ
る。なお、1,2およびAN1〜AN6を用いたロジッ
クは1線地絡ロジックとして従来からあるものである。
In other words, by using three 27 relay blocks and AND logic (AN1 to AN3), 27
When the relay operates only one phase, the operating phase can be specified.
There is a high possibility of a one-line ground fault due to the output of any of N1 to AN3. In addition, AND (AN4 ~ A
By adding in N6), it is possible to judge the failure inside or outside. The logic using 1, 2 and AN1 to AN6 is conventional as a one-line ground fault logic.

【0011】しかし、系統条件(長距離送電線で故障電
流の大きい系統における負荷端など)によっては、故障
電流による誘起電圧のために27リレーが2相以上動作
したり、逆に27リレーが1相も動作しないケースがあ
る。このとき、上記従来ロジックでは正しい検出ができ
ない。そこで、この発明ではノアゲートNR1、地絡方
向距離リレー5A,5B,5CおよびアンドゲートAN
7〜AN9等を設けて地絡故障を検出するようにしてい
る。すなわち、故障があれば(電圧が大きくて27リレ
ーが動作できなくても)、故障相のインピーダンスは小
さくなり、しかも、インピーダンス角は送電線のインピ
ーダンス角と近くなるため、故障相の44Gリレーは動
作する。したがって、44Gリレーの動作相をもって故
障相とすれば良い。
However, depending on the system conditions (such as the load end in a system with a large fault current in a long-distance transmission line), the 27 relays may operate in two or more phases due to the induced voltage due to the fault current, or conversely, the 27 relays may be 1 In some cases, the phase does not work. At this time, the conventional logic cannot correctly detect. Therefore, in the present invention, the NOR gate NR1, the ground fault direction distance relays 5A, 5B, 5C and the AND gate AN.
7 to AN9 are provided to detect a ground fault. That is, if there is a failure (even if the voltage is high and the 27 relay cannot operate), the impedance of the failure phase becomes small, and the impedance angle is close to the impedance angle of the transmission line. Operate. Therefore, the operation phase of the 44G relay may be regarded as the failure phase.

【0012】ただし、1線地絡でも重潮流等の影響や、
リレーの整定次第では2相以上の44Gリレーが動作す
る場合がある。そのため、相インピーダンスが小さい相
の順(Ymin,Ymdl,Ymax)に44Gリレー
の動作の有無を確認し、故障相を1相に特定する。これ
は、一般に負荷インピーダンスより故障相インピーダン
スが小さいことを利用したものである。このロジックに
よれば、1線地絡を正確に検出できるだけでなく、2回
線に跨がる多重故障でも故障相を特定することが可能と
なる。
However, even if there is a one-line ground fault, the influence of heavy power flow,
Depending on the setting of the relay, a 44G relay with two or more phases may operate. Therefore, the presence or absence of the operation of the 44G relay is confirmed in the order of the phases with the smallest phase impedance (Ymin, Ymdl, Ymax), and the failure phase is specified as one phase. This is based on the fact that the fault phase impedance is generally smaller than the load impedance. According to this logic, not only the one-wire ground fault can be accurately detected, but also the failure phase can be specified even in the multiple failure across two lines.

【0013】従来、2相または3相の故障(短絡,地
絡)については、2相以上の27リレー動作と、27リ
レー動作相の短絡方向距離リレー(44Sリレーともい
う)動作とのアンド条件により故障相を特定するか、最
小線間電圧相または最大線間電流相をもって故障相を特
定しているが、1線地絡の項で延べたように、重潮流,
誘起電圧等の影響やリレーの整定により、故障相を正確
に特定できないことがある。そこで、この発明では図3
に示すように44Sリレー3A,3B,3Cやアンドゲ
ートAN10〜AN12などを設け、線間インピーダン
スが小さいものの順に短絡方向距離リレーの動作の有無
を確認し、最小のインピーダンス相を短絡発生相と判定
するようにしている。ただし、1線地絡時の44Sリレ
ー動作に起因する短絡誤検出を防ぐため、ノアゲートN
R1により1線地絡を検出したときは、上記短絡判定を
しないようにロックしている。
Conventionally, for a two-phase or three-phase failure (short circuit, ground fault), AND condition of 27 relay operations of two or more phases and short circuit direction distance relay (also referred to as 44S relay) operation of 27 relay operating phases. The fault phase is specified by or the fault phase is specified by the minimum line voltage phase or the maximum line current phase.
The failure phase may not be accurately identified due to the influence of induced voltage and the settling of the relay. Therefore, in this invention, FIG.
44S relays 3A, 3B, 3C and AND gates AN10 to AN12, etc. are provided, and the presence or absence of the short-circuit direction distance relay is checked in the order of the smallest line impedance, and the minimum impedance phase is determined as the short-circuit occurrence phase. I am trying to do it. However, in order to prevent erroneous detection of short circuit due to 44S relay operation at the time of 1-wire ground fault, NOR gate N
When a one-line ground fault is detected by R1, the above-mentioned short circuit determination is locked so as not to be performed.

【0014】このとき、各相対応の短絡方向距離リレー
3A,3B,3Cに関し、 Δmin相=線間インピーダンスの絶対値が最小の相 Δmdl相=線間インピーダンスの絶対値が中間の相 Δmax相=線間インピーダンスの絶対値が最大の相 とする。例えば、A,B,Cの3相に対し、 |ZAB(・)|(=|VAB(・)|/|IAB(・)|)
<|ZBC(・)|<|ZCA(・)| のとき、Δmin相=AB相,Δmdl相=BC相,Δ
max相=CA相である。
At this time, regarding the short-circuit direction distance relays 3A, 3B, 3C corresponding to each phase, Δmin phase = phase with minimum absolute value of line impedance Δmdl phase = phase with intermediate absolute value of line impedance Δmax phase = The phase in which the absolute value of the line impedance is the maximum. For example, for three phases A, B and C, | Z AB (•) | (= | V AB (•) | / | I AB (•) |)
<| Z BC (•) | <| Z CA (•) |, Δmin phase = AB phase, Δmdl phase = BC phase, Δ
max phase = CA phase.

【0015】一般に、FLにおいてインピーダンスに着
目して標定する方式では、短絡故障や2相地絡故障の場
合は、線間のインピーダンスを計算して標定する方が良
好な精度が期待できる(なぜならば、相インピーダンス
は正,零,逆相インピーダンスで成立し、線間インピー
ダンスは正,逆相のみであることから、線間インピーダ
ンスの方が零相分の影響のない分有利だからであ
る。)。つまり、FLで短絡検出時(アンドゲートAN
10〜AN12出力時)には線間インピーダンスで標定
し、地絡検出のための相インピーダンスによる標定はロ
ックしたい。
In general, in the method of locating the FL focusing on the impedance, in the case of a short-circuit fault or a two-phase ground fault, it is expected that a better accuracy can be expected by calculating the impedance between the lines and locating it. , The phase impedance consists of positive, zero, and negative phase impedances, and the line impedance has only positive and negative phases. Therefore, the line impedance is advantageous because there is no influence of zero phase.) That is, when a short circuit is detected by FL (and gate AN
10 to AN12 output), the line impedance is used for orientation, and the phase impedance for ground fault detection is desired to be locked.

【0016】図4はかかる場合の実施の形態を示す回路
図で、図1と図3を合成したものである。同図の符号4
は系統が2回線以上に跨がる多重故障であるか否か(多
重故障ありで“1”出力)を判定する多重故障検出ブロ
ック、AN13〜AN15,AN19はアンドゲート、
NR2はノアゲートである。すなわち、図4の如くノア
ゲートNR2を設けて短絡検出優先とし、図1の地絡検
出ロジックをロックする。ただし、多重故障時は線間イ
ンピーダンスでは正しい標定が期待できない(零相分の
影響が大となるため)ので、多重故障検出ブロック4で
多重故障を検出したときは、上記とは逆に短絡検出をア
ンドゲートAN13〜AN15にてロックし、図1の地
絡検出をアンドゲートAN19を介して実行させるよう
にする。
FIG. 4 is a circuit diagram showing an embodiment in such a case, which is a combination of FIG. 1 and FIG. Reference numeral 4 in FIG.
Is a multi-fault detection block that determines whether or not the system is a multi-fault over two or more lines (“1” output when there is a multi-fault). AN13 to AN15 and AN19 are AND gates.
NR2 is a NOR gate. That is, as shown in FIG. 4, a NOR gate NR2 is provided to give priority to short circuit detection, and the ground fault detection logic of FIG. 1 is locked. However, in the case of multiple faults, the correct orientation cannot be expected with the line impedance (because the influence of the zero phase becomes large). Therefore, when multiple faults are detected by the multiple fault detection block 4, the short circuit is detected in reverse to the above. Are locked by AND gates AN13 to AN15, and the ground fault detection of FIG. 1 is executed via the AND gate AN19.

【0017】図5に1線地絡検出の別の例を示す。例え
ば、A相の1線地絡では、B,C相には負荷電流と、A
相に流れる故障電流により誘起する誘起電流とが流れ
る。この誘起電流は殆ど零相分であるので、BC相の線
間電流には誘起電流成分は殆どない。すなわち、A
(B,C)相故障ではBC(CA,AB)相の線間電流
は殆ど変化しない。図5のロジック12A〜12Cは、
このBC(CA,AB)相電流の無変化を検出するもの
である。ロジック12A〜12C中のK1は定数で、仮
にB相またはC相(C相またはA相,A相またはC相)
を含む故障で確実に12A(12B,12C)が“0”
出力となる値である。13A〜13Cは44Gリレーの
整定の都合等のため、遠方の外部故障で44Gリレーが
動作したときに出力をロックするための過電流リレー
で、場合によっては省略しても良い。また、13A〜1
3Cを単なる過電流検出ではなく、故障発生前後の電流
変化分を検出するようにしても良い。K2は定数で、A
相故障で確実に“1”出力をし、かつ、負荷タップ切り
換えなどによる負荷電流の変化では13A〜13Cが
“1”出力をしない値である。さらに、44Gリレー1
1A〜11Cは、1線地絡故障の内外部判定を行なうも
のである。AN16〜AN18はアンドゲートである。
FIG. 5 shows another example of the one-line ground fault detection. For example, in the 1-line ground fault of the A phase, the load current and the A
The induced current induced by the fault current flowing in the phase flows. Since this induced current is almost zero phase, the BC phase line current has almost no induced current component. That is, A
In the (B, C) phase failure, the line current of the BC (CA, AB) phase hardly changes. The logic 12A to 12C of FIG.
This is to detect no change in the BC (CA, AB) phase current. K1 in the logic 12A to 12C is a constant, and is temporarily B phase or C phase (C phase or A phase, A phase or C phase).
12A (12B, 12C) is surely "0" by the failure including
This is the output value. 13A to 13C are overcurrent relays for locking the output when the 44G relay operates due to a distant external failure for convenience of settling of the 44G relay, and may be omitted in some cases. In addition, 13A ~ 1
3C may detect not only the overcurrent detection but also the current change before and after the occurrence of the failure. K2 is a constant, A
It is a value that reliably outputs "1" due to a phase failure, and 13A to 13C do not output "1" when the load current changes due to load tap switching or the like. In addition, 44G relay 1
1A to 11C are for making an internal / external determination of a one-line ground fault. AN16 to AN18 are AND gates.

【0018】図6は系統故障発生時の各種電気量を説明
するための波形である。ここでは、時刻t1で故障が発
生してV(・),I(・)が急変し、時刻t2で起動リ
レー(故障検出リレー)が動作し、さらに、時刻t3で
遮断器(CB)を開放して電流を除去した場合を示す。
その際、この発明が適用されるハードウエアには、図2
に示すようにアナログフィルタ7A,7Bが入っている
ため、フィルタ特性に起因する過渡変化が生じ、これが
|V(・)|,|I(・)|特性の特に時刻t0やt2
あたりに見られるような振動(フィルタによっては過減
衰)を生じ、当然のことながら故障時の算出インピーダ
ンス|Z(・)|も図示のように変化する。
FIG. 6 is a waveform for explaining various amounts of electricity when a system failure occurs. Here, a failure occurs at time t1 and V (•) and I (•) change suddenly, a start relay (failure detection relay) operates at time t2, and the circuit breaker (CB) is opened at time t3. Then, the case where the current is removed is shown.
At this time, the hardware to which the present invention is applied includes the hardware shown in FIG.
Since the analog filters 7A and 7B are included as shown in FIG. 5, a transient change occurs due to the filter characteristic, which causes the | V (•) | and | I (•) | characteristics, especially at times t0 and t2.
The vibration (attenuated depending on the filter) as seen around occurs, and naturally the calculated impedance | Z (•) | at the time of failure also changes as shown in the figure.

【0019】インピーダンスが安定するのは、故障発生
後しばらく時間が経ってからであるが、故障の高速遮断
が行なわれると、安定したインピーダンスを得られる時
間帯が、その分限られてしまう。図6に符号Rで示す時
刻t2〜t3はその限られた時間帯であるが、この部分
Rを詳細に見ると図7に示すように微小の振動が残って
いる。そこで、以下(イ),(ロ)のような処理を実行
する。
The impedance stabilizes after some time has elapsed after the occurrence of the failure. However, if the failure is quickly shut down, the time period during which stable impedance can be obtained is limited accordingly. Times t2 to t3 indicated by reference symbol R in FIG. 6 are the limited time zones, but when this portion R is viewed in detail, minute vibrations remain as shown in FIG. Therefore, the following processes (a) and (b) are executed.

【0020】(イ)図8を参照する。起動リレー14の
動作立上り時刻t2を検出器15により検出し、時刻決
定部16AでそのΔt1時刻前(図6,図7参照)を開
始時刻t1として決定し、この時刻t1から起動リレー
復帰時刻t4までの時間帯をインピーダンス安定期間と
して、この期間のインピーダンスを算出し、後記(ロ)
の平均化または収束判定をしたのち、結果を出力するも
のである。なお、リレー動作が長時間(t4がずっとあ
とになる)の場合、モノステーブルマルチバイブレータ
(単にタイマとも言う)18にて設定されている一定時
間tintを以て打ち切る。なお、Δt1は故障発生よ
りリレーが動作するまでの時間遅れ(t2−t0)より
小さく、tintはフィルタの過渡現象が原理的に収ま
る時間程度であるか、または、系統運用上決まっている
最長故障継続時間である。こうして、検出器17Aで起
動リレー14の立下りを検出するか、起動リレー14の
立上りからtint経過後を起動リレー復帰時刻t4と
して決定する。この期間t1〜t4を利用することによ
り、安定したインピーダンスが得られるようになる。
(B) Please refer to FIG. The detector 15 detects the operation start-up time t2 of the start relay 14, and the time determination unit 16A determines the time Δt1 before that (see FIGS. 6 and 7) as the start time t1, and from this time t1, the start relay return time t4. The impedance stabilization period is the time period up to and the impedance during this period is calculated.
The result is output after averaging or convergence determination of. When the relay operation is for a long time (t4 is after a long time), the monostable multivibrator (also simply referred to as a timer) 18 terminates with a fixed time tint. It should be noted that Δt1 is smaller than the time delay (t2-t0) from the occurrence of a failure until the relay operates, and the tint is about the time during which the transient phenomenon of the filter is in principle settled, or the longest failure determined in system operation. It is the duration. In this way, the detector 17A detects the fall of the start relay 14 or determines the start relay return time t4 after a lapse of tint from the rise of the start relay 14. By using this period t1 to t4, stable impedance can be obtained.

【0021】(ロ)上記(イ)のような処理にも関わら
ず、図7に示す如くインピーダンスが真値に対する許容
誤差(±ε)に収まらない場合、従来手法としては、一
定期間のデータの加算平均(図7ではD1〜D10/1
0=A値)や、次式で示される収束判定、 |(x−1)−(x)|+|(x)−(x+1)|<ε にて最小ε値をとる値、または(x−1),(x),
(x+1)の中間値をとる、若しくは3つの平均をとる
などの方法がある(図7に示すB1,B2参照)。な
お、比較データは3点に限らない。これらのうち、加算
平均をとるものは、図7に示すD1,D3〜D5,D
9,D10のような許容誤差外のデータの影響を受ける
ことになる。また、収束判定の場合、図7のB2の如く
D6〜D8のような良好な結果を得られる場合と、B1
の如くD3〜D5のような許容誤差に収まらない場合と
があり、何れとなるかは不定である。
(B) If the impedance does not fall within the permissible error (± ε) with respect to the true value as shown in FIG. Arithmetic average (D1 to D10 / 1 in FIG. 7)
0 = A value), the convergence judgment shown by the following equation, a value that takes the minimum ε value at | (x−1) − (x) | + | (x) − (x + 1) | <ε, or (x -1), (x),
There is a method of taking an intermediate value of (x + 1) or taking an average of three (see B1 and B2 shown in FIG. 7). The comparison data is not limited to three points. Among these, those taking the arithmetic mean are D1, D3 to D5, D shown in FIG.
It will be affected by data outside the allowable error such as 9, D10. Further, in the case of the convergence determination, when a good result such as D6 to D8 is obtained as in B2 of FIG.
As described above, there is a case where the allowable error such as D3 to D5 cannot be set, and it is uncertain which one.

【0022】そこで、この発明では、収束判定の利点を
活かしつつ、図8の如くして上記のような欠点を除去す
るようにしている。つまり、従来の収束判定では、図7
のB1のケースが問題であるが、これはB1として用い
るデータD3〜D5が誤差範囲を越えていることであ
る。しかし、データD3〜D5は何れも収束値に近く、
この時刻の前後の近い時間帯に、真値に近いデータ(図
7ではD2,D6〜D8)が存在する。よって、図8で
は仮の収束値{y}(y=1〜10)を従来と同様にし
て求め(ステップS1)、この仮の収束値{y}から±
η(η:定数、図5ではεで示している。)以内の値の
集合を得(ステップS2)、その加算平均をとって結果
(出力)とするようにしている(ステップS3)。例え
ば、図5で{y}=D4とすると、集合はD3,D4,
D5,D6,D7,D9とし、{y}=D7とすると、
集合はD2,D6,D7,D8とする。こうして、真値
ではないが一定の許容誤差内に収めることができる。
Therefore, in the present invention, while taking advantage of the convergence determination, the above-mentioned drawbacks are eliminated as shown in FIG. That is, in the conventional convergence determination, FIG.
The case of B1 is a problem, but this is that the data D3 to D5 used as B1 are out of the error range. However, the data D3 to D5 are all close to the convergence value,
Data close to the true value (D2, D6 to D8 in FIG. 7) exist in the near time zone before and after this time. Therefore, in FIG. 8, the provisional convergence value {y} (y = 1 to 10) is obtained in the same manner as in the conventional case (step S1), and ± is calculated from the provisional convergence value {y}.
A set of values within η (η: constant, indicated by ε in FIG. 5) is obtained (step S2), and the arithmetic mean thereof is taken as the result (output) (step S3). For example, if {y} = D4 in FIG. 5, the set is D3, D4,
If D5, D6, D7, D9 and {y} = D7,
The set is D2, D6, D7, D8. In this way, the value is not a true value but can be kept within a certain tolerance.

【0023】[0023]

【発明の効果】この発明によれば、系統故障時の故障相
を、インピーダンスの大小判定および該当リレーの動作
にもとづき決定すること、線間電流の無変化と該当リレ
ーの動作にもとづき1線地絡を検出することで、より正
確な検出が可能になるという利点が得られる。また、短
時間故障でもデータの収集タイミングおよび収束判定を
工夫することで、正確なインピーダンス演算が可能とな
り、信頼性が向上するという利点がもたらされる。
According to the present invention, the failure phase at the time of a system failure is determined based on the magnitude judgment of the impedance and the operation of the corresponding relay, and the one-line ground is based on the no change in the line current and the operation of the corresponding relay. The detection of the junction has the advantage that more accurate detection is possible. Further, even if the failure occurs for a short time, the impedance of the data can be accurately calculated by improving the data collection timing and the convergence determination, and the reliability is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図2】この発明が適用される電力系統を示す概略図で
ある。
FIG. 2 is a schematic diagram showing a power system to which the present invention is applied.

【図3】この発明の第2の実施の形態を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a second embodiment of the present invention.

【図4】この発明の第3の実施の形態を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a third embodiment of the present invention.

【図5】この発明の第4の実施の形態を示す回路図であ
る。
FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention.

【図6】系統故障時の各種電気量を説明するための波形
図である。
FIG. 6 is a waveform diagram for explaining various electric quantities at the time of system failure.

【図7】図6の部分拡大図である。FIG. 7 is a partially enlarged view of FIG.

【図8】この発明による期間決定方法を示すブロック図
である。
FIG. 8 is a block diagram showing a period determining method according to the present invention.

【図9】この発明の第5の実施の形態を説明するための
フローチャートである。
FIG. 9 is a flow chart for explaining the fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1A,1B,1C…不足電圧リレー、2A,2B,2
C,5A,5B,5C,11A,11B,11C…地絡
方向距離リレー、3A,3B,3C…短絡方向距離リレ
ー、4…多重故障検出ブロック、6…絶縁トランス、7
A,7B…アナログフィルタ、8…A/D変換器、9…
メモリ、10…CPU(中央処理装置)、12A,12
B,12C…線間電流判定ブロック、13A,13B,
13C…相電流判定ブロック、AN1〜AN19…アン
ドゲート、NR1,NR2…ノアゲート、OR1…オア
ゲート、14…起動リレー、15…立上り検出器、16
A,16B…時間決定部、17A,17B…立下り検出
器、18…タイマ(モノステーブルマルチバイブレー
タ)。
1A, 1B, 1C ... Undervoltage relay, 2A, 2B, 2
C, 5A, 5B, 5C, 11A, 11B, 11C ... Ground fault direction distance relay, 3A, 3B, 3C ... Short circuit direction distance relay, 4 ... Multiple fault detection block, 6 ... Insulation transformer, 7
A, 7B ... Analog filter, 8 ... A / D converter, 9 ...
Memory, 10 ... CPU (central processing unit), 12A, 12
B, 12C ... Line current determination block, 13A, 13B,
13C ... Phase current determination block, AN1 to AN19 ... AND gate, NR1, NR2 ... NOR gate, OR1 ... OR gate, 14 ... Start relay, 15 ... Rise detector, 16
A, 16B ... Time determination unit, 17A, 17B ... Fall detector, 18 ... Timer (monostable multivibrator).

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 電力系統の送電線に発生した故障に対す
る保護制御および故障点標定を行なうに当たり、 前記送電線各相のインピーダンスを求め、相インピーダ
ンスが小さい相の順に地絡方向距離リレーの動作の有無
を確認し、最小のインピーダンス相を地絡発生相とする
ことを特徴とする系統故障時の相判定方法。
1. When performing protection control and fault location for a fault that has occurred in a power transmission line of a power system, the impedance of each phase of the transmission line is obtained, and the operation of the ground fault direction distance relay is performed in order of the phase impedance having the smallest phase impedance. A phase determination method at the time of a system failure, characterized by confirming the presence or absence and setting the minimum impedance phase as the ground fault occurrence phase.
【請求項2】 電力系統の送電線に発生した故障に対す
る保護制御および故障点標定を行なうに当たり、 前記送電線各線間のインピーダンスを求め、線間インピ
ーダンスが小さいものの順に短絡方向距離リレーの動作
の有無を確認し、最小のインピーダンス相を短絡発生相
とし、さらに1線地絡を検出したときは、前記短絡判定
をロックすることを特徴とする系統故障時の相判定方
法。
2. When performing protection control for a fault that has occurred in a transmission line of a power system and fault location, the impedance between each line of the transmission line is obtained, and the presence or absence of the operation of the short-circuit direction distance relay in order of decreasing line impedance. And a minimum impedance phase as a short circuit generation phase, and further, when a one-line ground fault is detected, the short circuit judgment is locked.
【請求項3】 電力系統の送電線に発生した故障に対す
る保護制御および故障点標定を行なうに当たり、 前記送電線各相のインピーダンスを求め、相インピーダ
ンスが小さい相の順に地絡方向距離リレーの動作の有無
を確認し、最小のインピーダンス相を地絡発生相とする
第1の故障判定と、前記送電線各線間のインピーダンス
を求め、線間インピーダンスが小さいものの順に短絡方
向距離リレーの動作の有無を確認し、最小のインピーダ
ンス相を短絡発生相とし、さらに1線地絡を検出したと
きは、前記短絡判定をロックする第2の故障判定とのい
ずれを行なうかを、短絡故障であるかまたは多重故障で
あるかにより選択することを特徴とする系統故障時の相
判定方法。
3. When performing protection control and fault location for a fault that has occurred in a transmission line of an electric power system, the impedance of each phase of the transmission line is obtained, and the operation of the ground fault direction distance relay is performed in order of the phase impedance having the smallest phase impedance. The presence / absence is checked, the first failure determination in which the minimum impedance phase is the ground fault occurrence phase, the impedance between the lines of the transmission line is obtained, and the presence or absence of the operation of the short-circuit direction distance relay is confirmed in the order of the impedance between the lines However, when the minimum impedance phase is set as the short-circuit generation phase, and when a one-line ground fault is detected, which of the second failure determination that locks the short-circuit determination is the short-circuit failure or the multiple failure is determined. A method for determining a phase at the time of a system failure, which is characterized by selecting whether or not
【請求項4】 電力系統の送電線に発生した故障に対す
る保護制御および故障点標定を行なうに当たり、 少なくとも地絡方向距離リレーが動作し、かつ線間電流
が変化しないことをもって1線地絡を検出することを特
徴とする系統故障時の相判定方法。
4. A one-line ground fault is detected when at least a ground fault direction distance relay operates and a line-to-line current does not change when performing protection control and fault location for a fault that has occurred in a transmission line of a power system. A method for determining a phase at the time of a system failure, which is characterized by:
【請求項5】 電力系統の送電線に発生した故障に対す
る保護制御および故障点標定を行なうに当たり、 前記送電線各線間のインピーダンスを複数時刻分算出し
て仮の収束値を求め、この収束値に対し一定の範囲内に
ある一定期間内の値の集合の加算平均をとることによ
り、収束判定をしてインピーダンスを算出することを特
徴とする系統故障時のインピーダンス算出方法。
5. When performing protection control and fault location for a fault that has occurred in a power transmission line of an electric power system, impedance between each line of the power transmission line is calculated for a plurality of times to obtain a tentative convergence value, and this convergence value is set to this convergence value. On the other hand, a method of calculating an impedance at the time of a system failure, characterized by calculating an impedance by performing a convergence determination by taking an arithmetic mean of a set of values within a certain period within a certain range.
【請求項6】 前記一定期間を故障検出リレーの立上
り,立下りから決定することを特徴とする請求項5に記
載の系統故障時のインピーダンス算出方法。
6. The impedance calculation method at the time of a system failure according to claim 5, wherein the fixed period is determined from the rise and fall of the failure detection relay.
JP1276396A 1996-01-29 1996-01-29 Method for determining phase and calculating impedance when system power failure occurs Pending JPH09215177A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1276396A JPH09215177A (en) 1996-01-29 1996-01-29 Method for determining phase and calculating impedance when system power failure occurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1276396A JPH09215177A (en) 1996-01-29 1996-01-29 Method for determining phase and calculating impedance when system power failure occurs

Publications (1)

Publication Number Publication Date
JPH09215177A true JPH09215177A (en) 1997-08-15

Family

ID=11814447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1276396A Pending JPH09215177A (en) 1996-01-29 1996-01-29 Method for determining phase and calculating impedance when system power failure occurs

Country Status (1)

Country Link
JP (1) JPH09215177A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079378A1 (en) * 2003-03-05 2004-09-16 Jan Berggren Detection of earth faults in three phase systems
JP2008271653A (en) * 2007-04-17 2008-11-06 Mitsubishi Electric Corp Distance relay device
EP2325966A1 (en) * 2008-08-29 2011-05-25 Kabushiki Kaisha Toshiba Short-circuit distance relay
CN105911415A (en) * 2016-04-29 2016-08-31 四川中光防雷科技股份有限公司 Transient component based short circuit fault phase selection method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079378A1 (en) * 2003-03-05 2004-09-16 Jan Berggren Detection of earth faults in three phase systems
JP2008271653A (en) * 2007-04-17 2008-11-06 Mitsubishi Electric Corp Distance relay device
EP2325966A1 (en) * 2008-08-29 2011-05-25 Kabushiki Kaisha Toshiba Short-circuit distance relay
EP2325966A4 (en) * 2008-08-29 2017-05-03 Kabushiki Kaisha Toshiba Short-circuit distance relay
CN105911415A (en) * 2016-04-29 2016-08-31 四川中光防雷科技股份有限公司 Transient component based short circuit fault phase selection method

Similar Documents

Publication Publication Date Title
Tran et al. Current and speed sensor fault diagnosis method applied to induction motor drive
EP1929602B1 (en) Method and system for fault detection in electrical power devices
JP4874824B2 (en) Distance relay device
JPH09215177A (en) Method for determining phase and calculating impedance when system power failure occurs
CN110024249B (en) Method for detecting a fault in an electric power transmission line and protection system using the method
WO2016199293A1 (en) Protection relay device
CA2427821C (en) Current compensation method and device for power system protection
JP2957187B2 (en) Secondary circuit disconnection detector for instrument transformer
US20230236235A1 (en) Method of determining line fault of power system
Halabi et al. Detection of open-circuit faults in multi-level hybrid active neutral point clamped inverters
JPH10313531A (en) Ratio differential relay
JP2009089505A (en) Transformer protection relay
JP3950083B2 (en) Ground fault distance relay
JP2616285B2 (en) Zero-phase current detector
CN112636469B (en) Method for judging reliability of power grid transmission line operation load data
CN115296292B (en) Out-of-step oscillation re-fault protection unlocking and locking method based on single-ended voltage and current frequency
JP2011196701A (en) Device and system for detecting minute ground fault
JPH0365016A (en) Ground fault detector for distribution line
JP3773020B2 (en) Fault location method using multi-terminal electric quantity
Kasztenny et al. Digital low-impedance bus differential protection–Review of principles and approaches
CN117538674A (en) Asymmetric short circuit identification method suitable for flexible direct access
JP2577364B2 (en) 1-line ground fault detection relay system
CN117394287A (en) Line side impedance differential protection method and system suitable for novel power system
JPS59204418A (en) Trestle multichannel ground-fault protecting relay
JP2874316B2 (en) Distance relay