JPH09213871A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09213871A
JPH09213871A JP8040349A JP4034996A JPH09213871A JP H09213871 A JPH09213871 A JP H09213871A JP 8040349 A JP8040349 A JP 8040349A JP 4034996 A JP4034996 A JP 4034996A JP H09213871 A JPH09213871 A JP H09213871A
Authority
JP
Japan
Prior art keywords
package
portions
island
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8040349A
Other languages
Japanese (ja)
Inventor
Yoshio Yokota
芳夫 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP8040349A priority Critical patent/JPH09213871A/en
Publication of JPH09213871A publication Critical patent/JPH09213871A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is capable of dealing with a large current and a high voltage without using an insulating board. SOLUTION: Semiconductor chips 211 to 215 are arranged on the islands 51 to 519 of a lead frame 16 to form a semiconductor device, and the islands 51 to 519 are isolated from a head rail 14 on the base of a hole inside a package, whereby the islands 51 to 519 and the head rail 14 are elongated in creepage distance between them. A recess is provided to a region where sealing material is poured, so that burrs are restrained from being exposed to the outside. In this case, the islands 51 to 519 are arranged near to the base of the package, whereby the package can be improved in heat dissipating properties, and a part of the package over the islands 51 to 519 is made thin, whereby sealing resin can be saved. Mounting holes are provided to the above thinned part of the package, and a heat dissipating fin is screwed down there, whereby the packages can be mounted high in density because the heads of screws are restrained from being exposed out of the package.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は封止材料が充填され
て成るパッケージを用いた半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a package filled with a sealing material.

【0002】[0002]

【従来の技術】近年では、電子装置の小型・高密度化が
増々進んでおり、従来は個別部品で使用されていたパワ
ーデバイスも、駆動回路や保護回路と共に1つのパッケ
ージ内に組み込まれた半導体装置(ハイブリッドIC)が
多用されるようになってきた。
2. Description of the Related Art In recent years, the size and density of electronic devices have been increasing, and power devices, which were conventionally used as individual components, are semiconductors that are incorporated in a single package together with drive circuits and protection circuits. Devices (hybrid ICs) have come to be widely used.

【0003】その従来技術の半導体装置を図8(a)〜
(c)の符号102に示して具体的に説明すると、この半
導体装置102は、エポキシ樹脂がトランスファーモー
ルドで成形されて成るパッケージ107を有しており、
その一側面からリード部1081〜1086が導出されて
プリント基板に実装できるように構成されている。それ
らリード部1081〜1086のうち、中心に配置された
リード部1083は、パッケージ内に位置する金属基板
105と電気的、機械的に接続されており、その表面に
はパワーデバイスチップ106とセラミック基板109
とが、それぞれ半田とエポキシ樹脂とで固定されてい
る。
The conventional semiconductor device is shown in FIGS.
More specifically, the semiconductor device 102 has a package 107 formed by transfer molding of epoxy resin.
The lead portions 108 1 to 108 6 are led out from one side surface thereof and are configured to be mounted on a printed board. Of these lead portions 108 1 to 108 6, lead portions 108 3 disposed in the center, the electrical and the metal substrate 105 located in the package, are mechanically connected, the power device chip 106 on the surface And ceramic substrate 109
Are fixed with solder and epoxy resin, respectively.

【0004】絶縁基板109上には、ICチップ103
と、図示しない回路部品とが搭載され、銅薄膜で構成さ
れた電気配線によって前記パワーデバイスチップ106
を動作させる制御回路が構成されおり、金線ワイヤー1
16によって、この制御回路内に配置されたボンディン
グパッド121とチップ上のボンディングパットやリー
ド部1081〜1086とを結んでチップ間の配線や、チ
ップと各リード部1081〜1086との配線が成されて
いる。このような半導体装置は、実装面積とコストを小
さくできることから、高耐圧、大電流を扱う回路に広く
使用されているが、より一層のコスト低減と、デバイス
の小型・薄型化が求められている。
The IC chip 103 is provided on the insulating substrate 109.
And a circuit component (not shown) are mounted on the power device chip 106 by electrical wiring made of a copper thin film.
A control circuit for operating the
16, the bonding pads 121 arranged in the control circuit are connected to the bonding pads on the chip and the lead parts 108 1 to 108 6 to connect the wires between the chips and the chips and the lead parts 108 1 to 108 6 . Wiring is made. Such a semiconductor device is widely used in a circuit that handles a high withstand voltage and a large current because it can reduce the mounting area and cost, but further cost reduction and miniaturization and thinning of the device are required. .

【0005】そこで近年では、絶縁基板109の削減が
検討されており、絶縁基板109を用いずに、互いに分
離されたリードフレーム上に直接素子を配置した、いわ
ゆるマルチチップモジュールと呼ばれる半導体装置が開
発されるようになってきた。しかしながら放熱性や沿面
距離の問題から、大電流、高電圧を扱うパワーデバイス
チップを内蔵することが困難であり、解決が望まれてい
た。
Therefore, in recent years, reduction of the insulating substrate 109 has been studied, and a semiconductor device called a multi-chip module in which elements are directly arranged on lead frames separated from each other without using the insulating substrate 109 has been developed. It has started to be done. However, due to problems of heat dissipation and creepage distance, it is difficult to incorporate a power device chip that handles a large current and a high voltage, and a solution has been desired.

【0006】[0006]

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたもので、その目的
は、絶縁基板を使用しないで大電流、高電圧を扱える半
導体装置に関する。
The present invention was created in order to solve the above-mentioned disadvantages of the prior art, and its object is a semiconductor device capable of handling a large current and a high voltage without using an insulating substrate.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、2つの部分に分離可能な複
数の切り離し部でヘッドレールに固定された複数のアイ
ランド部と、前記各アイランド部に接続部でそれぞれ接
続された複数のリード部とを有するリードフレームの、
所望のアイランド部に半導体チップを配置し、封止材料
が平板状に成形されて成るパッケージ内に前記各アイラ
ンド部を納め、前記パッケージの一側面から前記リード
部を導出した半導体装置であって、前記パッケージ表面
の封止材料注入位置には凹部が設けられ、前記切り離し
部の分離部分が前記パッケージ内部に位置されたことを
特徴とする。
In order to solve the above-mentioned problems, the invention according to claim 1 has a plurality of island portions fixed to a head rail by a plurality of separating portions which can be separated into two parts, and Of a lead frame having a plurality of lead portions connected to the respective island portions at the connection portions,
A semiconductor device in which a semiconductor chip is arranged on a desired island portion, each of the island portions is housed in a package formed of a sealing material in a flat plate shape, and the lead portion is led out from one side surface of the package, A recess is provided at a position where the sealing material is injected on the surface of the package, and a separation portion of the separation unit is located inside the package.

【0008】また、請求項2記載の発明は、2つの部分
に分離可能な複数の切り離し部でヘッドレールに固定さ
れた複数のアイランド部と、前記各アイランド部に接続
部でそれぞれ接続された複数のリード部とを有するリー
ドフレームの、所望のアイランド部に半導体チップを配
置し、封止材料が平板状に成形されて成るパッケージ内
に前記各アイランド部を納め、前記パッケージの一側面
から前記リード部を導出した半導体装置であって、前記
アイランド部は、前記切り離し部の分離位置と前記リー
ド部の導出位置よりも前記パッケージ裏面近くに位置す
るように構成されたことを特徴とする。
According to a second aspect of the present invention, a plurality of island portions are fixed to the head rail by a plurality of separating portions that can be separated into two parts, and a plurality of island portions are connected to the respective island portions by connecting portions. A semiconductor chip is arranged on a desired island portion of a lead frame having a lead portion and the island portion is housed in a package formed by molding a sealing material into a flat plate shape, and the lead is provided from one side surface of the package. In the semiconductor device, the island portion is located closer to the back surface of the package than the separation position of the separation portion and the lead position of the lead portion.

【0009】この場合、請求項3記載の発明のように、
前記アイランド部とパッケージ表面の間の封止材料の厚
みを、前記切り離し部の分離部分とパッケージ表面との
間の厚みよりも薄く形成したり、また、請求項4記載の
発明のように、前記リード部の導出位置とパッケージ表
面との間の厚みよりも薄く形成するとよい。
In this case, as in the invention described in claim 3,
5. The thickness of the sealing material between the island portion and the package surface is formed thinner than the thickness between the separated portion of the separation portion and the package surface, and the invention according to claim 4 further comprises: It may be formed thinner than the thickness between the lead-out position of the lead portion and the package surface.

【0010】更に、請求項5記載の発明のように、前記
パッケージの薄く形成された部分に取付孔を設け、該取
付孔にねじを挿通して前記パッケージ裏面に放熱フィン
(ヒートシンク)を取り付けたときに、ねじ頭が前記パッ
ケージ表面よりも高くならないように構成するとよい。
Further, as in the invention described in claim 5, a mounting hole is provided in a thinly formed portion of the package, and a screw is inserted into the mounting hole to radiate fins on the back surface of the package.
When the (heat sink) is attached, the screw head may not be higher than the surface of the package.

【0011】このような本発明の構成によれば、複数の
アイランド部のうちの所望のアイランド部に半導体チッ
プを配置し、金線ワイヤー等で半導体チップとリード部
と結線し、金型内に各アイランド部を納めるとともに金
型外部にリード部を導出し、封止材料を注入してトラン
スファーモールド法によって平板状のパッケージを形成
し、アイランド部とヘッドレール、リード部とタイバー
とを分離させると各アイランド部がパッケージ内部に納
められたマルチチップモジュールと呼ばれる半導体装置
が得られる。
According to such a configuration of the present invention, the semiconductor chip is arranged on a desired island portion of the plurality of island portions, and the semiconductor chip and the lead portion are connected by a gold wire wire or the like, and the semiconductor chip is placed in the mold. When each island part is housed, the lead part is led out of the mold, the sealing material is injected, and a flat package is formed by the transfer molding method, and the island part and the head rail, and the lead part and the tie bar are separated. A semiconductor device called a multi-chip module in which each island portion is housed inside the package can be obtained.

【0012】そのトランスファーモールドの際、前記切
り離し部の分離部分が前記パッケージ内部に位置するよ
うにしておくと、アイランド部とヘッドレールとを分離
したときに、前記アイランド部側に残された切り離し部
の分離部分は、分離後にできた穴の底部で露出するよう
にできるので、穴の深さの分だけ半導体装置の沿面距離
を大きくすることができる。特に、金型内に封止材料が
注入される際、成形されるパッケージの封止材料の注入
部分に凹部が形成されるようにしておくと、ばり等がパ
ッケージ表面に突き出ないので都合がよい。
In the transfer molding, if the separating portion of the separating portion is located inside the package, the separating portion left on the island portion side when the island portion and the head rail are separated from each other. Since the separated portion can be exposed at the bottom of the hole formed after the separation, the creeping distance of the semiconductor device can be increased by the depth of the hole. In particular, when the sealing material is injected into the mold, it is convenient to form a recess in the injection portion of the sealing material of the molded package, because burrs and the like do not stick out to the package surface. .

【0013】前述したようなリードフレームとパッケー
ジを有する半導体装置では、リードフレームのアイラン
ド部を、前記切り離し部の分離部分やリード部の導出位
置よりも裏面に近くに位置するようにしておくと、アイ
ランド部と放熱フィンとの間の熱抵抗が小さくなって都
合がよい。この場合、前記アイランド部とパッケージ表
面との間の封止材料の厚みを、切り離し部の分離部分と
パッケージ表面との厚みや、リード部の導出位置とパッ
ケージ表面との厚みよりも薄くしておくと封止材料を節
約できる。
In the semiconductor device having the lead frame and the package as described above, when the island portion of the lead frame is located closer to the back surface than the separated portion of the separation portion or the lead-out position of the lead portion, This is convenient because the thermal resistance between the island portion and the radiation fin is reduced. In this case, the thickness of the sealing material between the island portion and the package surface is made thinner than the thickness between the separated portion of the separating portion and the package surface, and the lead position of the lead portion and the package surface. And the sealing material can be saved.

【0014】更にこの場合には、その薄く形成したとこ
ろに取付孔を設けておき、パッケージ裏面に放熱フィン
を取り付けたときにねじ頭がパッケージ表面よりも高く
ならないようにしておくと、実装の際にねじ頭が邪魔に
ならず、実装密度を向上させることができる。
Further, in this case, when mounting holes are provided in the thinly formed portion so that the screw heads are not higher than the package surface when the heat radiation fins are mounted on the back surface of the package, it is possible to mount the mounting holes. Moreover, the screw head does not get in the way, and the mounting density can be improved.

【0015】[0015]

【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。図1を参照し、符号2は本発明の一実施の
形態のマルチチップモジュールタイプの半導体装置であ
り、エポキシ樹脂がトランスファーモールド成形され、
厚み約4mm、平面外観形状が約50mm×20mmの
略長方形形状のパッケージ3を有している。このパッケ
ージ3の一側面50からはリード部81〜819が導出さ
れており、後工程のフォーミングによって、ZIP配列
に加工できるようにされている。
Embodiments of the present invention will be described with reference to the drawings. Referring to FIG. 1, reference numeral 2 denotes a multi-chip module type semiconductor device according to an embodiment of the present invention, in which epoxy resin is transfer-molded.
The package 3 has a substantially rectangular shape with a thickness of about 4 mm and a planar external shape of about 50 mm × 20 mm. The lead portions 8 1 to 8 19 are led out from the one side surface 50 of the package 3 so that they can be processed into a ZIP array by forming in a subsequent step.

【0016】この半導体装置2には、図2(a)に示すよ
うなリードフレーム16が用いられており、パッケージ
3内部にはアイランド部51〜519が納められ、各リー
ド部81〜819は、接続部71〜719によってアイランド
部51〜519とそれぞれ接続されている。各リード部81
〜819は、トランスファーモールド直後の最初の状態で
は、タイバー10によって互いに連結されている。
A lead frame 16 as shown in FIG. 2A is used in this semiconductor device 2, and island portions 5 1 to 5 19 are housed inside the package 3, and each lead portion 8 1 to 8 19 is connected to the island portions 5 1 to 5 19 by the connecting portions 7 1 to 7 19 , respectively. Each lead 8 1
8 19, the initial state immediately after the transfer molding, are connected to each other by tie bars 10.

【0017】このリードフレーム16の斜視図を図4に
示す。前記アイランド部51〜519のうち、アイランド
部51、510、519は他のアイランド部よりも幅広に形
成され、半導体チップが配置できるように構成されてお
り、そのうちの両端に位置するアイランド部51、519
は切り離し部91〜93によってヘッドレール14と接続
され、運搬の際やトランスファーモールドの際に撓むこ
とがないように構成されている。また、前記各リード部
1〜819の先端はサイドレール13に接続され、一体
に取り扱えるように構成されている。
A perspective view of the lead frame 16 is shown in FIG. Of the island portions 5 1 to 5 19 , the island portions 5 1 , 5 10 and 5 19 are formed wider than the other island portions, and are configured so that semiconductor chips can be arranged. Island area 5 1 , 5 19
Is connected to the head rail 14 by the separating portions 9 1 to 9 3 and is configured so as not to bend during transportation or transfer molding. Further, the tip ends of the lead portions 8 1 to 8 19 are connected to the side rails 13 so that they can be handled integrally.

【0018】前記切り離し部91〜93は、三角形形状に
成形され、ヘッドレール14と面一に設けられた分離部
材911〜913と、同様に三角形形状に成形され、アイ
ランド部51、519の上部端面から立設された分離部材
921〜923とが、互いの一頂点を共通にして略垂直に
接続されて構成されており、そのため中央部がくびれた
形状となって分離部分が構成されており、分離部材91
1〜913と分離部材921〜923とが分離され易いよう
にされている。
[0018] The separation portion 91 to 93 3 is formed into a triangular shape, a separating member 91 1-91 3 provided in the head rail 14 flush, is shaped similarly to the triangular shape, the island portion 5 1 , 5 19 and the separating member 92 1-92 3 erected from the upper end surface of, and is constituted by connecting substantially perpendicularly to a common one vertex of each other, becomes therefore a constricted central portion shape The separating portion is configured, and the separating member 91
1-91 3 and the separating member 92 1-92 3 are as likely to be separated.

【0019】上述したリードフレーム16がダイボンデ
ィング工程を経ると、同図(b)に示すように、パワーデ
バイスチップ211、212がアイランド部51、519
に半田によってそれぞれ直接固定される。また、半導体
チップ213がアイランド部519上に、半導体チップ2
4、215がアイランド部510上に銀ペーストによって
それぞれ直接固定され、絶縁基板を用いずに半導体チッ
プが設けられている。
When the lead frame 16 described above undergoes a die bonding process, the power device chips 21 1 and 21 2 are directly fixed onto the island portions 5 1 and 5 19 by soldering, respectively, as shown in FIG. It Further, the semiconductor chip 21 3 is placed on the island portion 5 19 and the semiconductor chip 2 3
1 4 and 21 5 are directly fixed on the island portion 5 10 by silver paste, and a semiconductor chip is provided without using an insulating substrate.

【0020】また、アイランド部51〜56と、アイラン
ド部514〜519の先端部分はパッケージ3の中央付近に
位置するように伸ばされており、ワイヤーボンディング
工程において、金線ワイヤー22を用い、各半導体チッ
プ213〜215間を接続る際や、各チップ211〜215
とアイランド部51〜519とを接続するさいに、ボール
ボンディングを行い易いように構成されている。そのた
め、中央の位置から遠いアイランド部52〜56やアイラ
ンド部514〜518は、リードフレーム材が細長く成形さ
れてしまい撓み易くなっている。そこで、アイランド部
1〜57と、アイランド部513〜519との表面に樹脂シ
ート111、112を設け、各アイランド部52〜56、5
14〜518を、それぞれ両端のアイランド部51、57、5
13、519に固定することで、運搬やトランスファーモー
ルドの際に撓まないようにされている。
Further, the tip portions of the island portions 5 1 to 5 6 and the island portions 5 14 to 5 19 are extended so as to be located near the center of the package 3, and the gold wire 22 is attached in the wire bonding step. Used to connect the semiconductor chips 21 3 to 21 5 and to connect the semiconductor chips 21 1 to 21 5
It is configured such that ball bonding can be easily performed when the and the island portions 5 1 to 5 19 are connected. Therefore, the central position far from the island portion 5 2-5 6 and the island portion 5 14-5 18 is made more flexible lead frame material will be molded elongated. Therefore, the resin sheets 11 1 and 11 2 are provided on the surfaces of the island portions 5 1 to 5 7 and the island portions 5 13 to 5 19, and the island portions 5 2 to 5 6 and 5 are formed.
14 5 18, the opposite ends island portions 5 1, 5 7, 5
13, 5 19 or be secured to, and is prevented flex during transport and transfer molding.

【0021】このように構成されたリードフレーム16
を、モールド工程に於いて、トランスファーモールドに
用いる金型内に配置し、切り離し部91〜93側が位置す
る金型内周面の注入孔からエポキシ樹脂を注入すると、
図3(c)に示すようにパッケージ3が形成される。
The lead frame 16 constructed in this way
Is placed in the mold used for transfer molding in the molding step, and epoxy resin is injected from the injection hole of the mold inner peripheral surface where the cut-off parts 9 1 to 9 3 are located,
The package 3 is formed as shown in FIG.

【0022】そのトランスファーモールドの際には、リ
ード部81〜819とタイバー10とが金型のキャビティ
外に位置するようにされているので、各リード部81
19はパッケージ3の一側面50から導出される。他
方、その一側面50と対向する側面には凹部4が形成さ
れており、前記注入孔はこの凹部4の位置にあり、従っ
て、エポキシ樹脂は前記凹部4が形成される位置から注
入されるので、パッケージ3を金型から取り出したとき
にバリは凹部4に納められ、表面に出ることがない。な
お、ヘッドレール14側に設けられた分離部材911
913は、この凹部4からパッケージ3の外部に出るよ
うにされている。
At the time of the transfer molding, since the lead portions 8 1 to 8 19 and the tie bar 10 are located outside the cavity of the mold, each lead portion 8 1 to 8 19
8 19 is led out from one side surface 50 of the package 3. On the other hand, a concave portion 4 is formed on the side surface opposite to the one side surface 50, and the injection hole is at the position of the concave portion 4. Therefore, the epoxy resin is injected from the position where the concave portion 4 is formed. When the package 3 is taken out of the mold, the burr is housed in the recess 4 and does not appear on the surface. In addition, the separation members 91 1 to
The reference numeral 91 3 is adapted to be projected from the recess 4 to the outside of the package 3.

【0023】また、各アイランド部51〜519と各リー
ド部81〜819との間にはそれぞれ接続部71〜719が設
けられており、この接続部71〜719が作る段差の分だ
け、アイランド部51〜519が位置する平面よりもリー
ド部81〜819が位置する平面の方が高くなるように構
成されており、その差によって、図2(b)の状態のリー
ドフレーム16を金型内に配置してトランスファーモー
ルドをすると、各アイランド部51〜519がパッケージ
3の裏面付近に位置し、パッケージ3の一側面の厚み方
向中央付近からリード部81〜819が導出されるように
構成されている。
Further, connecting portions 7 1 to 7 19 are provided between the island portions 5 1 to 5 19 and the lead portions 8 1 to 8 19 , respectively, and these connecting portions 7 1 to 7 19 are provided. The plane in which the lead portions 8 1 to 8 19 are located is higher than the plane in which the island portions 5 1 to 5 19 are located by the amount of the step to be created. When the lead frame 16 in the state of (4) is placed in the mold and transfer molding is performed, the respective island portions 5 1 to 5 19 are located near the back surface of the package 3, and lead is performed from near the center in the thickness direction of one side surface of the package 3. The parts 8 1 to 8 19 are configured to be led out.

【0024】また、トランスファーモールドの際には、
パッケージ3表面に、上下方向中央付近に帯状の薄肉部
6が設けられるようにされている。この薄肉部6と裏面
との間には、前記各アイランド部51〜519が位置して
いるので、薄肉部6が設けられているパッケージ3表面
と前記各アイランド部51〜519との間のエポキシ樹脂
の厚みは、切り離し部91〜93が残された部分とパッケ
ージ3表面との間の厚みよりも薄く形成されており、ま
た、パッケージ3からリード部81〜819が導出される
位置とパッケージ3表面との間の厚みよりも薄く形成さ
れており、エポキシ樹脂使用量が少なくなるようにされ
ている。
In addition, during transfer molding,
A strip-shaped thin portion 6 is provided on the surface of the package 3 near the center in the vertical direction. Since the island portions 5 1 to 5 19 are located between the thin portion 6 and the back surface, the surface of the package 3 provided with the thin portion 6 and the island portions 5 1 to 5 19 The thickness of the epoxy resin between the two is formed thinner than the thickness between the portion where the separating portions 9 1 to 9 3 are left and the surface of the package 3, and the package 3 to the lead portions 8 1 to 8 19 are formed. Is formed to be thinner than the thickness between the position where the is extracted and the surface of the package 3, and the amount of epoxy resin used is reduced.

【0025】このようなトランスファーモールドを行っ
た後、タイバー10を切断すると共に前記切り離し部9
1〜93のくびれ部分からヘッドレール14を分離させる
と各アイランド部51〜519、及び各リード部81〜819
は、エポキシ樹脂で固定されながら電気的・機械的に分
離され、図3(d)に示す半導体装置2が得られる。
After performing such transfer molding, the tie bar 10 is cut and the separating portion 9 is cut.
1-9 3 each island from the constricted portion and to separate the head rail 14 5 1-5 19, and respective lead portions 8 1-8 19
Are electrically and mechanically separated while being fixed with an epoxy resin, and the semiconductor device 2 shown in FIG. 3D is obtained.

【0026】各リード部81〜819をZIP配列にフォ
ーミングし、この半導体装置2に放熱フィンを取り付け
た状態を図5に示す。前記薄肉部6の左右端部には取付
孔151、152が設けられており、パッケージ3の裏面
に放熱フィン17を配置し、その取付孔151、152
挿通された図示しないねじによってねじ止めすると、パ
ッケージ3と放熱フィン17とが密着される。その際、
取付孔151、152が薄肉部6に設けられているので、
ねじ頭がパッケージ3表面から突きでないようにでき
る。
FIG. 5 shows a state in which each of the lead portions 8 1 to 8 19 is formed into a ZIP array and a radiation fin is attached to the semiconductor device 2. Mounting holes 15 1 and 15 2 are provided at the left and right ends of the thin portion 6, and a radiation fin 17 is arranged on the back surface of the package 3, and screws (not shown) inserted into the mounting holes 15 1 and 15 2 are provided. When screwed by, the package 3 and the radiation fin 17 are brought into close contact with each other. that time,
Since the mounting holes 15 1 and 15 2 are provided in the thin portion 6,
It is possible that the screw head does not protrude from the surface of the package 3.

【0027】このときのリード部81〜819側の沿面距
離は、各リード部81〜819と放熱フィン17との間の
直線的な距離であるが、アイランド部51、519側で
は、切り離し部91〜93のくびれ部でヘッドレール14
が切り離される際にパッケージ3内部に分離部材921
〜923が残されており、分離部材911〜913が取り
去られてできた孔19内部にその分離部材921〜923
の端部が露出しているので、その部分の沿面距離は、孔
19の深さaと、孔19の開口端から放熱フィン17ま
での距離bとの和(a+b)になり、沿面距離を大きくす
ることができる。ここでは沿面距離は2mm以上になる
ようにされている。
The creepage distance on the side of the lead portions 8 1 to 8 19 at this time is a linear distance between each of the lead portions 8 1 to 8 19 and the heat radiation fin 17, but is not limited to the island portions 5 1 , 5 19. On the side, the head rail 14 is formed at the constricted portion of the separating portions 9 1 to 9 3.
The separating member 92 1 inside the package 3 when the
To 92 3 and is left, the separation member 91 1-91 3 the separation member 92 1-92 3 inside hole 19 Deki been removed is
Since the end portion of is exposed, the creepage distance at that portion is the sum (a + b) of the depth a of the hole 19 and the distance b from the opening end of the hole 19 to the heat dissipation fin 17, and the creepage distance is Can be large. Here, the creepage distance is set to 2 mm or more.

【0028】なお、上記半導体装置2と異なり、図6
(a)に示した半導体装置2'のように、リード部81〜8
19側の沿面距離fの大きさを変えないでリード部8'1
8'19とアイランド部5'1〜5'19との間に段差をなくし
た場合は、パッケージ3'は、上部の厚みd1、中央部の
厚みd2、リード部側の厚みd3ともに同じ値となってし
まい、薄肉部を設けることができない分だけエポキシ樹
脂を多量に必要として不経済になる。また、この場合に
はアイランド部5'1〜5'19と放熱フィンとの間のエポ
キシ樹脂が厚くなるので放熱性が悪化してしまう。
Unlike the semiconductor device 2 described above, FIG.
Like the semiconductor device 2'shown in (a), the lead portions 8 1 to 8
Lead portion 8 without changing the size of the 19 side of the creepage distance f '1 ~
'If you lose the step between the 19, the package 3' 8 '19 and the island portion 5' 1-5, the upper thickness d 1, the thickness d 2 of the central portion, the lead portion side thickness d 3 together Since the values are the same, a large amount of epoxy resin is required due to the inability to provide a thin portion, which is uneconomical. Further, in this case, since the epoxy resin between the island portions 5 ′ 1 to 5 ′ 19 and the heat radiation fin becomes thick, the heat radiation property deteriorates.

【0029】他方、同図(b)に示した半導体装置2"の
ように、接続部による段差を設けず、アイランド部5"1
〜5"19とリード部81〜819との高さを同じにしてアイ
ランド部5"1〜5"19をパッケージ3"の裏面近くに配置
した場合には、パッケージ3"上部の厚みgよりも、中
央付近の厚みh1とリード部側下部の厚みh2とを薄くで
きる。しかし、リード部8"1〜8"19側の沿面距離jが
短くなってしまい、高電圧を扱えなくなってしまう。本
発明の半導体装置2には、このような不都合はない。
On the other hand, unlike the semiconductor device 2 "shown in FIG. 1B, the island portion 5" 1
If the island portions 5 " 1 to 5" 19 are arranged near the back surface of the package 3 "with the heights of ~ 5" 19 and the lead portions 8 1 to 8 19 being the same, the thickness g of the upper portion of the package 3 "g The thickness h 1 in the vicinity of the center and the thickness h 2 in the lower portion on the lead portion side can be made smaller than the above, but the creepage distance j on the lead portion 8 " 1 to 8" 19 side becomes short and high voltage cannot be handled. The semiconductor device 2 of the present invention does not have such an inconvenience.

【0030】以上はエポキシ樹脂でパッケージを構成し
た場合について説明したが、封止材料はそれに限定され
るものではなく、例えばシリコン樹脂を用いることも可
能である。また、パッケージの成型方法もトランスファ
ーモールドに限定されるものではないが、凹部4は、エ
ポキシ樹脂をトランスファーモールドで成形する際のバ
リ対策に特に有効である。
Although the case where the package is made of the epoxy resin has been described above, the sealing material is not limited to this, and for example, a silicone resin can be used. Also, the method of molding the package is not limited to transfer molding, but the recess 4 is particularly effective as a burr countermeasure when molding epoxy resin by transfer molding.

【0031】また、本発明の切り離し部は、2つの分離
部材911〜913及び921〜923の一頂点を共通にし
て接続するものに限定されるものではなく、例えば、図
7(a)の切り離し部9'に示すように、アイランド部に
垂直に立設されている分離部材97aとヘッドレール側
に設けられている分離部材97bとを、狭部87で略垂
直に接続し、分離部材97bを引っ張ったときに、前記
狭部87が切れて分離されるようにしてもよい。
Further, the cut-off portion of the present invention is not limited to the one that connects two separate members 91 1 to 91 3 and 92 1 to 92 3 in one corner a in the common, e.g., FIG. 7 ( As shown in the separation part 9 ′ in a), the separation member 97a vertically standing on the island portion and the separation member 97b provided on the head rail side are connected substantially vertically at the narrow portion 87, The narrow portion 87 may be cut and separated when the separating member 97b is pulled.

【0032】また、同図(b)の切り離し部9''のよう
に、アイランド部側に垂直に立設されている分離部材9
8aとヘッドレール側に設けられている分離部材98bと
を、互いに略垂直になるように設けておき、分離部材9
8bを引っ張ったときに、該分離部材98bに設けられた
溝88で分離し、ヘッドレールがアイランド部側から取
り外されるようにしてもよい。
A separating member 9 which is erected vertically on the island portion side, like a separating portion 9 '' in FIG.
8a and a separating member 98b provided on the head rail side are provided so as to be substantially perpendicular to each other.
When 8b is pulled, it may be separated by a groove 88 provided in the separating member 98b so that the head rail is removed from the island portion side.

【0033】この場合、前記溝88に代え、同図(c)に
示した切り離し部9'''のように、ヘッドレール側の分
離部材99bに切れ込み89を設けてアイランド部側の
分離部材99aと接続してもよい。
In this case, instead of the groove 88, a notch 89 is provided in the separating member 99b on the head rail side to form a separating member 99a on the island portion side, as in the separating portion 9 '''shown in FIG. May be connected with.

【0034】要するに、ヘッドレール側を引っ張っる等
してヘッドレールをアイランド部から取り外す際、切り
離し部9'〜9'''のアイランド部側に残された部分がパ
ッケージ内に位置し、且つその表面が露出する部分が穴
の底部にあるような構成であれば、沿面距離を大きくす
ることができるので、本発明に含まれる。
In short, when the head rail is removed from the island portion by pulling the head rail side or the like, the portions of the cut-off portions 9'-9 '''left on the island portion side are located in the package, and If the surface exposed portion is at the bottom of the hole, the creepage distance can be increased and is included in the present invention.

【0035】[0035]

【発明の効果】沿面距離を大きくすることができるの
で、高電圧を扱う半導体装置に有効であり、また、製造
工程でのバリ取りの作業を省略することができる。絶縁
基板を内蔵することなく、大電流、高耐圧のパワーデバ
イスを内蔵することができる。加熱されるアイランド部
を放熱フィン近くに位置させることができるので放熱性
が良く、また、その部分のパッケージを薄く形成できる
ので封止材料の節約になり、低コストの半導体装置を作
ることができる。薄く形成した部分に放熱フィンの取付
孔を設けておけば、ねじ頭がパッケージ表面から突き出
ないからプリント基板への実装密度を向上させることが
可能となる。
Since the creepage distance can be increased, it is effective for a semiconductor device that handles a high voltage, and the deburring work in the manufacturing process can be omitted. It is possible to incorporate a power device with a large current and a high breakdown voltage without incorporating an insulating substrate. Since the heated island portion can be located near the radiation fins, the heat radiation is good, and the package of that portion can be formed thin, so that the sealing material can be saved and a low-cost semiconductor device can be manufactured. . If the mounting holes for the heat radiation fins are provided in the thin portion, the screw heads do not protrude from the package surface, so that the mounting density on the printed circuit board can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態の半導体装置の斜視図FIG. 1 is a perspective view of a semiconductor device according to an embodiment of the present invention.

【図2】その半導体装置の製造工程を説明するための図 (a):リードフレームの状態 (b):ダイボンドとワイヤーボンドが行われた状態FIG. 2 is a diagram for explaining the manufacturing process of the semiconductor device (a): state of lead frame (b): state of die-bonding and wire-bonding

【図3】 (c):モールドが行われた状態 (d):切断が行われた状態FIG. 3 (c): Molded state (d): Cutting state

【図4】リードフレームの斜視図FIG. 4 is a perspective view of a lead frame.

【図5】沿面距離を説明するための図FIG. 5 is a diagram for explaining a creepage distance.

【図6】(a)、(b):パッケージの厚みと沿面距離を説
明するための図
6A and 6B are diagrams for explaining the thickness and creepage distance of the package.

【図7】(a)〜(c):切り離し部の例FIG. 7 (a) to (c): Example of separation part

【図8】(a):従来技術の半導体装置の斜視図 (b):その内部平面図 (c):その内部側面図8A is a perspective view of a conventional semiconductor device, FIG. 8B is a plan view of the inside, and FIG. 8C is a side view of the inside.

【符号の説明】[Explanation of symbols]

2……半導体装置 3……パッケージ 4……凹部 51〜519……アイランド部 6……薄肉部 71
19……接続部 81〜819……リード部 91〜93……切り離し部
10……タイバー 111、112……樹脂シート 13……サイドレール 14……ヘッドレール 151、152……取付孔 16……リードフレーム 17……放熱フィン 1
9……孔 211〜215……半導体チップ 22……金線ワイヤ
ー 50……パッケージの一側面 911〜913、921
〜923……分離部材
2 ... Semiconductor device 3 ... Package 4 ... Recessed portion 5 1 to 5 19 ... Island portion 6 ... Thin portion 7 1 ...
7 19 ...... Connection part 8 1 to 8 19 ...... Lead part 9 1 to 9 3 ...... Disconnection part
10 tie bar 11 1 11 2 resin sheet 13 side rail 14 head rail 15 1 15 2 mounting hole 16 lead frame 17 radiating fin 1
9 ...... hole 21 1 to 21 5 ...... semiconductor chip 22 ...... gold wire 50 ...... one side surface of package 91 1 to 91 3 , 92 1
~ 923 3 Separation member

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 2つの部分に分離可能な複数の切り離し
部でヘッドレールに固定された複数のアイランド部と、 前記各アイランド部に接続部でそれぞれ接続された複数
のリード部とを有するリードフレームの、 所望のアイランド部に半導体チップを配置し、封止材料
が平板状に成形されて成るパッケージ内に前記各アイラ
ンド部を納め、前記パッケージの一側面から前記リード
部を導出した半導体装置であって、 前記パッケージ表面の封止材料注入位置には凹部が設け
られ、 前記切り離し部の分離部分が前記パッケージ内部に位置
されたことを特徴とする半導体装置。
1. A lead frame having a plurality of island portions fixed to a head rail by a plurality of detachable portions that can be separated into two portions, and a plurality of lead portions each connected to each of the island portions by a connecting portion. , A semiconductor device in which a semiconductor chip is arranged on a desired island portion, each of the island portions is housed in a package formed by molding a sealing material into a flat plate, and the lead portion is led out from one side surface of the package. A semiconductor device is characterized in that a recess is provided at a sealing material injection position on the surface of the package, and a separation part of the separation part is located inside the package.
【請求項2】 2つの部分に分離可能な複数の切り離し
部でヘッドレールに固定された複数のアイランド部と、 前記各アイランド部に接続部でそれぞれ接続された複数
のリード部とを有するリードフレームの、 所望のアイランド部に半導体チップを配置し、封止材料
が平板状に成形されて成るパッケージ内に前記各アイラ
ンド部を納め、前記パッケージの一側面から前記リード
部を導出した半導体装置であって、 前記アイランド部は、前記切り離し部の分離位置と前記
リード部の導出位置よりも前記パッケージ裏面近くに位
置するように構成されたことを特徴とする半導体装置。
2. A lead frame having a plurality of island portions fixed to a head rail by a plurality of detachable portions that are separable into two portions, and a plurality of lead portions each connected to each of the island portions by a connecting portion. , A semiconductor device in which a semiconductor chip is arranged on a desired island portion, each of the island portions is housed in a package formed by molding a sealing material into a flat plate, and the lead portion is led out from one side surface of the package. The semiconductor device is characterized in that the island portion is located closer to the back surface of the package than the separation position of the separation portion and the lead-out position of the lead portion.
【請求項3】 前記アイランド部と前記パッケージ表面
との間の封止材料の厚みは、前記切り離し部の分離部分
とパッケージ表面との間の厚みよりも薄く形成されたこ
とを特徴とする請求項2記載の半導体装置。
3. The thickness of the sealing material between the island portion and the package surface is formed thinner than the thickness between the separated portion of the separation portion and the package surface. 2. The semiconductor device according to 2.
【請求項4】 前記アイランド部と前記パッケージ表面
との間の封止材料の厚みは、前記リード部の導出位置と
パッケージ表面との間の厚みよりも薄く形成されたこと
を特徴とする請求項2又は請求項3のいずれか1項記載
の半導体装置。
4. The thickness of the sealing material between the island portion and the package surface is formed thinner than the thickness between the lead-out position of the lead portion and the package surface. The semiconductor device according to claim 2 or claim 3.
【請求項5】 前記パッケージの薄く形成された部分に
は取付孔が設けられ、該取付孔にねじを挿通して前記パ
ッケージ裏面に放熱フィンを取り付けたときに、ねじ頭
が前記パッケージ表面よりも高くならないように構成さ
れたことを特徴とする請求項2乃至請求項4のいずれか
1項記載の半導体装置。
5. A mounting hole is provided in a thinly formed portion of the package, and when a screw is inserted through the mounting hole and a heat radiation fin is mounted on the back surface of the package, the screw head is located above the surface of the package. The semiconductor device according to any one of claims 2 to 4, wherein the semiconductor device is configured so as not to increase in height.
JP8040349A 1996-02-02 1996-02-02 Semiconductor device Pending JPH09213871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8040349A JPH09213871A (en) 1996-02-02 1996-02-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8040349A JPH09213871A (en) 1996-02-02 1996-02-02 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH09213871A true JPH09213871A (en) 1997-08-15

Family

ID=12578165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8040349A Pending JPH09213871A (en) 1996-02-02 1996-02-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH09213871A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027090A (en) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd Semiconductor apparatus
JP2009135444A (en) * 2007-10-15 2009-06-18 Power Integrations Inc Package for power semiconductor device
JP2010108954A (en) * 2008-10-28 2010-05-13 Shindengen Electric Mfg Co Ltd Lead frame and semiconductor device
JP2019075476A (en) * 2017-10-17 2019-05-16 三菱電機株式会社 Power module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027090A (en) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd Semiconductor apparatus
JP2009135444A (en) * 2007-10-15 2009-06-18 Power Integrations Inc Package for power semiconductor device
JP2010108954A (en) * 2008-10-28 2010-05-13 Shindengen Electric Mfg Co Ltd Lead frame and semiconductor device
JP2019075476A (en) * 2017-10-17 2019-05-16 三菱電機株式会社 Power module

Similar Documents

Publication Publication Date Title
JP3877401B2 (en) Manufacturing method of semiconductor device
JP5442368B2 (en) IC chip package with direct lead wire
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
TWI450373B (en) Dual side cooling integrated power device package and module and methods of manufacture
US6392308B2 (en) Semiconductor device having bumper portions integral with a heat sink
US20040063240A1 (en) Semiconductor die package including drain clip
EP0247775A2 (en) Semiconductor package with high density I/O lead connection
US20080268576A1 (en) Method of manufacturing a semiconductor device
EP2577726B1 (en) Stacked interposer leadframes
JPH09139461A (en) Semiconductor power module
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
JPH0758277A (en) Semiconductor device
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
US7851897B1 (en) IC package structures for high power dissipation and low RDSon
JPH11191561A (en) Manufacture of semiconductor device
JP3877410B2 (en) Manufacturing method of semiconductor device
JP3877402B2 (en) Manufacturing method of semiconductor device
JPH09213871A (en) Semiconductor device
JPH09186288A (en) Semiconductor device
JPH11176856A (en) Manufacture of semiconductor device
CN111244061B (en) Packaging structure of gallium nitride equipment
CN112786456A (en) Semiconductor package and related method
JP4207791B2 (en) Semiconductor device
JPS6318860B2 (en)