JPH09213871A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09213871A
JPH09213871A JP8040349A JP4034996A JPH09213871A JP H09213871 A JPH09213871 A JP H09213871A JP 8040349 A JP8040349 A JP 8040349A JP 4034996 A JP4034996 A JP 4034996A JP H09213871 A JPH09213871 A JP H09213871A
Authority
JP
Japan
Prior art keywords
portion
package
island
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8040349A
Other languages
Japanese (ja)
Inventor
Yoshio Yokota
芳夫 横田
Original Assignee
Shindengen Electric Mfg Co Ltd
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Mfg Co Ltd, 新電元工業株式会社 filed Critical Shindengen Electric Mfg Co Ltd
Priority to JP8040349A priority Critical patent/JPH09213871A/en
Publication of JPH09213871A publication Critical patent/JPH09213871A/en
Application status is Granted legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is capable of dealing with a large current and a high voltage without using an insulating board.
SOLUTION: Semiconductor chips 211 to 215 are arranged on the islands 51 to 519 of a lead frame 16 to form a semiconductor device, and the islands 51 to 519 are isolated from a head rail 14 on the base of a hole inside a package, whereby the islands 51 to 519 and the head rail 14 are elongated in creepage distance between them. A recess is provided to a region where sealing material is poured, so that burrs are restrained from being exposed to the outside. In this case, the islands 51 to 519 are arranged near to the base of the package, whereby the package can be improved in heat dissipating properties, and a part of the package over the islands 51 to 519 is made thin, whereby sealing resin can be saved. Mounting holes are provided to the above thinned part of the package, and a heat dissipating fin is screwed down there, whereby the packages can be mounted high in density because the heads of screws are restrained from being exposed out of the package.
COPYRIGHT: (C)1997,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は封止材料が充填されて成るパッケージを用いた半導体装置に関する。 The present invention relates to relates to a semiconductor device using a package sealing material is formed by filling.

【0002】 [0002]

【従来の技術】近年では、電子装置の小型・高密度化が増々進んでおり、従来は個別部品で使用されていたパワーデバイスも、駆動回路や保護回路と共に1つのパッケージ内に組み込まれた半導体装置(ハイブリッドIC)が多用されるようになってきた。 BACKGROUND OF THE INVENTION Recently, compact and has at densification increasingly progressing of the electronic device, the conventional power devices that were used in separate parts including semiconductor incorporated in one package together with the drive circuit and the protection circuit apparatus (hybrid IC) has come to be widely used.

【0003】その従来技術の半導体装置を図8(a)〜 [0003] As a prior art semiconductor device in FIG. 8 (a) ~
(c)の符号102に示して具体的に説明すると、この半導体装置102は、エポキシ樹脂がトランスファーモールドで成形されて成るパッケージ107を有しており、 Specifically explaining shown by reference numeral 102 in (c), the semiconductor device 102 has a package 107 which epoxy resin is formed by molding with the transfer molding,
その一側面からリード部108 1 〜108 6が導出されてプリント基板に実装できるように構成されている。 One aspect lead from unit 108 1 to 108 6 is configured to be mounted to be guided to the printed circuit board that. それらリード部108 1 〜108 6のうち、中心に配置されたリード部108 3は、パッケージ内に位置する金属基板105と電気的、機械的に接続されており、その表面にはパワーデバイスチップ106とセラミック基板109 Of these lead portions 108 1 to 108 6, lead portions 108 3 disposed in the center, the electrical and the metal substrate 105 located in the package, are mechanically connected, the power device chip 106 on the surface and the ceramic substrate 109
とが、それぞれ半田とエポキシ樹脂とで固定されている。 Bets are fixed by the respective solder and epoxy resin.

【0004】絶縁基板109上には、ICチップ103 [0004] On the insulating substrate 109, IC chip 103
と、図示しない回路部品とが搭載され、銅薄膜で構成された電気配線によって前記パワーデバイスチップ106 When are mounted and the circuit components (not shown), the by electrical wiring made of a copper thin film power device chip 106
を動作させる制御回路が構成されおり、金線ワイヤー1 And a configuration control circuit for operating the, gold wires 1
16によって、この制御回路内に配置されたボンディングパッド121とチップ上のボンディングパットやリード部108 1 〜108 6とを結んでチップ間の配線や、チップと各リード部108 1 〜108 6との配線が成されている。 By 16, wiring or between chips by connecting the bonding pad and the lead portion 108 1-108 6 on the bonding pads 121 disposed on the control circuit chip, the chip and the respective lead portions 108 1 to 108 6 wiring have been made. このような半導体装置は、実装面積とコストを小さくできることから、高耐圧、大電流を扱う回路に広く使用されているが、より一層のコスト低減と、デバイスの小型・薄型化が求められている。 Such a semiconductor device, because it can reduce the mounting area and cost, high breakdown voltage, are widely used in the circuit that handles a large current, more and more of the cost, size and thickness of the device has been demanded .

【0005】そこで近年では、絶縁基板109の削減が検討されており、絶縁基板109を用いずに、互いに分離されたリードフレーム上に直接素子を配置した、いわゆるマルチチップモジュールと呼ばれる半導体装置が開発されるようになってきた。 [0005] Therefore, in recent years, has been considered the reduction of the insulating substrate 109, without using the insulating substrate 109 was placed directly element on a lead frame which are separated from each other, the semiconductor device is developed so-called multi-chip module It has come to be. しかしながら放熱性や沿面距離の問題から、大電流、高電圧を扱うパワーデバイスチップを内蔵することが困難であり、解決が望まれていた。 From however heat dissipation and creepage distances in question, it is difficult to built a large current, a power device chip that handles a high voltage, resolution has been desired.

【0006】 [0006]

【発明が解決しようとする課題】本発明は上記従来技術の不都合を解決するために創作されたもので、その目的は、絶縁基板を使用しないで大電流、高電圧を扱える半導体装置に関する。 SUMMARY OF THE INVENTION It is an object of the present invention has been created to solve the disadvantages of the prior art, its object is a large current without using insulating substrate, a semiconductor device capable of handling high voltages.

【0007】 [0007]

【課題を解決するための手段】上記課題を解決するために、請求項1記載の発明は、2つの部分に分離可能な複数の切り離し部でヘッドレールに固定された複数のアイランド部と、前記各アイランド部に接続部でそれぞれ接続された複数のリード部とを有するリードフレームの、 In order to solve the above problems SUMMARY OF THE INVENTION, invention of claim 1, wherein a plurality of island portions that are fixed to the head rail by a plurality of cut-off portion can be separated into two parts, the the lead frame having a plurality of lead portions which are connected at the connection to each island portion,
所望のアイランド部に半導体チップを配置し、封止材料が平板状に成形されて成るパッケージ内に前記各アイランド部を納め、前記パッケージの一側面から前記リード部を導出した半導体装置であって、前記パッケージ表面の封止材料注入位置には凹部が設けられ、前記切り離し部の分離部分が前記パッケージ内部に位置されたことを特徴とする。 A semiconductor chip is placed in the desired island portion, it housed the respective island portions in a package sealing material, which are formed into a flat plate, a semiconductor device obtained by deriving the lead portion from one side of the package, the recess in the sealing material injection position of the package surface is provided, the separation portion and the separation portion is characterized in that it is located inside the package.

【0008】また、請求項2記載の発明は、2つの部分に分離可能な複数の切り離し部でヘッドレールに固定された複数のアイランド部と、前記各アイランド部に接続部でそれぞれ接続された複数のリード部とを有するリードフレームの、所望のアイランド部に半導体チップを配置し、封止材料が平板状に成形されて成るパッケージ内に前記各アイランド部を納め、前記パッケージの一側面から前記リード部を導出した半導体装置であって、前記アイランド部は、前記切り離し部の分離位置と前記リード部の導出位置よりも前記パッケージ裏面近くに位置するように構成されたことを特徴とする。 [0008] According to a second aspect of the invention, a plurality connected to the plurality of island portions that are fixed to the head rail by a plurality of cut-off portion can be separated into two parts, the connection portions to each island portion of the lead frame having a lead portion, a desired island portion of a semiconductor chip arranged, accommodated the respective island portions in a package sealing material, which are formed into a flat plate, the lead from one side of the package a section is provided a semiconductor device was derived, said island portion, characterized in that said than deriving the position of the lead portion and the separation position of the separation portion configured to close the back of the package.

【0009】この場合、請求項3記載の発明のように、 [0009] As the invention of this case, according to claim 3,
前記アイランド部とパッケージ表面の間の封止材料の厚みを、前記切り離し部の分離部分とパッケージ表面との間の厚みよりも薄く形成したり、また、請求項4記載の発明のように、前記リード部の導出位置とパッケージ表面との間の厚みよりも薄く形成するとよい。 The thickness of the sealing material between the island portion and the package surface, or thinner than the thickness between the separation portion of the separation portion and the package surface, and as the invention of claim 4, wherein it may be thinner than the thickness between the derived position and the package surface of the lead portion.

【0010】更に、請求項5記載の発明のように、前記パッケージの薄く形成された部分に取付孔を設け、該取付孔にねじを挿通して前記パッケージ裏面に放熱フィン Furthermore, as in the invention of claim 5, wherein a mounting hole provided in the thin portion of the package, the heat radiation fins on the back of the package by inserting the screw into the mounting hole
(ヒートシンク)を取り付けたときに、ねじ頭が前記パッケージ表面よりも高くならないように構成するとよい。 When fitted with a (heat sink), or the screw head is constructed so as not to become higher than the package surface.

【0011】このような本発明の構成によれば、複数のアイランド部のうちの所望のアイランド部に半導体チップを配置し、金線ワイヤー等で半導体チップとリード部と結線し、金型内に各アイランド部を納めるとともに金型外部にリード部を導出し、封止材料を注入してトランスファーモールド法によって平板状のパッケージを形成し、アイランド部とヘッドレール、リード部とタイバーとを分離させると各アイランド部がパッケージ内部に納められたマルチチップモジュールと呼ばれる半導体装置が得られる。 According to such a configuration of the present invention, a semiconductor chip is disposed in a desired island portion of the plurality of island portions, and the semiconductor chip and the lead portions and connected by gold wires or the like, into a mold with pay each island portion derives the lead portion to mold the outside, by injecting sealing material to form a flat package by transfer molding, the island portion and the head rail, when separating the lead and the tie bar the semiconductor device is obtained in which each island portion is called a multi-chip module housed inside the package.

【0012】そのトランスファーモールドの際、前記切り離し部の分離部分が前記パッケージ内部に位置するようにしておくと、アイランド部とヘッドレールとを分離したときに、前記アイランド部側に残された切り離し部の分離部分は、分離後にできた穴の底部で露出するようにできるので、穴の深さの分だけ半導体装置の沿面距離を大きくすることができる。 [0012] At that time the transfer molding, the separation portion and the separation portion is left so as to be positioned inside the package, when separating the island portion and the head rail, the cut-off portion remaining on the island portion separation portion, because it so as to expose the bottom of the can after separation hole, it is possible to increase the creepage distance amount corresponding semiconductor device of the depth of the hole. 特に、金型内に封止材料が注入される際、成形されるパッケージの封止材料の注入部分に凹部が形成されるようにしておくと、ばり等がパッケージ表面に突き出ないので都合がよい。 In particular, when the sealing material into the mold is injected, If left as recesses are formed in the injection portion of the sealing material of the package to be molded, burr or the like is convenient because not protrude on the package surface .

【0013】前述したようなリードフレームとパッケージを有する半導体装置では、リードフレームのアイランド部を、前記切り離し部の分離部分やリード部の導出位置よりも裏面に近くに位置するようにしておくと、アイランド部と放熱フィンとの間の熱抵抗が小さくなって都合がよい。 [0013] In a semiconductor device having a lead frame and the package, such as described above, the island portion of a lead frame, if previously so as to be positioned closer to the back surface than the derived position of the separation portion and the lead portion of the separation portion, it is convenient thermal resistance is decreased between the island portion and the heat radiating fins. この場合、前記アイランド部とパッケージ表面との間の封止材料の厚みを、切り離し部の分離部分とパッケージ表面との厚みや、リード部の導出位置とパッケージ表面との厚みよりも薄くしておくと封止材料を節約できる。 In this case, the thickness of the sealing material between the island portion and the package surface, and the thickness of the separation portion and the package surface of the separation portion, keep thinner than the thickness of the derived position and the package surface of the lead portion and it can save a sealing material.

【0014】更にこの場合には、その薄く形成したところに取付孔を設けておき、パッケージ裏面に放熱フィンを取り付けたときにねじ頭がパッケージ表面よりも高くならないようにしておくと、実装の際にねじ頭が邪魔にならず、実装密度を向上させることができる。 Furthermore in this case, keep the mounting hole provided in was the thin, the screw head is kept so as not higher than the package surface when mounted radiating fins back of the package, upon mounting screw head is unobtrusive, it is possible to improve the mounting density.

【0015】 [0015]

【発明の実施の形態】本発明の実施の形態を図面を用いて説明する。 It will be described with reference to the accompanying drawings of embodiments of the embodiment of the present invention. 図1を参照し、符号2は本発明の一実施の形態のマルチチップモジュールタイプの半導体装置であり、エポキシ樹脂がトランスファーモールド成形され、 Referring to FIG. 1, reference numeral 2 is a multi-chip module type semiconductor device according to an embodiment of the present invention, the epoxy resin is transfer molding,
厚み約4mm、平面外観形状が約50mm×20mmの略長方形形状のパッケージ3を有している。 Thickness of about 4 mm, a planar exterior shape has a package 3 of substantially rectangular shape of about 50 mm × 20 mm. このパッケージ3の一側面50からはリード部8 1 〜8 19が導出されており、後工程のフォーミングによって、ZIP配列に加工できるようにされている。 From one side 50 of the package 3 has been derived lead portion 8 1-8 19, by forming the post-process, which is to be processed into ZIP sequences.

【0016】この半導体装置2には、図2(a)に示すようなリードフレーム16が用いられており、パッケージ3内部にはアイランド部5 1 〜5 19が納められ、各リード部8 1 〜8 19は、接続部7 1 〜7 19によってアイランド部5 1 〜5 19とそれぞれ接続されている。 [0016] The semiconductor device 2, and the lead frame 16 is used as shown in FIG. 2 (a), inside the package 3 island portion 5 1 to 5 19 is accommodated, each of the lead portions 8 1 ~ 8 19 are respectively connected to the island portion 5 1 to 5 19 by the connecting portions 7 1 to 7 19. 各リード部8 1 Each lead portion 8 1
〜8 19は、トランスファーモールド直後の最初の状態では、タイバー10によって互いに連結されている。 8 19, the initial state immediately after the transfer molding, are connected to each other by tie bars 10.

【0017】このリードフレーム16の斜視図を図4に示す。 [0017] shows a perspective view of the lead frame 16 in FIG. 前記アイランド部5 1 〜5 19のうち、アイランド部5 1 、5 10 、5 19は他のアイランド部よりも幅広に形成され、半導体チップが配置できるように構成されており、そのうちの両端に位置するアイランド部5 1 、5 19 Among the island portion 5 1 to 5 19, the island portion 5 1, 5 10, 5 19 are formed wider than the other island portion, the semiconductor chip is configured to be placed, positioned at both ends of which the island portion 5 1, 5 19
は切り離し部9 1 〜9 3によってヘッドレール14と接続され、運搬の際やトランスファーモールドの際に撓むことがないように構成されている。 Is connected to the head rail 14 by the separation portion 91 to 93 3, and is configured so as not to flex when the time and transfer molding of transportation. また、前記各リード部8 1 〜8 19の先端はサイドレール13に接続され、一体に取り扱えるように構成されている。 Further, the tip of the lead portion 8 1-8 19 is connected to the side rails 13 is configured to handle together.

【0018】前記切り離し部9 1 〜9 3は、三角形形状に成形され、ヘッドレール14と面一に設けられた分離部材91 1 〜91 3と、同様に三角形形状に成形され、アイランド部5 1 、5 19の上部端面から立設された分離部材92 1 〜92 3とが、互いの一頂点を共通にして略垂直に接続されて構成されており、そのため中央部がくびれた形状となって分離部分が構成されており、分離部材91 [0018] The separation portion 91 to 93 3 is formed into a triangular shape, a separating member 91 1-91 3 provided in the head rail 14 flush, is shaped similarly to the triangular shape, the island portion 5 1 , 5 19 and the separating member 92 1-92 3 erected from the upper end surface of, and is constituted by connecting substantially perpendicularly to a common one vertex of each other, becomes therefore a constricted central portion shape separation portion is configured, the separation member 91
1 〜91 3と分離部材92 1 〜92 3とが分離され易いようにされている。 1-91 3 and the separating member 92 1-92 3 are as likely to be separated.

【0019】上述したリードフレーム16がダイボンディング工程を経ると、同図(b)に示すように、パワーデバイスチップ21 1 、21 2がアイランド部5 1 、5 19上に半田によってそれぞれ直接固定される。 [0019] Lead frame 16 described above is through the die bonding process, as shown in FIG. (B), directly fixed respectively by solder the power device chip 21 1, 21 2 on the island portion 5 1, 5 19 that. また、半導体チップ21 3がアイランド部5 19上に、半導体チップ2 Further, the semiconductor chip 21 3 over island 5 19, the semiconductor chip 2
4 、21 5がアイランド部5 10上に銀ペーストによってそれぞれ直接固定され、絶縁基板を用いずに半導体チップが設けられている。 1 4, 21 5 is fixed directly, respectively, by silver paste on the island 5 10, the semiconductor chip is provided without using an insulating substrate.

【0020】また、アイランド部5 1 〜5 6と、アイランド部5 14 〜5 19の先端部分はパッケージ3の中央付近に位置するように伸ばされており、ワイヤーボンディング工程において、金線ワイヤー22を用い、各半導体チップ21 3 〜21 5間を接続る際や、各チップ21 1 〜21 5 Further, the island portion 5 1 to 5 6, the tip portion of the island portion 5 14-5 19 are extended to be located near the center of the package 3, in the wire bonding step, a gold wire 22 used, and when Ru connecting the semiconductor chip 21 3-21 5, each chip 21 1 to 21 5
とアイランド部5 1 〜5 19とを接続するさいに、ボールボンディングを行い易いように構成されている。 And to again connecting the island portion 5 1 to 5 19, and is configured to facilitate perform ball bonding. そのため、中央の位置から遠いアイランド部5 2 〜5 6やアイランド部5 14 〜5 18は、リードフレーム材が細長く成形されてしまい撓み易くなっている。 Therefore, the central position far from the island portion 5 2-5 6 and the island portion 5 14-5 18 is made more flexible lead frame material will be molded elongated. そこで、アイランド部5 1 〜5 7と、アイランド部5 13 〜5 19との表面に樹脂シート11 1 、11 2を設け、各アイランド部5 2 〜5 6 、5 Accordingly, the island portion 5 1-5 7, a resin sheet 11 1, 11 2 provided on the surface of the island portion 5 13-5 19, each island portion 5 2-5 6, 5
14 〜5 18を、それぞれ両端のアイランド部5 1 、5 7 、5 14 5 18, the opposite ends island portions 5 1, 5 7, 5
13 、5 19に固定することで、運搬やトランスファーモールドの際に撓まないようにされている。 13, 5 19 or be secured to, and is prevented flex during transport and transfer molding.

【0021】このように構成されたリードフレーム16 [0021] The lead frame 16 which is configured in this manner
を、モールド工程に於いて、トランスファーモールドに用いる金型内に配置し、切り離し部9 1 〜9 3側が位置する金型内周面の注入孔からエポキシ樹脂を注入すると、 The, in the molding step, then placed in a mold used for transfer molding, the injection hole in the mold to position the cut-off portion 91 to 93 3 side peripheral surface Injecting epoxy resin,
図3(c)に示すようにパッケージ3が形成される。 Package 3 is formed as shown in Figure 3 (c).

【0022】そのトランスファーモールドの際には、リード部8 1 〜8 19とタイバー10とが金型のキャビティ外に位置するようにされているので、各リード部8 1 [0022] During the transfer molding, since it is to be located in the cavity outside of the lead portion 8 1-8 19 and tie bars 10 Togakin type, the leads 8 1 -
19はパッケージ3の一側面50から導出される。 8 19 are derived from the one side surface 50 of the package 3. 他方、その一側面50と対向する側面には凹部4が形成されており、前記注入孔はこの凹部4の位置にあり、従って、エポキシ樹脂は前記凹部4が形成される位置から注入されるので、パッケージ3を金型から取り出したときにバリは凹部4に納められ、表面に出ることがない。 On the other hand, its one side surface 50 opposite to the side surface a recess 4 is formed, the injection hole is at a position of the recess 4, therefore, the epoxy resin is injected from a position where the recess 4 is formed , when taking out the packages 3 from the mold burrs housed in the recess 4, never leave the surface. なお、ヘッドレール14側に設けられた分離部材91 1 Incidentally, the separation member 91 1 provided in the head rail 14 side
91 3は、この凹部4からパッケージ3の外部に出るようにされている。 91 3 is to exit to the outside of the package 3 from the recess 4.

【0023】また、各アイランド部5 1 〜5 19と各リード部8 1 〜8 19との間にはそれぞれ接続部7 1 〜7 19が設けられており、この接続部7 1 〜7 19が作る段差の分だけ、アイランド部5 1 〜5 19が位置する平面よりもリード部8 1 〜8 19が位置する平面の方が高くなるように構成されており、その差によって、図2(b)の状態のリードフレーム16を金型内に配置してトランスファーモールドをすると、各アイランド部5 1 〜5 19がパッケージ3の裏面付近に位置し、パッケージ3の一側面の厚み方向中央付近からリード部8 1 〜8 19が導出されるように構成されている。 Further, the respective island portions 5 1 to 5 19 and each connecting portion 7 1-7 19 provided between each lead portion 8 1-8 19, this connection portion 7 1-7 19 by the amount of the step of making, which is configured to lead portion 8 1-8 19 than the plane island portion 5 1 to 5 19 is located is higher in the plane located by the difference, FIG. 2 (b When the lead frame 16 in the state of) the transfer molding was placed in a mold, each island portion 5 1 to 5 19 is positioned near the back surface of the package 3, read from the thickness direction near the center of one side of the package 3 part 8 1-8 19 is configured to be derived.

【0024】また、トランスファーモールドの際には、 [0024] In addition, at the time of the transfer mold,
パッケージ3表面に、上下方向中央付近に帯状の薄肉部6が設けられるようにされている。 The package 3 surface, strip-shaped thin portion 6 is so disposed in the vicinity of the vertical direction center. この薄肉部6と裏面との間には、前記各アイランド部5 1 〜5 19が位置しているので、薄肉部6が設けられているパッケージ3表面と前記各アイランド部5 1 〜5 19との間のエポキシ樹脂の厚みは、切り離し部9 1 〜9 3が残された部分とパッケージ3表面との間の厚みよりも薄く形成されており、また、パッケージ3からリード部8 1 〜8 19が導出される位置とパッケージ3表面との間の厚みよりも薄く形成されており、エポキシ樹脂使用量が少なくなるようにされている。 Between the thin portion 6 and the back surface, wherein since each island portion 5 1 to 5 19 is located, the package 3 surface thin portion 6 is provided the the respective island portions 5 1 to 5 19 the epoxy resin of thickness between, are thinner than the thickness between the separation portion 9 1 to 9 3 remaining portion and the package 3 surface, also read from the package 3 8 1-8 19 There are thinner than the thickness between the position and the package 3 surface derived are as epoxy resin amount is reduced.

【0025】このようなトランスファーモールドを行った後、タイバー10を切断すると共に前記切り離し部9 [0025] The separation portion 9 along with after such transfer molding, cutting the tie bars 10
1 〜9 3のくびれ部分からヘッドレール14を分離させると各アイランド部5 1 〜5 19 、及び各リード部8 1 〜8 19 1-9 3 each island from the constricted portion and to separate the head rail 14 5 1-5 19, and respective lead portions 8 1-8 19
は、エポキシ樹脂で固定されながら電気的・機械的に分離され、図3(d)に示す半導体装置2が得られる。 While being fixed with an epoxy resin is electrically and mechanically separated, the semiconductor device 2 shown in Fig. 3 (d) is obtained.

【0026】各リード部8 1 〜8 19をZIP配列にフォーミングし、この半導体装置2に放熱フィンを取り付けた状態を図5に示す。 [0026] and forming the respective lead portions 8 1 to 8 19 ZIP sequences, showing the state of attaching the heat dissipating fin to the semiconductor device 2 in FIG. 前記薄肉部6の左右端部には取付孔15 1 、15 2が設けられており、パッケージ3の裏面に放熱フィン17を配置し、その取付孔15 1 、15 2に挿通された図示しないねじによってねじ止めすると、パッケージ3と放熱フィン17とが密着される。 Wherein the left and right end portions of the thin portion 6 and the mounting holes 15 1, 15 2 are provided, arranged radiating fins 17 on the rear surface of the package 3, not shown is inserted into the mounting holes 15 1, 15 2 Screw When screwing by being in close contact with the package 3 and the heat radiating fins 17. その際、 that time,
取付孔15 1 、15 2が薄肉部6に設けられているので、 Since the mounting holes 15 1, 15 2 are provided on the thin wall portion 6,
ねじ頭がパッケージ3表面から突きでないようにできる。 Screw head can be prevented from a thrust from the package 3 surface.

【0027】このときのリード部8 1 〜8 19側の沿面距離は、各リード部8 1 〜8 19と放熱フィン17との間の直線的な距離であるが、アイランド部5 1 、5 19側では、切り離し部9 1 〜9 3のくびれ部でヘッドレール14 [0027] Although the creepage distance of the lead portion 8 1-8 19 side at this time is the linear distance between each lead portion 8 1-8 19 and the heat radiating fins 17, the island portion 5 1, 5 19 On the side, the head rail 14 at the constricted portion of the separation portion 91 to 93 3
が切り離される際にパッケージ3内部に分離部材92 1 Separating member 92 1 inside the package 3 when is disconnected
〜92 3が残されており、分離部材91 1 〜91 3が取り去られてできた孔19内部にその分離部材92 1 〜92 3 To 92 3 and is left, the separation member 91 1-91 3 the separation member 92 1-92 3 inside hole 19 Deki been removed is
の端部が露出しているので、その部分の沿面距離は、孔19の深さaと、孔19の開口端から放熱フィン17までの距離bとの和(a+b)になり、沿面距離を大きくすることができる。 Since the end of the are exposed, the creeping distance of the part, the depth a of the holes 19, the sum of the distance b from the open end of the bore 19 to the heat radiating fins 17 (a + b), the creepage distance it can be increased. ここでは沿面距離は2mm以上になるようにされている。 Here creepage distance is to be equal to or greater than 2 mm.

【0028】なお、上記半導体装置2と異なり、図6 It should be noted, unlike the semiconductor device 2, FIG. 6
(a)に示した半導体装置2'のように、リード部8 1 〜8 As the semiconductor device 2 'shown in (a), the lead portion 8 1-8
19側の沿面距離fの大きさを変えないでリード部8' 1 Lead portion 8 without changing the size of the 19 side of the creepage distance f '1 ~
8' 19とアイランド部5' 1 〜5' 19との間に段差をなくした場合は、パッケージ3'は、上部の厚みd 1 、中央部の厚みd 2 、リード部側の厚みd 3ともに同じ値となってしまい、薄肉部を設けることができない分だけエポキシ樹脂を多量に必要として不経済になる。 'If you lose the step between the 19, the package 3' 8 '19 and the island portion 5' 1-5, the upper thickness d 1, the thickness d 2 of the central portion, the lead portion side thickness d 3 together It becomes the same value becomes uneconomical by the amount epoxy resin can not be provided the thin portion as large quantities required. また、この場合にはアイランド部5' 1 〜5' 19と放熱フィンとの間のエポキシ樹脂が厚くなるので放熱性が悪化してしまう。 Also, heat dissipation is deteriorated because the epoxy resin between the island portion 5 '1-5' 19 and the heat radiating fin becomes thicker in this case.

【0029】他方、同図(b)に示した半導体装置2"のように、接続部による段差を設けず、アイランド部5" 1 [0029] On the other hand, "as in, without providing a step by the connection section, the island portion 5" semiconductor device 2 shown in FIG. (B) 1
〜5" 19とリード部8 1 〜8 19との高さを同じにしてアイランド部5" 1 〜5" 19をパッケージ3"の裏面近くに配置した場合には、パッケージ3"上部の厚みgよりも、中央付近の厚みh 1とリード部側下部の厚みh 2とを薄くできる。しかし、リード部8" 1 〜8" 19側の沿面距離jが短くなってしまい、高電圧を扱えなくなってしまう。本発明の半導体装置2には、このような不都合はない。 5 when "19 and to the height of the lead portion 8 1-8 19 on the same island portion 5" arranged "to 19 packages 3" 1-5 on the back near the the package 3 "upper thickness g than can be thin and a thickness h 1 and the thickness h 2 of the lead portion side bottom of the vicinity of the center. However, the creepage distance j of the lead portion 8 "1-8" 19 side becomes shorter, longer handle a high voltage and thus. the semiconductor device 2 of the present invention is not such a disadvantage.

【0030】以上はエポキシ樹脂でパッケージを構成した場合について説明したが、封止材料はそれに限定されるものではなく、例えばシリコン樹脂を用いることも可能である。 The above has been described as being configured to package epoxy resin, the sealing material is not limited thereto, it is also possible to use, for example, silicone resin. また、パッケージの成型方法もトランスファーモールドに限定されるものではないが、凹部4は、エポキシ樹脂をトランスファーモールドで成形する際のバリ対策に特に有効である。 Further, although not molding method of the package is also limited to transfer molding, the recess 4 is particularly effective in Bali measures in molding the epoxy resin by transfer molding.

【0031】また、本発明の切り離し部は、2つの分離部材91 1 〜91 3及び92 1 〜92 3の一頂点を共通にして接続するものに限定されるものではなく、例えば、図7(a)の切り離し部9'に示すように、アイランド部に垂直に立設されている分離部材97aとヘッドレール側に設けられている分離部材97bとを、狭部87で略垂直に接続し、分離部材97bを引っ張ったときに、前記狭部87が切れて分離されるようにしてもよい。 Further, the cut-off portion of the present invention is not limited to the one that connects two separate members 91 1 to 91 3 and 92 1 to 92 3 in one corner a in the common, e.g., FIG. 7 ( as shown in the cut-off portion 9 'of a), and a separating member 97b provided in the separation member 97a and the head rail side are erected perpendicular to the island portion, connected substantially vertically narrow portion 87, when pulled separating member 97b, may be the narrow portion 87 is separated off.

【0032】また、同図(b)の切り離し部9''のように、アイランド部側に垂直に立設されている分離部材9 Further, as shown in FIG. (B) of the separation portion 9 '', separated are erected vertically on the island portion side member 9
8aとヘッドレール側に設けられている分離部材98bとを、互いに略垂直になるように設けておき、分離部材9 And a separation member 98b provided in 8a and head rail side, may be provided to be substantially perpendicular to each other, the separating member 9
8bを引っ張ったときに、該分離部材98bに設けられた溝88で分離し、ヘッドレールがアイランド部側から取り外されるようにしてもよい。 When pulled 8b, separated by grooves 88 provided on the separating member 98b, the head rail may be removed from the island portion.

【0033】この場合、前記溝88に代え、同図(c)に示した切り離し部9'''のように、ヘッドレール側の分離部材99bに切れ込み89を設けてアイランド部側の分離部材99aと接続してもよい。 [0033] In this case, the place of the groove 88, as shown in FIG. (C) cut-off portion 9 '' 'shown in the separation member of a notch 89 provided in the head rail side of the separating member 99b island portion 99a it may be connected to.

【0034】要するに、ヘッドレール側を引っ張っる等してヘッドレールをアイランド部から取り外す際、切り離し部9'〜9'''のアイランド部側に残された部分がパッケージ内に位置し、且つその表面が露出する部分が穴の底部にあるような構成であれば、沿面距離を大きくすることができるので、本発明に含まれる。 [0034] In summary, when removing the head rail from the island portion to Hipparru like the head rail side, the island portion in a remaining portion of the separation portion 9'~9 '' 'are positioned in a package, and that if the surface portion is exposed configured such that the bottom of the hole, it is possible to increase the creepage distance are included in the present invention.

【0035】 [0035]

【発明の効果】沿面距離を大きくすることができるので、高電圧を扱う半導体装置に有効であり、また、製造工程でのバリ取りの作業を省略することができる。 It is possible to increase the creepage distance, according to the present invention is effective for a semiconductor device that handles a high voltage, also, it is possible to omit the work of deburring in the manufacturing process. 絶縁基板を内蔵することなく、大電流、高耐圧のパワーデバイスを内蔵することができる。 Without incorporating the insulating substrate, it is possible to built a large current, a power device of a high withstand voltage. 加熱されるアイランド部を放熱フィン近くに位置させることができるので放熱性が良く、また、その部分のパッケージを薄く形成できるので封止材料の節約になり、低コストの半導体装置を作ることができる。 Since the island portion to be heated can be located near the radiating fins good heat dissipation, also will save the sealing material since it thinner that portion of the package, it is possible to make the semiconductor device of low cost . 薄く形成した部分に放熱フィンの取付孔を設けておけば、ねじ頭がパッケージ表面から突き出ないからプリント基板への実装密度を向上させることが可能となる。 If provided thinner portion to the heat radiation fins of the mounting hole, the screw head is possible to improve the mounting density on a printed board do not protrude from the package surface.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施の形態の半導体装置の斜視図 Perspective view of a semiconductor device of an embodiment of the present invention; FIG

【図2】その半導体装置の製造工程を説明するための図 (a):リードフレームの状態 (b):ダイボンドとワイヤーボンドが行われた状態 Figure 2 is a view for the manufacturing process will be described for the semiconductor device (a): the lead frame state (b): a state in which the die bonding and wire bonding is performed

【図3】 (c):モールドが行われた状態 (d):切断が行われた状態 [3] (c): a state in which the mold was made (d): cutting is performed state

【図4】リードフレームの斜視図 FIG. 4 is a perspective view of a lead frame

【図5】沿面距離を説明するための図 Diagram for explaining the FIG. 5 creepage distance

【図6】(a)、(b):パッケージの厚みと沿面距離を説明するための図 6 (a), (b): diagram for explaining the thickness and creepage distance of the package

【図7】(a)〜(c):切り離し部の例 [7] (a) ~ (c): Example of the cut-off portion

【図8】(a):従来技術の半導体装置の斜視図 (b):その内部平面図 (c):その内部側面図 8 (a): a perspective view of a prior art semiconductor device (b): its internal plan view (c): its internal side view

【符号の説明】 DESCRIPTION OF SYMBOLS

2……半導体装置 3……パッケージ 4……凹部 5 1 〜5 19 ……アイランド部 6……薄肉部 7 1 2 ...... semiconductor device 3 ...... package 4 ...... recess 5 1 to 5 19 ...... island portion 6 ...... thin part 7 1
19 ……接続部 8 1 〜8 19 ……リード部 9 1 〜9 3 ……切り離し部 7 19 ...... connection 8 1-8 19 ...... lead portion 9 1 to 9 3 ...... the cut-off portion
10……タイバー 11 1 、11 2 ……樹脂シート 13……サイドレール 14……ヘッドレール 15 1 、15 2 ……取付孔 16……リードフレーム 17……放熱フィン 1 10 ...... tie bars 11 1, 11 2 ...... resin sheet 13 ...... siderails 14 ...... headrail 15 1, 15 2 ...... mounting hole 16 ...... lead frame 17 ...... radiating fin 1
9……孔 21 1 〜21 5 ……半導体チップ 22……金線ワイヤー 50……パッケージの一側面 91 1 〜91 3 、92 1 9 ...... holes 21 1 to 21 5 ...... semiconductor chip 22 ...... gold wires 50 ...... one side of the package 91 1-91 3 92 1
〜92 3 ……分離部材 To 92 3 ...... separating member

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 2つの部分に分離可能な複数の切り離し部でヘッドレールに固定された複数のアイランド部と、 前記各アイランド部に接続部でそれぞれ接続された複数のリード部とを有するリードフレームの、 所望のアイランド部に半導体チップを配置し、封止材料が平板状に成形されて成るパッケージ内に前記各アイランド部を納め、前記パッケージの一側面から前記リード部を導出した半導体装置であって、 前記パッケージ表面の封止材料注入位置には凹部が設けられ、 前記切り離し部の分離部分が前記パッケージ内部に位置されたことを特徴とする半導体装置。 Lead frame having a plurality of island portions that are fixed to the head rail 1. A plurality of cut-off portion can be separated into two parts, and each island portion a plurality of lead portions which are connected at the connection to the of, a semiconductor chip is placed in the desired island portion, housed the respective island portions in a package sealing material, which are formed in a plate shape, a semiconductor device in which deriving the lead portion from one side of the package Te, semiconductor device, characterized in that the sealing material injection position of the package surface recess is provided, the separation portion and the separation portion is located inside the package.
  2. 【請求項2】 2つの部分に分離可能な複数の切り離し部でヘッドレールに固定された複数のアイランド部と、 前記各アイランド部に接続部でそれぞれ接続された複数のリード部とを有するリードフレームの、 所望のアイランド部に半導体チップを配置し、封止材料が平板状に成形されて成るパッケージ内に前記各アイランド部を納め、前記パッケージの一側面から前記リード部を導出した半導体装置であって、 前記アイランド部は、前記切り離し部の分離位置と前記リード部の導出位置よりも前記パッケージ裏面近くに位置するように構成されたことを特徴とする半導体装置。 Lead frame having a plurality of island portions that are fixed to the head rail 2. A plurality of cut-off portion can be separated into two parts, and each island portion a plurality of lead portions which are connected at the connection to the of, a semiconductor chip is placed in the desired island portion, housed the respective island portions in a package sealing material, which are formed in a plate shape, a semiconductor device in which deriving the lead portion from one side of the package Te, said island portion, wherein a than deriving the position of the lead portion and the separation position of the separation portion configured to be positioned near the back of the package.
  3. 【請求項3】 前記アイランド部と前記パッケージ表面との間の封止材料の厚みは、前記切り離し部の分離部分とパッケージ表面との間の厚みよりも薄く形成されたことを特徴とする請求項2記載の半導体装置。 Wherein the thickness of the sealing material between the island portion and the package surface, claims, characterized in that it is formed thinner than the thickness between the separation portion of the separation portion and the package surface 2 the semiconductor device according.
  4. 【請求項4】 前記アイランド部と前記パッケージ表面との間の封止材料の厚みは、前記リード部の導出位置とパッケージ表面との間の厚みよりも薄く形成されたことを特徴とする請求項2又は請求項3のいずれか1項記載の半導体装置。 4. A thickness of the sealing material between the island portion and the package surface, claims, characterized in that it is formed thinner than the thickness between the derived position and the package surface of the lead portion the semiconductor device according to any one of 2 or claim 3.
  5. 【請求項5】 前記パッケージの薄く形成された部分には取付孔が設けられ、該取付孔にねじを挿通して前記パッケージ裏面に放熱フィンを取り付けたときに、ねじ頭が前記パッケージ表面よりも高くならないように構成されたことを特徴とする請求項2乃至請求項4のいずれか1項記載の半導体装置。 5. A mounting hole is provided in the thin portion of the package, when inserted through the screw to the mounting holes fitted with radiating fins on the back of the package, than the screw head the package surface the semiconductor device according to any one of claims 2 to 4, characterized in becoming not configured to high.
JP8040349A 1996-02-02 1996-02-02 Semiconductor device Granted JPH09213871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8040349A JPH09213871A (en) 1996-02-02 1996-02-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8040349A JPH09213871A (en) 1996-02-02 1996-02-02 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH09213871A true JPH09213871A (en) 1997-08-15

Family

ID=12578165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8040349A Granted JPH09213871A (en) 1996-02-02 1996-02-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH09213871A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027090A (en) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd Semiconductor apparatus
JP2009135444A (en) * 2007-10-15 2009-06-18 Power Integrations Inc Package for power semiconductor device
JP2010108954A (en) * 2008-10-28 2010-05-13 Shindengen Electric Mfg Co Ltd Lead frame and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027090A (en) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd Semiconductor apparatus
JP2009135444A (en) * 2007-10-15 2009-06-18 Power Integrations Inc Package for power semiconductor device
JP2010108954A (en) * 2008-10-28 2010-05-13 Shindengen Electric Mfg Co Ltd Lead frame and semiconductor device

Similar Documents

Publication Publication Date Title
US7288441B2 (en) Method for two-stage transfer molding device to encapsulate MMC module
EP0772235B1 (en) Semiconductor device comprising a circuit substrate and a case
US6211462B1 (en) Low inductance power package for integrated circuits
JP3516789B2 (en) Semiconductor power modules
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
JP2809115B2 (en) Semiconductor device and manufacturing method thereof
US5172214A (en) Leadless semiconductor device and method for making the same
US6104086A (en) Semiconductor device having lead terminals bent in J-shape
US4868349A (en) Plastic molded pin-grid-array power package
KR950009624B1 (en) Semiconductor device having radiation part and method of producing the same
US6249041B1 (en) IC chip package with directly connected leads
EP0774162B1 (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US6420779B1 (en) Leadframe based chip scale package and method of producing the same
US6080602A (en) Method of producing a semiconductor device using a reduced mounting area
US5521429A (en) Surface-mount flat package semiconductor device
US5378924A (en) Apparatus for thermally coupling a heat sink to a lead frame
US20050258520A1 (en) Packaged integrated circuit with MLP leadframe and method of making same
KR0134296B1 (en) Semiconductor device and a fabrication process therefor
US5973393A (en) Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
EP0063811A1 (en) A method for manufacturing a plastic encapsulated semiconductor device
US7709935B2 (en) Reversible leadless package and methods of making and using same
US20040063240A1 (en) Semiconductor die package including drain clip
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
JP3170182B2 (en) Resin-sealed semiconductor device and a manufacturing method thereof